

複数のディスクリートと 高電流モジュールの選択

By Brian R. Pelly

はじめに

訳 アイアールファースト株式会社

HEXFET または IGBT を並列に使った回路は、数十から数百アンペアの範囲の電流の用途です。この範囲の IR 社の各パッケージを図 1 に示します。

内にあります。TO-220 および TO-247 ディスクリート・パッケージは両方とも大量生産されているため、コスト/アンペアが低くなっています。




図1 ディスクリート TO-220AR、TO-247AC および高電流モジュール・パッケージ

絶縁高電流モジュールは一般にハーフブリッジの「チョッパー」、または単一スイッチの構成となっています。定格電流は1200Vハーフブリッジ Int-A-Pak用の25A から、単一スイッチ 600V ダブル Int-A-Pak 用の600A までとなっています。

高電流モジュールの魅力として、電気的に絶縁されており、ヒートシンクへのマウントが簡単で、他のモジュールと簡単に相互接続し、端から端まで回路を構成することが出来ます。また同モジュールでは、数百アンペアまで並列接続する必要がありません。

高電流モジュールのコスト/アンペアは、基本的な半導体部品という点からはディスクリートのそれよりも高くなっていますが、最終的なシステムのコストという観点では必ずしも高いものではありません。

図1は、ディスクリートと高電流モジュールのそれぞれの商品が定格電流でカバーしているオーバーラップ域を示しています。この領域の中では、ディスクリートのほうがしばしばコスト効率の良いシステム設計となりますが、これはそのコスト/アンペアが低いことによります。

ディスクリート TO-220 および TO-247 逆並列パッケージには単一 MOSFET、単一 IGBT または IGBT と HEXFRED 高速回復ダイオード (Co-Pack) が共に入ったタイプがあります。

TO-247 の最大定格電流は 70A で、このパッケージの全負荷連続動作電流は一般的には 10A から 20A の範囲

TO-220 および TO-247 Co-Pack により、インバーター回路用のディスクリート・パッケージの魅力が増加してきます。これは単品ダイオードとディスクリート IGBT を使う事と比較すると、必要部品点数が 50% 削減

されることによります。

ディスクリートが代わりとなる方法を高電流モジュールに対し提供することが出来るオーバーラップ域を、複数のディスクリートを並列で使うことにより拡張することが可能です。

半導体部品のコスト/アンペアが低いために高電流モジュールと比較し、複数のディスクリートにはシステムコストを節約出来る可能性があります。全般的なコストの節約が達成可能かどうかは、特定の用途についての設計要件、およびいかにその要件のトータルでのシステムコストへの効果の割合によります。

このDesign Tipでは、短い論議と一般的なガイドラインを示し、特定の設計のために複数のディスクリートと高電流モジュールをユーザーが選択する際の解決方法（ソリューション）を提供することにします。

並列のディスクリートについての検討は、問題を一般的に理解できるように十分に行うようにします。並列について更に詳しい解説は、他の詳しいIR社文献を参照することをお勧めします。


定格電流を関数としたモジュールのコスト

図1に示すように、あるモジュール・パッケージの定格電流はある範囲をカバーしています。モジュール・パッケージは、最大定格では収納可能な最大の面積を持つシリコンチップを内蔵しており、そうしたモジュール・パッケージは「フルロード」と表現されています。おなじモジュールでも定格電流の低いものは、搭載可能な量より少ないシリコンを内蔵しており、「部分ロード」と呼ばれています。


図2は、「フルロード」の200A、600VのInt-A-Pakハーフブリッジではシリコンチップの面積がT0-247 Co-Pack 八つと同じであることを示しています。「部分ロード」の50A、600VのInt-A-Pakハーフブリッジでは対照的に、シリコンの面積は2個のT0-247パッケージと同じになっています。

モジュール・パッケージのコストは、シリコンの量にかかわらず基本的に固定しているため、「フルロード」のモジュールは「部分ロード」に比べ必然的にコスト/アンペアが低くなります。


フルロード 200A, 600V
ハーフブリッジIGBT Int-A-Pak



フルロード 50A, 600V
ハーフブリッジIGBT Int-A-Pak



同数の T0-247 IGBT Co-Pack



同数の T0-247 IGBT Co-Pack




図2 定格電流の異なった IGBT INT-A-Pack と T0 247 IGBT Co-Pack との間の比較

モジュール対ディスクリートのコスト

単純な構造のディスクリート・パッケージは大量に製造されると、高電流モジュールよりもディスクリートのコスト/アンペアは必ず低くなります。フルロード・モジュールのコスト/アンペアは同数のディスクリート部品のコストより150%、或いはそれ以上に高くなる場合があります。

ディスクリートの部品コストの長所に対して、ユーザーは割り増しとなる組立コスト、並列で必要となるディレーティング、および複数のディスクリートを使用することの技術的実用性を勘案しなければなりません。こういった要因は、個々の設計要件により異なります。

電気的接続

ディスクリートと高電流モジュールとの基本的な違いは、パッケージへの電気的な接続方法です。ディスクリート T0-220 または T0-247 は、プリント基板

(PCB) への半田付けを前提に設計されています。PCB が取り扱うことが可能な最大連続動作電流は一般的に 100A 以下です。これにより、並列で接続可能なディスクリートの数はおのずと制限される傾向があります。

一方、高電流モジュールはネジ式のターミナルがあり、図 3 (a) に示すように主にケーブルラグまたは母線接続用に設計されています。高電流モジュールは、図 3 (b) に示すようにまた直接スルーホールを介して PCB に接続することも可能です。このタイプの接続は動作電流が 100A 以下の場合に最も適しています。




図 3 INT-A-Pak モジュールへの接続方法

複数のディスクリートの接合温度を均等にする

複数のディスクリートの並列化では、各素子の電力のロスと、更に重要なことは接合温度を可能な限り同じレベルにすることが必要となります。

ロスのアンバランスは必然的なものです。というのは、電気特性が素子により異なるからです。個々の素子間の特性のばらつきにより、一定量の電流のディレーティング、(一般的には 20% 前後)が必要となります。このディレーティングを行っても、個々の接合温度定価を「均等化」するには特性の良いサーマルカップリングが必要となります。

個々のディスクリートの接合部のきっちりとしたサーマルカップリングとは違った働きをするものに「シルパッド」のような電氣的絶縁バリアがあります。これは直接 T0-220 または T0-247 の冷却面に置かれます。これは耐熱バリアを個々のディスクリートの間に置き、個々の接合温度を絶縁しようとするものです。このため、電氣的に絶縁された「フルパック」の T0-220 および T0-247 パッケージの並列方式の様に理想的なものではありません。

並列ディスクリートは通常のヒートシンクに実装さ

れています。電氣的に絶縁することが必要な場合、通常の放熱器にディスクリートを実装することが可能です。放熱器は、また組立中ディスクリートの機械的キャリアとしての機能も果たします。絶縁バリアは母線と主ヒートシンク構造の間に、図 4 に示されるように設置します。




図 4 ディスクリート間にサーマルカップリングを設置するための放熱器の使用

回路レイアウトによるアンバランス

非対称的なレイアウトが原因の外部回路のアンバランスにより、並列のディスクリート間でのロスが著しく異なってしまふことがあります。非対称的なレイアウトの最も重大な影響は、スイッチング・インターバルの間での電流のアンバランスと、アンバランスなスイッチングロスです。バランスを取るべきもっとも敏感な漂遊回路要素は個々の通常のエミッター・インダクタンスです。これを図 5 に示します。

スイッチングロスが導通ロスに比べ相対的に小さい場合、スイッチングロスの回路によるアンバランスはある程度許容することが可能で、対称的なレイアウトでは限界に達することはありません。これは、用途の設計要件によって異なります。




図 5 通常のエミッター回路インダクタンス L_1 、 L_2 、 L_3 はスイッチング中に $L di/dt$ 電圧を発生し、IGBT へ印加されるゲートエミッター電圧を変える。アンバランスなインダクタンスにより、バランスのとれていない駆動電圧および電流が起きる。

スイッチング周期および/またはスイッチング電圧が比較的低いところでは、スイッチングロスが低くなります。こうした状況では図 6 (a) に示すような電気的には対称的ではありませんが、単純なインライン配列で十分です。

スイッチングロスが著しい場合、レイアウトへの十分な配慮が大切です。図 6 (b) に示す対称的なレイアウトが、個々の通常のエミッター・インダクタンスのバランスを取り、スイッチングロスを均等化するには理想的です。

(a) インライン・レイアウト




図 6 ディスクリートの異なるレイアウト方式

図 7 および 8 は、それぞれ HEXFET および IGBT 用の、ハードスイッチング用の総素子損の 15%、および 30% のスイッチングロスに相当するスイッチング電圧および平均素子スイッチング周期の典型的な境界を示しています。スイッチングロスが 15% 以下では、レイアウトは一般的に限界ではありませんが、スイッチングロスがこのレベル以上になるとレイアウトは限界となります。




図 7 (a) 内蔵ダイオードがハードに整流されていない




図 7 (b) 内蔵ダイオードがハードに整流されている

平均素子スイッチング周波数は、正弦波に変調されている。PWM インバーターは、出力 PWM 周波数の半分。これにより、このタイプの回路では、平均素子スイッチング周波数を 2 倍して出力 PWM 周波数を求める。

図7(b)は、正弦波PWMインバーターのようにHEXFETの内部ダイオードがハードに整流される場合、限界レイアウトの動作領域は一般的に低電圧動作に限定されます。これはHEXFETの内蔵ダイオードの回復により生じたスイッチングロスが、電圧が上がるに従い著しく上昇するからです。

図7および8は、レイアウトの検討に基づき並列のディスクリートにとって「簡単」、「それほど簡単ではない」動作領域を一般的に示したものです。表1および2は、この基本的な情報を一般的な回路と関連付けたものです。




図8(a) 超高速 IGBT




図8(b) 高速 IGBT

設計条件	一般的回路
HEXFET または IGBT の動作周波数が低い	ライン周波数インバータ ライン周波数 AC スイッチ
スイッチング時の HEXFET または IGBT の動作電圧が低い	100V 以下のバッテリー電圧によりインバータが動作 0 ボルト共振 インバータスイッチング
スイッチング時の HEXFET または IGBT の動作電流が低い	0 アンペア共振 インバータスイッチング
HEXFET 内蔵ダイオードがハードにより整流されていない	順方向フライバック・ブリッジインバータ

設計条件	一般的回路
HEXFET の動作周波数および電圧が高く、内部ダイオードがハードにより整流されている	PWM インバータ
IGBT の動作周波数および電圧が高い	PWM インバータ バックコンバータ ブーストコンバータ

ヒートシンク実装面積

図6(b)に示したシリコンの面積がフルロードのInt-A-Pakと同じディスクリートの対称的なレイアウトでは(ハーフブリッジの二つの同じ断面) 3倍から4倍のヒートシンク実装面積が必要となります。

図6(a)に示すシリコンの面積がフルロードのInt-A-Pakと同じであるT0-247 Co-Packsのより単純で、非対称的なインライン配列では、ヒートシンク実装面積が多少少なく済みます。ヒートシンク実装面積の節約は、部分的にロードしたInt-A-PakとインラインCo-Packを比較した場合さらに著しくなります。

まとめ

表3は、複数のディスクリートと高電流モジュールとを選択する際に影響をおよぼす要因と、各々の設計アプローチに潜在的に適した一般的な用途をまとめたものです。

表3 まとめ	
複数のディスクリートに有利な要因	高電流モジュールに有利な要因
並列ではディスクリートが少なくすむ	並列のディスクリートより容量が大きくなる
電流がフルロードのモジュールの定格より低い	フルロードモジュールが必要
ディスクリートの扱いは大量生産がともなう	量産は小規模から中規模
設計時間が重要ではない	設計時間を短縮することが重要
電氣的絶縁を必要としない	電氣的絶縁を要する
設計にPCBが必要	高電流ケーブルラグまたは母線接続が必要
動作電圧および/また周波数が低い	動作電圧および電流が高い
一般的な用途	
ライン周波数インバータ UPS用低圧PWMインバータ ライン周波数AC スイッチ/ブレーカー 電機車両制御装置 共振電源 共振HF溶接機 HEXFETスイッチング電源	PWM ACモーター駆動 UPS用ライン電圧 PWMインバータ 高電流PFC