

雪崩相关重要事实

关于本文档



范围和目的

本文档旨在提供雪崩相关细节,这些细节经常被忽视,甚至根本不为人所知。回顾理论是为了建立基线,以便在稍后考虑示例时使用。本文档还对常用的雪崩试验方法进行了评述。本文档最后一节介绍重复雪崩。

目标受众

电源设计工程师、应用工程师、学生。

目录

	关于本文档	1
	目录	1
1	简介	2
2	单脉冲雪崩	3
2.1	什么是单脉冲雪崩?	3
2.1.1	关于雪崩的简短提醒	3
2.1.2	定义单脉冲雪崩	3
2.1.3	单脉冲雪崩期间 Vos 尖峰的幅度	6
2.2	失效机制	
2.2.1	闩锁效应	
2.2.2	热损坏	14
2.3	100% 生产测试	15
3	使用数据表	
3.1	现有信息	
3.2	其他应用条件的推导	20
3.2.1	T _{j(start)} = 25°C 的示例	22
3.2.2	用不同 T _{j(start)} 重复相同步骤	23
3.3	E _{As} 随 L _{loop} 的变化	25
3.4	同类比较	26
3.5	热阻数据表图	26
4	重复雪崩	29
4.1	什么是重复雪崩?	29
4.2	失效机制	
4.3	确定雪崩发生位置	
4.4	重复雪崩下 OptiMOS [™] 系列的额定值	
5	参考文献	
6	缩略语表	
	商标	



1简介

1 简介

MOSFET 制造商在开发新系列时所考虑的常用参数列表中不一定包含雪崩(尤其是重复雪崩)。原因很简单:雪崩通常在超过 MOSFET 的击穿电压 (V_{BR(DSS)}) 时发生,这意味着该器件的使用已超出其数据表规范。因此,设计人员应尽一切合理努力,避免MOSFET工作在雪崩状态。

在一些具有较长使用寿命的应用中,例如电信(AC-DC 整流器、DC-DC 砖式模块)或服务器电源单元,日益要求遵守施加显著电压降额的标准(例如 IPC9592B-2012),从而引领设计人员趋向"零雪崩容忍"。但是,IPC9592 和其他类似标准未必规定了异常情况下的降额指南。

此外,叉车和电动工具等低压驱动器应用很少满足电压降额,因为其使用寿命短和/或回路电感(L_{loop})高,更可能遇到高V_{DS}尖峰,因而形成雪崩条件。

另外,由于挑战性效率要求,服务器-*请勿与服务器电源混淆*-等其他高性能应用的设计人员更愿意使用抗重复雪崩 MOSFET,以避免不得不提高电压等级。

由于在使用 MOSFET 的众多应用中存在大量"特殊情况",因此对用户而言,抗雪崩稳健性是 MOSFET 制造 商在任何新技术开发过程中都不能忽视的关键要求。特别是关于"重复雪崩",数据表中没有任何额定 值,并不意味着在技术的设计阶段没有对其进行研究。

在本文档后续章节中,我们将列出所有设计人员在使用工业级和标准英飞凌 OptiMOS™系列 MOSFET 时都应 牢记的雪崩相关重要事实。因此,我们关注 OptiMOS™3 和后续系列,这些都是 n-通道增强型沟槽功率 MOSFET。因而其他 MOSFET 系列不在本文档讨论范围。

对于不想花费太多时间来研究雪崩背后理论的工程师而言,第2.1.2节提供了一种仿真电路,可用于监测雪崩期间 MOSFET 各个位置的温度。此外,第3.2.1和3.2.2节提供具体示例,以便工程师评估 MOSFET 在自己的应用条件下是否具有雪崩安全性。最后,第3.3节中的公式有助于在电路具有不同回路电感时快速计算雪崩能量。



2 单脉冲雪崩

2.1 什么是单脉冲雪崩?

2.1.1 关于雪崩的简短提醒

其他出版物已全面解释了雪崩机制,例如参考文献[1]。雪崩源头是操作超出 FET 的 V_{BR(DSS)},然后感应出超 过临界电场 (E_c) 的电场。这些强电场对自由载流子施加的加速度使之具有足够的能量,可通过碰撞电离释 放电子-空穴对。这种现象无法控制,可能导致产生大电流和/或硅材料内部温度大幅升高。最后,这种不 受控事件可能导致器件损坏。

雪崩表现为 V_{DS} 尖峰的钳位,如图 1 所示,我们可从图中看到,结温 (T_i)为 25℃时,MOSFET 的钳位高于数据表中提供的最低 V_{BR(DSS)} 额定值(V_{BR(DSS)}(min,25))。有关实际钳位电压的更多详细信息见第 2.1.3 节。



图 1 MOSFET 发生和未发生雪崩时的 V_{DS} 波形

2.1.2 定义单脉冲雪崩

单脉冲雪崩为孤立事件,可能(但不一定)产生大雪崩电流和/或能量。此类事件产生的能量和电流较低时,对 MOSFET 的影响可忽略不计。但是,如果雪崩引发高能量或高电流, MOSFET 可能会被破坏,正如我们将在第 2.2 节讨论失效机制时所看到的那样。

为此,请注意,真正的问题并不是能量,而是导致失效的电流和温度。然后,您可能想知道:如果温度如此重要,为什么我们在数据表中提供单脉冲雪崩额定值时未提及测试平台的热特性(例如 R_{thJA})?原因很简单,因为雪崩事件发生的时间非常短,热量还来不及传递到 PCB。以下内容将验证这一点。

首先,我们意识到,MOSFET的热性能通常在我们的 PSpice 模型中通过高阶 Cauer 网络来表示,包括所有 必需热阻和热容(R_{thi}和 C_{thi})。图 2 所示为 IPB072N15N3 G 的示例。





图 2 IPB072N15N3 G - 从 MOSFET 到热网络



MOSFET 的网络用于生成数据表中的 Z_{thuc} = f(time) 图,如图 3 所示。

图 3 IPB072N15N3 G - 从热网络到 Z_{thJc} 图

若要使用这些参数(R_{thi}、C_{thi})的值,设计人员必须使用英飞凌所提供 PSpice 文件中的3级模型。图4所示为 IPB072N15N3G 的参数值。对于该 MOSFET,键合线的热影响可忽略不计,不包括在 PSpice 3级模型中。参数 R_{thi}和 C_{thi}的值的单位分别为开尔文每瓦特(K/W)和瓦特-秒每开尔文(W*s/K)。此外,例如,如果我们参考图4中"Rth1"的参数,"1.44m"和"534.18u"分别对应1.44毫开尔文每瓦特和 534.18 微开尔文每瓦特。同样,对于"Cth6","190m"相当于 190 毫瓦特-秒每开尔文。



	.SUBCKT IPB072N15N3	drain gate source Tj	Tcase PARAMS: dVth=0 dRdso	on=0 dgfs=0 dC=0 Zthtype=0 Ls=1.8n Ld=1n Lg=4n
**	.PARAM Rs=878u .PARAM Inn=100 .PARAM RRf=389m .PARAM act=27.28	Rg=2.3 Rd=50u Unn=10 Rmax=7. Rrbond=16m Rtb=6.2	Rm=340u 2m gmin=65 g2=758m	
I	.FUNC Pb(I,dT,Rb)	{Rb/(2*Rtb)*(I-limi	t(dT/(max(I,1n)*Rb)+RRf*I*g	g2,0,I))**2}
	X1 d1 g s Tj S3_15 +Rmax={Rmax} gmin={ Rg g1 g { Lg gate g1 { Gs s1 s V Rsa s1 s 1 Ls source s1 { Rda d1 d2 { Ld drain d2 { Rsb source s1 Rga gate g1 Rdb drain d2	<pre>0_n_var PARAMS: a={ac gmin} Rs={Rs} Rp={Rd} Rg} Lg*if(dgfs==99,0,1)} 'ALUE={V(s1,s)/(Rs*(1+ Meg Ls*if(dgfs==99,0,1)} Rd} Ld*if(dgfs==99,0,1)} 10 10</pre>	t} dvth={dvth} dR={dRdson} dC={dC} Rm={Rm} (limit(v(tj),-200,999)-25)'	dgfs={dgfs} Inn={Inn} Unn={Unn} *4m)-Rm)}
	G_TH 0 Tb VALU Cthb Tb 0 Bthb Tb Ti	E = {Pb(abs(I(Ls)),V 9.36m {Rth}	(Tj,Tcase),Rrbond*(1+(limit	:((v(Tb)+v(Tj))/2,-200,999)-25)*4m))}
	Rth1 Tj t1 Rth2 t1 t2 Rth3 t2 t3 Rth4 t3 t4 Rth5 t4 Tcase Cth1 Tj 0 Cth2 t1 0 Cth2 t1 0 Cth3 t2 0 Cth4 t3 0 Cth5 t4 0 Cth5 t4 0	{1.44m+lim {13.22m+li {57.09m+li {67.52m+li {172.84m+l 569.697u 666.158u 6.372m 4.637m 137.136m 190m	<pre>it(Zthtype,0,1)*534.18u} mit(Zthtype,0,1)*4.9m} mit(Zthtype,0,1)*24.83m} mit(Zthtype,0,1)*44.28m} imit(Zthtype,0,1)*113.35m}</pre>	
	. ENDS			

图 4 IPB072N15N3 G 的 PSpice 3 级模型

使用该模型并确保保留所有子电路的仿真数据,我们可在用于定义单脉冲雪崩能量 (E_{AS}) 额定值的数据表 条件下观察芯片不同位置的温度性能。这些条件包括 T_j = 25°C 和 i_{AS}(0) = 100 A,其中 i_{AS}(0) 是单脉冲雪崩事 件的初始电流。SIMetrix 原理图 [2] 如图 5 所示,其中,当被测器件 (DUT) 面临雪崩时,电源 V3 与电路断 开。在这种情况下,DUT 为 U1。





注意: 此处用符号"E"指代能量(E_{AS}),而之前用于表示电场(E_c)。很难遵循另一个命名法,因此, 我们恳请读者在本文档的其余部分牢记这一事实。

仿真结果如图 6 所示,其中等效热网络显示了结温 (T_j)、t1、t2 和 t4 在模型中的位置。可以看到,尽管 T_j 峰值在 200°C 以上,但位于焊点与引线框架之间的 t4 处的温度(如 **图2** 所示)显示出最小增量。这清楚表 明,即使发生持续 70 μs 的强烈雪崩事件,热量也没有时间扩散到 PCB 附近的任何位置。因此,单脉冲雪 崩额定值与 PCB 条件无关。

仿真过程中,T_j峰值约为210℃,远高于IPB072N15N3G的最高允许结温(T_{j,max}),即175℃。定义E_{AS}数据表额定值时,该高T_j视为可接受,因为在整个寿命期间发生的次数非常有限(在这些能级下只能容忍一次事件),并且,事实上这样的温度仍明显低于破坏性结温(T_{j,destr})。T_{j,destr}是OptiMOS[™]FET不再具有半导体性能的温度,将在第2.2.2节中进一步讨论。



图 6 使用 IPB072N15N3 G 进行单脉冲雪崩仿真的结果

2.1.3 单脉冲雪崩期间 V_{DS} 尖峰的幅度

影响雪崩期间 V_{DS}尖峰幅度的两个参数是:

- 参数 A: MOSFET 击穿电压 (V_{BR(DSS)}) 的产品分布;
- 参数 B: MOSFET 的结温。

为理解这一点,重要的是要记住当电场开始超过该技术的临界电场(E_c)时会发生雪崩,如第2.1.1节所述。 图7所示为影响击穿电压的基础功率 MOSFET 的结构部分,以及反偏时该区域的电场分布。绿色区域定义 了 MOSFET 的 V_{BR(DSS)}能力。作为一次近似值,可忽略纵轴左侧的区域。从该图中可清楚看到,MOSFET 的 实际 V_{BR(DSS)}与其结构的 E_c 成正比。在图7和本文档其余部分,我们未严格使用术语,因为所有电场实际上 都应表示为绝对值。





图 7 反偏功率 FET 的部分,也显示电场分布

我们首先关注"参数 A",即 MOSFET 击穿电压 (V_{BR(DSS})的产品分布。以百万单位量产时,MOSFET V_{BR(DSS}) 将呈现一定的分布趋势。开发这项技术时,工程师必须确保分布曲线底部的 MOSFET 也表现出高于数据表中最小值 (V_{BR(DSS)(min,25}))的 V_{BR(DSS})(BSC014N06NS 为60 V),以避免产量损失。换言之,T_j=25°C 时,工程师 必须确保结构内的最大电场 (E_{max}) 仅在 V_{DS} 已高于 V_{BR(DSS)(min,25}) 时才能达到 E_c 。这样,在 V_{BR(DSS)(min,25}) 处, E_{max} 低于 E_c ,并对应于图 7 中所示 $E_{max(DS)}$ 参数。

当结构的一部分中的电场超过 E_c 时,发生雪崩,如图 7 中雪崩期间在结构内观察到的最大电场 (E_{max(aval}))所示。然后,假设暂时为恒温,所观察到的 V_{DS} 尖峰将在 FET 的实际 V_{BR(DSS)} 处呈现平稳状态。**图1** 显示其最基本形式。

图 8 所示为不同批次相同 MOSFET 的 V_{BR(DSS})分布示例。为计算每个批次的分布,我们至少使用了数百个器件。尽管未显示 y-轴刻度,但很明显,MOSFET 都显示出高于 V_{BR(DSS})(min,25</sub>)的实际 V_{BR(DSS})。但是,设计人员不应利用略高于器件官方额定值的 V_{BR(DSS}):如果 MOSFET 在 T_j = 25℃ 时的额定值为 60 V,则英飞凌建议仅使用到此最高额定值。任何高于MOSFET <u>数据表中规定</u>的 V_{BR(DSS}) 额定值的使用,则由用户承担风险。此外,如**图11** 所示,设计人员应意识到,V_{BR(DSS}) 会随温度变化,结温低于 25℃ 时,V_{BR(DSS}) 值会降低。





图 8 V_{BR(DSS)} 的生成分布示例

尽管图 8 的最初目的是强调 OptiMOS[™] FET 的实际 V_{BR(DSS}) 始终高于 V_{BR(DSS)(min,25)},但我们也可以从该图中获得 其他信息。实际上,由于同一批次 MOSFET 之间的 V_{BR(DSS}) 分布,每个 MOSFET 在雪崩时会表现出不同的钳 位电压,如图 9 中总结的低能量雪崩事件(即我们接下来将讨论的温度影响,可以忽略不计)。对于 OptiMOS[™] FET,由于 V_{BR(DSS}) 紧密分布,同一批次 MOSFET 之间的钳位电压差异非常小。



图 9 不同的 V_{BR(DSS)} 意味着在低能量雪崩事件期间的不同钳位电压

关于温度对雪崩期间 V_{DS} 尖峰幅度的影响(之前作为"参数 B"引入),结果表明, E_c 随温度单调增加。因此, V_{BR(DSS}) 也是如此。在高能量雪崩事件中, T_j 随时间变化。因此,雪崩期间,MOSFET 的 V_{DS} 的钳位电压 会随时间变化,如图 10 所示,经过简化,该图可显示 **Ø**6 中的最相关波形。最后,图 10 还显示了雪崩期 间观察到的峰值 V_{DS} 电压 (V_{DS,peak})。以后,即使计算高能量雪崩事件,我们也会近似认为,雪崩事件期间 MOSFET 的 V_{DS} 电压恒定,等于 V_{DS,peak}。





图 10 高能量雪崩事件期间, V_{DS} 和温度的变化

对我们的 OptiMOS[™] FET 而言, E_c 随温度变化导致最新系列的 V_{BR(DSS)} 增加 5%/100℃, 而部分旧系列的增加 幅度达到 9%/100℃, 如图 11 所示的 BSC014N06NS(最新 OptiMOS[™] 60 V)和 IPP110N20N3 G (OptiMOS[™] 3 200 V)。





图 11 VBR(DSS) 随温度变化的两种 OptiMOS™ MOSFET

正如第 2.1.2 节中所见,在用于提供 E_{AS} 数据表值的测试条件下,硅材料内部温度最高可达 210℃,这几乎比 25℃的典型 T_j高出 200℃,该典型温度用于定义 OptiMOS™ 数据表中的大多数参数。对 OptiMOS™ FET 而 言,增加 T_j使得 V_{BR(DSS)}增加了近 20%。

V_{BR(DSS)} 因产品分布而增加了 5-10%,我们获得了文献资料中经常提供的常用 1.3 x V_{BR(DSS)(min,25)} 值,用于雪崩 期间 V_{DS} 尖峰的峰值幅度,之前定义为 V_{DS,peak}。但是,对于所有最新 OptiMOS[™] 系列,由于 V_{BR(DSS)} 随温度 变化的幅度较小,雪崩期间的 V_{DS} 尖峰不超过 1.2 x V_{BR(DSS)(min,25)}。

还可得出,对于低能量雪崩事件,所观察到的 V_{DS} 尖峰将保持远低于 1.2~1.3 x V_{BR(DSS)(min,25)},因为 T_j 的升高几乎可忽略不计。

这可通过使用测试电路来证明,其原理如图 12 所示。对于 DUT,我们将使用 BSC014N06NS,其属于英飞 凌最新 OptiMOS™ 60 V 系列。对于该测试平台,V_{DD} 设置为 50 V。使用额定电压为 60 V 的 MOSFET 作为 DUT 时,该电压幅度非常高,因为断开 DUT 时所产生的 V_{DS}尖峰将与该 V_{DD} 叠加。这种情况下,在 V_{DD} 与 V_{BR(DSS})之间为 V_{DS} 尖峰留下小电压跨度,就可促成雪崩发生。

图 12 研究低能量雪崩事件的测试电路

图 13 中,就在 x-轴上 1 µs 之后,我们可观察到 BSC014N06NS 发生雪崩,如 V_{DS} 的钳位所示,持续时间约 40 ns。这种情况下,雪崩期间产生的能量不足以加热 MOSFET,如钳位电压的平直段所示。因此,钳位发生在约 64 V 处,这对应于该样品在 25℃ 左右环境温度下的实际 V_{BR(DSS)}。

图 13 使用测试电路的 BSC014N06NS 波形

2.2 失效机制

现在,我们介绍雪崩期间可能影响 OptiMOS[™] FET 的两种失效。

2.2.1 闩锁效应

参考图 14 和参考文献 [1],可以更好地理解闩锁效应。雪崩事件会产生漏极电流,在电场强度更大的位置,漏极电流的幅度也会更大。如果该技术结构使得寄生 NPN 双极性结型晶体管 (BJT) 附近的电场很高,则大量电流将流过其基极电阻,从而在基极和发射极之间产生电压。如果此电压达到某个阈值,双极性晶体管就会导通,大部分雪崩电流会流经它,从而产生潜在的破坏性影响,因为没有办法可以控制。 由于闩锁效应机制广为人知,英飞凌在本文档所覆盖的所有 OptiMOS™技术的开发过程中努力减轻其影响。因此,在许多技术中,闩锁效应不再发生。但是,由于其特定的结构,仍有一些技术只能降低闩锁效应的风险,而不能完全消除。

图 14 具有寄生 BJT 的 MOSFET 剖面图

现在,我们使用一些公式来仔细研究闩锁效应。

第一个公式引入了 I_{crit},即寄生双极晶体管导通的临界电流。一般情况,晶体管在基极-发射极电压达到约 0.6 V 时导通。

$$V_{BE} = R_B \times I_{crit} \approx 0.6 V$$

公式1

雪崩期间温度可能会发生显著变化,因此观察临界电流如何变化非常重要。我们可以重新排列公式1,如 公式2所示,我们可以看到,分子和分母都随温度变化。

$$I_{crit} = I_{crit}(T) = \frac{V_{BE}(T)}{R_B(T)}$$

公式2

对于公式2的分子,该寄生BJT的V_{BE}随温度线性下降几个mV/℃。

然后,我们可以展开公式2的分母,得到如下公式。

$$R_B = R_B(T) \approx R_B(T_0) \times \left[\frac{\tau}{\tau_0}\right]^{2.5}$$

公式3

与公式2的分子相反,分母随温度迅速增加。

根据公式1-3,雪崩事件期间Icrit极限的变化在图

15 中以洋红色绘制。很明显, l_{crit}开始下降得非常快,然后下降速度变慢。在某个点, l_{crit}开始随时间增加而增加。另一方面,在我们的应用中,雪崩电流(深蓝线)线性减小,因其对应于电感电流。在此基础上,闩锁效应只能在雪崩事件开始时发生,而 l_{crit}的减小斜率非常大。

图 15 临界电流对闩锁效应的影响

2.2.2 热损坏

当 MOSFET 的结温达到 T_{j,destr}时,就会发生热损坏。鉴于我们在 OptiMOS[™] 系列的技术开发过程中采取防止 闩锁效应的预防措施,对于雪崩所引起的大多数失效,热损坏为根本原因。即使对于容易发生闩锁效应的 技术,这种失效机制的影响也只会在具有低 L_{loop} 的应用中超过热损坏。这是因为雪崩期间的温度升高是由 与 L_{loop} x (i_{AS}(0))2 成正比的能量引起的。

T_{j,destr} 接近硅材料的本征温度,即热生成载流子的浓度等于本底掺杂载流子浓度的温度。因此,当达到这样的温度时,MOSFET 将不再像半导体那样工作。

所讨论的 OptiMOS[™] 器件的 T_{j,destr} 变化不大,通常接近 400℃。此外,该值与外部条件(起始温度、脉冲持续时间、脉冲形状)无关。

为确定 OptiMOS[™]系列的准确 T_{j,dest},在固定 L_{loop}中,记录不同起始结温 (T_{j(start})时MOSFET 受到热损坏的雪崩电流,。然后将这些结果描绘在类似于图 16 的图中,并将所有这些点连成直线。y=0时, x-轴上的值表示 T_{j,dest},。可根据其他 L_{loop} 值重复测量不同 T_{j(start})时的值,以确认结果有效性,因为所有直线与 x 轴的相交点的温度值应大致相同,就像图 16 中的蓝色和绿色直线那样。

遗憾的是,应对热损坏意味着需要进行权衡,因其会影响高性能技术的一些关键驱动因素,特别是漏源导通电阻与有效面积的乘积,也称为Ros(on) xA。事实上,虽然Ros(on) xA的技术降低支持在定义的Ros(on) 值下采用更小尺寸的芯片,但器件本身需要更大的芯片尺寸来减轻高能雪崩事件引起的升温。在很大程度上,为应对雪崩,芯片越大越好!

2.3 100% 生产测试

我们的所有 OptiMOS[™] FET 都必须通过单脉冲雪崩生产测试。测试电路的原理图与 **图**5 用于仿真的原理图 非常相似。为清楚起见,在图 17 中重新绘制该原理图,其中 U1 表示 DUT。

在半导体行业,这种生产测试通常称为非钳位电感开关 (UIS),其详细描述见参考文献 [3] 的第5页。由于 DUT 断开并因此呈现高阻抗,电感 L2 迫使其电流经过该 DUT,因其没有替代路径。因此,DUT 的 V_{DS} 快速超过其 V_{BR(DSS)} 额定值,使之进入雪崩。

DUT 在 UIS 测试期间面临雪崩时,其电流(由于其通道关闭,只能是雪崩电流)线性减小。这种三角形电流 波形是英飞凌 OptiMOS™ 数据表所提供的全部雪崩额定值的基础,因此本文档不讨论其他电流波形。

如图 17 所示,对于我们的 OptiMOS[™] FET, V_{DD} 电源 (V3) 在 DUT 发生雪崩之前与电感器断开。因此,稍后计 算能量时,所用公式为 E_{AS} = ½ x L_{loop} x (i_{AS}(0))2。

比较数据表时,设计人员应牢记这一点,因为一些供应商不会在雪崩期间断开 V_{DD} 电源,如图 18 所示的原理图和测试程序就是这种情况。这会导致更高的雪崩能量额定值,因其现在的定义公式为 E_{AS} =^½ x L_{loop} x (i_{AS}(0))2 x V_{DS,peak}/ (VDS,peak-VDD)。

以 L_{loop} = 100 μH, i_{AS(0)} = 50 A, V_{DS,peak} = 60 V x 1.2 = 72 V 和 V_{DD} = 12 V 为例,可进行说明。一方面,使用公式 E_{AS} = ½ x L_{loop} x (i_{AS}(0))2, E_{AS1} 可记录为 125 mJ。另一方面,使用公式 E_{AS} = ½ x L_{loop} x (i_{AS}(0))2 x V_{DS,peak}/(V_{DS,peak}-V_{DD}), E_{AS2} 的记录值为 150 mJ,比 E_{AS1} 高 20%,仅仅因为 V_{DD} 在雪崩期间未断开!

注意: 如前所述,计算单脉冲雪崩能量时,我们将使用近似值,即雪崩事件期间MOSFET的V_{DS} 电压 恒定且等于V_{DS,peak}。

图 18 Voo 始终连接至电路的雪崩测试设置

顾名思义,单脉冲雪崩事件只允许发生一次 - 特别是在条件接近数据表中标题为"雪崩特性"的图所提供的限值时。这是因为这些限值对应于高于 MOSFET T_{j,max} 的结温,且重复此类事件会缩短 MOSFET 的寿命。请记住,雪崩不是英飞凌特意在此建议使用 OptiMOS[™] FET 的条件。

3 使用数据表

3.1 现有信息

在某些情况下,参考数据表,可轻松评估应用中 OptiMOS[™]FET 的单脉冲雪崩能力,例如 E_{AS} 额定值和提供 雪崩特性的图(见下面的图 19 和图 20)。请注意, I_b(作为表 2 中 E_{AS} 的测试条件提供)对应于初始雪崩 电流(i_{AS}(0)),在图 20 中的 y-轴上,也称为 i_{AV}。在本文档其余部分,我们将始终用 i_{AS}(0)表示该参数。 任何数据表的"雪崩特性"图均可用以下方式解释。对于已定义 T_{j(start)},如果对应于应用条件的坐标点 (t_{AV}, i_{AS}(0))位于标注线左下方,则该器件可应对雪崩事件。例如,在图 20 中,T_{j(start)}=125℃的安全雪崩 条件区域涂为绿色。鉴于此图提供的信息,从现在起,我们将其称为 SOA_{AS} 图,其中 SOA_{AS} 表示单脉冲雪 崩条件下的安全工作区。

Presenter	Symbol	Values			11	
Parameter		Min.	Тур.	Max.	Unit	Note / Test Condition
Continuous drain current	Ι _D	-	- - -	100 100 30	A	V _{GS} =10 V, T _C =25 °C V _{GS} =10 V, T _C =100 °C V _{GS} =10 V, T _C =25 °C, R _{thJA} =50 K/W ¹⁾
Pulsed drain current ²⁾	I _{D,pulse}	72		400	A	Tc=25 °C
Avalanche energy, single pulse ³⁾	EAS		=	580	mJ	/ _D =50 A, R _{GS} =25 Ω

图 19 BSC014N06NS 的各种数据表额定值(包括 E_{As})

图 20 BSC014N06NS 的 SOA_{AS} 图

图 20 中的 A 点对应于数据表表 2 中提供的 E_{AS} 值条件(参考图 19)。实际上,在 A 点, T_{j(start)} = 25℃, i_{AS}(0) = 50 A, t_{AV} = 300 µS, V_{DS,peak} 约为 1.3 x V_{BR(DSS) (min,25)}, 其中 V_{BR(DSS)(min,25)} = 60 V,适用于 BSC014N06NS。 根据公式 E_{AS} = ½ x V_{DS,peak} x i_{AS}(0) x t_{AV},我们计算出 E_{AS} 的近似值为 580 mJ。

注意: 根据第2.1.3 节中的信息,系数1.2 更适用于BSC014N06NS。发布该数据表时,决定使用1.3,以便增加SOA_{AS} 图的降额。

由于我们关注的是呈三角形的雪崩事件,所以 E_{AS} 也可用 ½ x L_{loop} x (i_{AS}(0))2 来计算,这就为我们提供了用于 获得数据表表 2 中的 E_{AS} 值的测试电路的回路电感 (L_{loop})。对于 BSC014N06NS 数据表, L_{loop} 等于 464 µH。 虽然 E_{AS} 的数据表值为英飞凌验证生产中所有 MOSFET 的雪崩稳健性提供了必要参考,但事实证明其存在 局限性,许多用户都无法使用,因为不可能用一个回路电感 L_{loop} 值覆盖所有应用。事实上,在电信砖式模 块中,OptiMOS[™] FET 所面临雪崩能量源自低 L_{loop} 与高电流密度结合,而在叉车应用中,同样的雪崩能量则 是因为高 L_{loop} 和低电流密度。所以,非常重要的是能够根据任何 L_{loop} 值推导出 MOSFET 的 E_{AS}。为此,正确 理解 SOA_{AS} 图可轻松评估任何应用(具有不同 L_{loop})在单脉冲雪崩能量方面是否安全。这也是下一节的目 的。

3.2 其他应用条件的推导

提供推导公式之前,我们先从基础理论入手,参考[4]中的综合性工作。只对实际示例感兴趣的读者可跳 过本节并转到第 3.2.1 和 3.2.2 节。

图 21 基于 [4] 并提供三个示例,涉及两个不同的回路电感值 (L1 < L2) 和两个不同的初始雪崩电流 (i_{As1}(0) < i_{As2}(0))。如第 2.2 所述,我们 OptiMOS[™] FET 的主要雪崩失效模式由结温过高导致,因此,应监控的最关键 参数是 T_{j,peak},即雪崩期间的峰值结温。因此,图 21 为所讨论的三个示例均绘制了 T_{j,peak} 图。参考文献 [4] 证明, T_{j,peak} 出现在 ½ x t_f 处,其中,t_f 为雪崩电流降至 0 所需的时间。

首先,通过比较示例1和2,我们可以看到不同 L_{loop} 的影响,这两个示例具有相同的初始电流 i_{As}(0)(见 红色和蓝色实线)。在示例2中,L_{loop} 更高(L2),减慢了雪崩电流的降低速度,从而导致温度升高速度 加快,最终达到更高的峰值温度,比较红色和蓝色虚曲线可观察到这一现象。假设蓝色实线和虚曲线是 指 E_{As} 额定值的数据表条件,很明显,如果回路电感较高,则不能使用相同的 i_{As}(0),否则结温峰值太 高。如果使用能量而不是温度,最后一点不言而喻,因为 E_{As} =^½x L_{loop}x (i_{As}(0))2。

在三角形状电流条件下,最大温度增量(ΔT_M)可根据参考文献[4]定义为:

$$\Delta T_{M} = \frac{\sqrt{2}}{3} \times i_{AS}(0) \times V_{DS, peak} \times F_{1} \times \sqrt{t_{f}}$$

公式4

该公式与参考文献[4]中的公式略有不同,特说明如下。

首先,在参考文献 [4] 中,因子 F1 名为"K"。我们不采用这种方法是为了避免

与开尔文的符号混淆。如果使用 MKS 单位制,则因子 F_1 为K/W× (\sqrt{s})。 F_1 取决于产生能量的面积和硅材料的热性能。在示例中,由于我们在推导期间要保持相同的 MOSFET 器件 型号,并且忽略了 MOSFET 参数的产品分布,因此可以认为 F_1 是恒定的。

其次,我们做了首次近似假设,即雪崩电压恒定,这与参考文献[4]的方法类似。但是,在示例中,我们 将该恒定电压定义为等于雪崩期间的峰值电压(V_{DS,peak})。考虑 F₁为常数的假设也适用于 V_{DS,peak}。除此之 外,我们也考虑了一次近似值,即 V_{DS,peak}不同雪崩能量值时不会发生变化。根据第 2.1.3 节中介绍的温度对 V_{DS,peak}的影响,我们知道,使用不同雪崩条件时,V_{DS,peak}会有所不同,但我们也知道,对于所有最新 OptiMOS™系列,这种变化幅度远低于 10%,尤其考虑到推导通常用于雪崩期间实际峰值温度值(T_{j,peak}) (以及由此得到的 V_{DS,peak}值)相对接近的情况。

再次,虽然下面计算中的所有温度值都使用 ℃,但其温度增量最终是指开尔文。

最后,我们可以确认之前已定义公式4的其余项。可按如下方式展开tr:

$$t_{f} = \frac{L_{loop} \times i_{AS}(0)}{V_{DS, peak}}$$

公式5

通过在公式4中插入公式5,我们得到一个更有用的公式:

 $\Delta T_{M} = \frac{\sqrt{2}}{3} \times F_{1} \times V_{DS, peak} \frac{1}{2} \times i_{AS}(0)^{3/2} \times L_{loop}^{1/2}$

公式6

之前已将 F_1 和 $V_{DS,peak}$ 近似为给定MOSFET 的常数,因此,我们可引入常数因子 F_2 (单位为 $K/\sqrt{I^2 \times V}$), 定义如下:

$$F_2 = \frac{\sqrt{2}}{3} \times F_1 \times V_{DS, peak} \frac{1/2}{2}$$

公式7

我们可用公式7进一步简化公式6,得到:

$$\Delta T_M = F_2 \times i_{AS}(0)^{3/2} \times L_{loop}^{1/2}$$

公式8

实际应用中,初始结温(T_{j(start})和/或L_{loop}和/或i_{As}(0)可能与用于定义英飞凌数据表中 E_{As}的条件不同。以下示例将展示设计人员如何评估他们的条件是否安全。

3.2.1 T_{j(start)} = 25°C 的示例

本示例中,应用使用 BSC014N06NS,初始雪崩电流 i_{AS}(0) = 30 A, L_{loop3} = 928 µH。为简单起见,假设 T_{j(start)}为 25°C。对于 BSC014N06NS 数据表中定义的 E_{AS},我们得到 i_{AS4}(0) = 50 A, L_{loop4} = 464 µH。请注意,我们为示 例选择回路 L_{loop3},其值为 L_{loop4} 的两倍。

对于这两种条件, ΔT_M应保持不变。因此,利用公式8,该应用可承受的最大初始雪崩电流 i_{As3}(0) 定义为:

$$i_{AS3}(0)^{3/2} \times L_{loop3}^{1/2} = i_{AS4}(0)^{3/2} \times L_{loop4}^{1/2}$$

公式9

$$i_{AS3}(0) = 50 \ A \times \sqrt[3]{\frac{464 \ \mu H}{928 \ \mu H}} = 39.7 \ A$$

公式10

在该应用中,由于 i_{AS}(0) 仅为 30 A,小于 i_{AS3}(0),所以 BSC014N06NS 可安全应对单脉冲雪崩事件。 为确认计算是否正确,我们可用公式 5 推导 t_{f3},得到:

$$t_{f3} = \frac{928\,\mu\text{H} \times 39.7\,\text{A}}{60\,\text{V} \times 1.3} = 472\,\mu\text{s}$$

公式 11

对于 SOA_{As} 图的倾斜曲线(图 22 中以蓝色、红色和绿色突出显示),t_f 对应于 t_{Av}。在同一图中,坐标为 (t_{f3}, i_{As3}(0))的 B 点位于 T_{j(start)} = 25℃ 的蓝色斜线上,这证明我们的计算正确无误。但是,在某些情况 下,我们 OptiMOS[™] 数据表的 SOA_{As} 图中绘制的斜线略低于前述公式的计算结果。无论如何,遵循上述方 法可获得相对准确的评估。

3.2.2 用不同 T_{j(start)} 重复相同步骤

对于 T_{j(start)} 不为 25℃ 的应用,在使用第 3.2 节介绍的公式之前,有必要找到一个已知 E_{AS} 和 L_{loop} 的参考 点。

例如,假设使用 BSC014N06NS 时的 T_{j(start)}为 100°C,并确定图 23 中 C 点所对应的 E_{AS}和 L_{loop}。已知 i_{AS}(0)=50 A 且 t_{AV} = 50 μs,根据 E_{AS} = ½ x V_{DS,peak} x i_{AS}(0) x t_{AV} 和 V_{DS,peak} = 1.3 x V_{BR(DSS)(min,25)} = 78 V,得到 E_{AS} = 97.5 mJ。

根据 E_{As} = ½ x L_{loop} x (I_{AS}(0))2,我们可推导出 C 点的 L_{loop} = 78 μH。然后可直接按照 3.2 中的步骤进行操 作。

如果 T_{j(start)} 不对应数据表中 SOA_{AS} 图通常提供的三个值中的任何一个,英飞凌可使用其他温度绘制图表。只需联系英飞凌代表并提出该要求。

3.3 Eas 随 Lloop 的变化

可根据公式 8 获取更多有价值的信息。不想了解细节的读者可直接转到公式 13。 参考公式 8, L_{loop} 和 i_{AS}(0) 的指数不同于计算单脉冲雪崩能量所用的公式 E_{AS} = ½ x L_{loop} x (i_{AS}(0))2。在公式 8 中, i_{AS}(0) 的指数不是 L_{loop} 的两倍,而是三倍。所以:

• 一方面,为保持能量恒定,L_{loop} x (i_{AS}(0))² 必须保持恒定;

• 另一方面,为保持温升恒定(对推导单脉冲雪崩至关重要),L_{loop} x (I_{AS}(0))³必须保持恒定 假设 L_{loop} 的变化因子为 Y,那么:

• i_{As}(0) 的变化因子应为 Y^(-1/2),才能保持能量恒定,且 i_{As_e}(0) = i_{As}(0) x Y^(-1/2);

• i_{AS}(0)的变化因子应为 Y^(-1/3),才能保持温升恒定,且 i_{AS_t}(0) = i_{AS}(0) x Y^(-1/3)。

因此,保持恒定温升时获得的能量变化与 L_{loop} 的变化因子 Y 之间的关系为因子 Z, Z = ($i_{AS_t}(0)/i_{AS_e}(0)$)²。因而得到:

$$Z = \left(\frac{\gamma^{(-1/3)}}{\gamma^{(-1/2)}}\right)^2 = \gamma^{\left(\left(\frac{1}{2} - \frac{1}{3}\right) \times 2\right)}$$

公式 12

进一步简化得到:

$$Z = Y^{(1/3)}$$

公式13

换言之,以因子Y改变回路电感,将导致单脉冲雪崩能量由因子Y^{u3}改变。 可再次使用第3.2节中的结果来确认,这对应于图22中的B点。将L_{loop}的值翻倍, E_{AS}从580mJ变为:

 $E_{AS} = \frac{1}{2} \times 928 \ \mu H \times 39.7 \ A^2 = 731 \ mJ$

公式 14

这相当于雪崩能量乘了因子 1.26 (= 731 mJ/580 mJ)。根据公式 13 和 Y = 2,也可获得 Z =

1.26,从而证实了该公式的有效性。

在这些发现中,还有一点需记住:根据上述理论解释,任何 OptiMOS[™] FET 的 SOA_{AS} 图中的斜线都不是恒定 能量的!

最后,请注意,上述讨论与适用于OptiMOS™FET的以下假设有关:

- 假设雪崩电流呈三角形;
- 热损坏是由单脉冲雪崩引起的主要失效机制。

3.4 同类比较

之前,我们了解到 E_{AS} 随 L_{loop} 的增加而增加。因此,比较不同制造商数据表中的 E_{AS} 时,请确保所提供的值 基于相同 L_{loop}! 否则,请使用公式 13,你可能需要首先重新计算相同 L_{loop} 的各器件的 E_{AS},最好是你的应 用电路的电感值。

仍然关于公平比较的主题,设计人员应只比较具有相近 R_{DS(on)}值的 MOSFET 的雪崩能力。遗憾的是,由于 各制造商所采用的技术有所不同,具有相同 R_{DS(on)}的 MOSFET 可能采用不同尺寸的芯片。但至少这种比较 是有意义的。

对于 R_{DS(on)} 明显不同的 MOSFET,不建议比较雪崩能力。回想一下,对于相同技术,MOSFET 芯片尺寸与 其 R_{DS(on)} 成反比,并且如前所述,在应对雪崩时,尺寸通常越大越好。因此,即使比较不同制造商的 MOSFET, R_{DS(on)} 低得多的器件仍可能具有更大的芯片尺寸。

3.5 热阻数据表图

雪崩为动态现象,因此,参考英飞凌数据表所提供的结-壳热阻(ZthJc)随脉冲持续时间和占空比的变化应非常有用。图 24 为示例图,摘自 BSC014N06NS 数据表。我们关注单脉冲雪崩时,特别感兴趣的是最下方的那条曲线(单脉冲)。

遗憾的是,如参考文献 [5] 中所述,该图倾向于低估雪崩对 MOSFET 温度的影响。这种不匹配的主要原因是 MOSFET 所承受的功率脉冲形状的差异,如图 25 所示。为在数据表中绘制 Z_{thJC} = f(t_p),功率脉冲为矩形。然 而,在雪崩期间,将雪崩电压近似为恒定时,可认为功率脉冲具有与雪崩电流相同的三角形形状。

图 25 MOSFET 承受的功率脉冲形状 - Z_{thJc} = f(t_p) 图与雪崩期间图

但是,通过 PSpice 仿真并重新使用 **图5**中的电路,在单脉冲雪崩期间,MOSFET 的典型温度性能可相对较好地考虑这种影响。但是,我们这次不使用为 PSpice 3 级模型默认设置的典型 Z_{thJc} 值。相反,为补偿雪崩对 MOSFET 温度的更大影响,我们可通过将参数"Zthtype"设置为1来以 Z_{thJc} 的最大值进行仿真,如图 26 所示。

因此,结温峰值将略高于在 图6 中观察到的 210℃。但是,这并不重要,因为以下条件仍然适用:

- 该 T_{j,peak} 比结构的 T_{j,destr} 低 100℃ 以上;
- 因为只发生一次这类能量的单脉冲雪崩事件,因此,高于 MOSFET 的 T_{j,max} 的持续时间非常短,不会影响寿命。

图 26 将 Zthuc 设置为 PSpice 3 级模型的最大值

4 重复雪崩

4.1 什么是重复雪崩?

发生重复雪崩时,每个事件的能量远低于单脉冲雪崩。顾名思义,其发生的特点是高频率重复,通常与应用电路的开关频率 (f_{sw}) 相同。

现有重复模式可分为两种主要类型,如图27所示。

- **1.** 在某些情况下,我们可以谈论"稳态"重复雪崩,因为雪崩事件发生在整个产品生命周期的每个开 关周期中。
- 2. 在其他情况下,我们面临某种"瞬态或故障条件"重复雪崩,因为雪崩只发生在特定的瞬态(例如启动)或故障(例如短路)条件下,在此期间,发生10到50次可观察到的连续雪崩事件,之后雪崩将停止,直到下一次启动或短路导致多个连续电压脉冲上再次发生雪崩。

图 27 两种重复雪崩

在大多数重复雪崩情况下,由于每次雪崩事件的能量较低,与单脉冲雪崩时的最坏情况相比,硅材料的温度几乎没有升高。因此,观察到的V_{DS}尖峰仅略微超过 MOSFET 的V_{BR(DSS)(min,25})额定值,而在高能量单脉冲雪崩期间记录的幅度为1.2~1.3 xV_{BR(DSS)(min,25})。在讨论低能量雪崩事件的主题时,也观察到2.1.3 节中描述的这种相对较低的雪崩尖峰幅度。

单脉冲与重复雪崩额定值之间的相关差异与此类事件期间允许的 T_{j,max} 有关。事实上,虽然我们在第2.1.2 节中展示了单脉冲雪崩期间允许结温超过 T_{j,max},但对于重复雪崩却不是这样。正如参考文献 [3] 第9页所 强调的那样,如果重复雪崩期间超过 T_{j,max},此类事件的累积效应可能会影响器件在其生命周期内的可靠 性,这是不能接受的。

对于 SuperSO8 或 S3O8 器件,该 T_{j,max} 可低至 150℃,这通常受封装本身限制,而不受芯片技术限制。后 者通常可承受 175℃,因为与这些 MOSFET来自相同系列但采用不同于SuperSO8封装的 MOSFET(例如 TO-220 和 D2PAK)的额定温度为 175℃。

4.2 失效机制

我们必须区分单脉冲雪崩与重复雪崩,因为两者影响 MOSFET 特性的方式大不相同。

正如我们在 2.2 节中所见,单脉冲雪崩的两种损坏模式是由高电流(闩锁效应)或高能量(热损坏)引起的。这些损坏模式动静大、损坏速度快。

相反,在重复雪崩的情况下,损坏机制要低调得多,重复微损伤对器件的影响非常缓慢。事实上,即使是低能量的雪崩事件也会产生一些热载流子,即沿着功率 MOSFET 的沟槽氧化物注入的电荷。这种雪崩事件不断重复,导致电荷积累,虽然缓慢,但会影响 MOSFET 的正常特性,正如我们将在第4.4节中看到的那样。显而易见,"瞬态或故障条件"重复雪崩对 OptiMOS™ FET 的影响比"稳态"重复雪崩更温和,因为前者可能为累积电荷在两次雪崩事件之间重新结合提供时间。实际上,这种优势很难预测,也很难建立任何类型的相关性。

4.3 确定雪崩发生位置

与单脉冲雪崩相反,重复雪崩情况下经历的较低能量导致更小范围的雪崩发生。如果参考第2.1.1节中的雪崩定义以及参考文献[6]中提供的更具体细节,我们可初步了解这个位置。

由于随着电场增加,所产生自由载流子的数量迅速增加(因此电流的幅度也随之增加),雪崩极有可能发生在较高电场的区域,当器件所施加的漏源电压超过其V_{BR(DSS)}时,这个区域的电厂幅度最可能超过临界电场(E_c)。更多相关详细信息请参考图 28。

图 28 最有可能的雪崩发生位置

最后一种说法实际上对使用场板的电荷补偿器件提出了挑战,例如沟槽 MOSFET。实际上,插入场板使电场在整个沟槽上更为均匀,可以降低 R_{DS(on)}。如图 29 所示,这种均匀性理想地体现为电场沿沟槽的矩形分布形状,这与传统的方法(基本沟槽或平面结构[7])的三角形状相反。如果参考上一段,对于分布非常均匀的电场,其雪崩发生位置可能非常随机。不可避免,必须在减小 R_{DS(on)}与抗重复雪崩稳健性之间找到折衷方案。

图 29 不同沟槽结构中沿 y-轴的 Ey 分布变化

4.4 重复雪崩下 OptiMOS™系列的额定值

过去数年,在大多数英飞凌 OptiMOS™系列的设计阶段都考虑了重复雪崩。观察到一些参数随时间漂移, 漂移量和实际参数取决于技术。图 30 所示为特定技术的参数漂移示例。可以清楚看到,在大多数情况 下,当在该技术内部定义的条件下经历重复雪崩时,零栅极电压漏极电流 (Ioss) 和跨导 (gfs) 会发生漂移,更 接近数据表极限。除参数在多个生产批次上的自然分布之外,还存在参数超出规范要求的明显风险。

考虑到这一点,为显著降低重复雪崩对技术参数的影响,英飞凌需要在绝大多数应用中占主导地位的其他 品质因数上做出重大妥协。对于与 MOSFET 的正常使用不相符的事件而言,代价太高了,设计人员应尽力避 免。因此,英飞凌不会在 OptiMOS™"工业和标准等级"数据表中加入重复雪崩的额定值。

5参考文献

5 参考文献

[1] **AN-1005 - 功率 MOSFET 雪崩设计指南** - Tim McDonald、Marco Soldano、Anthony Murray、Teodor Avram,国际整流器

[2] http://www.simetrix.co.uk/site/demo.php

[3] **AN-雪崩-FET:开发笔记本中功率 MOSFET 关键参数的注意事项** - Jens Ejury,英飞凌科技股份公司,1.1版本,2004年6月

[4] 重新审视功率 MOSFET 失效 - David L. Blackburn,国家标准局,Gaithersburg,MD 20899

[5] **APT9402** - 了解标准 **MOSFET** 和额定雪崩能量 **MOSFET** 之间的差异 - Kenneth Dierberger, Advanced Power Technology, PCIM '94 Dallas

[6] 功率半导体器件基础 - B. Jayant Baliga, Springer, 2008, 第100页

[7] 先进功率 MOSFET 概念 - B. Jayant Baliga, Springer, 2010, 第159页

6 缩略语表

6 缩略语表

BJT=双极结型晶体管 C_{thi} = MOSFET PSpice 模型 ith 级的热电容 DUT=被测器件 E_{As}=单脉冲雪崩能量 Ec=临界电场 Emax=结构内的最大电场 Emax(aval) = 雪崩期间结构内的最大电场 FET=场效应晶体管 fsw=开关频率 g_{fs}=跨导 i_{As}(0)=单脉冲雪崩的初始电流 Icrit=激活寄生双极晶体管的临界电流 Ips=漏源电流 Ipss = 零栅极电压漏极电流 MOSFET = 金属氧化物半导体场效应晶体管 R_{DS(on)}=漏源导通电阻 R_{thi} = MOSFET PSpice 模型 ith 级的热阻 R_{thua}=结-环境的热阻(通常与安装在 PCB 上的器件一起提供) SOA_{AS}=单脉冲雪崩下的安全操作区域 t_f=雪崩电流降至0所需的时间 T_i=结温 T_{i,destr}=破坏性结温 T_{i.max}=最大结温 T_{i,peak}=雪崩期间的峰值结温 T_{i(start)} = 雪崩开始时的结温 t_p=脉冲持续时间 UIS=非钳位电感开关 V_{BR(DSS)}=漏源击穿电压 VBR(DSS)(min,25) = Tj=25℃时的最小漏源击穿电压的数据表额定值 V_{DS}=漏源电压 V_{DS.peak=}雪崩期间的峰值 V_{DS} 电压 Z_{thuc}=结-壳热阻 △T_M=最大温度增量

其他商标

所有提及的产品或服务名称和商标均为其各自所有者的财产。

版本 2017-01-9 发布者	重要声明	警告
英飞凌科技股份公司	本应用说明中给出的信息仅作为产品使用建议,不得	由于技术需要,我司产品可能包含有害物质。若需
德国慕尼黑 81726	被视为就产品特定功能、条件或质量作出的任何说明 或保证。在使用产品前,本应用说明的使用者必须在	了解相关物质的类型,请联系距离您最近的英《凌 办事处。
◎ 2017 英飞凌科技有限公司 保留所有权利。	实际应用中验证本文档描述的任何功能和其他技术信息。对于本应用说明中给出的任何及所有信息,英飞 凌科技股份公司特此声明不作任何及所有保证,亦不 承担任何形式的责任(包括但不限于对不侵犯任何第 三方知识产权的保证)。	除非由英飞凌科技授权代表签署的书面文件中另有明确批准,否则不得将我司产品用于任何产品失效或产品使用据合理预计可能导致人身伤害的应用。
您对本文档有何疑问? 电子邮件:	本文档所含数据仅供受过技术培训的人员使用。客户的技术部门应负责评估该产品是否适合目标应用。以	
erratum@infineon.com	及本文档中给出的产品信息就该应用而言是否完整。	

参考资料 IFX-nac1473154083210

erratum@infineon.com