

サイプレスはインフィニオン テクノロジーズになりました

この表紙に続く文書には「サイプレス」と表記されていますが、これは同社が最初にこの製品を開発したからです。新規および既存のお客様いずれに対しても、引き続きインフィニオンがラインアップの一部として当該製品をご提供いたします。

文書の内容の継続性

下記製品がインフィニオンの製品ラインアップの一部として提供されたとしても、それを理由としてこの文書に変更が加わることはありません。今後も適宜改訂は行いますが、変更があった場合は文書の履歴ページでお知らせします。

注文時の部品番号の継続性

インフィニオンは既存の部品番号を引き続きサポートします。ご注文の際は、データシート記載の注文部品番号をこれまで通りご利用下さい。

概要

サイプレス S29GL01GT / 512T は、45 nm プロセス テクノロジーを用いて製造される、MirrorBit® Eclipse™ フラッシュ製品です。ページ アクセス時間 15 ns という高速アクセスと、これに対応した 100 ns という高速ランダム アクセス時間を実現しています。一度の動作で最大 256 ワード / 512 バイトのプログラム可能な書き込みバッファを備え、標準のプログラミング アルゴリズムに比べて効果的な高速プログラミングを実現しています。このような特徴を備えたこれらのデバイスは、大容量、高性能、そして低消費電力を必要とする今日の組み込みアプリケーションに最適です。

特長

- 45nm の MirrorBit Eclipse 技術
- 単一電源 (V_{CC}) による読み出し / プログラム / 消去 (2.7 V ~ 3.6 V)
- 汎用性がある I/O 機能
 - 広範な I/O 電圧 (V_{IO}): 1.65 V ~ V_{CC}
- x8 / x16 データ バス
- 非同期 32 バイト ページ読み出し
- 512 バイト プログラミング バッファ
 - ページの倍数の単位で、最大 512 バイトまでのプログラミング
- 単一ワードと、同一ワードでの複数プログラムを選択可能
- 自動エラー チェックと訂正 (ECC) — 1 ビット エラー訂正の内部ハードウェア ECC
- セクタ消去
 - ユニフォーム 128k バイト セクタ
- プログラム / 消去動作のためのサスペンド / レジューム コマンド
- ステータス レジスタ、データ ボーリングおよびレディ / ビジー ピンによるデバイス状態の特定
- セクタの高度な保護 (Advanced Sector Protection: ASP)
 - セクタごとの揮発性および不揮発性の保護方式
- 個別の 2048 バイト OTP (ワンタイム プログラム) アレイ
 - 4 つのロック可能な領域 (SSR0 ~ SSR3)
 - SSR0 は工場出荷時ロック設定
 - SSR3 はパスワード付き読み出しによる保護
- 共通フラッシュ インターフェース (CFI) パラメーター テーブル
- 温度範囲 / グレード :
 - 産業用 (-40 °C ~ +85 °C)
 - 産業用プラス (-40 °C ~ +105 °C)
 - 拡張 (-40 °C ~ +125 °C)
 - 車載向け、AEC-Q100 グレード 3 (-40 °C ~ +85 °C)
 - 車載向け、AEC-Q100 グレード 2 (-40 °C ~ +105 °C)
- 100,000 プログラム / 消去サイクル
- 20 年のデータ保持期間
- パッケージ オプション
 - 56 ピン TSOP
 - 64 ボール LAA 強化 BGA、13 mm × 11 mm
 - 64 ボール LAE 強化 BGA、9 mm × 9 mm
 - 56 ボール VBU 強化 BGA、9 mm × 7 mm

性能要約

産業機器用途向け温度範囲の性能要約 (-40 °C ~ +85 °C)

最大読み出しアクセス時間					
メモリ容量	電圧範囲	ランダム アクセス 時間 (t_{ACC})	ページ アクセス 時間 (t_{PACC})	CE# アクセス 時間 (t_{CE})	OE# アクセス 時間 (t_{OE})
512Mb	フル $V_{CC} = V_{IO}$	100	15	100	25
	汎用 I/O の V_{IO}	110	25	110	35
1Gb	フル $V_{CC} = V_{IO}$	100	15	100	25
	汎用 I/O の V_{IO}	110	25	110	35

産業機器用途向け温度範囲の性能要約 (-40 °C ~ +105 °C)

最大読み出しアクセス時間					
メモリ容量	電圧範囲	ランダム アクセス 時間 (t_{ACC})	ページ アクセス 時間 (t_{PACC})	CE# アクセス 時間 (t_{CE})	OE# アクセス 時間 (t_{OE})
512 Mb	フル $V_{CC} = V_{IO}$	110	15	110	25
	汎用 I/O の V_{IO}	120	25	120	35
1 Gb	フル $V_{CC} = V_{IO}$	110	15	110	25
	汎用 I/O の V_{IO}	120	25	120	35

産業機器用途向け温度範囲の性能要約 (-40 °C ~ +125 °C)

最大読み出しアクセス時間					
メモリ容量	電圧範囲	ランダム アクセス時間 (t_{ACC})	ページ アクセス時間 (t_{PACC})	CE# アクセス時間 (t_{CE})	OE# アクセス時間 (t_{OE})
512 Mb	フル $V_{CC} = V_{IO}$	120	15	120	25
	汎用 I/O の V_{IO}	130	25	130	35
1 Gb	フル $V_{CC} = V_{IO}$	120	15	120	25
	汎用 I/O の V_{IO}	130	25	130	35

代表的なプログラム／消去速度

動作	-40 °C ~ +85 °C	-40 °C ~ +105 °C	-40 °C ~ +125 °C
バッファ プログラミング (512 バイト)	1.14MBps	1.14MBps	1.14MBps
セクタ消去 (128k バイト)	245kBps	245kBps	245kBps

最大消費電流

動作	-40 °C ~ +85 °C	-40 °C ~ +105 °C	-40 °C ~ +125 °C
アクティブ読み出し (5 MHz、30 pF)	60mA	60mA	60mA
プログラム	100mA	100mA	100mA
消去	100mA	100mA	100mA
スタンバイ	100μA	200μA	215μA


目次

概要	1	8.2 入出力の要約	61
特長	1	8.3 ワード/バイト構成	62
性能要約	2	8.4 汎用I/O機能	62
1. 製品概要	4	8.5 レディ/ビジー# (RY/BY#)	62
ソフトウェア インターフェース		8.6 ハードウェア リセット	62
2. アドレス空間オーバーレイ	6	9. 信号プロトコル	63
2.1 フラッシュ メモリ アレイ	7	9.1 インターフェースの状態	63
2.2 デバイスIDとCFI (ID-CFI) ASO	8	9.2 ハードウェア データ保護状態での電源切断	64
2.3 ステータス レジスタASO	9	9.3 低消費電力モード	64
2.4 データ ポーリング ステータスASO	9	9.4 読み出し	64
2.5 セキュア シリコン領域ASO	9	9.5 書き込み	65
2.6 セクタ保護の制御	10	10. 電氣的仕様	66
2.7 ECCステータスASO	11	10.1 絶対最大定格	66
3. データ保護	12	10.2 熱抵抗	66
3.1 デバイス保護方式	12	10.3 ラッチアップ仕様	66
3.2 コマンド保護	12	10.4 動作範囲	67
3.3 セキュア シリコン領域 (OTP)	12	10.5 DC電氣的特性	69
3.4 セクタ保護方式	13	10.6 静電容量特性	72
4. 読み出し動作	18	11. タイミング仕様	73
4.1 非同期読み出し	18	11.1 波形遷移の要点	73
4.2 ページ モード読み出し	18	11.2 ACテスト条件	73
5. 組込み動作	19	11.3 パワーオン リセット (POR) とウォーム リセット	74
5.1 組込みアルゴリズム コントローラー (EAC)	19	11.4 AC電氣的特性	76
5.2 プログラムと消去の要約	20	12. 物理インターフェース	92
5.3 自動ECC	21	12.1 56ピンTSOP	92
5.4 コマンド セット	22	12.2 64ボールFBGA	94
5.5 ステータス監視	36	12.3 56ボールFBGA	97
5.6 エラー タイプおよびクリア手順	42	13. FBGAパッケージの取扱注意事項	98
5.7 組込みアルゴリズム 性能表	45	14. 注文情報	99
6. データの完全性	48	15. 他のリソース	103
6.1 消去可能回数	48	15.1 サイプレス フラッシュ メモリ ロードマップ	103
6.2 データ保持	48	15.2 ソフトウェアへのリンク	103
7. ソフトウェア インターフェース リファレンス	49	15.3 アプリケーション ノートへのリンク	103
7.1 コマンドのまとめ	49	16. 改訂履歴	104
7.2 デバイスIDと共通フラッシュ インターフェース (ID-CFI) のASOマップ	56	セールス、ソリューションおよび法律情報	105
ハードウェア インターフェース		ワールドワイドな販売と設計サポート	105
8. 信号の説明	61	製品	105
8.1 アドレスとデータの構成	61	PSoC®ソリューション	105
		サイプレス開発者コミュニティ	105
		テクニカル サポート	105

1. 製品概要

GL-T ファミリは、512M ビット～ 1G ビットの、3.0V コア、汎用 I/O、不揮発性フラッシュメモリ デバイスで構成されます。これらのデバイスは 8 ビット (バイト) / 16 ビット (ワード) 幅のデータバスを持ち、バイト/ワード境界アドレスのみを使用します。すべての読み出しアクセスは各バス転送サイクルで 8 / 16 ビットのデータを供給します。すべての書き込みアクセスは各バス転送サイクルから 8 / 16 ビットのデータを受け取ります。

図 1. ブロック図^[1]



GL-T ファミリは、XIP (eXecute In Place) 技術とデータ ストレージ フラッシュ メモリの両方の最良の機能を組み合わせています。このファミリは、データストレージフラッシュの高密度かつ高速のプログラム速度とともに、XIP フラッシュの高速ランダム アクセスを有しています。

任意のランダムな場所への読み出しアクセスは、デバイスの容量と I/O 供給電圧に応じて、100 ns ~ 120 ns です。各々の (最初の) ランダム アクセスで、ページと呼ばれる 32 バイトにアラインされたデータ グループをすべて読み出します。同一ページ内の他のワードは、ワード アドレスの下位 4 ビットのみを変更して読み出しが可能です。同一ページ内でのアクセスには 15 ns ~ 25 ns を要します。これはページ モード読み出しと呼ばれています。上位ワード アドレス ビットを変更すると、異なるページに移動し、新しい初期アクセスが開始されます。すべての読み出しアクセスは非同期です。

注:

1. Amax GL01GT = A25, Amax GL512T = A24.

表 1. S29GL-T アドレス マップ

タイプ	x16		x8	
	カウント	アドレス	カウント	アドレス
ページ内のアドレス	16	A3 ~ A0	32	A3 ~ A-1
書き込みバッファ内のアドレス	256	A7 ~ A0	256	A7 ~ A-1
ページ	セクタ当たり 4096	A15 ~ A4	セクタ当たり 4096	A15 ~ A4
書き込みバッファ ライン	セクタ当たり 256	A15 ~ A8	セクタ当たり 256	A15 ~ A8
セクタ	1024 (1 G ビット) 512 (512 M ビット)	Amax ~ A16	1024 (1 G ビット) 512 (512 M ビット)	Amax ~ A16

デバイス制御ロジックは、ホスト インターフェース コントローラー (HIC) と組込みアルゴリズム コントローラー (EAC) の 2 つの並行する操作セクションに分かれています。HIC はデバイス入力の信号レベルをモニターし、かつ必要に応じてデバイス出力を駆動し、ホスト システムとのデータ読み出しと書き込み転送を実行します。HIC は読み出し転送で、現在入力されたアドレス空間からデータを出力し、書き込み転送アドレスとデータ情報を EAC コマンド メモリに配置し、また、電源遷移、ハードウェア リセットおよび書き込み転送を EAC に通知します。EAC は、書き込み転送後、コマンド メモリを参照して適切なコマンド シーケンスを検出し、関連する組込みアルゴリズムを実行します。

メモリ アレイ内の不揮発性データの書換えには、組込みアルゴリズム (EA) と呼ばれる複雑な動作シーケンスを実行する必要があります。アルゴリズムはデバイス内部の EAC によって完全に管理されています。メイン アルゴリズムは、メイン アレイ データのプログラミングと消去を実行します。ホスト システムはフラッシュ デバイスのアドレス空間にコマンド コードを書き込みます。EAC はコマンドを受け取り、コマンドを完了するのに必要なすべてのステップを実行し、EA の進行中にステータス情報を提供します。

各メモリ ビットの消去済み状態はロジック 1 です。プログラミングにより論理 1 (HIGH) から論理 0 (LOW) に変更します。消去動作のみがロジック 0 から 1 に変更できます。消去動作は、セクタと呼ばれる、128KB にアラインされた一連のデータ グループに対して実行される必要があります。サイプレスからの出荷する時点では、すべてのセクタは消去されています。

プログラミングは 512 バイトの書き込みバッファを介して行われます。x16 タイプでは、プログラミング動作を開始する前に、書き込みバッファの任意の位置に 1 ~ 256 ワードを書き込みます。フラッシュ メモリ アレイ内では、512 バイトにアラインされた各々の 512 バイトのデータ グループをライン (Line) と呼びます。また、x8 タイプでは、プログラム動作を開始する前に、書き込みバッファ内の任意の位置に 1 ~ 256 バイトを書き込みます。プログラミング動作は揮発性データを書き込みバッファから不揮発性メモリ アレイのラインに転送します。この動作は書き込みバッファ プログラミングと呼ばれます。

デバイスが、書き込みバッファにロードされた 32 バイト整列のデータ ページを 512 バイト フラッシュ アレイ ラインに転送する時、内部ロジックはページ用の ECC コードを、ホスト システム ソフトウェアには見えないメモリ アレイの一部にプログラムします。内部ロジックはすべてのアレイ読み出し動作の初期アクセス中に ECC 情報をチェックします。必要があれば、ECC 情報は初期アクセス時間中に 1 ビット エラーを訂正します。

リセット後、または書き込みバッファを使用する動作の完了後は、書き込みバッファの値がすべて 1 になります。バッファ書き込みコマンドによって 0 に書き込まれていない位置は、デフォルトにより「1」の値のままです。書き込みバッファ内の「1」は、プログラミング動作内にメモリ アレイのデータに影響しません。

書き込みバッファにロードされた各データのページは、メモリ アレイのラインに転送されます。

ASP (Advanced Sector Protection) という高度なセクタ保護機能セットによって、セクタはそれぞれ独立にプログラムと消去動作から保護されます。ASP では、プログラムと消去動作から保護されるセクタを選択するために、いくつかの、ハードウェアおよびソフトウェア制御の、揮発性と不揮発性の手法を提供しています。

ソフトウェア インターフェース

2. アドレス空間オーバーレイ

いくつかの個々のアドレススペースがあり、フラッシュ メモリ デバイスのアドレス範囲内に表示されることがあります。ひとつのアドレス空間が常時表示されます (アクセスできます)。

- フラッシュ メモリ アレイ: データ格納用のメイン不揮発性メモリ アレイであり、非同期読み出し動作によってランダムにアクセスできます。
- ID / CFI: サイプレスの工場でプログラムされたデバイス特性情報のために使用されるメモリ アレイです。この領域には、デバイス識別 (ID) と共通フラッシュ インターフェース (CFI) の情報テーブルが含まれています。
- セキュア シリコン領域 (SSR): サイプレスの工場でプログラムされた恒久データおよびカスタマー プログラミング可能な恒久データのために使用される 1 回書き込み可能な (OTP) 不揮発性メモリ アレイです。
- ロック レジスタ: ASP 機能を設定し SSR をロックするため使用される OTP 不揮発性ワードです。
- 恒久的保護ビット (PPB): セクタごとに 1 ビットを有する 不揮発性メモリ アレイです。プログラムされると、各ビットは該当するセクタを消去とプログラミングから保護します。
- PPB ロック: PPB ビットのプログラミングと消去を有効化または無効化する揮発性レジスタ ビットです。
- アレイ パスワード: パスワード モードのセクタ保護を使用する際に PPB ロック ビットの状態を変更可能にするために使用される 64 ビット パスワード格納用の OTP 型不揮発性アレイです。
- SSR3 パスワード: SSR3 の読み出しを可能にするために使用される 64 ビット パスワード格納用の OTP 型不揮発性アレイです。
- ダイナミック保護ビット (DYB): 揮発性アレイであり、セクタごとに 1 ビットを占めます。セットされると、各ビットは該当するセクタを消去とプログラミングから保護します。
- ステータス レジスタ: 組込みアルゴリズム ステータスを表示するために使用する揮発性レジスタです。
- データ ポーリング ステータス: レガシーソフトウェア互換で、組込みアルゴリズム ステータスを表示するための代替方法として使用される揮発性レジスタです。
- ECC ステータス: 選択されたページの読み出し中に行われたすべてのエラー検出または訂正措置のステータスを提供します。

メイン フラッシュ メモリ アレイは一次のデフォルトアドレス空間ですが、任意の一時点で他の 1 つのアドレス空間によってオーバーレイされることがあります。各代替アドレス空間はアドレス空間オーバーレイ (ASO) と呼ばれています。

各 ASO は、フラッシュ デバイスのアドレス範囲全体を置き換え (オーバーレイ) します。特定の ASO アドレス マップで定義されていないアドレス範囲は、将来に使用するために確保されます。ASO アドレス マップ範囲外のすべての読み出しアクセスは、有効ではない (未定義) データを返します。その位置はアクティブ駆動されたデータを表示しますが、「1」にせよ「0」にせよ、その意味は未定義です。

任意の時にフラッシュ デバイスのアドレス空間に表示される内容を決定する 4 つのデバイス動作モードがあります:

- 読み出しモード
- データ ポーリング モード
- ステータス レジスタ (SR) モード
- アドレス空間オーバーレイ (ASO) モード

読み出しモードでは、フラッシュ メモリ アレイ全体が、ホスト システムのメモリ コントローラーによって直接読み出せます。電源投入時、ハードウェア リセット後、コマンド リセット後、または組込みアルゴリズム (EA) が一時停止された後は、メモリ デバイスの組込みアルゴリズム コントローラー (EAC) の制御下でデバイスが読み出しモードになります。読み出しアクセスとコマンド書き込み動作は読み出しモードで実行可能です。EA が一時停止されている時に、読み出しモードにおいてコマンドのサブセットが許容されます。

どのモードでも、ステータス レジスタ読み出しコマンドを発行してデバイスのアドレス空間内のあらゆるワードアドレスでステータス レジスタ ASO を表示させられます。このステータス レジスタ ASO モードでは、デバイス インターフェースは読み出しアクセスだけに対応し、書き込みアクセスはすべて無視されます。デバイスへの次の読み出しアクセスは、ステータス レジスタの内容にアクセスし、ステータス レジスタ ASO を終了し、ステータス レジスタ読み出しコマンドが受信された以前の (呼び出し) モードに戻ります。

EA モードでは、EAC は不揮発性メモリアレイのプログラミングまたは消去のような組込みアルゴリズムを実行します。EA モード中には、フラッシュ デバイス アドレス空間全体がデータ ポーリング状態 ASO で置換されるため、どのメイン フラッシュ メモリ アレイも読み出せません。データ ポーリング状態は、デバイス アドレス空間内のすべてのワード位置でも発生します。

EA モードでは、プログラム／消去一時停止コマンド、またはステータス レジスタ読み出しコマンドのみが実行可能です。他のコマンドはすべて無視されます。したがって、EA モードから他の ASO に入ることはできません。

組込みアルゴリズム (EA) が一時停止されると、デバイスがその EA を一時停止させるまでデータ ポーリング ASO が認識できません。EA が一時停止しているとき、データ ポーリング ASO は終了し、フラッシュ アレイ データが利用できます。一時停止された EA が再開されると、EA が再度一時停止になるか終了するまで、データ ポーリング ASO が再びアクセスされます。組込みアルゴリズムが実行されると、データ ポーリング ASO は終了し、デバイスは (組込みアルゴリズムが開始された) 前の (呼び出し) モードに移行します。

ASO モードでは、残りのオーバーレイ アドレス空間の 1 つがアクセス (メインのフラッシュ アレイ アドレス マップにオーバーレイ) されます。いつも一度に移行できる ASO は 1 つだけです。デバイスへのコマンドは、現在アクセス中の ASO に作用します。個々の ASO に対して特定のコマンドのみが有効です。これらは表の各 ASO 関連のセクション、表 21 にリストアップされています。

以下の ASO は 1 から 0 へ変更するようにプログラム可能な不揮発データを持っています：

- セキュア シリコン領域
- ロック レジスタ
- 恒久的保護ビット (PPB)
- パスワード
- PPB ASO のみ 0 から 1 へ変更するために消去可能な不揮発データを持っています。

ある不揮発性 ASO がアクセスされている間にプログラム コマンドまたは消去コマンドが発行されると、EA はその ASO 上で動作します。EA がアクティブの間は ASO は読み出し不可です。EA が完了すると、ASO に入っている状態のままで再度読み出し可能になります。EA がこれらの任意の ASO で動作している間は、一時停止コマンドと再開コマンドが無視されます。

2.1 フラッシュ メモリ アレイ

S29GL-T ファミリは 128kB セクタサイズの同一のセクタ アーキテクチャを有しています。下表に異なるデバイスのセクタ アーキテクチャを示しています。

表 2. S29GL01GT セクタとメモリ アドレス マップ

セクタサイズ (KB)	セクタ数	セクタ範囲	アドレス範囲 (16 ビット)	アドレス範囲 (8 ビット)	備考
128	1024	SA0	0000000h ~ 000FFFFh	0000000h ~ 001FFFFh	セクタ開始アドレス
		:	:	:	—
		SA1023	3FF0000h ~ 3FFFFFFh	7FE0000h ~ 7FFFFFFh	セクタ終了アドレス

表 3. S29GL512T セクタとメモリ アドレス マップ

セクタサイズ (KB)	セクタ数	セクタ範囲	アドレス範囲 (16 ビット)	アドレス範囲 (8 ビット)	備考
128	512	SA0	0000000h ~ 000FFFFh	0000000h ~ 001FFFFh	セクタ開始アドレス
		:	:	:	—
		SA511	1FF0000h ~ 1FFFFFFh	3FE0000h ~ 3FFFFFFh	セクタ終了アドレス

注：上記の表は、デバイス全体のセクタ関連情報を 1 ページで示すために圧縮した表現になっています。明示的にリストアップされていない (GL512T の SA1 ~ SA510 のような) セクタおよびそのアドレスの範囲は、同じサイズの他のすべてのセクタの場合と同じパターンを形成するようなセクタ開始アドレスと終了アドレスを有します。例えば、すべての 128 kB セクタは、x16 タイプでは XXX0000h ~ XXXFFFFh で、x8 タイプでは XXX0000h ~ XXX1FFFF のパターンを有します。

2.2 デバイス ID と CFI (ID-CFI) ASO

システムに搭載されたフラッシュメモリの種類を識別するために、システムに対する2つの従来方式があります。1つは従来自動選択 (Auto Select) として呼ばれていたもので、現在ではデバイス識別 (ID) と呼ばれています。もう1つの方法は、共通フラッシュインターフェース (CFI) と呼ばれています。

ID に関しては、1つのコマンドを使用してアドレス空間オーバーレイを有効にし、その最大 16 ワードの位置を読み出すことで、JEDEC 製造者識別 (ID)、デバイス ID、およびいくつかの構成情報と保護ステータス情報をフラッシュメモリから取得します。システムはこの製造者 ID とデバイス ID を用いて、フラッシュデバイスと一緒に使用する適切なドライバーソフトウェアを選択できます。

CFI もまた、コマンドを使ってアドレス空間オーバーレイを有効にし、フラッシュメモリの構成や動作方法の基本情報についての拡張可能なテーブルを読み出せます。この方法を用いると、使用するそれぞれのメモリデバイス特性を念頭において、ドライバーソフトウェアが記述される必要はありません。その代わりに、ドライバーソフトウェアは多くの異なるデバイスを扱うためにより一般的な方法で記述されますが、ドライバーの動作を CFI テーブルの情報に基づいて最適化します。

これまでは、これら2つのアドレス空間は個別のコマンドを使用し、そして個別のオーバーレイでした。しかし、これら2つのアドレス空間のマッピングは重複しないので、単一のアドレス空間に組み合わせ、単一のオーバーレイに共に表示できます。自動選択 (ID) または CFI オーバーレイにアクセス (入) するために使用されるどちらの従来のコマンドも、今回組み合わせた ID-CFI アドレス マップを表示させます。

表示される ID-CFI アドレス マップは、フラッシュアレイ全体をオーバーレイします。

ID-CFI アドレス マップは、選択したセクタの位置 0 を始点とします。ID-CFI ASO の最大定義アドレスを超えて選択したセクタの最大アドレスまでの位置は未定義のデータを有します。ID-CFI へアクセスするためのコマンドは前の世代のメモリに使用されたものと同じアドレスとデータ値を使用して、JEDEC 製造者 ID (自動選択) と共通フラッシュインターフェース (CFI) 情報にそれぞれアクセスします。アドレスマップについては、表 4 を参照してください。

表 4. ID-CFI アドレス マップ概要

ワードアドレス	バイトアドレス	説明	読み出し／書き込み
(SA) + 0000h ~ 000Fh	(SA) + 0000h ~ 001Fh	デバイス ID (従来の自動選択値)	読み出し専用
(SA) + 0010h ~ 0079h	(SA) + 0020h ~ 00F2h	CFI データ構造	読み出し専用
(SA) + 0080h ~ FFFFh	(SA) + 00F3h ~ 1FFFFh	未定義	読み出し専用

完全なアドレス マップについては、表 23 をご参照ください。

2.2.1 デバイス ID

JEDEC (Joint Electron Device Engineering Council) の標準 JEP106T は、準拠メモリ用の製造者 ID を定義します。共通の業界使用法が、メモリデバイスから製造者 ID とデバイス固有 ID を読み出す方法とフォーマットを定義しました。製造者 ID とデバイス ID 情報は、主に、プログラミング機器が、対応するプログラミングアルゴリズムを有するデバイスと自動的にマッチするように意図されています。サイプレスはこの 32 バイトのアドレス空間内に追加フィールドを加えました。

元の業界フォーマットは、x8、x16、x32 等のどのメモリデータバス幅でも動作するように構成されていました。ID コード値は従来はバイト幅ですが、バス幅アドレス境界に位置しています。これはデバイスアドレス入力のインクリメントが、常に、データバスの最下位バイトに位置する ID コード付きの、連続するバイト、ワード、またはダブルワード位置を読み出すためです。デバイスのデータバスはワード幅のため、各コードバイトは各ワード位置の下半分に位置しています。元の業界フォーマットでは上位バイトが常に 0 でした。サイプレスはこのフォーマットを変更して、アドレス空間のいくつかのワードにおいて両方のバイトを使用するようにしました。デバイス ID のアドレスマップの詳細については表 23 をご参照ください。

2.2.2 共通フラッシュメモリ インターフェース

JEDEC 共通フラッシュインターフェース (CFI) 仕様 (JESD68.01) は、フラッシュメモリデバイスから読み出し可能な標準化されたデータ構造を定義し、ベンダー仕様のソフトウェアアルゴリズムを全デバイスファミリで使用可能としています。データ構造には、さまざまな電氣的パラメーターとタイミングパラメーター、およびデバイスがサポートする特別な機能などのシステム構成の情報が含まれます。そのため、ソフトウェアサポートは、デバイスに依存せず、デバイス ID にも依存せず、フラッシュデバイスファミリ全体に対して上位下位互換性があります。

システムは、「[デバイス ID と共通フラッシュインターフェース \(ID-CFI\) の ASO マップ](#)」に示すように、選択したセクタ内のアドレスにある CFI 情報を読み出せます。

デバイス ID 情報のように、CFI 情報は x8、x16、x32 などのすべてのメモリ データ バス幅で動作するように構成されています。コード値は常にバイト幅ですが、データ バス幅アドレス境界に位置されます。よって、デバイス アドレスのインクリメントは、常にデータ バスの最下位バイトに位置するコード付きの連続するバイト、ワード、またはダブル ワード位置を読み出します。データ バスはワード幅のため、各コード バイトは各ワード位置の下半部に位置し、上位バイトは常に 0 です。

詳細は、CFI 仕様バージョン 1.4 (またはそれ以降) および JEDEC 発行文献 JEP137-A および JESD68.01 の資料をご参照ください。JEDEC 標準については、JEDEC (www.jedec.org) まで連絡してください。また、CFI 仕様は (本資料の発行時点において)、www.cypress.com/spansionappnotes にアクセスしてご覧になるか、サイプレスのウェブサイトに掲載されている最寄りの販売代理店までお問い合わせください。

2.3 ステータス レジスタ ASO

ステータス レジスタ ASO は、組込みアルゴリズム (EA) のレジスタ化された揮発性状態を示す単一のワードを含みます。ステータス レジスタ読み出しコマンドが発行されると、現時点のステータスが (WE# の立ち上がりエッジで) レジスタに取り込まれ、ASO が有効になります。ステータス レジスタの内容はすべてのワード位置に現れます。最初の読み出しアクセスは、ステータス レジスタ ASO 状態 (CE# または OE# の立ち上がりエッジを有する) を終了し、ステータス レジスタ読み出しコマンドの発行時点に使用されていたアドレス空間のマップに戻ります。書き込みコマンドはステータス レジスタ ASO 状態を終了しません。

2.4 データ ポーリング ステータス ASO

データ ポーリング ステータス ASO は、EA の進行状態を示す揮発性メモリの単一のワードを含みます。データ ポーリング ステータス ASO 状態への遷移は、EA を開始するコマンドシーケンスの最後の書き込みサイクルの直後に行われます。EA を開始するコマンドは次のものです：

- ワード プログラム
- バッファからフラッシュへのプログラム
- チップ消去
- セクタ消去
- 消去の再開／プログラム再開
- プログラム再開拡張方式
- ブランク チェック
- ロック レジスタ プログラム
- パスワード プログラム
- PPB プログラム
- 全 PPB 消去
- 消去ステータス評価

データ ポーリングによるステータス ワードは、デバイスのアドレス空間のすべてのワード位置に現れます。EA が完了するとデータ ポーリング ステータス ASO は終了し、デバイス アドレス空間は EA が開始された時点のアドレスマップモードに戻ります。

2.5 セキュア シリコン領域 ASO

セキュア シリコン領域 (SSR) は、1 回のみプログラム可能で更なる変更からは永久に保護される追加メモリ領域、つまり 1 回書き込み可能 (OTP) 領域を提供します。

SSR の長さは 2048 バイトです。その内容は、工場用ロック セキュア シリコン領域 (SSR0) が 512 バイト、カスタマー用ロック セキュア シリコン領域 (SSR1 と SSR2) が 1024 バイト、および読み出しパスワード付きのカスタマー用ロック セキュア シリコン領域 (SSR3) が 512 バイトです。

SSR0 は、更なるプログラミングを防止するために、ロックされた状態で出荷されています。SSR1 と SSR2 はそれぞれが個別のロック ビットを持つ OTP で、一度ロックされるとその領域への更なるプログラミングは不可です。SSR3 は OTP で、SSR3 パスワードがないとこの領域の読み出しやプログラミングには SSR3 パスワードが必要です。SSR3 は一度ロックされると更なるプログラミングは実行できません。

セキュア シリコン エントリ コマンドの実行中に提供されるセクタ アドレスは、セキュア シリコン領域のアドレス マップによってオーバーレイされるフラッシュ メモリ アレイ セクタを選択します。SSR は選択したセクタ内の位置 0 からオーバーレイされます。将来の互換性のため、セクタ 0 のアドレスを使用することを推奨します。SSR ASO 状態の間、他のすべてのセクタの内容は、読み出し動作のためのメモリ コア データです。ASO 領域外のプログラミングは許可されません。

表 5. セキュア シリコン領域

ワードアドレス範囲	バイトアドレス範囲	内容	領域	サイズ
(SA) + 0000h ~ 00FFh	(SA) + 0000h ~ 01FFh	工場ロック用セキュア シリコン領域	SSR0	512 バイト
(SA) + 0100h ~ 01FFh	(SA) + 0200h ~ 03FFh	カスタマー ロック用セキュア シリコン領域	SSR1	512 バイト
(SA) + 0200h ~ 02FFh	(SA) + 0400h ~ 05FFh	カスタマー ロック用セキュア シリコン領域	SSR2	512 バイト
(SA) + 0300h ~ 03FFh	(SA) + 0600h ~ 07FFh	読み出しパスワード付きカスタマー ロック 用セキュア シリコン領域	SSR3	512 バイト
(SA) + 0400h ~ FFFFh	(SA) + 0800h ~ 1FFFFh	未定義	該当なし	126KB

2.6 セクタ保護の制御

2.6.1 ロック レジスタ ASO

ロック レジスタ ASO は、OTP メモリのシングル ワードを含みます。ASO モードに遷移すると、ロック レジスタがデバイス アドレス空間のすべてのワード位置に割り付けられます。しかし、将来の互換性のため、ロック レジスタに対する読み出しまたはプログラミングは、デバイス アドレス空間の位置 0 でのみ行うことを推奨します。

2.6.2 恒久的保護ビット (PPB) ASO

PPB ASO は、デバイス内の各セクタに対応するフラッシュ メモリ アレイの 1 ビットを含みます。PPB ASO モードに遷移すると、セクタの PPB ビットがそのセクタ内のアドレスの最下位ビット (LSB) に割り付けられます。セクタ内の任意のアドレスを読み出すと、LSB がそのセクタの不揮発性保護状態を示すデータを表示します。ただし、将来の互換性のため、PPB ビットの読み出しまたはプログラミングをセクタの位置 0 でのみ行うことを推奨します。このビットが 0 の場合、セクタはプログラミングおよび消去動作から保護されています。このビットが 1 の場合、セクタは PPB で保護されていません。セクタは ASP の他の機能でも保護されることがあります。

2.6.3 PPB ロック ASO

PPB ロック ASO は、揮発性メモリのシングル ビットを含みます。このビットは、PPB ASO のビットがプログラミングまたは消去されることを制御します。このビットが 0 の場合、PPB ASO はプログラミングおよび消去動作から保護されます。このビットが 1 の場合、PPB ASO は保護されません。PPB ロック ASO モードに遷移すると、PPB ロック ビットがデバイス アドレス空間内の各アドレスの最下位ビット (LSB) に割り付けられます。ただし、将来の互換性のため、PPB ロック ビットに対する読み出しまたはプログラミングを、デバイスのアドレス 0 でのみ行うことを推奨します。

2.6.4 パスワード ASO

パスワード ASO は、OTP メモリの 4 ワードを含みます。パスワード ASO モードに遷移すると、パスワードがデバイス アドレス空間内のアドレス 0 から出力されます。第 4 ワードより上位のアドレスのデータは未定義です。

2.6.5 ダイナミック保護ビット (DYB) ASO

DYB ASO は、デバイス内の各セクタに対応する揮発性メモリ アレイの 1 ビットを含みます。DYB ASO モードに遷移すると、セクタの DYB ビットはそのセクタの各アドレスの最下位ビット (LSB) に割り付けられます。セクタ内の任意のアドレスを読み出すと、セクタの不揮発性保護状態を示す LSB のあるデータを表示します。しかし、将来の互換性のため、DYB ビットに対する読み出し、セットまたはクリアは、セクタのアドレス 0 でのみ行うことを推奨します。このビットが 0 の場合、セクタはプログラミングおよび消去動作から保護されています。このビットが 1 の場合、セクタは DYB で保護されていません。セクタは ASP の他の機能で保護されることがあります。

2.7 ECC ステータス ASO

システムは、読み出しモード中に ECC ステータス エントリ コマンド シーケンスを発行することで、ECC ステータス ASO にアクセスできます。ECC ステータス ASO は、ECC 機能の有効または無効ステータス、または選択されたページの読み出し中に ECC 機能が 1 ビット エラーを訂正したか否かの情報を提供します。「[自動 ECC](#)」は、ECC 機能についてより詳細に説明します。

ECC ステータス ASO では次の動作が行えます：

- 選択したページの ECC ステータスの読み出し
- ASO 終了

2.7.1 ECC ステータス

ECC ステータス ASO の内容は、選択された ECC ページについて、ECC ロジックが、32 バイトデータの ECC ページで、ECC ページ 8 ビット ECC コードでエラーを訂正したか否かを、またはその ECC ユニットで ECC が無効になっていることを示します。[表 21](#) と [表 22](#) に示す ECC ステータス読み出しコマンドで指定したアドレスは ECC ページを選択します。

表 6. ECC ステータス ワード – 上位バイト

ビット	15	14	13	12	11	10	9	8
名称	RFU	RFU	RFU	RFU	RFU	RFU	RFU	RFU
値	X	X	X	X	X	X	X	X

表 7. ECC ステータス ワード – 下位バイト

ビット	7	6	5	4	3	2	1	0
名称	RFU	RFU	RFU	RFU	16 ワード ページで ECC 有効	ECC ビットの 1 ビット エラー訂正済み	データ ビットの 1 ビット エラー訂正済み	RFU
値	X	X	X	X	0=ECC 有効 1=ECC 無効	0= エラー訂正なし 1=1 ビット エラー訂正済み	0= エラー訂正なし 1=1 ビット エラー訂正済み	X

3. データ保護

デバイスは、どのセクタでの悪意によるもしくは偶発的な変更をハードウェア手段によって防ぐためのいくつかの機能を提供します。

3.1 デバイス保護方式

3.1.1 電源投入時の書き込み禁止

RESET#, CE#, WE#, OE# は、Power-On-Reset(POR) 中は無視されます。POR 時には、デバイスは選択できず、WE# の立ち上がりエッジでコマンドを受け付けず、出力をさせません。ホスト インターフェース コントローラー (HIC) と組み込みアルゴリズム コントローラー (EAC) は、POR 時には、スタンバイ状態にリセットされ、アレイ データ読み出し準備ができています。CE# または OE# は POR (t_{VCS}) の終了前に V_{IH} に達する必要があります。

POR の終了時、デバイスの条件は以下のとおりです：

- すべての内部構成情報がロードされている
- デバイスは読み出しモードになっている
- ステータス レジスタはデフォルト値になっている
- DYB ASO 内のすべてのビットは全セクタを非保護の設定になっている
- 書き込みバッファはすべて 1 の値でロードされている
- EAC はスタンバイ状態になっている

3.1.2 低 V_{CC} 時の書き込み禁止

V_{CC} が V_{LKO} 未満になると、HIC はすべての書き込みサイクルを受信せず、EAC がリセットされます。これにより、 V_{CC} 電圧投入時と切断時にデータは保護されます。 V_{CC} が V_{LKO} 以上の場合、意図しない書き込みを回避するために、システムは適切な信号を制御ピンに供給する必要があります。

3.2 コマンド保護

組み込みアルゴリズムはコマンド シーケンスを EAC コマンド メモリに書き込むことで開始されます。コマンド メモリ アレイはホスト システムからの読み出しは不可で、ASO を有しません。各ホスト インターフェース書き込みは、デバイスに対するコマンドまたはコマンド シーケンスの一部です。EAC は、書き込みが適切なコマンド シーケンスの一部かどうかを判断するために、各書き込み転送のアドレスとデータを確認します。正しいコマンド シーケンスが完了すると、EAC は適切な EA を開始します。

誤ったアドレスやデータ値を書き込むか、または不適切なシーケンスで書き込むことにより、EAC を通常、スタンバイ状態に戻します。ただし、不適切なコマンド シーケンスによりデバイスが不定状態になることがあります。この場合には、システムはリセット コマンドを書き込むか、または場合によりハードウェア リセット (RESET# 信号を LOW に駆動する) を行い、EAC をスタンバイ状態 (ランダム読み出し可能状態) に復帰させる必要があります。

各書き込みで提供されるアドレスは、その書き込みがデバイスに対するコマンドであることを識別するように、ビット パターンを含んでいることがあります。アドレスの上位部分は、コマンド動作が実行されるセクタ アドレスを選択することもできます。セクタ アドレス (SA) は Amax から A16 までのフラッシュ アドレス ビット (システム バイト アドレス信号 Amax から A16) を含みます。コマンド ビット パターンは、A10 ~ A0 のフラッシュ アドレス ビット (システム バイト アドレス信号 A11 から A1) に配置されます。

各書き込みにおけるデータは、書き込みをコマンドとして識別するためのビット パターン、実行されるコマンド動作を識別するコード、または動作を実行するために必要な提供情報です。デバイスにより受け付けられるコマンドの一覧については、表 21 をご参照ください。

3.3 セキュア シリコン領域 (OTP)

セキュア シリコン領域の説明については「[セキュア シリコン領域 ASO](#)」をご参照ください。許可されるコマンドの説明については「[セキュア シリコン領域 ASO](#)」をご参照ください。

3.4 セクタ保護方式


3.4.1 書き込み保護信号

WP# = V_{IL} の場合は、他の ASP 構成に関係なく、最下位または最上位アドレスのセクタがプログラム動作や消去動作から保護されます。最下位と最上位セクタのどちらかは選択したデバイス オーダー オプション (モデル) に依存します。WP# = V_{IH} の場合、最下位または最上位アドレスのセクタは WP# 信号によって保護されませんが、他の ASP 構成の要素により保護されることがあります。WP# は内部プルアップを持っており、何も接続しないと V_{IH} となります。組込み動作中に WP# は V_{IL} と V_{IH} の間で変化させてはいけません。

3.4.2 ASP

ASP (Advanced Sector Protection) は、1 つのセクタまたはすべてのセクタで、プログラムや消去の動作を個別に無効または有効にするために使用される、独立したハードウェアおよびソフトウェア方式の一式です。このセクションでは、メモリアレイに保存されたデータのさまざまな保護方法を記載しています。これらの方式の概要を図 2 に示します。

図 2. ASP の概要



いずれのメインのフラッシュ アレイ セクタにも、不揮発性 (PPB) と揮発性 (DYB) の保護ビットが整備されています。それらのビットのどちらかが 0 であると、セクタはプログラム動作や消去動作から保護されます。

PPB ビットは、PPB ロック ビットが 0 の場合にプログラムや消去から保護されます。PPB ロック ビットの状態を管理する方式には、恒久保護およびパスワード保護の 2 つがあります。

恒久保護方式では、POR またはハードウェア リセット時に PPB ロック ビットが 1 にセットされ、PPB ビットがデバイス リセットによって保護されなくなります。PPB ビットを保護するために PPB ロック ビットを 0 にクリアするためのコマンドがあります。恒久保護方式では、PPB ロック ビットをセットするコマンドがないため、PPB ロック ビットは、次の電源切断またはハードウェア リセットまで、0 のままです。恒久保護方式では、ブートコードにより、PPB のプログラミングまたは消去によってセクタ保護を変更するオプションを設定し、次に PPB ロック ビットを消去することで、その後の通常のシステム動作の間の更なる変更から PPB を保護します。これはブート コード制御によるセクタ保護とも呼ばれます。

パスワード方式では、POR またはハードウェア リセットの間、PPB ロック ビットを 0 にクリアして PPB を保護します。パスワード方式では、64 ビットのパスワードを恒久的にプログラムし、隠せます。隠しパスワードと比較するためのパスワードを供給するために 1 個のコマンドが使用されます。パスワードが一致した場合、PPB ロック ビットは PPB を保護解除するために 1 に設定されます。PPB ロック ビットを 0 に消去するために、あるコマンドが使用されます。

PPB ロック管理方法の選択は、ロック レジスタの OTP ビットのプログラミングによって行われ、使用方法がそれに応じて恒久的に選択されます。

ロック レジスタは SSR 保護用の OTP ビットも含んでいます。

PPB ビットは消去され、そのためサイプレスからの出荷時にはすべてのメイン フラッシュ アレイのセクタがすべて非保護です。セキュア シリコン領域は、注文時のオーダ オプション (モデル) によって、工場にて保護するか非保護のままにできます。

3.4.3 PPB ロック

恒久的保護ビット ロックはすべての PPB ビットを保護するための揮発性ビットです。0 にクリアすると、すべての PPB をロックし、1 に設定すると PPB の変更を許可します。PPB ロック ビットはデバイスあたりに 1 つのみ割り当てられます。

PPB ロック コマンドを使用してこのビットを 0 にクリアします。PPB ロック ビットは、必ずすべての PPB を所望の設定に構成した後で、0 にクリアされなければなりません。

恒久保護モードでは、POR またはハードウェア リセットの間は、PPB ロックが 1 にセットされます。クリアされると、ソフトウェア コマンド シーケンスでは PPB ロックをセットできません。別のハードウェア リセットまたは電源投入で PPB ロック ビットをセットする必要があります。

パスワード保護モードでは、POR またはハードウェア リセットの間に、PPB ロックが 0 にクリアされます。PPB ロックは、パスワード ロック解除コマンド シーケンスによってのみ 1 に設定できます。PPB ロックは PPB ロック ビット クリアのコマンドで消去できます。

3.4.4 恒久的保護ビット (PPB)

恒久的保護ビット (PPB) は、別の不揮発性フラッシュ アレイに配置されています。各セクタごとに 1 つの PPB ビットが割り当てられます。PPB が 0 の場合、その対応するセクタはプログラムおよび消去動作から保護されています。PPB は個別にプログラムされますが、グループとして消去される必要があります。これは、個々のワードがメイン アレイでプログラム可能であるがセクタ全体が一括での消去を必要とすることと同様です。消去前のプリプログラミングと検証は EAC が行います。

PPB ビットのプログラミングには、通常のワード プログラムのための時間が必要です。PPB ビットのプログラミング動作または PPB 消去動作中は、動作が完了するまで、データ ボーリング状態 DQ6 トグル ビット I がトグルします。すべての PPB を消去するには、通常のセクタ消去時間が必要です。

PPB ロックが 0 の場合、PPB プログラムまたは消去コマンドは実行されず、PPB のプログラミングまたは消去することなくタイムアウトします。

所定のセクタの PPB の保護状態は、PPB ASO に遷移した時に PPB 状態読み出しコマンドを実行することによって確認されます。

3.4.5 ダイナミック保護ビット (DYB)

ダイナミック保護ビットは、揮発性でセクタ固有であり、個別に変更できます。DYB は、消去した PPB を持つセクタのみに対して保護を制御します。セクタの PPB が 1 の場合には、DYB セットまたは消去コマンド シーケンスを発行すると、DYB はそれに応じて 0 に設定されるかまたは 1 に消去され、それに伴って各セクタは保護か非保護の状態に置かれます。この機能により、ソフトウェアで簡単にセクタを予期せぬ書換えから保護でき、同時に変更が必要な場合に簡単な保護解除することが出来ます。

DYB は、必要に応じて 0 にセットするかまたは 1 にクリアできます。

3.4.6 セクタ保護状態の概要

各セクタは次の保護状態があります：

- ロック解除 – セクタは非保護です。簡単なコマンドで保護を変更できます。パワー サイクルまたはハードウェア リセット後は非保護のデフォルト状態となります。
- 動的ロック – セクタは保護され、保護は簡単なコマンドで変更できます。パワー サイクルまたはハードウェア リセットの間は、保護状態は保存されません。
- 恒久ロックされて – セクタは保護されます。PPB ロック ビットが 1 にセットされた場合のみ、保護を変更できます。保護状態は不揮発性で、パワー サイクルまたはハードウェア リセットの間は保存されます。保護状態を変更するには、PPB ビットをプログラムするかまたは消去する必要があります。

表 8. セクタ保護状態

保護ビット値			セクタ状態
PPB ロック	PPB	DYB	
1	1	1	非保護 - PPB と DYB は変更可能
1	1	0	保護 - PPB と DYB は変更可能
1	0	1	保護 - PPB と DYB は変更可能
1	0	0	保護 - PPB と DYB は変更可能
0	1	1	非保護 - PPB は変更不可、DYB は変更可能
0	1	0	保護 - PPB は変更不可、DYB は変更可能
0	0	1	保護 - PPB は変更不可、DYB は変更可能
0	0	0	保護 - PPB は変更不可、DYB は変更可能

3.4.7 ロック レジスタ

ロック レジスタは、SSR の保護を制御し PPB ロック ビットの管理方法 (保護モード) を決定するための、不揮発性 OTP ビットを持っています。

表 9. ロック レジスタ

ビット	デフォルト値	名称
15 ~ 12	1	予約済み
11	1	SSR 領域 3 パスワード保護モード ロック ビット
10	1	SSR 領域 3 (カスタマー) ロック ビット
9	1	SSR 領域 2 (カスタマー) ロック ビット
8	0	予約済み
7	1	予約済み
6	1	SSR 領域 1 (カスタマー) ロック ビット
5	1	予約済み
4	1	予約済み
3	1	予約済み
2	1	パスワード保護モード ロック ビット
1	1	恒久的保護モード ロック ビット
0	0	SSR 領域 0 (工場) ロック ビット

一度ロックすると、セキュア シリコン領域の保護された部分をロック解除する方法はなく、この保護されたセキュア シリコン領域のメモリ空間のいずれのビットも変更できないため、セキュア シリコン領域 (SSR) の保護ビットを使用するには十分注意する必要があります。セキュア シリコン領域が保護されると、この領域へのプログラムのあらゆる試みに対しては、プログラムする領域が保護されている旨のステータスが表示され、どのようなプログラミングの試みも成功しません。領域 0、1、2 および 3 のインジケータ ビットは、それぞれロック レジスタのビット位置 0、6、9、および 10 に配置されています。

工場出荷時は、すべてのデバイスはデフォルトの恒久保護方式になっており、電力が印加されたときはすべてのセクタが非保護になっています。デバイス プログラマやホスト システムは、その後セクタ保護方式を選択できます。1 回プログラミング方式、不揮発性ビット、それらのいずれかをプログラミングすると、その箇所をそのモードで恒久的にロックします：

■ 恒久保護モード ロック ビット (DQ1)

パスワード保護モード ロック ビット (DQ2) 両方のロック ビットをプログラミングのために同時に選択すると、動作は中止されます。パスワードモードロックビットがプログラムされると、恒久的モードロックビットは恒久的に無効とされ、保護方式に対する変更は許可されません。同様に、恒久的モードロックビットをプログラムすると、パスワードモードは恒久的に無効となります。

パスワードモードを選んだ場合は、対応するロックレジスタビットを設定する前に、パスワードをプログラムしてください。パスワード保護モードロックビット (DQ2) を設定するとパスワードのプログラミングや読み出し能力が無効になります。

ロックレジスタのプログラミング時間は、通常のワードプログラミングに要する時間と同じです。ロックレジスタプログラミングEAの間、データポーリング状態DQ6トグルビット1は、プログラミングが完了するまでトグルします。システムはまた、ステータスレジスタを読み出すことで、ロックレジスタのプログラミング状態を決定できます。これらのステータスビットについては、「[ステータスレジスタ](#)」をご参照ください。

DQ2 または DQ1、および DQ6 または DQ0 の各ビットを同時にプログラムする必要はありません。これにより、デバイス保護スキームを選択前後に、ユーザーが SSR をロックできます。ロックビットをプログラムする場合、予約済みビットは 1 (マスク済み) でなくてはなりません。

3.4.8 恒久保護モード

恒久保護方式では、POR またはハードウェアリセットの間に PPB ロックビットが 1 にセットされ、PPB ビットがデバイスリセットによって保護されなくなります。PPB を保護するために PPB ロックビットを 0 にクリアするためのコマンドがあります。恒久保護方式では、PPB ロックビットを 1 にセットするコマンドがないため、次の電源切断またはハードウェアリセットまで PPB ロックビットは 0 のままです。

3.4.9 パスワード保護モード

3.4.9.1 PPB パスワード保護モード

PPB パスワード保護モードを使用すると、PPB ロックを設定するための 64 ビットのパスワードを要求することによって、恒久的セクタ保護モードよりもむしろ高いセキュリティレベルを実現できます。このパスワード要件に加えて、電源投入とリセット後、電源投入時の保護を確実にするために PPB ロックは 0 にクリアされます。完全なパスワードを入力してパスワードロック解除コマンドを正常に実行すると、PPB ロックが 1 にセットされ、セクタの PPB の変更が可能になります。

パスワード保護の注意：

- パスワード プログラム コマンドでプログラムできるのは、0 だけです。
- サイプレス出荷時はパスワードはすべて 1 です。パスワードは自身のメモリ空間内にあり、パスワード プログラムとパスワード読み出しコマンドの使用によりアクセス可能です。
- あらゆる 64 ビットパスワードの組合せがパスワードとして有効です。
- パスワードをプログラムして検証したら、パスワードの読み出しや書き換えを防ぐためには、パスワードモードロックビットをセットする必要があります。
- パスワードモードロックビットをプログラムすると、データバス上で 64 ビットパスワードの読み出しができなくなり、さらなるパスワードのプログラミングもできなくなります。パスワード領域に対するさらなる読み出しコマンドは無効にされます (データは 1 として読み出されます)。パスワード保護モードロックビットがプログラムされた後に、パスワードが何であるかを確認する方法はありません。パスワードの検証ができるのは、パスワード保護モードを選択する前のみです。プログラミング動作はすべて失敗となり、その結果はロックしたセクタでの通常のプログラム障害として報告されます。
- パスワードモードロックビットは消去できません。

- ロック解除の機能を動作させるためには、正確なパスワードを入力する必要があります。
 - アドレスはどのような順序でもロードできますが、うまく一致するためにはすべての4ワードが必要です。
 - パスワードアドレス／データをロードする間に、セクタ アドレス (Amax～A16) とワード ライン アドレス (A15～A8) が「0」と比較されます。セクタ アドレスまたはワード ライン アドレスが一致しない場合、書き込みサイクルの最後にエラーが報告されます。ステータ レジスタは、プログラム ステータス ビットが1にセットされ、書き込みバッファ中止ステータス ビットが1にセットされ、プログラミング動作が失敗したことを表して、レディ状態に戻ります。データ ポーリング状態は、DQ7 がパスワード ロック解除コマンドの最後のワード内の DQ7 ビットの補数に設定され、DQ6 がトグルして、アクティブ状態のままです。RY/BY# は LOW のままになります。
 - 特定のアドレスとデータは、プログラムバッファからフラッシュコマンドが与えられた後に比較されます。内部の設定値と一致しない場合、プログラミング動作が失敗したことを示すプログラム状態ビットが1に設定されて、ステータス レジスタはレディ状態に戻ります。データ ポーリング状態は、DQ7 がパスワード ロック解除コマンドの最後のワード内の DQ7 ビットの補数に設定され、DQ6 がトグルして、アクティブ状態のままです。RY/BY# は LOW のままになります。誤ったパスワードによるこのエラーの場合、デバイスは t_{PPB} の待ち時間を必要とし、ソフトウェアリセットコマンドが、パスワード ASO を適切に終了するためのパスワード ASO 終了コマンドの前に、エラーをクリアする必要があります。そうしないと、デバイスはパスワード ASO のままになります。
- デバイスは、有効な64ビットのパスワードがデバイスに与えられた後にPPBロックを設定するために t_{PPB} の時間が必要です。これによって、ハッカーがすべての64ビットの組合せを実行して、正しく一致するパスワードをすべて試行するには、非現実的な長さの時間(5800万年)がかかります。EAステータスチェック方式は、いつEACが新規パスワードコマンドを受付ける準備ができるかを判定することに使用されることもできます。
- パスワード モード ロック ビットの設定後にパスワードを失くした場合、PPB ロックをクリアする方法はありません。

4. 読み出し動作

4.1 非同期読み出し

それぞれの読み出しアクセスをメモリ内の任意の場所に対して実行できます (ランダムアクセス)。それぞれのランダムアクセスはセルフタイム式であり、CE# またはアドレスが確定してから有効なデータが出力されるまでの時間 (t_{ACC} または t_{CE}) と同じレイテンシで実行されます。

4.2 ページ モード読み出し

それぞれのランダム読み出しは 32 バイトからなる「ページ」全体に並列でアクセスします。同じページ内の後続の読み出しは、より速い読み出しアクセス速度により行われます。ページは上位アドレス ビット ($A_{max} \sim A_4$) によって選択されますが、そのページの特定のワードは最下位アドレス ビット $A_3 \sim A_0$ (x8 タイプでは $A_3 \sim A-1$) によって選択されます。上位アドレス ビットは一定に保持され、同じページの異なるワードを選択するためには $A_3 \sim A_0$ (x8 タイプでは $A_3 \sim A-1$) だけが変更されます。これは非同期アクセスであり、CE# と OE# の両方が LOW、および非同期ページ アクセス時間 (t_{PACC}) が満たされた場合に、そのデータが $DQ_{15} \sim DQ_0$ (x8 タイプでは $DQ_7 \sim DQ_0$) に現れます。後続のアクセスのために CE# が HIGH になってから LOW になると、ランダム読み出しアクセスが実行され、その実行時間 (t_{ACC} または t_{CE}) も必要とされます。

5. 組込み動作

5.1 組込みアルゴリズム コントローラー (EAC)

EAC は、フラッシュ メモリ アレイをプログラムし、消去するためのコマンドをホスト システムから受信し、不揮発性メモリの状態を変更するのに必要な複雑な操作をすべて実行します。これにより、ホスト システムはプログラムおよび消去のプロセスを管理する必要がなくなります。

EAC の動作は次の 4 カテゴリに分けられます：

- スタンバイ (読み出しモード)
- アドレス空間の切替え
- 組込みアルゴリズム (EA)
- 高度セクタ保護 (ASP) の管理

5.1.1 EAC スタンバイ

スタンバイ モードでは、消費電流を大幅に低減できます。コマンドが処理されず、組込みアルゴリズムが進行中でないとき、EAC はスタンバイ モードに入ります。組込みアルゴリズムの実行中にデバイスを非選択とする (CE# = HIGH) と、その動作が完了するまでデバイスは依然としてアクティブ電流を消費します (I_{CC3})。「[DC 電氣的特性](#)」の I_{CC4} はホスト インターフェースと EAC の両方がスタンバイ状態にあるときのスタンバイ電流の仕様を示しています。

5.1.2 アドレス空間の切替え

特定のアドレスとデータ配列 (コマンド シーケンス) を書き込むと、メモリ デバイス アドレス空間をメイン フラッシュ アレイからアドレス空間オーバーレイ (ASO) の 1 つに切り替えます。

組込みアルゴリズムは、現時点で有効になっている (入っている) ASO で表示されている情報に基づいて動作します。システムが ASO 終了コマンドを発行する、ハードウェア リセットを実行する、またはデバイスの電源が切られるまで、システムは ASO へのアクセスを継続します。ASO 終了コマンドは、ASO からメイン フラッシュ アレイのアドレス空間に切り替えます。特定の ASO が有効の時に受信されたコマンドは、コマンド定義テーブルの ASO 開始と ASO 終了コマンドの間にリストアップされています。すべてのコマンド シーケンスのアドレスとデータの要件については、「[コマンドのまとめ](#)」をご覧ください。

5.1.3 組込みアルゴリズム (EA)

メモリ アレイ内の不揮発性データの書換えには、組込みアルゴリズム (EA) と呼ばれる複雑な動作シーケンスを実行する必要があります。これらのアルゴリズムはデバイス内部の組込みアルゴリズム コントローラー (EAC) によって完全に管理されています。メイン アルゴリズムは、メイン アレイ のデータと ASO のプログラミングと消去を実行します。ホスト システムはフラッシュ デバイスのアドレス空間にコマンド コードを書き込みます。EAC はコマンドを受け取り、コマンドを完了するのに必要なすべてのステップを実行し、EA の進行中にステータス情報を提供します。

5.2 プログラムと消去の要約

フラッシュのデータ ビットは、セクタと呼ばれる大きなグループで並行して消去されます。消去動作は、セクタ内の各データ ビットを論理 1 状態 (HIGH) に設定します。フラッシュ データ ビットは、消去状態 (論理 1) からプログラム状態 (論理 0、LOW) に個別にプログラミングできます。0 のデータ ビットを 1 にプログラムすることはできません。後続の読み出し結果から、そのデータが 0 のままであることが分かります。0 から 1 に変換できるのは消去動作のみです。同じワード位置を別の 0 ビットで複数回プログラムすると、直前のデータとプログラミング中の新しいデータとの論理積となります。プログラム動作と消去動作の時間を「[組込みアルゴリズム性能表](#)」に示します。

プログラムと消去動作を一時停止できます。

- 消去動作を一時停止することで消去動作中に (消去セクタ以外の) 別のセクタのプログラミングや読み出しを行えます。消去一時停止中は他の消去動作を開始できません。
- プログラム動作を一時停止することで、(プログラミング中のライン以外の) 別の位置の読み出しを行えます。
- プログラム動作の一時停止中は、他のプログラム動作または消去動作を開始できません。つまり、プログラム動作の一時停止中はプログラム コマンドと消去コマンドが無視されます。
- 間に挟んだプログラム動作または読み出しアクセスが完了すると、一時停止している消去動作やプログラム動作が再開されます。デバイスが別のコマンドを実行していない場合は、一時停止後に随時に再開できます。
- プログラム動作と消去動作は、必要に応じて何度でも中断できますが、プログラム動作または消去動作を進捗させ完了させるためには、再開コマンドと次の一時停止コマンドの間に、「[組込みアルゴリズム性能表](#)」に示す t_{PRS} または t_{ERS} 以上の時間を要します。
- 組込みアルゴリズム (EA) が完了すると、EACはEAが開始された動作状態 (消去一時停止またはEACスタンバイ) とアドレス空間に戻ります。

システムは、ステータス レジスタを読み出すか、またはデータ ポーリング ステータスを使うことにより、プログラム動作または消去動作のステータスを決定できます。これらのステータス ビットについては、「[ステータス レジスタ](#)」をご参照ください。詳細については「[データ ポーリング ステータス](#)」をご参照ください。

組込みプログラム アルゴリズムの実行中にデバイスに書き込まれるコマンドは、プログラム一時停止 (x51h)、ステータス読み出しコマンド (x70h)、および消去一時停止/プログラミング一時停止コマンド (xB0h) 以外は無視されます。

組込み消去アルゴリズムの実行中にデバイスに書き込まれるコマンドは、ステータス読み出し (x70h) および消去一時停止/プログラミング一時停止コマンド (xB0h) 以外は無視されます。

ハードウェア リセットが発生すると、進行中のプログラム/消去動作が直ちに終了し、 t_{RPH} 時間後に読み出しモードに戻ります。データの完全性を確保するためには、デバイスがアイドル状態に戻ったら、終了した動作を再実行します。

性能と信頼性の理由で、読み出しとプログラミングは 32 バイト のページ上で内部的に行われています。「[DC 電氣的特性](#)」の I_{CC3} は書き込み (組込みアルゴリズム) 動作時のアクティブ電流仕様を示しています。

5.2.1 プログラムの粒度

S29GL-T は、ワードプログラミングと、書き込みバッファプログラミングの、2 つのプログラミング方式をサポートしています。各ページはどちらかの方法でプログラミングできます。異なる方式でプログラムされたページは、産業用温度バージョン (-40°C ~ +85°C) では、同じラインに混在する場合があります。産業用プラス バージョン (-40°C ~ +105°C) および拡張バージョン (-40°C ~ +125°C) では、デバイスは消去間に各 32 バイトのページごとに 1 回のプログラム動作だけをサポートしており、シングル ワードプログラミング コマンドはサポートされません。

ワード プログラムは、コマンドによって提供されたワードのデータを検査し、コマンドのデータ ワードの 0 と一致させるようにアドレス指定したメモリ アレイのワードに 0 をプログラムします。

書き込みバッファ プログラムは、書き込みバッファを検査し、書き込みバッファの 0 と一致させるようにアドレス指定したメモリ アレイのページに 0 をプログラムします。なお、書き込みバッファのすべてをデータで満たす必要はありません。最少単一ビット、複数ビット、単一ワード、複数ワード、1 ページ、複数ページ、またはバッファすべてのプログラミング動作が可能です。書き込みバッファ方式を使用すると、プログラム コマンドを書き込む時のホスト システムのオーバーヘッドが削減され、プログラム動作時のメモリ デバイスの内部オーバーヘッドが削減されるため、書き込みバッファによるプログラミングはより効率的になり、ワード プログラム コマンドによって個別ワードをプログラムする方式よりプログラム時間がさらに短縮されます。

5.2.2 追加プログラミング

ワードプログラミングが書き込みバッファによるプログラミングのいずれかの方式で、同じワード位置を複数回プログラムして、追加分だけ 1 を 0 に変更できます。同じページで複数回のプログラミング動作を行うと、そのページの ECC が無効になることにご注意ください。

5.3 自動 ECC

5.3.1 ECC の概要

自動 ECC 機能は、通常プログラム、消去および読み出し動作でトランスペアレントに（存在が意識されず）機能します。デバイスがデータ ページを書き込みバッファからメモリ アレイに転送する時、内部 ECC ロジックはページ用の ECC コードを、ホストシステムには見えないメモリ アレイの一部にプログラムします。デバイスは各初期ページ アクセス中にページ データと ECC コードを評価します。必要があれば、内部 ECC ロジックは初期アクセス時間中に 1 ビット エラーを訂正します。

特定のページに複数回プログラムすると、そのページの ECC 機能が無効になります。次回にホスト システムがページを含むセクタを消去するまで、そのページの ECC 機能は無効のままです。ホストシステムは複数のプログラム動作に続いてそのページに格納されたデータを読み出せますが、ECC は無効になっており、そのページのエラーを検出または訂正はされません。

5.3.2 プログラムと消去の要約

性能と信頼性の理由で、読み出しとプログラム動作は 32 バイトのページ上で並行して行われます。デバイスは、初めてプログラムされる時、各ページに ECC コードを追加することによって各ページに ECC を提供します。ECC コードは自動で、ホストシステムにトランスペアレントです。

5.3.3 ECC の実装

メイン フラッシュ アレイの各 32 バイト ページおよび各 32 バイト OTP 領域には、関連する ECC コードがあります。内部 ECC ロジックは、読み出しアクセス中に、ページまたは関連する ECC コードで 1 ビット エラーを検出し、訂正できます。

ページに適用される最初の書き込みバッファ プログラム動作では、そのページの ECC コードをプログラムします。特定のページに対して後続のプログラム動作が 2 回以上行われると、そのページの ECC 機能が無効になります。これにより、ビットまたはワードのプログラミングが可能ですが、同じページに複数のプログラム動作を行うと、インクリメンタル プログラミングが行われるページで ECC 機能が無効になることにご注意ください。ECC が無効になったページを含むセクタを消去すると、そのページの ECC 機能が再び有効になります。

ECC 機能は自動で、ユーザーにトランスペアレントです。自動 ECC 機能がトランスペアレントであることにより、各ページにデータを 1 回書き込む標準的なプログラム動作でのデータの完全性が向上します。また ECC 機能は、単一ワード プログラミングと、同じページまたはワードが複数回プログラムされるビット ウォーキングを可能にすることによって、前世代の GL ファミリ製品とのソフトウェア互換性を容易にします。ページの自動 ECC が無効になった時、ECC 機能はそのページから読み出されたデータでエラーを検出または訂正しません。

5.3.4 ワードプログラミング

ワードプログラミングは、メイン フラッシュ メモリ アレイの任意の場所に単一ワードをプログラムします。同じ 32 バイト ページに複数のワードをプログラムすると、そのページで自動 ECC 保護が無効になります。そのページを含むセクタを消去すると、そのページでの複数のワード プログラム動作に続いて自動 ECC は再び有効になります。

5.3.5 書き込みバッファ プログラミング

各書き込みバッファ プログラム動作では、1 ビット～512 バイトのプログラミングが可能です。32 バイトのページは自動 ECC 保護を機能させる最小のプログラム粒度です。同じページに複数回プログラムすると、そのページの自動 ECC 機能が無効になります。サイプレスは、書き込みバッファ プログラミング動作で、1 度の動作で複数ページをプログラムし、各ページに 1 回だけ書き込むことを推奨しています。これにより、各ページで自動 ECC 保護は有効のままになります。最高の性能を得るには、512 バイト境界に整列された 512 バイトのライン全体でプログラムすべきです。

5.4 コマンド セット

5.4.1 プログラム方式

5.4.1.1 ワードプログラミング

ワードプログラミングは、メインフラッシュメモリアレイの任意の場所に単一ワードをプログラムするために使用されます。


ワードプログラミングコマンドは4回の書き込みサイクルのシーケンスです。プログラムコマンドシーケンスは、2つのアンロック書き込みサイクルを書き込むことから開始され、その後、プログラム設定コマンドが続きます。プログラムアドレスとデータが次に書き込まれ、このようにして順番に組み込みワードプログラムアルゴリズムが開始します。システムは、更なる制御やタイミングを提供する必要はありません。デバイスは自動的にプログラムパルスを生成し、内部でプログラムされたセルのマージンを検証します。ワードプログラムの組み込みアルゴリズムが完了すると、EACはスタンバイモードに戻ります。

システムは、データポーリングステータスを使用するか、ステータスレジスタを読み出すか、またはRY/BY#出力をモニターすることで、プログラム動作のステータスを決定できます。これらのステータスビットについては、「[ステータスレジスタ](#)」をご参照ください。これらのステータスビットについては、「[データポーリングステータス](#)」をご参照ください。ワードプログラミング動作の図については、[図3](#)をご参照ください。

組み込みプログラムアルゴリズムの実行中は、プログラマー一時停止コマンドを除き、デバイスに書き込むコマンドはすべて無視されます。ハードウェアリセット ($RESET\# = V_{IL}$) により、プログラム動作が瞬時に終了し、 t_{RPH} 時間後にデバイスが読み出しモードに戻ることにご注意ください。データの完全性を確保するためには、デバイスがハードウェアリセット動作を完了したら、プログラムコマンドシーケンスを再度実行する必要があります。

ワードプログラミングコマンドの修正済みバージョン (アンロック書き込みサイクルがない) は、ロックレジスタ、パスワード、およびPPB ASO またはアンロックバイパスモードに入ったときに、プログラミングのために使用されます。PPBロックとDYB ASO に入るときに揮発性ビットを変更するためにもそのコマンドは使用されます。プログラムコマンドシーケンスについては、[表21](#)をご覧ください。

図 3. ワードプログラム動作



5.4.1.2 書き込みバッファ プログラミング

書き込みバッファは、512 バイトの境界 (ライン) にアラインされた 512 バイトのアドレス範囲内のデータをプログラムするために使用されます。このように、完全な書き込みバッファ プログラミング動作はライン境界に整列される必要があります。512 バイト以下のプログラミング動作は、任意のワード境界で開始できますが、ライン境界を越えることはできません。書き込みバッファ プログラミング動作の開始時は、バッファ内のすべてのビット位置が 1 (FFFFh ワード) です。従って、ロードされなかったすべての位置は、既存のデータが保持されます。アドレス マップについては、「製品概要」をご参照ください。

書き込みバッファ プログラミングでは、1 回の動作で最大 512 バイトまでプログラミングできます。各書き込みバッファ プログラミング動作では、1 ビットから 512 バイトまでプログラミングできます。複数ページに書き込んで、各ページは 1 回だけ書き込むことを推奨します。最高の性能を得るには、512 バイト境界に整列された 512 バイトのライン全体でプログラムすべきです。

書き込みバッファ プログラミングは、メイン フラッシュ アレイまたは SSR ASO でのみサポートされています。

書き込みバッファ プログラム動作は、最初に 2 つのアンロック サイクルを書き込むことで開始されます。この後、プログラミングが発生しているセクタ アドレス (SA) で、3 回目の書き込みサイクル (バッファ書き込みコマンド) が続きます。次にシステムは、「ワード位置数 - 1」の値を書き込みます。これにより、デバイスは、データをロードした書き込みバッファ アドレス数を認識でき、それによりバッファからフラッシュへのプログラムの確認コマンドの実行タイミングを確定できるようになります。セクタ アドレスは、バッファ書き込みコマンドと、ワード数書き込みコマンドで一致する必要があります。プログラム対象のセクタはロック解除 (非保護) になる必要があります。

この後、システムは開始アドレス/データのペアを書き込みます。この開始アドレスはプログラムされる最初のアドレス/データのペアであり、書き込みバッファのライン アドレスを選択します。セクタ アドレスは、バッファのセクタ アドレス書き込みと一致する必要があります。そうでない場合は、動作が中止され、中止状態に遷移します。すべての後続アドレス/データのペアは、連続した順序でなければなりません。すべての書き込みバッファ アドレスは同じライン内にある必要があります。システムがこの範囲外のデータをロードしようとする、動作は中止され、中止状態に遷移します。

カウンタ値は、データのロード動作のたびに減少します。データ書き込みをカウント ダウンしている間は、毎回の書き込みは書き込みバッファにロードされるデータと見なされるため、ご注意ください。書き込みバッファ ロード中は、すべてのコマンドが実行不可能です。書き込みバッファのロードを停止する唯一の方法は、プログラミング動作のラインにないアドレスで書き込むことです。この無効なアドレスを受信すると、バッファ書き込みコマンドは直ちに中止します。

書き込みバッファ位置の指定した数をロードしたら、システムはセクタ アドレスにおいて、バッファからフラッシュコマンドを書き込まなければなりません。デバイスはその後ビジー状態になります。組込みプログラム アルゴリズムは正しいデータ パターンを得るために、データを自動的にプログラムし検証します。これらの動作中に、システムは更なる制御やタイミングを提供する必要はありません。書き込みバッファ位置の不正な数がロードされた場合、動作は中止され、中止状態に遷移します。ワード カウントの最後にバッファからフラッシュへのプログラムのコマンドが書き込まれずに、別のコマンドやデータが書き込まれると、動作は中止されます。

書き込みバッファの組込みプログラミング動作は、プログラム一時停止コマンドにより一時停止できます。組込みプログラム アルゴリズムが完了すると、EAC はプログラム動作が開始したときの EAC スタンバイまたは消去一時停止スタンバイの状態に戻ります。


システムは、データ ポーリング ステータスを使用するか、ステータス レジスタを読み出すか、または RY/BY# 出力をモニターすることでプログラム動作のステータスを確定できます。これらのステータス ビットについては、「ステータス レジスタ」をご参照ください。これらのステータス ビットについては、「データ ポーリング ステータス」をご参照ください。プログラム動作図については、図 4 をご参照ください。

書き込みバッファ プログラミング シーケンスは、以下の条件で中止されます：


- バッファ サイズ (255) を越えるワード カウント値をロードする。
- バッファ書き込みコマンドで指定したラインにないアドレスを書き込む。
- ワード カウント数書き込みで指定したデータ ワードがロードされた後に、バッファからフラッシュへのプログラムのコマンドが発行されない。

バッファ書き込みコマンドの強制終了を引き起こす何らかの条件が発生すると、動作は直ちに中止し、ステータス レジスタのビット位置 4 (PSB = 1) に、バッファ書き込み中止のビット位置 3 (WBASB = 1) によるプログラム失敗が報告されます。その後、プログラム動作が成功すると、この失敗の状態はクリアされます。またはクリア ステータス レジスタが実行されて、PSB ステータス ビットがクリアされます。

書き込みバッファ プログラミング シーケンスは、ハードウェア リセットまたはパワー サイクルにより停止させられます。しかし、両方法のどちらかを使用すると、プログラムされている領域は、データ値が無効または不安定な中間的な状態になってしまう場合があります。この場合は、同じデータで同じ領域を再プログラムするか、または消去してデータ値を正しくプログラムまたは消去する必要があります。

図 4. データ ポーリング状態での書き込みバッファ プログラミング動作

注：

2. DQ7 が DQ5 と同時に変化する場合があるため、DQ5 = 1 の場合でも、DQ7 を再チェックする必要があります。
3. DQ5 = 1 でこのフローチャートの位置に到達した場合は、デバイスは FAILED です。DQ1 = 1 でこのフローチャートの位置に到達した場合、バッファ書き込み動作は ABORTED (中止) されます。いずれの場合も、デバイスを読み出しモードに戻すには、デバイスに適切なリセットコマンドを書き込む必要があります。DQ1 = 1 の場合は、書き込みバッファ プログラミング中止リセット、DQ5 = 1 の場合は、ソフトウェア リセットまたは書き込みバッファ プログラミング中止リセットを実行します。
4. 書き込みバッファ プログラミングに必要なコマンドシーケンスについては、表 21 をご参照ください。
5. セクタ アドレスが指定されたとき、指定したセクタのいずれのアドレスも受け入れ可能になります。ただし、バッファ書き込みのアドレス位置にデータをロー

図 5. ステータス レジスタでの書き込みバッファ プログラミング動作

注：

6. 書き込みバッファ プログラミングに必要なコマンド シーケンスについては、表 21 をご参照ください。
7. セクタ アドレスが指定されたとき、指定したセクタのいずれのアドレスも受け入れ可能になります。ただし、バッファ書き込みのアドレス位置にデータをロー

表 10. 書き込みバッファ プログラミングのコマンド シーケンス

シーケンス	x16		x8		備考
	アドレス	データ	アドレス	データ	
ロック解除コマンド 1 を実行	555	AA	AAA	AA	
ロック解除コマンド 2 を実行	2AA	55	555	55	
セクタアドレスでのバッファへの書き込みコマンドを発行	SA	0025h	SA	25h	
セクタ アドレスでのロケーション数を発行 例: WC が 0 の場合、プログラム対象ワード数は 1 WC が 1 の場合、プログラム対象ワード数は 2	SA	WC	SA	WC	WC = プログラム対象ワード数 - 1 (x8 モードでは、WC = プログラム対象バイト数 - 1)
開始アドレス/データ ペアをロード	開始 アドレス	PD	開始 アドレス	PD	書き込みバッファ ページを選択し、最初のアドレス/ データ ペアをロード
次のアドレス/データ ペアをロード	WBL	PD	WBL	PD	すべてのアドレスは選択した書き込みバッファ ページの境界内にあり、シーケンシャルにロードされる必要がある
最後のアドレス/データ ペアをロード	WBL	PD	WBL	PD	すべてのアドレスは選択した書き込みバッファ ページの境界内にあり、シーケンシャルにロードされる必要がある
セクタ アドレスでの書き込みバッファ プログラム確認を発行	SA	0029h	SA	29h	このコマンドはロードされた最後の書き込みバッファ ロケーションに続く必要がある。そうでないと、動作が中止する
デバイスがビジーになる					

凡例:

SA = セクタ アドレス (セクタ アドレスにないビットは「ドント ケア」です。セクタ内の任意のアドレスで十分です。)

WBL = 書き込みバッファの位置 (開始アドレスによって指定された書き込みバッファ ラインの境界内である必要があります)。

WC = ワード カウント

PD = プログラム データ

5.4.2 プログラム一時停止/プログラム再開コマンド

プログラム一時停止コマンドにより、システムは組込みのプログラミング動作を中断し、一時停止されていない他のラインからデータを読み出せます。プログラミング実行中にプログラム一時停止コマンドを書き込むと、デバイスは t_{PSL} (プログラム一時停止レイテンシ) の間、そのプログラミング動作を停止して、ステータス ビットを更新します。プログラム一時停止コマンドを書き込む際にアドレスはドント ケアです。

プログラム一時停止に使用できるコマンドは 2 つあります。それは、従来の組合せである消去/プログラム一時停止コマンド (B0h コマンドコード) と、個別のプログラム一時停止コマンド (51h コマンドコード) です。プログラム再開用にも 2 つのコマンドがあります。それは、従来の組合せである消去/プログラム再開コマンド (30h コマンドコード) と、個別のプログラム再開コマンド (50h コマンドコード) です。プログラミングの時には、個別のプログラム一時停止コマンドとプログラム再開コマンドを使用し、消去一時停止と再開の時のみには、従来の組合せのコマンドを使用することを推奨します。

プログラミング動作が一時停止した後は、システムは一時停止されていない任意のラインからアレイ データを読み出せるようになります。消去が一時停止している間も、プログラムしている間には、プログラム一時停止コマンドの発行が可能です。この場合には、消去一時停止またはプログラム一時停止状態になっていないどのアドレスからも、データを読み出せます。

プログラム再開コマンドを書き込まれた後は、デバイスはプログラミング動作に戻り、ステータス ビットが更新されます。システムは、ステータス レジスタを読み出すか、またはデータ ポーリングにより、プログラム動作のステータスを確定できます。これらのステータス ビットについては、「ステータス レジスタ」をご参照ください。詳細については「データ ポーリング ステータス」をご参照ください。

プログラム一時停止中に有効なアクセスとコマンドは次のとおりです:

- 消去一時停止していないセクタからの読み出し
- プログラム一時停止していないラインからの読み出し
- ステータス読み出しコマンド

- ステータス レジスタのクリア
- ASO 終了またはコマンド セット終了
- プログラム再開コマンド

システムはプログラム一時停止モードを終了するためにプログラム再開コマンドを書き込んで、プログラミング動作を継続する必要があります。続けてプログラム再開コマンドを書き込んでも無視されます。デバイスがプログラミング動作を再開した後は、プログラム一時停止コマンドを再度書き込みます。

プログラム動作は、必要に応じて何度でも中断できますが、プログラム動作を進捗させ完了させるためには、再開コマンドと次の一時停止コマンドの間は「**組込みアルゴリズム コントローラー (EAC)**」に示す t_{PRS} 以上の時間を要します。

プログラム一時停止と再開は、ASO に入っている間はサポートされません。

5.4.3 アクセラレーション プログラミング

デバイスは、システムが WP#/ACC または ACC のピン上で V_{HH} をアサートした時に、プログラム動作をサポートします。WP#/ACC や ACC のピンが V_{IH} または V_{IL} に戻ると、デバイスはアクセラレーション プログラミング モードを終了し通常モードに戻ります。WP#/ACC は V_{HH} に耐えられますが、プログラム機能を高めるようには設計されていません。システムがこの入力に V_{HH} をアサートすると、デバイスは自動的にアンロック バイパス モードに入ります。その後、システムはロック解除のバイパス モードによって提供された書き込みバッファ ロード コマンド シーケンスを使用できます。アンロック バイパス モード中にバッファ書き込み中止リセットが必要な場合、デバイスをリセットするためには完全な 3 サイクルのリセット コマンド シーケンスを使用しなければならぬことにご注意ください。組込みプログラム動作の完了後に ACC 入力上の V_{HH} を切断すると、デバイスは通常の動作に戻ります。アクセラレーション プログラミング以外の動作を行う場合、WP#/ACC ピンを V_{HH} にセットしないでください。そうでないと、デバイスに損傷を与える可能性があります。WP# は内部プルアップを持っており、何も接続しないと V_{IH} となります。アクセラレーション プログラミングは室温でのみ実行できます。

- WP#/ACC を V_{HH} に上昇させる前に、セクタをロック解除する必要があります。
- 電源投入シーケンスの完了後に、WP#/ACC が V_{HH} を印加することを推奨します。また、 V_{CC} / V_{IO} の電源低下の前に、WP#/ACC の印加を V_{HH} から V_{IH} / V_{IL} にすることを推奨します。

5.4.4 ロック解除バイパス

このデバイスは、プログラミング コマンドを短縮化するために、アンロック バイパス モードを備えています。デバイスがアンロック バイパス モードに入ると、データ プログラミングのために、通常の 4 サイクルの代わりに 2 つの書き込みサイクルだけが必要です。デバイスはまた、バッファ書き込みコマンドもサポートし、4 + の書き込みサイクルのみを要します。

このモードでは、通常のプログラム コマンド シーケンスに必要な最初の 2 つのアンロック サイクルが不要になるため、トータルのプログラミング時間が短縮されます。「**コマンドのまとめ**」にこのアンロック バイパス コマンド シーケンスの要件を示します。

アンロック バイパス モード中では、読み出し、プログラム、書き込みバッファ プログラミング、バッファ書き込み中止リセット、ステータス レジスタ読み出し、ステータス レジスタ クリア、ソフトリセット、アンロック バイパス セクタ消去、アンロック バイパス チップ消去、アンロック消去一時停止／再開、アンロック バイパス一時停止／再開、およびアンロック バイパス リセット コマンドのみが有効です。アンロック バイパス モードを終了するには、2 サイクルのアンロック バイパス リセット コマンド シーケンスを実行します。最初のサイクルアドレスは「ドントケア」で、データは 90h です。2 番目のサイクルにはデータ 00h だけが必要です。その後、セクタは読み出しモードに戻ります。

ソフトウェア関数およびサンプル コード

以下はアンロック バイパスへのエントリ、プログラムおよび終了関数を使用した C ソース コードの例です。サイプレス フラッシュ メモリ ソフトウェア開発ガイドラインは、「*Cypress Low Level Driver User's Guide*」をご参照ください。

表 11. ロック解除バイパス エントリ (LLD 関数 = `lId_UnlockBypassEntryCmd`)

サイクル	説明	動作	バイト アドレス	ワード アドレス	データ
1	ロック解除	書き込み	ベース + AAAh	ベース + 555h	00AAh
2	ロック解除	書き込み	ベース + 555h	ベース + 2AAh	0055h
3	エントリ コマンド	書き込み	ベース + AAAh	ベース + 555h	0020h

```

/* Example: Unlock Bypass Entry Command */
*( (UINT16 *)base_addr + 0x555 ) = 0x00AA; /* write unlock cycle 1 */
*( (UINT16 *)base_addr + 0x2AA ) = 0x0055; /* write unlock cycle 2 */
*( (UINT16 *)base_addr + 0x555 ) = 0x0020; /* write unlock bypass command */
/* At this point, programming only takes two write cycles. */
/* Once you enter Unlock Bypass Mode, do a series of like */
/* operations (programming or sector erase) and then exit */
/* Unlock Bypass Mode before beginning a different type of */
/* operations. */

```

表 12. ロック解除バイパス プログラム (LLD 関数 = lld_UnlockBypassProgramCmd)

サイクル	説明	動作	バイト アドレス	ワード アドレス	データ
1	プログラム セットアップ	書き込み	ベース + XXXh	ベース + XXXh	00A0h
2	プログラム コマンド	書き込み	プログラム アドレス	プログラム アドレス	プログラム データ

```

/* Example: Unlock Bypass Program Command */
/* Do while in Unlock Bypass Entry Mode! */
*( (UINT16 *)base_addr ) = 0x00A0; /* write program setup command */
*( (UINT16 *)pa ) = data; /* write data to be programmed */
/* Poll until done or error. */
/* If done and more to program, */
/* do above two cycles again. */

```

表 13. ロック解除バイパス リセット (LLD 関数 = lld_UnlockBypassResetCmd)

サイクル	説明	動作	バイト アドレス	ワード アドレス	データ
1	リセット サイクル 1	書き込み	ベース + XXXh	ベース + XXXh	0090h
2	リセット サイクル 2	書き込み	プログラム アドレス	プログラム アドレス	0000h

```

/* Example: Unlock Bypass Exit Command */
*( (UINT16 *)base_addr ) = 0x0090;
*( (UINT16 *)base_addr ) = 0x0000;

```

5.4.5 消去ステータス評価

消去ステータス評価 (EES) コマンドは、アドレス指定されたセクタの最後の消去動作が正常に完了した（すなわち「信頼できる」）かを確認します。EES コマンドは、電力喪失、リセット、または消去動作中の電力喪失、リセット、または不良による消去動作不良を検出するために使用されます。

任意のセクタでEESを開始するには、EACがスタンバイ状態になっている時に、そのセクタのアドレス555hに35hを書き込みます。

デバイスがプログラミング中、消去中、または一時停止中は、EES コマンドが書き込まれない場合があります。

EES コマンドは、動作の間、対象アレイの読み出しを許可しません。

ステータス レジスタまたはポーリング方法 (DQ6 トグルのみ) を使用して、デバイスがビジーか完了済みかを確定します。完了済みの場合、ステータス レジスタ読み出しを使い、セクタが信頼できるかを確認します。該当するセクタが信頼できると、ステータス レジスタのビット 5 (SR[5]) が 0 にクリアされます。該当するセクタが信頼できない場合、SR[5] は 1 にセットされ、RD/BY# は LOW のままに維持されます。デバイスをスタンバイ状態に戻すためには、ソフトウェア リセット / ASO 終了コマンドか、またはステータス レジスタ クリア コマンドが必要です。

EES が完了すると、EAC はスタンバイ状態に戻ります。

SR での消去状態を完了し更新するために、EES コマンドは t_{EES} を要します。EES コマンドの完了時点を決定するためには、DRB ビット (SR[7]) を読み出すことが出来ます。あるセクタが (SR[5]=1) で消去されないことが見いだされると、そのセクタ内のデータ記憶の信頼性を確保するために、セクタを再び消去しなければなりません。

5.4.6 ブランク チェック

ブランク チェック コマンドにより、選択したメイン フラッシュ アレイ セクタが現在消去されている (すなわち「信頼でき」かつ「ブランク」である) かどうかを確認できます。ブランク チェック 中は、ブランク チェック コマンドにより、対象アレイの読み出しは許可されません。このコマンドの実行中に対象アレイを読み出すと、ポーリング データが返されます。

任意のセクタでブランク チェックを開始するには、EAC がスタンバイ状態になっている時に、そのセクタのアドレス 555h に 33h を書き込みます。

デバイスがプログラミング中、消去中、または一時停止中は、ブランク チェック コマンドが書き込まれない場合があります。

ステータス レジスタまたはポーリング方法 (組込み消去動作に相当) を使用して、デバイスがビジーか完了済みかを決定します。完了済みの場合、ステータス レジスタとポーリング方法によって、該当するセクタがブランク (消去動作が正常に終了したことに相当) か、またはそのセクタが消去されていないことを示します。セクタが空白の場合、ステータス レジスタのビット 5 (SR[5]) は 0 にクリアされます。セクタが空白でない場合、SR[5] は 1 にセットされ、RD/BY# は LOW のままに維持されます。デバイスをスタンバイ状態に戻すためには、ソフトウェア リセット / ASO 終了コマンドか、またはステータス レジスタ クリア コマンドを必要とします。

消去されなかったビットを発見すると、デバイスは直ちに動作を停止して、結果を報告します。

ブランク チェックが完了すると、EAC はスタンバイ状態に戻ります。

5.4.7 消去方式

5.4.7.1 チップ消去

チップ消去機能は、メインのフラッシュ メモリ アレイ全体を消去します。消去の前にデバイスをプリプログラムする必要はありません。電氣的な消去を行う前に、組込み消去アルゴリズムはメモリ全体をオール 0 データパターンに自動的にプログラミングして検証します。チップ消去が正常に完了すると、デバイス内のすべての領域が FFFFh を含みます。これらの動作中に、システムは更なる制御やタイミングを提供する必要はありません。チップ消去コマンド シーケンスを開始するためには、最初に 2 つのアンロック サイクルを書き込んで、次にセットアップ コマンドを書き込みます。さらに、追加の 2 つのアンロック書き込みサイクルの後にチップ消去コマンドを書き込み、順番に組込み消去アルゴリズムを実行します。6 番目のサイクルの最後で WE# が HIGH になると、RY/BY# は LOW になります。

組込み消去アルゴリズムが完了すると、EAC はスタンバイ状態に戻ります。組込み消去動作の実行中は、デバイスからのデータの読み出しは許可されないことにご注意ください。システムは、RY/BY# やステータス レジスタを読み出すか、またはデータ ポーリングを使用して、消去動作のステータスを確定できます。RY/BY# については、「[レディ / ビジー # \(RY/BY#\)](#)」をご参照ください。これらのステータス ビットについては、「[ステータス レジスタ](#)」をご参照ください。詳細については「[データ ポーリング ステータス](#)」をご参照ください。

チップ消去動作が開始すると、ステータ読み出し、ハードウェア リセット、またはパワー サイクルのみが有効です。他のコマンドはすべて無視されます。ただし、ハードウェア リセットまたはパワー サイクルを実行すると、消去動作が直ちに終了し、 t_{RPH} 時間後に読み出しモードに戻ります。チップ消去動作が終了した場合は、データの完全性を確保するために、デバイスがアイドル状態に戻ったら、チップ消去コマンド シーケンスを再実行する必要があります。

パラメーターとタイミング図については、表 16、「[非同期書き込み動作](#)」、および「[CE# により制御される交互の書き込み動作](#)」をご参照ください。

ASP DYB および PPB ビットによって保護されたセクタは消去されません。「[ASP](#)」をご参照ください。セクタがチップ消去で保護されている場合は、チップ消去は、保護されたセクタをスキップし、次のセクタの消去を続行します。保護されたセクタでの失敗した消去によっては、ステータス レジスタの消去ステータス ビットとセクタ ロック ビットは 1 にセットされません。

5.4.7.2 セクタ消去

セクタ消去機能は、メモリ アレイ内の 1 つのセクタを消去します。デバイスは消去の前にプリプログラムするシステムを必要としません。電気的な消去を行う前に、組込み消去アルゴリズムはセクタ全体をすべてオール 0 パターンに対して自動的にプログラミングして検証します。セクタ消去が正常に完了すると、消去されたセクタ内のすべての領域が FFFFh を含みます。これらの動作中に、システムは更なる制御やタイミングを提供する必要はありません。セクタ消去コマンドシーケンスを開始するためには、最初に 2 つのアンロック サイクルを書き込んで、次にセット アップ コマンドを書き込みます。さらに、追加の 2 つのアンロック書き込みサイクルの後に消去されるセクタのアドレスとセクタ消去コマンドが続きます。6 番目のサイクルの最後で WE# が HIGH になると、RY/BY# は LOW になります。


コマンド シーケンスを書き込むと、 t_{SEA} のセクタ消去タイムアウトが発生します。このタイムアウト期間中には、別のセクタ アドレスとセクタ消去コマンドを書き込めます。タイムアウト期間中は無効なコマンドは無視されます。セクタ消去バッファはどの順番でもロードでき、セクタの数は 1 セクタから全セクタまでです。これらの追加サイクルの間の時間は t_{SEA} 未満でなければなりません。そうしないと、消去動作が開始されます。タイムアウト時間を過ぎた後のセクタ消去アドレスおよびコマンドは、受け入れられる場合もあり、そうでない場合もあります。この間はプロセッサの割込みを禁止して、すべてのコマンドを受け入れできるようにすることを推奨します。最後のセクタ消去コマンドを書き込んだ後、割込みを有効にできます。消去動作中は、セキュア シリコン セクタ、自動選択および CFI 機能は使用できないことに留意ください。この場合、システムはコマンド シーケンスと追加のアドレス、コマンドを再度書き込まなければなりません。

システムは、RY/BY#、ステータス レジスタを読み出すか、またはデータ ポーリングを使用して、消去動作のステータスを確定できます。RY/BY# については、「[レディ/ビジー # \(RY/BY#\)](#)」をご参照ください。これらのステータス ビットについては、「[ステータス レジスタ](#)」をご参照ください。詳細については「[データ ポーリング ステータス](#)」をご参照ください。

セクタ消去動作が開始すると、ステータス レジスタ読み出しコマンドと消去一時停止コマンドが有効となります。他のコマンドはすべて無視されます。ただし、ハードウェア リセットを実行すると、直ちに消去動作が終了し、 t_{RPH} 時間後に読み出しモードに戻ることに留意ください。セクタ消去動作が終了した場合は、データの完全性を確保するためにデバイスの動作がリセットされたら、セクタ消去コマンド シーケンスを再実行する必要があります。

ASP DYB および PPB ビット、またはパスワード保護によって保護されたセクタは消去されません。「[ASP](#)」をご参照ください。マルチセクタ消去の間セクタが保護される場合は、セクタ消去は保護されたセクタをスキップし、次のセクタの消去を続行します。保護されたセクタでの失敗した消去により、ステータス レジスタの消去ステータス ビットとセクタ ロック ビットは 1 にセットされません。パラメーターとタイミング図については、「[組込みアルゴリズム コントローラー \(EAC\)](#)」をご参照ください。ASP DYB および PPB ビットによって保護されたセクタは消去されません。「[ASP](#)」をご参照ください。

図 6. セクタ消去動作^[8]



注：

8. x8バス サイクルに対してはコマンドの要約をご参照ください。

5.4.8 消去一時停止／消去再開

消去一時停止コマンドを実行すると、システムはセクタ消去動作を中断して、メインフラッシュアレイからデータを読み出すか、メインフラッシュアレイに対してプログラミングできるようになります。このコマンドはセクタ消去またはセクタプログラムの動作中にのみ有効です。チップ消去動作中に書き込んでも、消去一時停止コマンドは無視されます。

セクタ消去中に消去一時停止コマンドが書き込まれると、デバイスは消去動作を中止してステータスビットを更新するために最大 t_{ESL} (消去一時停止レイテンシ) を要します。

消去動作が中止した後、製品は消去一時停止モードに入ります。このとき、システムは、メインフラッシュアレイからデータを読み出すか、データをプログラミングできるようになります。消去一時停止対象セクタ内のいずれかのアドレスから読み出すと、不確定なデータを生じます。システムは、ステータスレジスタを読み出すか、またはデータポーリングにより、セクタが消去中か消去一時停止中かを確定できます。これらのステータスビットについては、「[ステータスレジスタ](#)」をご参照ください。詳細については「[データポーリングステータス](#)」をご参照ください。

消去一時停止のプログラム動作が完了すると、EAC は消去一時停止状態に戻ります。通常のプログラム動作と同じように、システムはステータスレジスタを読み出すことで、プログラム動作の状態を確認できます。

消去一時停止中にプログラム不良が発生した場合は、ステータスレジスタクリアまたはソフトウェアリセットコマンドが、デバイスを消去一時停止状態に復帰させます。そのメモリアレイに再度プログラムする場合は、その前に消去を再開し完了させる必要があります。

以下は消去一時停止中に有効なアクセスとコマンドです：

- 一時停止状態でないセクタからの読み出し
- 一時停止状態でないセクタへのプログラム
- ステータスレジスタ読み出し
- ステータスレジスタクリア
- 消去再開コマンド

セクタ消去動作を再開させるには、消去再開コマンドを書き込む必要があります。デバイスは消去動作に戻り、ステータスビットが更新されます。また、この後に再開コマンドの書き込みも無視されます。チップが消去動作を再開した後に、消去一時停止コマンドを再度書き込みます。

ASO に入っている間は、消去一時停止と消去再開はサポートされません。

5.4.9 ASO エントリおよび ASO 終了

5.4.9.1 ID-CFI ASO

システムは読み出しモード中に ID-CFI エントリ コマンド シーケンスを実行することで、ID-CFI ASO にアクセスできます。詳細については[表 23](#)をご参照ください。

ID-CFI ASO では次の動作が行えます：

- エントリ コマンドで使用した同じ SA を使用した ID-CFI ASO の読み出し
- セクタ アドレス (SA) + 2h でのセクタ保護状態の読み出し。位置 2h は、アドレス指定したセクタにおけるセクタ保護の現在の状態を揮発性情報で提供します。位置 2h にあるワードのビット 0 には、アドレス指定したセクタに関する PPB および DYB ビットの論理 NAND が示されます。このように、セクタが PPB=0 または DYB=0 ビットによって保護設定されていると、表示される状態が保護設定となります (1= セクタ保護、0= セクタ保護解除)。
- ASO 終了

以下は CFI エントリおよび終了関数を使用した C ソースコードの例です。サイプレスフラッシュメモリ用ソフトウェア開発のガイドラインは、「[Cypress Low Level Driver User's Guide](#)」をご参照ください。

```
/* Example: CFI Entry command */
*( (UINT16 *)base_addr + 0x55 ) = 0x0098; /* write CFI entry command */

/* Example: CFI Exit command */
*( (UINT16 *)base_addr + 0x000 ) = 0x00F0; /* write cfi exit command */
```

5.4.9.2 ステータス レジスタ ASO

ステータス レジスタ ASO は、組み込みアルゴリズム (EA) のレジスタ化された揮発性状態を示す単一のワードを含みます。ステータス レジスタ読み出しコマンドが発行されると、現時点のステータスが (WE# の立ち上がりエッジで) レジスタに取り込まれ、ASO が有効になります。ステータス レジスタの内容はすべてのワード位置に割り付けられます。最初の読み出しアクセスにより、ステータス レジスタ ASO 状態が (CE# または OE# の立ち上がりエッジで) 終了し、ステータス レジスタ読み出しコマンドの発行時に使用されていたアドレス空間のマップに戻ります。なお、書き込みコマンドではステータス レジスタ ASO 状態は終了しません。

5.4.9.3 セキュア シリコン領域 ASO

システムは、読み出しモード中にセキュア シリコン領域エントリ コマンド シーケンスを実行することで、セキュア シリコン領域にアクセスできます。このエントリ コマンドはコマンド内のセクタ アドレス (SA) を使用し、どのセクタがオーバーレイされるかを確認します。

セキュア シリコン領域 ASO では次の動作が行えます：

- セキュアシリコン領域の読み出し。
- ワードまたは書き込みバッファ プログラミング コマンドを使用して、カスタマー セキュア シリコン領域のプログラムが可能になります。アンロック バイパス コマンドおよび ACC の使用は許可されません。
- ASO 終了 (ソフトウェア下位互換性のために、レガシーのセキュア シリコン終了コマンドを使用)
- ASO 終了 (すべての ASO に共通の終了コマンドを使用。一貫した終了方式の代替)

SSR の領域 3 読み出しパスワードモードを使用する際の推奨手順は次の通りです：

- SSR の領域 3 に所望のデータをプログラミング
- ロック レジスタのビット 10 を 0 にクリア (更なるプログラミング動作を無効にする)
- SSR の領域 3 のパスワードをプログラミング
- ロック レジスタのビット 11 を 0 にクリア。これは、SSR 領域 3 の読み出しが可能になる前にパスワードを適用する必要があるため、SSR の領域 3 のパスワード機能が有効にする。

5.4.9.4 ロック レジスタ ASO

システムは、読み出しモード中にロック レジスタ エントリ コマンド シーケンスを実行することで、ロック レジスタにアクセスできます。このエントリ コマンドは、エントリ コマンドからのセクタ アドレスを使用しません。デバイス アドレス空間のワード位置 0 にロック レジスタが割り付けられます。デバイス アドレス空間の他のすべての位置は未定義となります。

ロック レジスタ ASO では次の動作が行えます：

- デバイスのアドレス位置 0 を使用した、ロック レジスタの読み出し
- 修正されたワード プログラミング コマンドを使用した、カスタマー ロック レジスタのプログラム
- ASO 終了 (ソフトウェア下位互換性のために、レガシーのコマンド セット終了コマンドを使用)
- ASO 終了 (すべての ASO に共通の終了コマンドを使用。一貫した終了方式の代替)

5.4.9.5 ECC ステータス ASO

システムは、読み出しモード中に ECC ステータス エントリ コマンド シーケンスを実行することで、ECC ステータス ASO にアクセスできます。ECC ステータス ASO は、特定のページの ECC 機能の有効または無効ステータス、または選択されたページで ECC ロジックが 1 ビット エラーを訂正したかの情報を提供します。

ECC ステータス ASO では次の動作が行えます：

- 選択したページの ECC ステータスの読み出し

5.4.9.6 パスワード ASO

システムは、読み出しモード中にパスワード エントリ コマンド シーケンスを実行することで、パスワード ASO にアクセスできます。このエントリ コマンドは、エントリ コマンドからのセクタ アドレスを使用しません。パスワードは、デバイス アドレス空間のワード位置 0 ～ 3 に割り付けられます。デバイス アドレス空間の他のすべての位置は未定義となります。

パスワード ASO では次の動作が行えます：

- (ロックされていない場合に) デバイスのアドレス位置 0 ～ 3 を使用したパスワード読み出し
- 修正されたワード プログラミング コマンドを使用したパスワードのプログラム
- パスワード アンロック コマンドを使用した PPB ロック ビットのロック解除
- ASO 終了 (ソフトウェア下位互換性のために、レガシーのコマンド セット終了コマンドを使用)
- ASO 終了 (すべての ASO に共通の終了コマンドを使用。一貫した終了方式の代替)

5.4.9.7 PPB ASO

システムは、読み出しモード中に PPB エントリ コマンド シーケンスを実行することで、PPB ASO にアクセスできます。このエントリ コマンドは、エントリ コマンドからのセクタ アドレスを使用しません。セクタの PPB ビットはそのセクタ内のすべてのワード位置のビット 0 に割り付けられます。

PPB ASO では次の動作が可能です：

- セクタ内の任意のワードのビット 0 にある、セクタの PPB 保護ステータスの読み出し
- 修正されたワード プログラミング コマンドを使用した PPB ビットのプログラム
- PPB 消去コマンドを使用したすべての PPB ビットの消去
- ASO 終了 (ソフトウェア下位互換性のために、レガシーのコマンド セット終了コマンドを使用)
- ASO 終了 (すべての ASO に共通の終了コマンドを使用。一貫した終了方式の代替)

5.4.9.8 PPB ロック ASO

システムは、読み出しモード中に PPB ロック エントリ コマンド シーケンスを実行することで、PPB ロック ASO にアクセスできます。このエントリ コマンドは、エントリ コマンドからのセクタ アドレスを使用しません。グローバル PPB ロック ビットはデバイスのすべてのワード位置のビット 0 に割り付けられます。

PPB ロック ASO では次の動作が可能です：

- デバイス アドレス空間の任意のワードのビット 0 にある、PPB ロック保護ステータスの読み出し
- アンロック サイクルなしのワード プログラミング コマンドを使用した、PPB ロック ビットの設定
- ASO 終了 (ソフトウェア下位互換性のために、レガシーのコマンド セット終了コマンドを使用)
- ASO 終了 (すべての ASO に共通の終了コマンドを使用。一貫した終了方式の代替)

5.4.9.9 DYB ASO

システムは、読み出しモード中に DYB エントリ コマンド シーケンスを実行することで、DYB ASO にアクセスできます。このエントリ コマンドは、エントリ コマンドからのセクタ アドレスを使用しません。セクタの DYB ビットが、そのセクタ内のすべてのワード位置のビット 0 に割り付けられます。

DYB ASO では次の動作が行えます：

- セクタ内の任意のワードのビット 0 にあるセクタの DYB 保護ステータスの読み出し
- アンロック サイクルなしのワード プログラミング コマンドを使用した DYB ビットの設定
- アンロック サイクルなしのワード プログラミング コマンドを使用した DYB ビットのクリア
- ASO 終了 (ソフトウェア下位互換性のために、レガシーのコマンド セット終了コマンドを使用)
- ASO 終了 (すべての ASO に共通の終了コマンドを使用。一貫した終了方式の代替)

5.4.9.10 ソフトウェア (コマンド) リセット / ASO 終了

ソフトウェア リセットはコマンドセット (表 21 をご参照ください) の一部で、EAC をスタンバイ状態に復帰させる働きもします。必ず、以下の条件の場合に使用してください:

- ASO モードを終了
- タイムアウト発生時に、データ ポーリング用のタイムアウト ビット (DQ5) をクリア

ソフトウェア リセットを実行しても EA モードへの影響はありません。プログラミングまたは消去が開始された後は、その動作が完了するまでリセット コマンドは無視されます。ソフトウェア リセットを実行しても出力への影響はありません。ソフトウェア リセットの第一の役割は、ASO モードから、または失敗したプログラム動作や消去動作から、読み出しモードに復帰させることです。

ソフトウェア リセットを実行すると、無効なコマンド シーケンスに由来する未定義状態から読み出しモードに戻る場合があります。一部の未定義状態から通常動作に復帰させるには、ハードウェア リセットが必要になる場合があります。

ソフトウェア リセットのレイテンシの要件はありません。リセット コマンドは、 t_{WPH} の間に実行されます。

5.4.9.11 連続性チェック機能

連続性チェックは、パッケージのコネクタから個々のダイ パッドおよび DDP での個々のダイへの接続に関わる基本的なテストを提供します。この機能は、いくつかのコマンドの最初に用いられるレガシーのアンロック サイクル シーケンスの拡張です。アンロック シーケンスとは、アドレスとデータ ラインの下位部分に 1 と 0 のパターンを交互に、1 回目と 2 回目は反転したパターンを書き込むような、2 回の書き込みのことです。連続性チェックを実行するためには、これらのパターンはすべてのアドレス (Amax ~ 0) とデータ ライン (DQ15 ~ 0) をカバーするように拡張されます。論理比較回路は、2 つの書き込みサイクルで反転された 1 と 0 の交互パターンを検出します。

DDP の場合、A26 入力は書き込み対象のダイを選択するために使用されます。正しいパターンが検出されると、ステータス レジスタのビット 0 が 1 にセットされます。ステータス レジスタ クリアのコマンドは、ステータス レジスタのビット 0 を 0 にクリアします。

下表に、x16 の単一ダイ (例: GL01GT) の連続性チェックのシーケンスを示します。

段階	アクセス タイプ	アドレス A26	アドレス A25 ~ A0	データ	注記
セットアップ	書き込み	該当なし	XXXX555	XX71	ダイゼロステータスをクリア
	書き込み	該当なし	555	XX70	ダイゼロにステータス レジスタ読み出しコマンドを書き込む
	読み出し	該当なし	x	RD	ステータス ビットゼロ = 0 であることを確認するためにダイゼロからステータスを読み出す
連続性パターン	書き込み	該当なし	2AAAA55	FF00	1 番目の連続性サイクル
	書き込み	該当なし	15555AA	00FF	2 番目の連続性サイクル
検出された連続性 パターンを検証	書き込み	該当なし	555	XX70	ダイゼロにステータス レジスタ読み出しコマンドを書き込む
	読み出し	該当なし	x	RD	検出された連続性パターンに対するステータス ビットゼロ = 1 であることを確認するためにダイゼロからステータスを読み出す

下表に、x8 の単一ダイ (例: GL01GT) の連続性チェックのシーケンスを示します。

段階	アクセス タイプ	アドレス A26	アドレス A25 ~ A-1	データ	注記
セットアップ	書き込み	該当なし	XXXX555	71	ダイステータスをクリア
	書き込み	該当なし	AAA	70	ダイゼロにステータス レジスタ読み出しコマンドを書き込む
	読み出し	該当なし	x	RD	ステータス ビットゼロ = 0 であると確認するためにダイゼロからステータスを読み出す
連続性パターン	書き込み	該当なし	55554AB	FF	1 番目の連続性サイクル
	書き込み	該当なし	2AAAB54	00	2 番目の連続性サイクル

段階	アクセス タイプ	アドレス A26	アドレス A25 ~ A-1	データ	注記
検出された連続性 パターンを検証	書き込み	該当なし	555	70	ダイゼロにステータス レジスタ読み出しコマンドを書き込む
	読み出し	該当なし	x	RD	検出された連続性パターンに対するステータス ビットゼロ = 1 であることを確認するために、ダイゼロからステータスを読み出す

5.5 ステータス監視

EA ステータスの監視には 3 つの方式があります。前世代の S29GL フラッシュファミリでは、データ ポーリングおよび Ready/Busy# (RY/BY#) 信号と呼ばれる方式を使用していました。これらの方式は、S29GL-T ファミリでもサポートされています。1 つの追加された方式は、ステータス レジスタを読み出すことです。

5.5.1 ステータス レジスタ

プログラムおよび消去動作のステータスは、単一 16 ビットのステータス レジスタによって提供されます。ステータス レジスタ読み出しコマンドが書き込まれた後に、ステータス レジスタ情報の読み出しアクセスが続きます。ステータス レジスタ読み出しコマンドが発行されると、現時点のステータスが (WE# の立ち上がりエッジで) レジスタに取り込まれ、ASO が有効になります。ステータス レジスタの内容が、メモリ アドレス空間のすべてでエイリアス (オーバーレイ) されます。ステータス レジスタ ASO での有効な読み出し (CE# と OE# が LOW) アクセスは (t_{CEPH} / t_{OEPH} での CE# または OE# の立ち上がりエッジで) ASO を終了し、ステータス レジスタ読み出しコマンドが発行された時に使用中のアドレス空間マップに戻ります。x8 モードでは、CE# と OE# を LOW に維持し、かつ A-1 での遷移をすることで、ステータス レジスタへの 1 回のアクセスによりステータス レジスタ全体 (上位バイトと下位バイトの両方) を読み出せます。書き込み動作が無視され、デバイスはステータス レジスタ ASO に留まります。ステータス レジスタには、直前に完了した組込みアルゴリズム (EA) の結果 (成功または失敗) に関するビットが、次のように示されます：

- 消去ステータス (ビット 5)
- プログラム ステータス (ビット 4)
- 書き込みバッファ中断 (ビット 3)
- セクタ ロック済みステータス (ビット 1)
- 検出された連続性チェック パターン (ビット 0)

また、処理中の EA の現時点の状態に関するビットが次のように示されます：

- デバイス ビジー (ビット 7)
- 消去一時停止 (ビット 6)
- プログラム一時停止 (ビット 2)

現時点の状態に関するビットは、EA が現在処理中か、サスペンド (一時停止) 中か、完了かを示しています。

上位 8 ビット (ビット 15:8) は予約済みです。これらのビットは未定義の HIGH または LOW の値を持っており、この値は、あるステータス読み出しから別のステータス読み出しに変わり得ます。これらのビットは、ドント ケアのビットとして扱うべきであり、どのようなソフトウェア読み込み状態によっても無視されます。

ステータス レジスタ ビット 3=0 の場合、ソフトウェア リセット コマンドはステータス レジスタのビット [5, 4, 1, 0] を 0 にクリアします。現時点の状態ビットはそれに影響されません。

クリア ステータス レジスタ コマンドは、ステータス レジスタのビット [5, 4, 3, 1, 0] を 0 にクリアしますが、現時点の状態ビットには影響しません。

表 14. ステータス レジスタ

ビット番号	15:8	7	6	5	4	3	2	1	0
ビットの説明	予約済み	デバイスレディビット	消去一時停止ステータスビット	消去ステータスビット	プログラムステータスビット	書き込みバッファ中止ステータスビット	プログラム一時停止ステータスビット	セクタ ロックステータスビット	連続性チェック
ビット名		DRB	ESSB	ESB	PSB	WBASB	PSSB	SLSB	CC
リセットステータス	X	1	0	0	0	0	0	0	0
ビジー ステータス	無効	0	無効	無効	無効	無効	無効	無効	無効
レディステータス	X	1	0= 一時停止中消去無し 1= 一時停止中消去	0= 消去が成功 1= 消去が失敗	0= プログラムが成功 1= プログラムが失敗	0= プログラムの中止なし 1= バッファへの書き込みコマンドの実行中にプログラムの中止あり	0= プログラム一時停止無し 1= プログラムが一時停止中	0= 動作中のセクタ ロックなし 1= セクタ ロックによるエラー	0= 連続性チェックパターンが検出されない 1= 連続性チェックパターンが検出される

- 注:
- ビット 15 ~ 8 は将来の使用のために予約済みで、0 または 1 の値を表示します。状態をチェックする時はこれらのビットを無視 (マスク) する必要があります。
 - デバイスに実行中の組込みアルゴリズムがない場合、ビット 7 は 1 です。
 - ビット 6 ~ 1 は、ビット 7 が 1 の場合にのみ有効です。
 - すべてのビットは、コールドリセットまたはウォームリセットによりリセットの状態になります。
 - ステータス レジスタ クリア コマンドまたはリセット コマンドにより、ビット 5、4、3、1 は 0 にクリアされます。
 - 消去一時停止コマンド発行時、ユーザーは DRB が 1 になるまでステータスの読み出しを継続する必要があります。
 - 消去再開コマンドにより ESSB は 0 にクリアされます。
 - ESB は最新の消去操作の結果 (正常または異常) を反映します。
 - PSB は最新のプログラム操作の結果 (正常または異常) を反映します。
 - 消去一時停止の間は、一時停止したセクタまたはキューにあるセクタへのプログラミングは無視され、エラーは報告されません。
 - プログラム サスペンド コマンド発行時、ユーザーは DRB が 1 になるまでステータスの読み出しを継続する必要があります。
 - プログラム再開コマンドを実行すると PSSB は 0 にクリアされます。
 - SLSB は、セクタがロックされているため、プログラムまたは消去動作が失敗したことを示します。
 - SLSB は最新のプログラム動作または消去動作の状態を反映します。

5.5.2 データ ポーリング ステータス

アクティブな組込みアルゴリズム中は、EAC はデータ ポーリング ASO に切り替わり、あらゆる読み出しアクセスに対して EA ステータスを表示します。1 ワードのステータス情報がデバイス アドレス空間のすべてのロケーションでエイリアスされます。ステータス ワードには、1 つの EA のステータスを判定するためのビットが複数あります。これらは、ある EA が実行の間に、読み出しアクセス中にデータ バス上に現れるため、DQ ビットと呼ばれます。DQ ビット 15 ~ 8, DQ4, および DQ0 は、予約済みであり、未定義データを提供します。ステータス監視ソフトウェアは予約済みのビットをマスクし、それらをドントケアとして取り扱う必要があります。X8 モードではデータ ポーリングの実行中に A-1 が無視されます。表 15 および次の節では残りのビットの機能について説明します。

5.5.2.1 DQ7: Data# ポーリング

Data# ポーリング ビット (DQ7) は、組込みアルゴリズムが実行中であるか、完了しているかを、ホスト システムに示します。Data# ポーリングは、プログラム/消去コマンドシーケンスの最後の WE# パルスの立ち上がりエッジの後に有効になります。Data# ポーリングは、書き込みバッファプログラミング中に、書き込みバッファ ページでプログラムされている最後のワードに対してのみ有効です。書き込みバッファ ページにプログラムしようとする最後のワード以外のどのようなワードの Data# ポーリング ステータスを読み出しても、誤ったステータス情報を返します。

組込みプログラムアルゴリズムが実行されている間、デバイスは、DQ7 にプログラムされたデータ ビットの補数を、DQ7 に出力します。この DQ7 の状態は、消去一時停止間のプログラミングにも当てはまります。組込みプログラム アルゴリズムが完了すると、デバイスはプログラムされたデータ ビットを、プログラムされた最後のワードのビット 7 に出力します。プログラム一時停止の場合は、アレイ データの読み出しのみが可能です。プログラム アドレスが保護されたセクタ内のアドレスである場合、DQ7 の Data# ポーリングは t_{DP} の間アクティブになり、その後デバイスはアレイ データ読み出しに戻ります。

組込み消去、消去ステータス評価、またはブランク チェック アルゴリズムを実行している間、Data# ポーリングは DQ7 に「0」を出力します。アルゴリズムが完了するか、デバイスが消去一時停止モードに入ると、Data# ポーリングは DQ7 に 1 を出力します。これは、組込みプログラム アルゴリズム用に説明した補数/真のデータ出力に類似しています：消去関数はセクタ内のすべてのビットを「1」に変更します。その前に、デバイスは補数または「0」を出力します。有効なステータス情報を DQ7 に読み出すために、システムは、消去の対象として選択されたセクタ内にあるアドレスを指定する必要があります。

消去コマンド シーケンスが書き込まれた後、消去のために選択されたセクタが保護されている場合、DQ7 の Data# ポーリングは t_{DP} の間アクティブとなり、その後、デバイスはアレイ データ読み出しに戻ります。


組込みプログラムまたは消去動作が完了する直前に、出力イネーブル (OE#) が LOW にアサートされている間は、DQ7 が DQ6 ~ DQ0 と非同期的に変化することがあります。つまり、デバイスが、ステータス情報の提供から、DQ7 の有効なデータに切り替える場合があります。システムが DQ7 出力をサンプリングするタイミングによっては、ステータス情報または有効なデータのいずれかを読み出すことになります。また、デバイスがプログラムまたは消去動作を完了し、かつ DQ7 に有効なデータが出力されている場合でも、DQ6 ~ DQ0 から出力されるデータが無効のままである場合があります。ただし、次の読み出しサイクル時には有効なデータが DQ7 ~ DQ0 に出力されます。

システムは、DQ7 が補数から真のデータに変更されていることを検出すると、その後の読み出しサイクルで DQ15 ~ DQ0 (x8 モードでは、Dq7 ~ DQ0) にある有効なデータを読み出せます。これは、出力イネーブル (OE#) が LOW にアサートされていると、DQ7 が DQ6 ~ DQ0 と非同期的に変化することがあるためです。このことを図 29 に示します。表 15 に、DQ7 の Data# ポーリングにより得られる出力を示します。また、図 4 に書き込みバッファ プログラミングに使用される Data# ポーリング アルゴリズムを示します。

有効な DQ7 データ ポーリング ステータスは、以下から読み出せます：

- 書き込みバッファ プログラミング動作の書き込みバッファにロードされた最後のワードのアドレス
- 単一ワードプログラミング動作の位置
- 消去、消去ステータス評価、またはブランクチェック対象のセクタ内の位置
- または、チップ消去時の任意のセクタ内の位置

図 7. Data# ポーリング アルゴリズム ^[23]



5.5.2.2 DQ6: トグル ビット I

DQ6 に出力されるトグル ビット I は、組込みプログラムまたは消去アルゴリズムが実行中であるか、完了しているか、あるいは、デバイスがプログラム一時停止または消去一時停止モードになっているかを示します。トグル ビット I は任意のアドレスで読み出して、コマンド シーケンスの最後の WE# パルスの立ち上がりエッジの後 (プログラムまたは消去動作の前) に有効になります。

組込みプログラムまたは消去アルゴリズム動作の実行中、任意のアドレスへの次の読み出しサイクルで DQ6 がトグルします。(システムは、OE# または CE# のいずれかを使い、読み出しサイクルを制御できます。) 動作が完了すると、DQ6 がトグルを停止します。

消去コマンド シーケンスを書き込んだ後、消去の対象として選択したセクタが保護されている場合、DQ6 は t_{DP} の間トグルし、その後、EAC はスタンバイ (読み出しモード) に戻ります。選択したセクタが保護されていない場合、組込み消去アルゴリズムは保護されないセクタを消去します。

注：

23. DQ7 が DQ5 と同時に変化する場合があるため、DQ5 = 1 の場合でも、DQ7 を再チェックする必要があります。

システムは、DQ6 と DQ2 を一緒に使い、セクタが消去動作中か、あるいは消去一時停止中かを調べられます。デバイスが消去実行中の場合（つまり、組込み消去アルゴリズムが実行中の場合）、DQ6 はトグルします。デバイスがプログラム一時停止モードまたは消去一時停止モードに入ると、DQ6 はトグルを停止します。ただし、どのセクタが消去動作中または消去一時停止中かを決めるために、システムは DQ2 も使用しなければなりません。その代わりに DQ7 を使用することもできます（37 ページの「DQ7: Data# ポーリング」をご参照ください）。

DQ6 は、消去一時停止プログラムモードの間もトグルし、組込みプログラムアルゴリズムが完了すればトグルを停止します。

41 ページの表 15 に、DQ6 のトグル ビット I の出力を示します。図 8 に、トグル ビットのアルゴリズムをフローチャート形式で示します。「トグル ビット DQ6 / DQ2 の読み出し」ではアルゴリズムを説明します。また、図 8 に、トグル ビット タイミング図を示します。「DQ2: トグル ビット II」もご参照ください。

5.5.2.3 DQ3: セクタ消去タイマー

セクタ消去コマンドシーケンスを書き込んだ後、システムは DQ3 を読み出して、消去動作が開始したかを調べられます。詳細については、「セクタ消去」をご参照ください。（セクタ消去タイマーは、チップ消去コマンドには適用されません。）消去の対象として追加のセクタを選択する場合、セクタ消去コマンドの後で全タイムアウトも適用されます。タイムアウトの期間が経過した時に、DQ3 は「0」から「1」に切り替わります。システムからの追加のセクタ消去コマンドの書き込み間隔が必ず t_{SEA} 未満になるならば、システムは DQ3 を監視する必要はありません。

セクタ消去コマンドを書き込んだ後、システムは DQ7 (Data# ポーリング)、または DQ6 (トグル ビット I) の状態を読み出して、デバイスがコマンドシーケンスを受け取ったことを確認し、そして DQ3 を読み出す必要があります。DQ3 が 1 の場合は、組込み消去アルゴリズムが開始しています。消去操作が完了するまで、これ以降のコマンドは（消去一時停止コマンドを除き）無視されます。DQ3 が 0 の場合、デバイスは更なるセクタ消去コマンドを受け取ります。コマンドが受け取られたことを確認するため、それぞれの後続のセクタ消去コマンドの前後で、システムソフトウェアは DQ3 の状態をチェックしなければなりません。2 回目の状態チェックで DQ3 が HIGH の場合は、最後に書き込んだコマンドを受け取っていない可能性があります。表 15 に、他のステータス ビットとの関連の DQ3 のステータスを示します。

5.5.2.4 DQ2: トグル ビット II

DQ2 から出力されるトグル ビット II は、DQ6 と一緒に使用することにより、指定されたセクタが消去動作中である（つまり、組込み消去アルゴリズムの実行中である）か、またはそのセクタが消去一時停止中であることを示します。トグル ビット II は、コマンドシーケンスの最後の WE# パルスの立ち上がりエッジの後に有効になります。

消去の対象として選択されたセクタ（またはマルチセクタ消去中の消去の対象として選択されたすべてのセクタ）内のアドレスをシステムが読み出すと、DQ2 はトグルします。（システムは、OE# または CE# のいずれかを使い、読み出しサイクルを制御できます。）ただし、DQ2 は、セクタが消去中であるか、消去一時停止中であることを区別できません。これと対照的に、DQ6 はデバイスが消去動作中か、消去一時停止中かを示しますが、セクタが消去の対象として選択されたかを区別できません。したがって、セクタならびにモード情報を得るには、これらのステータス ビットが両方とも必要となります。DQ2 と DQ6 の出力の相違については、表 15 をご参照ください。図 7 に、トグル ビットのアルゴリズムをフローチャート形式で示し、「トグル ビット DQ6 / DQ2 の読み出し」でアルゴリズムを説明します。図 8 にトグル ビットのタイミング図を示します。


5.5.2.5 トグル ビット DQ6 / DQ2 の読み出し

次の説明では、図 7 をご参照ください。システムがトグル ビットの状態の最初の読み出しを開始する際、トグル ビットがトグルしているかを調べるために、少なくとも 2 回続けて DQ7 ~ DQ0 を読み出す必要があります。通常、システムは 1 回目の読み出しの後、トグル ビットの値を保存するようにします。2 回目の読み出しの後、システムはトグル ビットの新しい値を前の値と比較します。トグル ビットがトグルしていない場合、デバイスはプログラム動作または消去動作を完了していることになります。この場合、システムは次の読み出しサイクルで DQ15 ~ DQ0 (x8 モードでは、DQ7 ~ DQ0) から出力されるデータ アレイを読み出せます。

ただし、最初の 2 つの読み出しサイクルの後、トグル ビットがトグルを継続していると判断されるなら、システムは DQ5 の値が HIGH となっているかを調べる必要があります（「DQ5: タイミング限界の超過」をご参照ください）。HIGH の場合、DQ5 が HIGH になった時にトグル ビットがトグルを停止した可能性もあるため、システムはトグル ビットがトグルしているかを再度調べなければなりません。トグル ビットがトグルしていないなら、デバイスはプログラム動作または消去動作を正常に完了していることになります。トグル ビットがトグルを継続しているなら、デバイスは動作を正常に完了していないことになります。そのため、システムはリセット コマンドを書き込んで、データ アレイの読み出しに戻る必要があります。ポーリングのために読み出されるデータをポーリング目的のみに使用することが推奨されます。トグルが停止した場合、データ アレイはその後の読み出し時に使用可能になります。

この他、システムは最初にトグル ビットがトグルを継続していて、さらに、DQ5 が HIGH になっていないと判定する場合があります。この場合、システムは次の読み出しサイクルからトグル ビットと DQ5 の監視を継続し、上記の段落で説明した状態を判定します。あるいは、他のシステム タスクの実行を選択することもできます。この場合、システムは復帰した時点でアルゴリズムの最初から開始して、動作の状態を調べる必要があります（図 8 を参照してください）。

図 8. トグル ビット プログラム [24, 25]



注：

24. トグル ビットを2回読み出して、トグルしているかどうかを調べます。本文をご参照ください。

25. DQ5 が 1 に変わったためにトグルを停止している場合があるため、トグル ビットを再チェックします。本文をご参照ください。

5.5.2.6 DQ5: タイミング限界の超過

DQ5 は、プログラム時間または消去時間があらかじめ決められている内部パルスカウントの上限を超過したかを示します。この条件では、DQ5 は 1 を出力します。これは、プログラムまたは消去サイクルが正常に完了しなかったことを示す失敗の状態です。デバイスをデータ アレイの読み出し動作に戻すために、システムはリセット コマンドを発行しなければなりません。

タイムアウトが発生した場合は、ソフトウェアはタイムアウト ビット (DQ5) をクリアし、EAC を初期状態に戻すためにソフト リセットまたは ステータス レジスタ リセット コマンドを送信する必要があります。この場合、リセットコマンドが送信された後、最大 t_{TOR} の間フラッシュはビジー状態で通信を継続することが可能です。

5.5.2.7 DQ1: バッファへの書き込みの中止

DQ1 は、バッファへの書き込み動作が中止されたかどうかを示します。この条件では、DQ1 は 1 を出力します。システムはバッファへの書き込みアポートリセット コマンド シーケンスまたはステータス レジスタ クリア コマンドを発行して、EAC をスタンバイ (読み出しモード) に戻さなければなりません。これにより、ステータス レジスタの失敗ビットがクリアされます。詳細は「[書き込みバッファ プログラミング](#)」をご参照ください。

表 15. データ ポーリング ステータス

動作		DQ7 ^[27]	DQ6	DQ5 ^[26]	DQ3	DQ2 ^[27]	DQ1 ^[29]	RY/ BY#
標準モード	組込みプログラム アルゴリズム	DQ7#	トグル	0	該当なし	トグルなし	0	0
	消去対象セクタ内で読み出す ^[30]	0	トグル	0	1	トグル	該当なし	0
	消去対象セクタの外で読み出す ^[30]	0	トグル	0	1	トグルなし	該当なし	0
プログラム一時停止モード ^[28]	プログラム一時停止中のセクタ内で読み出す	無効 (不可)	無効 (不可)	無効 (不可)	無効 (不可)	無効 (不可)	無効 (不可)	1
	プログラム一時停止されないセクタ内で読み出す	データ	データ	データ	データ	データ	データ	1
消去一時停止モード ^[32]	消去一時停止中のセクタ内で読み出す	1	トグルなし	0	該当なし	トグル	該当なし	1
	消去一時停止されないセクタ内で読み出す	データ	データ	データ	データ	データ	データ	1
	消去一時停止されないセクタ内でプログラム	DQ7#	トグル	0	該当なし	該当なし	該当なし	0
バッファへの書き込み ^[29, 31]	ビジー状態	DQ7#	トグル	0	該当なし	トグルなし	0	0
	タイミング制限超過	DQ7#	トグル	1	該当なし	該当なし	0	0
	中止状態	DQ7#	トグル	0	該当なし	該当なし	1	0

- 注:
- 26. 組込みプログラムまたは組込み消去の動作が最大タイミング限界を超過すると、DQ5 は「1」に切り替わります。詳細については、「[DQ5: タイミング限界の超過](#)」をご参照ください。
 - 27. ステータス情報を読み出す際に、DQ7 および DQ2 には有効なアドレスが必要です。詳しくは、関連するサブセクションをご参照ください。
 - 28. プログラム一時停止ライン内のアドレスに対してはデータは無効です。プログラム一時停止ライン以外のすべてのデータは、正しいデータとして読み出せます。
 - 29. DQ1 は、書き込みバッファ プログラミング操作中の、バッファへの書き込み中止ステータスを示します。
 - 30. マルチセクタ消去動作では最後のセクタがロードされた後、50 μ s 間で DQ3 = 0 となります。
 - 31. プログラム操作のみに適用されます。
 - 32. SECSI が一時停止セクタで重複され、かつ SECSI モードでプログラム動作が開始された場合、組込み動作の間、DQ6 はトグルし、DQ2 はトグルしません。

5.6 エラー タイプおよびクリア手順

組込み動作ステータス方式により報告されるエラーは3種類あります。エラーの種類によって、報告されるエラー ステータスとエラー ステータスのクリア手順が異なります。以下に、エラー ステータスのクリアについて説明します：

- エラーの前に ASO に入っていた場合、デバイスは ASO に入ったままとなり、ASO 読み出しまたはコマンド書き込みの待機状態となります。
- エラーの前に消去を一時停止していた場合は、デバイスは消去一時停止状態に戻り、フラッシュ アレイの読み出しまたはコマンド書き込みの待機状態となります。
- これ以外の場合は、デバイスはスタンバイ状態になり、フラッシュ アレイの読み出しまたはコマンド書き込みの待機状態となります。

5.6.1 組込み動作のエラー

組込み動作 (プログラム, 消去, ブランク チェック, またはパスワード アンロック) の間にエラーが発生した場合、デバイス (EAC) はビジーのままになります。RY/BY# 出力は LOW のままとなり、データ ポーリング ステータスはすべてのアドレス ロケーションで継続的にオーバーレイされ、ステータス レジスタは有効なステータス ビットによりレディ状態を示します。ホスト システムのステータス監視によりエラー ステータスが検出され、エラー ステータスがクリアされるまで、デバイスはビジーのままになります。

組込みアルゴリズム エラー ステータスの間、データ ポーリング ステータスは次のようになります：

- DQ7 は、書き込みバッファにロードされた最後のワード (パスワード アンロック コマンドの場合は、パスワードの最後のワード) の DQ7 ビットの反転データです。DQ7 = 0 は消去、消去ステータスの評価、またはブランク チェックの失敗を示します。
- DQ6 はトグルを継続します。
- DQ5 = 1 は、組込み動作の失敗を示します。
- DQ4 は RFU であり、ドントケアとして扱うべきです (マスクされます)。
- DQ3 = 1 は、組込みセクタ消去が進行中であったことを示し、DQ3 = 0 は、組込みプログラムが進行中であったことを示します。
- DQ2 は、ステータス読み出しに使用されるアドレスとは関係なく、トグルを継続します。
- DQ1 = 0 は書き込みバッファ中止エラーを示します。
- DQ0 は RFU であり、ドントケアとして扱うべきです (マスクされます)。

組込みアルゴリズム (EA) エラー状態にある間は、ステータス レジスタは以下のように表示されます：

- SR[7] = 1 は有効なステータスを示します。
- SR[6] = X は EA エラー中に消去一時停止中か、そうでないかもしれないことを示します。
- SR[5] = 1 は消去またはブランク チェックのエラーを示します。そうでなければ、SR[5] = 0 です。
- SR[4] = 1 はプログラムまたはパスワードロック解除エラーを示します。そうでなければ、SR[4] = 0 です。
- SR[3] = 0 は書き込みバッファ中止を示します。
- SR[2] = 0 はプログラムの一時停止を示します。
- SR[1] = 0 は保護されたセクタを示します。
- SR[0] = X は RFU であり、ドントケアとして扱うべきです (マスクされます)。

組込みアルゴリズムのエラーステータスが検出された場合、RY/BY# を HIGH にして通常動作に戻し、新しい読み出しまたはコマンド書き込みを行えるようにするためには、エラー ステータスをクリアする必要があります。エラー ステータスは、以下を書き込むことでクリアできます：

- リセット コマンド
- ステータス レジスタ消去コマンド

組込みアルゴリズム エラー状態にある間に受け付けられるコマンドは次のとおりです：

- ステータス レジスタ読み出し
- リセット コマンド
- ステータス レジスタ消去コマンド

5.6.2 保護エラー

組込みアルゴリズムが、保護された領域 (保護されたセクタまたは OTP 領域に対するプログラム動作または消去動作) 内でデータの変更を試みると、デバイス (EAC) は t_{DP} 間ビジーになった後、通常動作に戻ります。ビジー期間中は、RY/BY# 出力は LOW のままとなり、データ ポーリング ステータスはすべてのアドレス ロケーションで継続的にオーバーレイされ、ステータス レジスタは無効なステータス ビット (SR[7] = 0) により非レディ状態を示します。

保護エラー ステータスによるビジー期間中は、データ ポーリングのステータスは次のようになります：

- DQ7 は、書き込みバッファにロードされた最後のワードの DQ7 ビットの反転データです。DQ7 = 0 は、消去の失敗を示します。
- DQ6 は、ステータスの読み出しに使用するアドレスとは関係なく、トグルを継続します。
- DQ5 = 0 はビジー期間中に組込み動作の失敗がなかったことを示します。
- DQ4 は RFU であり、ドントケアとして扱うべきです (マスクされます)。
- DQ3 = 1 は、組込みセクタ消去が進行中であることを示します。
- DQ2 は、ステータス読み出しに使用されるアドレスとは関係なく、トグルを継続します。
- DQ1 = 0 は書き込みバッファ中止エラーを示します。
- DQ0 は RFU であり、ドントケアとして扱うべきです (マスクされます)。

保護エラー ステータスによるビジーの間に受け付けられるコマンドは次のとおりです：

- ステータス レジスタ読み出し

ビジー期間が終了すると、デバイスは通常動作に戻り、データ ポーリング ステータスはそれ以上オーバーレイされず、RY/BY# は HIGH になり、ステータス レジスタは有効なステータス ビットによりレディ状態を示します。この時デバイスは、フラッシュ アレイへの新しいコマンドの読み書きを受け付ける準備ができています。

保護エラー ステータスによるビジー期間後は、ステータス レジスタの表示は次のようになります：

- SR[7] = 1 は有効なステータスを示します。
- SR[6] = X は保護エラーによるビジー期間後に消去一時停止中か、そうでないかもしれないことを示します。
- SR[5] = 1 は消去エラーを示します。そうでなければ、SR[5] = 0 です。
- SR[4] = 1 は、プログラム エラーを示します。そうでなければ、SR[4] = 0 です。
- SR[3] = 0 はプログラムが中止されないことを示します。
- SR[2] = 0 は一時停止状態のプログラムがないことを示します。
- SR[1] = 1 は保護エリアへの書き換えをしようとすることに起因したエラーを示します。
- SR[0] = X は RFU であり、ドントケアとして扱うべきです (マスクされます)。

保護エラー ステータスによるビジー期間後に受け付けられるコマンドは次のとおりです：

- すべてのコマンド

5.6.3 書き込みバッファ中止

バッファへの書き込みコマンドの実行中にエラーが発生すると、デバイス (EAC) はビジーのままになります。RY/BY# 出力は LOW のままとなり、データ ポーリング ステータスはすべてのアドレス ロケーションで継続的にオーバーレイされ、ステータス レジスタは有効なステータス ビットによりレディ状態を示します。ホストシステムのステータス監視によりエラー ステータスが検出され、エラー ステータスがクリアされるまで、デバイスはビジーのままになります。

バッファへの書き込み中止 (WBA) によるエラー ステータスの間は、データ ポーリングのステータスは次のようになります：

- DQ7 は、書き込みバッファにロードされた最後のワード内の DQ7 ビットの反転データです。
- DQ6 は、ステータスの読み出しに使用するアドレスとは関係なく、トグルを継続します。
- DQ5 = 0 は、プログラム動作に失敗がないことを示します。WBA は、プログラム動作が始まる前にバッファへの書き込みコマンドによって入力された値の中のエラーです。
- DQ4 は RFU であり、ドントケアとして扱うべきです (マスクされます)。
- プログラム操作後、進行中の消去操作がないため、DQ3 はドントケアです。消去操作が一時停止後に書き込みバッファ プログラム操作が開始されると、DQ3 = 1 となります。消去操作が進行中でない場合、DQ3 はドントケアでマスクされるべきです。

- プログラム操作後、進行中の消去操作がないため、DQ2 はトグルしません。消去操作が一時停止後に書き込みバッファ プログラム操作が開始されると、DQ2 は消去操作が一時停止中のセクタ内 (それ以外のセクタ内ではない) でトグルします。消去操作が進行中でない場合、DQ2 はドントケアでマスクされるべきです。

- DQ1 = 1: 書き込みバッファ中止エラー

- DQ0 は RFU であり、ドントケアとして扱うべきです (マスクされます)。

バッファへの書き込み中止 (WBA) によるエラー ステータスの間は、ステータス レジスタは次のようになります：

- SR[7] = 1 は有効なステータスを示します。
- SR[6] = X は、WBA エラー ステータス中で消去一時停止中か、そうでないかもしれないことを示します。
- SR[5] = 0 は、正常に消去したことを示します。
- SR[4] = 1 は、プログラミング関連のエラーを示します。
- SR[3] = 1 は書き込みバッファ中止を示します。
- SR[2] = 0 は一時停止状態のプログラムがないことを示します。
- SR[1] = 0 は動作中にセクタがロックされていないことを示します。
- SR[0] = X は RFU であり、ドントケアとして扱うべきです (マスクされます)。

WBA のエラー ステータスが検出された場合は、RY/BY# を HIGH にして通常動作に戻し、新しい読み出しまたはコマンド書き込みを行えるようにするためには、エラー ステータスをクリアする必要があります。下記を書き込むことでエラー ステータスは消去でき、デバイスは通常動作に戻ります：

- バッファ書き込み中止リセット コマンド
- ステータス レジスタ消去コマンド

バッファへの書き込み中止 (WBA) によるエラー ステータスの間に受けられるコマンドは次のとおりです：

- ステータス レジスタ読み出し
 - ステータス レジスタを読み出し、WBA ビジー状態に戻ります。
- バッファ書き込み中止リセット コマンド
- ステータス レジスタ消去コマンド

5.7 組込みアルゴリズム性能表

JEDEC (Joint Electron Device Engineering Council) の標準 JESD22-A117 は、認定仕様に基づいた有効な耐久性および保持テストの実行の手続きの要件を定義します。この方法は、故障なしに繰り返しデータ書き換えを維持する機能 (即ち、プログラム/消去耐性) および期待される寿命の間データを保持する機能 (即ち、データ リテンション) というフラッシュ デバイスの機能を確定するために使用されます。書き換え耐性およびリテンションの認定仕様は JESD47 に指定されるか、または JESD94 のように知識ベース手法を使用して開発することもできます。

表 16. 組込みアルゴリズム特性 (−40°C ~ +85°C)

パラメーター		Min	Typ ^[34]	Max ^[35]	単位	説明
セクタ消去時間 (128 KB)			535	3500	ms	消去前のプリプログラミングを含む ^[37]
チップ消去	GL512T		274	1792 ^[33]	s	
	GL01GT		548	3584 ^[33]	s	
単一ワード プログラム時間 ^[33]			160	750	μs	
バッファ プログラム時間	2 バイト ^[33]		160	750	μs	
	32 バイト ^[33]		195	750		
	64 バイト ^[33]		219	750		
	128 バイト ^[33]		258	750		
	256 バイト ^[33]		327	750		
	512 バイト ^[36]		451	750		
ワード当たりの実効書き込みバッファ プログラム時間	512 バイト		1.76		μs	
セクタ プログラム時間 (128 KB) (全バッファ プログラミング)			115.4	192	ms	^[38]
消去一時停止レイテンシ (t _{ESL})				40	μs	
プログラマー一時停止レイテンシ (t _{PSL})				40	μs	
消去再開から次の消去一時停止までの時間 (t _{ERS})			100		μs	Min が 60μs であるが、消去動作が進行し完了するためには ³ Typ の時間を要する
プログラム再開から次のプログラマー一時停止までの時間 (t _{PRS})			100		μs	Min が 60μs であるが、プログラム動作が進行し完了するためには ³ Typ の時間を要する
消去ステータス評価時間 (t _{EES})			25	30	μs	
ブランク チェック			6.2	8.5	ms	
NOP (プログラム動作回数 / ライン)				256		

- 注:
- 33. 100% のテストは行われていません。
 - 34. プログラムおよび消去時間の標準値は次の条件を想定したものです: 25°C、3.0V の V_{CC}、10,000 サイクルおよびランダム データ パターン
 - 35. 有効な書き込みバッファ仕様は、512 バイト書き込みバッファ操作時のものです。
 - 36. 512 バイトのロードは x8 モードでサポートされません。
 - 37. 組込み消去アルゴリズムのプリプログラミング段階では、セクタとチップの消去前にすべてのワードが 0000h にプログラムされます。
 - 38. システムレベルのオーバーヘッドとは、プログラム コマンドに対してバスサイクル シーケンスを実行するために必要な時間です。コマンドの定義については、表 21 をご参照ください。

表 17. 組込みアルゴリズム特性 (−40°C ~ +105°C)

パラメーター		Min	Typ ^[40]	Max ^[41]	単位	説明
セクタ消去時間 (128 KB)			535	3500	ms	消去前のプリプログラミングを含む ^[43]
チップ消去	GL512T		274	1792 ^[39]	s	
	GL01GT		548	3584 ^[39]		
単一ワード プログラム時間 ^[39]			160	1050	μs	
バッファ プログラム時間	2 バイト ^[39]		160	1050	μs	
	32 バイト ^[39]		195	1050		
	64 バイト ^[39]		219	1050		
	128 バイト ^[39]		258	1050		
	256 バイト ^[39]		327	1050		
	512 バイト ^[39]		451	1050		
ワード当たりの実効書き込みバッファ プログラム時間	512 バイト		1.76		μs	
セクタ プログラム時間 (128 KB) (全バッファ プログラミング)			115.4	269	ms	^[44]
消去一時停止レイテンシ (t _{ESL})				50	μs	
プログラム一時停止レイテンシ (t _{PSL})				50	μs	
消去再開から次の消去一時停止までの時間 (t _{ERS})			100		μs	Min が 60 ns であるが、消去動作が進行し完了するためには ³ Typ の時間を要する
プログラム再開から次のプログラム一時停止までの時間 (t _{PRS})			100		μs	Min が 60 ns であるが、プログラム動作が進行し完了するためには ³ Typ の時間を要する
消去ステータス評価時間 (t _{EES})			25	30	μs	
ブランク チェック			7.6	9.0	ms	
NOP (プログラム動作回数 / ライン)				16 ワードごとに 1 回		

- 注：
39. 100% のテストは行われていません。
40. プログラムおよび消去時間の標準値は次の条件を想定したものです：25°C、3.0V の V_{CC} 、10,000 サイクルおよびランダム データ パターン
41. 有効な書き込みバッファ仕様は、512 バイト書き込みバッファ操作時のものです。
42. 512 バイトのロードは x8 モードでサポートされません。
43. 組込み消去アルゴリズムのプリプログラミング段階では、セクタとチップの消去前にすべてのワードが 0000h にプログラムされます。
44. システムレベルのオーバーヘッドとは、プログラム コマンドのバスサイクル シーケンスを実行するために必要な時間です。コマンドの定義については、表 21 をご参照ください。

表 18. 組込みアルゴリズム特性 (−40°C ~ +125°C)

パラメーター		Min	Typ ^[46]	Max ^[47]	単位	説明
セクタ消去時間 (128 KB)			535	3500	ms	
チップ消去	GL512T		274	1792 ^[45]	s	消去前のプリプログラミングを含む ^[49]
	GL01GT		548	3584 ^[45]	μs	
単一ワード プログラム時間 ^[45]			160	1050	μs	
バッファ プログラム時間	2 バイト ^[45]		160	1050		
	32 バイト ^[45]		195	1050		
	64 バイト ^[45]		219	1050		
	128 バイト ^[45]		258	1050		
	256 バイト ^[45]		327	1050		
	512 バイト ^[45]		451	1050		
ワード当たりの実効書き込みバッファ プログラム動作	512 バイト		1.76		μs	
セクタ プログラム時間 (128 KB) (全バッファ プログラミング)			115.4	269	ms	^[50]
消去一時停止レイテンシ (tESL)				50	μs	
プログラム一時停止レイテンシ (tPSL)				50	μs	
消去再開から次の消去一時停止までの時間 (tERS)			100		μs	Min が 60 ns であるが、消去動作が進行し完了するためには通常以上の時間を要する
プログラム再開から次のプログラム一時停止までの時間 (tPRS)			100		μs	Min が 60 ns であるが、プログラム動作が進行し完了するためには通常以上の時間を要する
消去ステータス評価時間 (tEES)			25	30	μs	
ブランク チェック			7.6	9.0	ms	
NOP (プログラム動作回数 / ライン)				16 ワードごとに 1 回		

- 注:
45. 100% のテストは行われていません。
46. プログラムおよび消去時間の標準値は次の条件を想定したものです: 25°C、3.0V の VCC、1,000 サイクルおよびランダム データ パターン。
47. 有効な書き込みバッファ仕様は、512 バイト書き込みバッファ操作時のものです。
48. 512 バイトのロードは x8 モードでサポートされません。
49. 組込み消去アルゴリズムのプリプログラミング段階では、セクタとチップの消去前にすべてのワードが 0000h にプログラムされます。
50. システムレベルのオーバーヘッドとは、プログラム コマンドのバスサイクル シーケンスを実行するために必要な時間です。コマンドの定義については、表 21 をご参照ください。

6. データの完全性

6.1 消去可能回数

表 19. 消去可能回数

パラメーター	Min	単位
メイン フラッシュ アレイ セクタのプログラム／消去サイクル数	100K	P / E サイクル
PPB アレイまたは不揮発性レジスタ アレイのプログラム／消去サイクル数	100K	P / E サイクル

注：
 51. 不揮発性レジスタへの書き込みコマンドを実行するたびに、不揮発性レジスタ アレイ全体には P/E サイクルが発生します。OTP ビットおよびレジスタは P/E サイクルに影響されない独立したアレイの内部に存在しています。

6.2 データ保持

表 20. データ保持

パラメーター	テスト条件	最小時間	単位
データ保持期間	1K プログラム／消去サイクル	20	年
	10K プログラム／消去サイクル	2	年
	100K プログラム／消去サイクル	0.2	年

データの完全性については、最寄りのサイプレスの販売または FAE 代理店までお問い合わせください。アプリケーション ノートは www.cypress.com/cypressappnotes で入手できます。

7. ソフトウェア インターフェース リファレンス

7.1 コマンドのまとめ

表 21. コマンド定義 x16

コマンドシーケンス ^[52]		サイクル 番号	バス サイクル ^[53 ~ 56]													
			1 回目		2 回目		3 回目		4 回目		5 回目		6 回目		7 回目	
			アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ
読み出し ^[57]		1	RA	RD												
リセット / ASO 終了 ^[58, 68]		1	XXX	F0												
ステータス レジスタ読み出し		2	555	70	XXX	RD										
ステータス レジスタ クリア		1	555	71												
ワード プログラム		4	555	AA	2AA	55	555	A0	PA	PD						
バッファへの書き込み		6	555	AA	2AA	55	SA	25	SA	WC	WBL	PD	WBL	PD		
バッファからフラッシュへのプログラム (確認)		1	SA	29												
バッファへの書き込み中止のリセット ^[64]		3	555	AA	2AA	55	555	F0								
ロック解除バイトバス	移行	3	555	AA	2AA	55	555	20								
	プログラム ^[60]	2	XXX	A0	PA	PD										
	バッファへの書き込み ^[60]	4	SA	25	SA	WC	WBL	PD	WBL	PD						
	バッファからフラッシュへのプログラム (確認)	1	SA	29												
	バッファへの書き込み中止のリセット ^[64]	3	555	AA	2AA	55	555	F0								
	セクタ消去 ^[60]	2	XXX	80	SA	30										
	チップ消去 ^[60]	2	XXX	80	XXX	10										
	コマンドセット終了 ^[61]	2	XXX	90	XXX	00										
チップ消去		6	555	AA	2AA	55	555	80	555	AA	2AA	55	555	10		
セクタ消去 ^[71]		6	555	AA	2AA	55	555	80	555	AA	2AA	55	SA	30		
消去一時停止 / プログラム一時停止 従来方式 ^[62]		1	XXX	B0												
消去一時停止拡張方式																
消去再開 / プログラム消去 従来方式 ^[63]		1	XXX	30												
消去再開拡張方式																
プログラム一時停止拡張方式		1	XXX	51												
プログラム再開拡張方式		1	XXX	50												
消去状態評価		1	(SA) 555	35												
ブランク チェック		1	(SA) 555	33												
CFI 移行 ^[59]		1	(SA) 55	98												
連続性チェック		7	555	71	555	70	XX	RD	2AAA A55	FF00	15555 AA	00FF	555	70	XX	RD
ID-CFI (自動選択) ASO	ID (自動選択) エントリ	3	555	AA	2AA	55	555	90								
	CFI 移行 ^[59]	1	55	98												
	ID-CFI 読み出し	1	RA	RD												
	CFI 終了	1	XXX	FF												
	リセット / ASO 終了 ^[58, 69]	1	XXX	F0												

表 21. コマンド定義 x16(続き)

コマンドシーケンス ^[52]			サイクル	バス サイクル ^[53 ~ 56]													
				1 回目		2 回目		3 回目		4 回目		5 回目		6 回目		7 回目	
				アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ
セキュア シリコン領域のコマンド定義																	
セキュア シリコン領域 (SSR) ASO	SSR エントリ	3	555	AA	2AA	55	(SA) 555	88									
	読み出し ^[57]	1	RA	RD													
	ワード プログラム	4	555	AA	2AA	55	555	A0	PA	PD							
	バッファへの書き込み	6	555	AA	2AA	55	SA	25	SA	WC	WBL	PD	WBL	PD			
	バッファからフラッシュへの プログラム (確認)	1	SA	29													
	バッファへの書き込み中止の リセット ^[64]	3	555	AA	2AA	55	555	F0									
	SSR 終了 ^[64]	4	555	AA	2AA	55	555	90	XX	0							
	リセット／ASO 終了 ^[58, 69]	1	XXX	F0													
ロック レジスタ コマンドセット定義																	
ロック レジスタ ASO	ロック レジスタ エントリ	3	555	AA	2AA	55	555	40									
	プログラム ^[68]	2	XXX	A0	XXX	PD											
	読み出し ^[68]	1	0	RD													
	コマンドセット終了 ^[65, 69]	2	XXX	90	XXX	0											
		リセット／ASO 終了 ^[58, 69]	1	XXX	F0												
パスワード保護コマンドセット定義																	
パスワード ASO	パスワード ASO エントリ	3	555	AA	2AA	55	555	60									
	プログラム ^[67]	2	XXX	A0	PWAx	PWDx											
	読み出し ^[66]	4	0	PWD0	1	PWD1	2	PWD2	3	PWD3							
	ロック解除 ^[66]	7	0	25	0	3	0	PWD0	1	PWD1	2	PWD2	3	PWD3	0	29	
	コマンドセット終了 ^[65, 69]	2	XXX	90	XXX	0											
		リセット／ASO 終了 ^[58, 69]	1	XXX	F0												
不揮発性セクタ保護コマンドセット定義																	
PPB (不揮発性セクタ保護)	PPB エントリ	3	555	AA	2AA	55	555	C0									
	PPB プログラム ^[70]	2	XXX	A0	SA	0											
	全 PPB 消去 ^[70]	2	XXX	80	0	30											
	PPB 読み出し ^[70]	1	SA	RD (0)													
	コマンドセット終了 ^[65, 69]	2	XXX	90	XXX	0											
		リセット／ASO 終了 ^[58, 69]	1	XXX	F0												
グローバル不揮発性セクタ保護フリーズ コマンドセット定義																	
PPB ロック ビット	PPB ロック エントリ	3	555	AA	2AA	55	555	50									
	PPB ロック ビットがクリア済 み	2	XXX	A0	XXX	0											
	PPB ロック ステータス読み出 し ^[70]	1	XXX	RD (0)													
	コマンドセット終了 ^[65, 69]	2	XXX	90	XXX	0											
		リセット／ASO 終了 ^[69]	1	XXX	F0												

表 21. コマンド定義 x16(続き)

コマンドシーケンス ^[52]			サイクル	バス サイクル ^[53 ~ 56]													
				1 回目		2 回目		3 回目		4 回目		5 回目		6 回目		7 回目	
				アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ
揮発性セクタ保護コマンドセット定義																	
DVB (揮発性セクタ保護) ASO	DYB ASO エントリ	3	555	AA	2AA	55	555	E0									
	DYB セット ^[70]	2	XXX	A0	SA	0											
	DYB クリア ^[70]	2	XXX	A0	SA	1											
	DYB ステータス読み出し ^[70]	1	SA	RD (0)													
	コマンドセット終了 ^[65, 69]	2	XXX	90	XXX	0											
	リセット／ASO 終了 ^[69]	1	XXX	F0													
コマンドセット定義 ECC																	
ECC ASO	ECC ASO エントリ	3	555	AA	2AA	55	555	75									
	ECC ステータス読み出し	1	RA	RD													
	コマンドセット終了 ^[65, 69]	1	XXX	F0													

凡例:

X = ドントケア

RA = 読み出しメモリ アドレス

RD = 読み出し動作中に RA から読み出されるデータ。

PA = プログラム対象のメモリ位置のアドレス

PD = ロケーション PA でプログラムされるデータ。

SA = 選択されたセクタのアドレス。セクタは、アドレス ビット Amax ~ A16 により一意的に選択されます。

WBL = 書き込みバッファ ロケーションこのアドレスは、同じライン内でなければなりません。

WC = ワードカウントは、ロードする書き込みバッファ位置の値 - 1 です。

PWAX = PPB パスワード アドレス。ワード 0 は 00h、ワード 1 は 01h、ワード 2 は 02h、ワード 3 は 03h です。SSR3 パスワード アドレスはワード 0 が 10h、ワード 1 が 11h、ワード 2 が 12h、ワード 3 が 13h です。

PWDx = ワード 0、ワード 1、ワード 2、ワード 3 のパスワード データ

灰色ボックスと白色ボックス = 読み出し動作と書き込み動作

注:

52. バス動作については、表 29 をご参照ください。

53. 数値はすべて 16 進表記です。

54. 以下を除いて、バス サイクルはすべて書き込みサイクルです: 読み出し中の読み出しサイクル、ID / CFI 読み出し (製造 ID / デバイス ID)、インジケータ ビット、セキュアシリコン領域読み出し、SSR ロック読み出し、2 サイクル目のステータス レジスタ読み出し。

55. データ ビット DQ15 ~ DQ8 はコマンド シーケンスではドントケアとなります (ただし RD、PD、WC、PWD を除く)。

56. アドレス ビット Amax ~ A11 は、SA または PA が必要ではない限り、ロック解除およびコマンド サイクルではドントケアとなります (Amax は最上位アドレス ビンです)。

57. データ アレイを読み出す際、ロック解除またはコマンド サイクルは不要です。

58. デバイスが ASO モードの時、または (デバイスがステータス データを提供している間に) DQ5 が HIGH になった時、データ アレイの読み出しに戻るには、リセットコマンドが必要です。

59. デバイスがアレイデータを読み出す準備ができている時に、コマンドは有効になります。

60. アンロック バイパス コマンドは、バッファへのアンロック バイパス プログラム コマンドとアンロック バイパス書き込みコマンドの前に、必要となります。

61. デバイスがアンロック バイパス モードにある時、アレイデータの読み出しモードに戻るには、アンロック バイパス リセット コマンドを必要とします。

62. 消去一時停止モードのとき、システムは消去対象となっていないセクタにおいて読み出しとプログラム/プログラム一時停止を行え、または ID-CFI ASO に移行できます。消去一時停止コマンドは、セクタ消去動作の間のみ有効です。

63. 消去再開/プログラム再開コマンドは、消去一時停止/プログラム一時停止モードの間のみ有効です。

64. デバイスがバッファへの書き込み中止状態にあることを検出した後に、読み出しモードに戻るためには、このコマンド シーケンスを実行します。重要: 中断状態からリセットする場合、フル コマンド シーケンスが必要です。

65. 終了コマンドは、デバイスをアレイの読み出しに戻します。

66. 64 ビットのパスワードがすべて入力され読まれさえすれば、パスワード部分の入力や読み出しは任意の順序で行えます。SSR3 へのアクセス中の場合、アドレスは 10h ~ 13h です。

67. PWDx の場合は、プログラムできるパスワード部分は、A0 コマンド 1 回につき、1 つだけです。パスワードの部分は、逐次的な順序 (PWD0 ~ PWD3) でプログラムする必要があります。

68. ロック レジスタのビットはすべて、1 回のみプログラム可能です。プログラム状態 = 0 で、消去状態 = 1 です。また、永続保護モード ロック ビットと、パスワード保護モード ロック ビットは、同時にプログラムできません。同時にプログラムすると、ロック レジスタ ビット プログラム動作が中止され、デバイスが読み出しモードに戻ります。将来の使用のために予約されているロック レジスタ ビットは、未定義であり、0 でも 1 でもかまいません。

69. いずれかのエントリ コマンドを実行したら、終了コマンドを実行してデバイスを読み出しモードに復帰させる必要があります。

70. 保護された状態 = 00h、非保護の状態 = 01h です。DYB セット、DYB クリア、または PPB プログラム コマンドのセクタ アドレスは、そのセクタ内の任意の位置でかまいません。セクタ アドレスの下位ビットはドントケアです。

71. マルチセクタ消去の詳細については、「セクタ消去」をご参照ください。

表 22. コマンド定義 x8

コマンドシーケンス ^[72]		サイクル	バス サイクル ^[73 ~ 76]													
			1 回目		2 回目		3 回目		4 回目		5 回目		6 回目		7 回目	
			アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ
読み出し ^[76]		1	RA	RD												
リセット / ASO 終了 ^[77, 88]		1	XXX	F0												
ステータス レジスタ読み出し		2	AAA	70	XXX	RD										
ステータス レジスタ クリア		1	AAA	71												
ワード プログラム		4	AAA	AA	555	55	AAA	A0	PA	PD						
バッファへの書き込み ^[90]		6	AAA	AA	555	55	SA	25	SA	WC	WBL	PD	WBL	PD		
バッファからフラッシュへのプログラム (確認)		1	SA	29												
バッファへの書き込み中止のリセット ^[83]		3	AAA	AA	555	55	AAA	F0								
ロック解除ハイバス	移行	3	AAA	AA	555	55	AAA	20								
	プログラム ^[79]	2	XXX	A0	PA	PD										
	バッファへの書き込み ^[79]	4	SA	25	SA	WC	WBL	PD	WBL	PD						
	バッファからフラッシュへのプログラム (確認) ^[79]	1	SA	29												
	バッファへの書き込み中止のリセット ^[83]	3	AAA	AA	555	55	AAA	F0								
	セクタ消去 ^[79]	2	XXX	80	SA	30										
	チップ消去 ^[79]	2	XXX	80	XXX	10										
	コマンドセット終了 ^[80]	2	XXX	90	XXX	00										
チップ消去		6	AAA	AA	555	55	AAA	80	AAA	AA	555	55	AAA	10		
セクタ消去 ^[90]		6	AAA	AA	555	55	AAA	80	AAA	AA	555	55	SA	30		
消去一時停止 / プログラム一時停止 従来方式 ^[81]		1	XXX	B0												
消去一時停止拡張方式																
消去再開 / プログラム消去 従来方式 ^[82]		1	XXX	30												
消去再開拡張方式																
プログラム一時停止拡張方式		1	XXX	51												
プログラム再開拡張方式		1	XXX	50												
消去状態評価		1	(SA) AAA	35												
ブランク チェック		1	(SA) AAA	33												
CFI 移行 ^[78]		1	(SA) AA	98												
連続性チェック		7	AAA	71	AAA	70	XX	RD	55554 AB	FF	2AAA B54	00	AAA	70	XX	RD
ID-CFI (自動選択) / ASO	ID (自動選択) エントリ	3	AAA	AA	555	55	AAA	90								
	CFI 移行 ^[78]	1	AA	98												
	ID-CFI 読み出し	1	RA	RD												
	CFI 終了	1	XXX	FF												
	リセット / ASO 終了 ^[77, 88]	1	XXX	F0												

表 22. コマンド定義 x8(続き)

コマンドシーケンス ^[72]			サイクル	バス サイクル ^[73 ~ 76]													
				1 回目		2 回目		3 回目		4 回目		5 回目		6 回目		7 回目	
				アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ
セキュア シリコン領域のコマンド定義																	
セキュア シリコン領域 (SSR) ASO	SSR エントリ	3	AAA	AA	555	55	(SA) AAA	88									
	読み出し ^[76]	1	RA	RD													
	ワード プログラム	4	AAA	AA	555	55	AAA	A0	PA	PD							
	バッファへの書き込み ^[90]	6	AAA	AA	555	55	SA	25	SA	WC	WBL	PD	WBL	PD			
	バッファからフラッシュへの プログラム (確認)	1	SA	29													
	バッファへの書き込み中止の リセット ^[83]	3	AAA	AA	555	55	AAA	F0									
	SSR 終了 ^[83]	4	AAA	AA	555	55	AAA	90	XX	0							
リセット／ASO 終了 ^[77, 88]	1	XXX	F0														
ロック レジスタ コマンドセット定義																	
ロック レジスタ ASO	ロック レジスタ エントリ	3	AAA	AA	555	55	AAA	40									
	プログラム ^[87]	2	XXX	A0	XXX	PD											
	読み出し ^[87]	1	0	RD													
	コマンドセット終了 ^[84, 88]	2	XXX	90	XXX	0											
	リセット／ASO 終了 ^[77, 88]	1	XXX	F0													
パスワード保護コマンドセット定義																	
パスワード ASO	パスワード ASO エントリ	3	AAA	AA	555	55	AAA	60									
	プログラム ^[86]	2	XXX	A0	PWAx	PWDx											
	読み出し ^[85]	8	0	PWD0	1	PWD1	2	PWD2	3	PWD3	4	PWD4	5	PWD5	6	PWD6	
			7	PWD7													
	ロック解除 ^[85]	11	0	25	0	3	0	PWD0	1	PWD1	2	PWD2	3	PWD3	4	PWD4	
			5	PWD5	6	PWD6	7	PWD7	0	29							
	コマンドセット終了 ^[84, 88]	2	XXX	90	XXX	0											
リセット／ASO 終了 ^[77, 88]	1	XXX	F0														
不揮発性セクタ保護コマンドセット定義																	
PPB (不揮発性セクタ保護)	PPB エントリ	3	AAA	AA	555	55	AAA	C0									
	PPB プログラム ^[89]	2	XXX	A0	SA	0											
	全 PPB 消去 ^[89]	2	XXX	80	0	30											
	PPB 読み出し ^[89]	1	SA	RD (0)													
	コマンドセット終了 ^[84, 88]	2	XXX	90	XXX	0											
	リセット／ASO 終了 ^[77, 88]	1	XXX	F0													
グローバル不揮発性セクタ保護フリーズ コマンドセット定義																	
PPB ロック ビット	PPB ロック エントリ	3	AAA	AA	555	55	AAA	50									
	PPB ロック ビットがクリア 済み	2	XXX	A0	XXX	0											
	PPB ロック ステータス読み 出し ^[89]	1	XXX	RD (0)													
	コマンドセット終了 ^[84, 88]	2	XXX	90	XXX	0											
	リセット／ASO 終了 ^[88]	1	XXX	F0													

表 22. コマンド定義 x8(続き)

コマンドシーケンス ^[72]		サイクル	バス サイクル ^[73 ~ 76]													
			1 回目		2 回目		3 回目		4 回目		5 回目		6 回目		7 回目	
			アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ	アド レス	デー タ
揮発性セクタ保護コマンドセット定義																
DYB (揮発性セクタ保護) ASO	DYB ASO エントリ	3	AAA	AA	555	55	AAA	E0								
	DYB セット ^[89]	2	XXX	A0	SA	0										
	DYB クリア ^[89]	2	XXX	A0	SA	1										
	DYB ステータス読み出し ^[89]	1	SA	RD (0)												
	コマンドセット終了 ^[84, 88]	2	XXX	90	XXX	0										
	リセット／ASO 終了 ^[88]	1	XXX	F0												
ECC コマンドセット定義																
ECC ASO	ECC ASO エントリ	3	AAA	AA	555	55	AAA	75								
	ECC ステータス読み出し	1	RA	RD												
	コマンドセット終了 ^[84, 88]	1	XXX	F0												

凡例：

X = ドントケア

RA = 読み出しメモリ アドレス

RD = 読み出し動作中に RA から読み出されるデータ。

PA = プログラム対象のメモリ位置のアドレス

PD = ロケーション PA でプログラムされるデータ。

SA = 選択されたセクタのアドレス。セクタは、アドレス ビット Amax ~ A16 により一意的に選択されます。

WBL = 書き込みバッファ ロケーションこのアドレスは、同じライン内でなければなりません。

WC = ワードカウントは、ロードする書き込みバッファ位置の値 - 1 です。

PWAx = PPB パスワード アドレス。バイト 0 は 00h、バイト 1 は 01h、バイト 2 は 02h、バイト 3 は 03h、バイト 04 は 04h、バイト 5 は 05h、バイト 6 は 06h、バイト 7 は 07h です。SSR3 パスワード アドレスはバイト 0 が 20h、バイト 1 が 21h、バイト 2 が 22h、バイト 3 が 23h、バイト 4 が 24h、バイト 5 が 25h、バイト 6 が 26h、バイト 7 が 27h です。

PWDx = パスワード アドレス バイト 0、バイト 1、バイト 2、バイト 3、バイト 4、バイト 5、バイト 6 およびバイト 7

灰色ボックスと白色ボックス = 読み出し動作と書き込み動作

注：

72. バス動作については、表 29 をご参照ください。

73. 数値はすべて 16 進表記です。

74. 以下を除いて、バス サイクルはすべて書き込みサイクルです：読み出し中の読み出しサイクル、ID / CFI 読み出し (製造 ID / デバイス ID)、インジケータ ビット、セキュアシリコン領域読み出し、SSR ロック読み出し、2 サイクル目のステータス レジスタ読み出し。

75. アドレス ビット Amax ~ A11 は、SA または PA が必要ではない限り、ロック解除およびコマンド サイクルではドントケアとなります (Amax は最上位アドレス ビンです)。

76. アレイデータを読み出す際、ロック解除またはコマンド サイクルは不要です

77. デバイスが ASO モードの時、または (デバイスがステータス データを提供している間に) DQ5 が HIGH になった時、データ アレイの読み出しに戻るには、リセット コマンドが必要です。

78. デバイスがアレイデータ読み出しの準備ができていない時に、コマンドは有効になります。

79. アンロック バイパス コマンドはバッファへのアンロック バイパス プログラム コマンドとアンロック バイパス書き込みコマンドの前に必要となります。

80. デバイスがアンロック バイパス モードからデータ アレイの読み出しモードに戻るには、アンロック バイパス リセット コマンドを実行しなければなりません。

81. 消去一時停止モードのとき、システムは消去対象となっていないセクタにおける読み出しおよびプログラム / プログラム一時停止するか、または ID-CFI ASO に移行できます。消去一時停止コマンドは、セクタ消去動作の間のみ有効です。

82. 消去再開 / プログラム再開コマンドは、消去一時停止 / プログラム一時停止モードの間のみ有効です。

83. デバイスがバッファへの書き込み中止状態にあることを検出した後に、読み出しモードに戻るためには、このコマンド シーケンスを実行します。重要：中断状態からリセットする場合、フル コマンド シーケンスが必要です。

84. 終了コマンドは、デバイスをアレイの読み出しに戻します。

85. 64 ビットのパスワードがすべて入力され、読まれさえすれば、パスワード部分の入力や読み出しは任意の順序で行えます。SSR3 へのアクセス中の場合、アドレスは 20h ~ 27h です。

86. PWDx の場合は、プログラムできるパスワード部分は、A0 コマンド 1 回につき、1 つだけです。パスワード部分は、逐次的な順序 (PWD0 ~ PWD7) でプログラムする必要があります。

87. ロック レジスタのビットはすべて、1 回のみプログラム可能です。プログラム状態 = 0 で、消去状態 = 1 です。また、永続保護モード ロック ビットと、パスワード保護モード ロック ビットは、同時にプログラムできません。同時にプログラムすると、ロック レジスタ ビット プログラム動作が中止され、デバイスが読み出しモードに戻ります。将来の使用のために予約されているロック レジスタ ビットは、未定義であり、0 でも 1 でもかまいません。

88. いずれかのエントリ コマンドを実行したら、終了コマンドを実行してデバイスを読み出しモードに復帰させる必要があります。

89. 保護された状態 = 00h、非保護の状態 = 01h です。DYB セット、DYB クリア、または PPB プログラム コマンドのセクタ アドレスは、そのセクタ内の任意の位置でかまいません。セクタ アドレスの下位ビットはドントケアです。
90. マルチセクタ消去の詳細については、「[セクタ消去](#)」をご参照ください。
91. x8 モードでは、WC は 2 x8 WBL/PD サイクルを表します (例えば、WC = 0 の場合、5 番目のバス サイクルはデータを下位バイト アドレス A-1 (LOW) にロードし、6 番目のバス サイクルはデータを上位バイト アドレス A-1 (HIGH) にロードします)。

7.2 デバイス ID と共通フラッシュ インターフェース (ID-CFI) の ASO マップ

ASO のデバイス ID 領域 (ワードロケーション 0h ~ 0Fh) には、メーカー ID、デバイス ID、セクタ保護状態、およびデバイスの基本機能セットの情報が入っています。

ロケーション 02h を読み出すためのアクセス時間は常に t_{ACC} であり、このロケーションを読み出すには、読み出しの前に CE# を HIGH にし、LOW に復帰させて読み出しを開始する必要があります (非同期読み出しアクセス)。ロケーション 02h と他の ID ロケーションとの間のページモード読み出しはサポートされません。02h 以外の ID ロケーション間のページモード読み出しはサポートされています。

x8 モードでは、アドレス A-1 が無視され、データの下位 8 ビットは両方のアドレスに対して返されます (CFI のみ)。x8 モードの間、CFI のみまたは自動選択データのみを読み出せます。x16 モードでは、いずれかのコマンドから両方のメモリを読み出せます。

詳細については、「ID-CFI ASO」をご参照ください。

表 23. ID (自動選択) アドレス マップ

説明	アドレス (x16)	アドレス (x8)	データ読み出し
メーカー ID	(SA) + 0000h	(SA) + 0000h	0001h
デバイス ID	(SA) + 0001h	(SA) + 0002h	227Eh
保護検証	(SA) + 0002h	(SA) + 0004h	セクタ保護状態 (1=セクタが保護中、0=セクタが保護されない)。異なる SA 保護状態を読み出すには、新しい SA のみを提供する必要があります
インジケータビット	(SA) + 0003h	(SA) + 0006h	DQ15 ~ DQ08 = 1 (予約済み) DQ7 - 工場ロック用セキュア シリコン領域 1 = ロックされる 0 = ロックされない DQ6 - カスタマー ロック用セキュア シリコン領域 1 = ロックされる 0 = ロックされない DQ5 = 1 (予約済み) DQ4 - WP# はセクタを保護 0 = 最下位アドレス セクタ 1 = 最上位アドレス セクタ DQ3 ~ DQ0 = 1 (予約済み)
RFU	(SA) + 0004h	(SA) + 0008h	予約済み
	(SA) + 0005h	(SA) + 000Ah	予約済み
	(SA) + 0006h	(SA) + 000Ch	予約済み
	(SA) + 0007h	(SA) + 000Eh	予約済み
	(SA) + 0008h	(SA) + 0010h	予約済み
	(SA) + 0009h	(SA) + 0012h	予約済み
	(SA) + 000Ah	(SA) + 0014h	予約済み
	(SA) + 000Bh	(SA) + 0016h	予約済み
下位ソフトウェアビット	(SA) + 000Ch	(SA) + 0018h	ビット 0 - ステータス レジスタのサポート 1 = ステータス レジスタがサポートされる 0 = ステータス レジスタがサポートされない ビット 1 - DQ ボーリングのサポート 1 = DQ ビットのボーリングがサポートされる 0 = DQ ビットのボーリングがサポートされない ビット 3 ~ 2 - コマンドセットのサポート 11 = 予約済み 10 = 予約済み 01 = 縮小コマンドセット 00 = クラシック コマンドセット ビット 4 ~ 15 - 予約済み = 0
上位ソフトウェアビット	(SA) + 000Dh	(SA) + 001Ah	予約済み
デバイス ID	(SA) + 000Eh	(SA) + 001Ch	2228h = 1Gb 2223h = 512Mb
デバイス ID	(SA) + 000Fh	(SA) + 001Eh	2201h

表 24. CFI クエリー識別用文字列

ワードアドレス	バイトアドレス	データ	説明
(SA) + 0010h (SA) + 0011h (SA) + 0012h	(SA) + 0020h (SA) + 0022h (SA) + 0024h	0051h 0052h 0059h	クエリー固有 ASCII 文字列「QRY」
(SA) + 0013h (SA) + 0014h	(SA) + 0026h (SA) + 0028h	0002h 0000h	プライマリ OEM コマンド セット
(SA) + 0015h (SA) + 0016h	(SA) + 002Ah (SA) + 002Ch	0040h 0000h	プライマリ 拡張テーブルのアドレス
(SA) + 0017h (SA) + 0018h	(SA) + 002Eh (SA) + 0030h	0000h 0000h	代替 OEM コマンド セット (00h = 非存在)
(SA) + 0019h (SA) + 001Ah	(SA) + 0032h (SA) + 0034h	0000h 0000h	代替 OEM 拡張テーブルのアドレス (00h = 非存在)

表 25. CFI システム インターフェース文字列

ワードアドレス	バイトアドレス	データ	説明
(SA) + 001Bh	(SA) + 0036h	0027h	V _{CC} Min (消去/プログラム) (D7 ~ D4: V、D3 ~ D0: 100mV)
(SA) + 001Ch	(SA) + 0038h	0036h	V _{CC} Max (消去/プログラム) (D7 ~ D4: V、D3 ~ D0: 100mV)
(SA) + 001Dh	(SA) + 003Ah	0000h	V _{PP} Min 電圧 (00h = V _{PP} ピンなし)
(SA) + 001Eh	(SA) + 003Ch	0000h	V _{PP} Max 電圧 (00h = V _{PP} ピンなし)
(SA) + 001Fh	(SA) + 003Eh	0008h	1 ワード書き込み時の標準タイムアウト = 2 ^N μs
(SA) + 0020h	(SA) + 0040h	0009h	最大複数バイト プログラム時の標準タイムアウト = 2 ^N μs (00h = 非対応)
(SA) + 0021h	(SA) + 0042h	000Ah	個別ブロック消去時の標準タイムアウト = 2 ^N ms
(SA) + 0022h	(SA) + 0044h	0014h (1Gb) 0013h (512Mb)	チップ全体消去時の標準タイムアウト = 2 ^N ms (00h = 非対応)
(SA) + 0023h	(SA) + 0046h	0002h (85°C) 0003h (105°C)	1 ワード書き込み時の最大タイムアウト = 標準タイムアウト × 2 ^N
(SA) + 0024h	(SA) + 0048h	0001h (85°C) 0002h (105°C)	バッファ書き込み時の最大タイムアウト = 標準タイムアウト × 2 ^N
(SA) + 0025h	(SA) + 004Ah	0002h	個別ブロック消去時の最大タイムアウト = 標準タイムアウト × 2 ^N
(SA) + 0026h	(SA) + 004Ch	0002h	チップ全体消去時の最大タイムアウト = 標準時間 × 2 ^N (00h = 非対応)

表 26. CFI デバイス ジオメトリ定義

ワードアドレス	バイトアドレス	データ	説明
(SA) + 0027h	(SA) + 004Eh	001Bh (1Gb) 001Ah (512Mb)	デバイス サイズ = 2^N バイト
(SA) + 0028h	(SA) + 0050h	0002h	フラッシュ デバイス インターフェースの説明 : 0 = x8 のみ、1 = x16 のみ、2 = x8 / x6 対応
(SA) + 0029h	(SA) + 0052h	0000h	
(SA) + 002Ah	(SA) + 0054h	0009h	複数バイト書き込み時の最大バイト数 = 2^N (00 = 非対応)
(SA) + 002Bh	(SA) + 0056h	0000h	注意事項: ×16(WORD)モードのみ
(SA) + 002Ch	(SA) + 0058h	0001h	デバイス内の消去ブロック領域数 1 = ユニフォーム デバイス、2 = ブート デバイス
(SA) + 002Dh	(SA) + 005Ah	00XXh	消去ブロック領域 1 の情報 (JEDEC JESD68-01 または JEP137 仕様をご参照ください) 00FFh、0003h、0000h、0002h = 1Gb 00FFh、0001h、0000h、0002h = 512Mb
(SA) + 002Eh	(SA) + 005Ch	000Xh	
(SA) + 002Fh	(SA) + 005Eh	0000h	
(SA) + 0030h	(SA) + 0060h	000Xh	
(SA) + 0031h	(SA) + 0062h	0000h	消去ブロック領域 2 情報 (「CFI publication 100」をご参照ください)
(SA) + 0032h	(SA) + 0064h	0000h	
(SA) + 0033h	(SA) + 0066h	0000h	
(SA) + 0034h	(SA) + 0068h	0000h	
(SA) + 0035h	(SA) + 006Ah	0000h	消去ブロック領域 3 情報 (「CFI publication 100」をご参照ください)
(SA) + 0036h	(SA) + 006Ch	0000h	
(SA) + 0037h	(SA) + 006Eh	0000h	
(SA) + 0038h	(SA) + 0070h	0000h	
(SA) + 0039h	(SA) + 0072h	0000h	消去ブロック領域 4 情報 (「CFI Publication 100」をご参照ください)
(SA) + 003Ah	(SA) + 0074h	0000h	
(SA) + 003Bh	(SA) + 0076h	0000h	
(SA) + 003Ch	(SA) + 0078h	0000h	
(SA) + 003Dh	(SA) + 007Ah	FFFFh	予約済み
(SA) + 003Eh	(SA) + 007Ch	FFFFh	
(SA) + 003Fh	(SA) + 007Eh	FFFFh	

表 27. CFI プライマリ ペンダー固有拡張クエリー

ワード アドレス	バイト アドレス	データ	説明
(SA) + 0040h	(SA) + 0080h	0050h	クエリー固有 ASCII 文字列「PRI」
(SA) + 0041h	(SA) + 0082h	0052h	
(SA) + 0042h	(SA) + 0084h	0049h	
(SA) + 0043h	(SA) + 0086h	0031h	メジャー バージョン番号 (ASCII)
(SA) + 0044h	(SA) + 0088h	0033h (CFI 1.3) 0035H (CFI 1.5)	マイナー バージョン番号 (ASCII) 0033h = CFI マイナー バージョン 3 (モデル番号 03、04、V3、V4) 0035h = CFI マイナー バージョン 5 (モデル番号 01、02、V1、V2)
(SA) + 0045h	(SA) + 008Ah	0024h	アドレス センシティブ ロック解除 (ビット 1 ~ 0) 00b = 必要 01b = 不要 プロセス テクノロジ (ビット 5 ~ 2) 0000b = 0.23μm フローティング ゲート 0001b = 0.17μm フローティング ゲート 0010b = 0.23μm MirrorBit 0011b = 0.13μm フローティング ゲート 0100b = 0.11μm MirrorBit 0101b = 0.09μm MirrorBit 0110b = 0.09μm フローティング ゲート 0111b = 0.065μm MirrorBit Eclipse 1000b = 0.065μm MirrorBit 1001b = 0.045μm MirrorBit
(SA) + 0046h	(SA) + 008Ch	0002h	消去一時停止 0 = 非対応 1 = 読み出し専用 2 = 読み出し/書き込み
(SA) + 0047h	(SA) + 008Eh	0001h	セクタ保護 00 = 非対応 X = 最小グループ内のセクタ数
(SA) + 0048h	(SA) + 0090h	0000h	一時的セクタ保護解除 00 = 非対応 01 = 対応
(SA) + 0049h	(SA) + 0092h	0008h	セクタ保護/保護解除方式 04 = 高電圧方式 05 = ソフトウェア コマンドによるロック方式 08 = 高度セクタ保護方式
(SA) + 004Ah	(SA) + 0094h	0000h	同時動作 00 = 非対応 X = バンク数
(SA) + 004Bh	(SA) + 0096h	0000h	バースト モード タイプ 00 = 非対応 01 = 対応
(SA) + 004Ch	(SA) + 0098h	0003h	ページ モード タイプ 00 = 非対応 01 = 4 ワード ページ 02 = 8 ワード ページ 03 = 16 ワード ページ
(SA) + 004Dh	(SA) + 009Ah	00B5h	ACC (アクセラレーション) 最小電源電圧 00 = 非対応 D7 ~ D4: V D3 ~ D0: 100mV
(SA) + 004Eh	(SA) + 009Ch	00C5h	ACC (アクセラレーション) 最大電源電圧 00 = 非対応 D7 ~ D4: V D3 ~ D0: 100mV

表 27. CFI プライマリ ベンダー固有拡張クエリー (続き)

ワードアドレス	バイトアドレス	データ	説明
(SA) + 004Fh	(SA) + 009Eh	0004h (下部) 0005h (上部)	WP# 保護 00h = WP 保護なしのフラッシュ デバイス (ブートなし) 01h = 8 × 8k バイトの上部と下部セクタの WP 保護あり (デュアル ブート) 02h = WP 保護付きの下部ブート デバイス (下部ブート) 03h = WP 保護付きの上部ブート デバイス (上部ブート) 04h = ユニフォーム、下部の WP 保護あり (ユニフォーム下部ブート) 05h = ユニフォーム、上部の WP 保護あり (ユニフォーム上部ブート) 06h = WP 保護付きの全セクタ 07h = ユニフォーム、上部と下部の WP 保護あり
(SA) + 0050h	(SA) + 00A0h	0001h	プログラマー時停止 00 = 非対応 01 = 対応
以下のクエリーは CFI バージョン 1.5 にのみ該当			
(SA) + 0051h	(SA) + 00A2h	0001h	ロック解除バイパス 00 = 非対応 01 = 対応
(SA) + 0052h	(SA) + 00A4h	0009h	セキュア シリコンセクタ (カスタマー用 OTP エリア) サイズ 2^N (バイト)
(SA) + 0053h	(SA) + 00A6h	008Fh	ソフトウェア機能 ビット 0: ステータス レジスタ ポーリング (1 = 対応、0 = 非対応) ビット 1: DQ ポーリング (1 = 対応、0 = 非対応) ビット 2: 新しいプログラマー時停止/再開コマンド (1 = 対応、0 = 非対応) ビット 3: ワード プログラミング (1 = 対応、0 = 非対応) ビット 4: ビットフィールド プログラミング (1 = 対応、0 = 非対応) ビット 5: 自動選択プログラミング (1 = 対応、0 = 非対応) ビット 6: RFU ビット 7: ライン当たり複数の書き込み (1 = 対応、0 = 非対応)
(SA) + 0054h	(SA) + 00A8h	0005h	ページ サイズ = 2^N バイト
(SA) + 0055h	(SA) + 00AAh	0006h	消去一時停止の最大タイムアウト < 2^N (μs)
(SA) + 0056h	(SA) + 00ACh	0006h	プログラマー時停止の最大タイムアウト < 2^N (μs)
(SA) + 0057h ~ (SA) + 0077h	(SA) + 00AEh ~ (SA) + 00ACh	FFFFh	予約済み
(SA) + 0078h	(SA) + 00F0h	0006h	組込みハードウェア リセットの最大タイムアウト < 2^N (μs) リセット ビンによるリセット
(SA) + 0079h	(SA) + 00F2h	0009h	非組込みハードウェア リセットの最大タイムアウト < 2^N (μs) パワーオン リセット

ハードウェア インターフェース

8. 信号の説明

8.1 アドレスとデータの構成

アドレスとデータは、個別の信号入力と入出力ピンを通じて並列に接続されています (ADP)。

8.2 入出力の要約

表 28. 入出力の要約

記号	タイプ	説明
RESET#	入力	ハードウェア リセット: V_{IL} で、デバイスは制御ロジックをスタンバイ状態にリセット。つまり、アレイ データの読み出しが行えるようになる
CE#	入力	チップ イネーブル: V_{IL} で、ホスト メモリ コントローラーとのデータ転送を行うデバイスを選択
OE#	入力	出力 イネーブル: V_{IL} で、出力がアクティブに駆動される。 V_{IH} で、出力が高インピーダンス (High-Z) になる
WE#	入力	書き込み イネーブル: V_{IL} で、ホストからデバイスへのデータ転送を示す。 V_{IH} で、デバイスからホストへのデータ転送を示す
Amax ~ A0	入力	アドレス入力: S29GL01GT は A25 ~ A0 S29GL512T は A24 ~ A0
DQ14 ~ DQ0	入力/出力	データの入出力
DQ15 / A-1	入力/出力	DQ15: データの入出力 A-1: バイト モードでの LSB アドレス入力
WP#/ACC	入力	書き込み保護: V_{IL} で、デバイスの最下位または最上位アドレスの 64k ワード (128k バイト) セクタでのプログラムおよび消去機能を無効にする。 V_{IH} で、セクタは保護されない。 V_{HH} で、デバイスを自動的にロック解除バイパス モードにする。 WP# は内部プルアップ抵抗を有する。外部に接続しない場合、WP# は V_{IH} にある。
RY/BY#	出力 - オープン ドレイン	レディ/ビジー: 組込みアルゴリズムが実行中であるか、完了かを示す。 V_{IL} で、デバイスは消去やプログラミングなどの組込みアルゴリズムをアクティブに行う。 High-Z 時、デバイスは読み出しまたは新しいコマンド書き込みを行える状態になる。 High-Z 状態を検出するには外部プルアップ抵抗が必要。複数のデバイスはその RY/BY# 出力を互いに接続することがあり、すべてのデバイスがレディである時を検出する。
BYTE#	入力	データ バス幅を選択: V_{IL} で、デバイスはバイト コンフィギュレーションで、データ I/O ピン DQ7 ~ DQ0 がアクティブになり、DQ15 / A-1 が LSB アドレス入力となる。 V_{IH} で、デバイスはワード コンフィギュレーションで、データ I/O ピン DQ15 ~ DQ0 がアクティブになる。
V_{CC}	電源	コア電源
V_{IO}	電源	汎用 I/O 電源
V_{SS}	電源	電源グラウンド
NC	未接続	内部的に接続されていない。このピン/ボールの位置はプリント基板 (PCB) でルーティング チャンネルの一部として使用される場合がある。
RFU	未接続	将来使用するために予約済み。内部的に接続されていないが、将来の互換性のため、このピン/ボールの位置は未接続のままとし、PCB のルーティング チャンネルで使用しないでください。このピン/ボールは将来何らかの信号で使用される場合がある。
DNU	予約済み	使用しないでください。サイプレスでの使用のために予約済み。このピン/ボールは内部的に接続されている。この入力は V_{SS} への内部プルダウン抵抗を有する。ピン/ボールは未接続のままとしても、PCB 上の V_{SS} に接続することも可能。

8.3 ワード／バイト構成

デバイスのデータ入出力ピンが、バイト構成とワード構成のどちらで動作するかを、BYTE #ピンが制御します。BYTE# ピンを論理 1 にセットすると、デバイスはワード構成となり、DQ0 ~ DQ15 がアクティブで CE# および OE# により制御されます。

BYTE# ピンを論理 0 にセットすると、デバイスはバイト構成となり、データ I/O ピン DQ0 ~ DQ7 のみがアクティブで、CE# および OE# により制御されます。データ I/O ピン DQ8 ~ DQ14 はトライステートになり、DQ15 ピンは LSB (A-1) アドレス機能への入力として使用されます。

デバイスがスタンバイ (読み出しモード) の間のみ、BYTE# ピンが単にスイッチになり得ます。

BYTE# ピンは内部プルアップ抵抗に接続されます。x16 のみのシステムで必要とされませんが、ピンを HIGH 電源 (例えば、V_{IO}) に接続する必要があります。

8.4 汎用 I/O 機能

デバイスが駆動され得る最大出力電圧レベルと、デバイスが受容できる最大入力電圧レベルは、V_{IO} 電源によって決められます。この電源によりデバイスは、同じバス (デバイスのコア電圧と異なるインターフェース信号レベルを持つ) 上の他のデバイスとの間で信号を送受信できます。

8.5 レディ／ビジー # (RY/BY#)

RY/BY# は、組込みアルゴリズム、パワーオン リセット (POR)、またはハードウェア リセットが実行中であるか、完了しているかを示す専用のオープンドレイン型の出力ピンです。RY/BY# ステータスは、POR 中に V_{CC} が最小 V_{CC} を上回っている時、コマンドシーケンスの最後の WE# パルスの立ち上がりエッジの後、または RESET# の立ち下がりエッジの後に有効になります。RY/BY# はオープン ドレイン出力であるため、数本の RY/BY# ピンを並列にまとめて V_{IO} にプルアップ抵抗を通して接続できます。

出力が LOW (ビジー) の場合、デバイスは消去、プログラミング、またはリセットの実行中となります。(これは、消去一時停止モードにおけるプログラミングにも当てはまります)。出力が HIGH (レディ) の場合、デバイスはデータを読み出せる状態にある (消去一時停止モード中も含め) か、またはスタンバイ モードにあります。

表 15 には、それぞれの動作における RY/BY# の出力を示します。

組込みアルゴリズムが失敗した (最大パルスに原因したプログラム／消去の失敗、またはプログラム中止) 場合、ステータス レジスタ ビット 4 と 5 がクリアされ、リセットコマンドが実行されるまで、

RY/BY# は LOW (ビジー) のままになります。組込みアルゴリズムが失敗した (セクタがロックされた) 場合、RY/BY# は HIGH (レディ) の状態に戻ります。これは、ロックされたセクタでの消去またはプログラミングにも当てはまります。

8.6 ハードウェア リセット

RESET# 入力は、デバイスをハードウェア的にリセットしてスタンバイ状態にします。RESET# が少なくとも t_{RP} の期間 LOW にされた場合、デバイスは直ちに以下のことを行います：

- 実行中の動作をすべて終了させ、
- すべての ASO を終了し、
- 出力ピンをすべてトライステートにし、
- ステータス レジスタをリセットし、
- EAC をスタンバイ状態にリセットします。
- CE# はリセット動作の間 (t_{RPH}) 無視されます。
- リセット電流仕様 (I_{CC5}) を満たすために、CE# を HIGH のままにする必要があります。

データ完全性を保証するために、デバイスが他のコマンドシーケンスを受けられるようになり次第、中断された動作を再実行する必要があります。

9. 信号プロトコル

次の節には、29GL-T ファミリのフラッシュ デバイスに対する、ホスト システム インターフェース信号の動作とタイミングが記載されています。

9.1 インターフェースの状態

表 29 に、インターフェース信号の値の要件を、インターフェースの状態ごとに示します。

表 29. インターフェース状態

インターフェース状態	V _{CC}	V _{IO}	RESET#	CE#	OE#	WE#	BYTE# [97]	WP#/ACC	Amax ~ A0 [92]	DQ0 ~ DQ7	DQ8 ~ DQ15	
											BYTE# = V _{IH}	BYTE# = V _{IL}
ハードウェア データ保護状態での電源切断	< V _{LKO}	≤ V _{CC}	X	X	X	X	L または H	X	X	High-Z	High-Z	High-Z
パワーオン (コールド) リセット	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	X	X	X	X	L または H	X	X	High-Z	High-Z	High-Z
ハードウェア (ウォーム) リセット	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	L	X	X	X	L または H	X	X	High-Z	High-Z	High-Z
インターフェーススタンバイ	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	H	H	X	X	L または H	H	X	High-Z	High-Z	High-Z
自動スリープ [93, 95]	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	H	L	X	X	L または H	H	有効	出力可能	出力可能	DQ8 ~ DQ14 = High-Z、 DQ15 = A-1
出力無効状態での読み出し [94]	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	H	L	H	H	L または H	X	有効	High-Z	High-Z	High-Z
ランダム読み出し	≥ V _{CC min}	≥ V _{IO min}	H	L	L	H		X	有効	出力有効	出力有効	DQ8 ~ DQ14 = High-Z、 DQ15 = A-1
ページ読み出し	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	H	L	L	H	L または H	X	Amax ~ A4 有効 A3 ~ A0 (または A3 ~ A-1) 変更	出力有効	出力有効	DQ8 ~ DQ14 = High-Z、 DQ15 = A-1
書き込み	≥ V _{CC min}	≥ V _{IO min} ≤ V _{CC}	H	L	H	L	L または H	[96]	有効	入力有効	入力有効	DQ8 ~ DQ14 = High-Z、 DQ15 = A-1

凡例:

L = V_{IL}

H = V_{IH}

X = V_{IL} または V_{IH}

L/H = 立ち上がりエッジ

H/L = 立ち下がりエッジ

有効 = すべてのバス信号の L または H レベルが安定しています。

変更 = 前の有効状態とは異なる有効状態

可能 = 読み出しデータが内部的に格納され、出力ドライバーが OE# によって制御されています。

注:

92. アドレスは、Amax:A0 (ワード モード時)、または Amax:A-1 (バイトモード時) となります。

93. WE# と OE# は同時に V_{IL} にすることはできません。

94. 出力無効での読み出しとは、OE# が HIGH の状態で読み出しが開始されることです。

95. 自動スリープは、読み出し/書き込み動作において、CE# が HIGH にならない状態でデータが長時間にわたってバス上で駆動され、デバイスの内部ロジックが低消費電力のためにスタンバイ モードに入っている状態です。

96. WP# = V_{IL}、最も外側のセクタは保護される状態のままです。WP# = V_{IH} の場合、最も外側のセクタは保護されない状態になります。WP# は内部ブルアップを持っており、何も接続しないと V_{IH} となります。

97. V_{IL} = V_{SS} と V_{IH} = V_{IO} です。

9.2 ハードウェア データ保護状態での電源切断

メモリは、コア電源 (V_{CC}) がロックアウト電圧 (V_{LKO}) を下回った場合に、電源切断と見なされます。 V_{CC} が V_{LKO} を下回っている時は、メモリ アレイ全体がプログラムまたは消去動作から保護されています。これにより、電源変動時でも、メモリの内容が誤って変更されないようにしています。電源切断に至るまで電源変動時は、 V_{IO} を V_{CC} 以下に保つ必要があります。

V_{CC} が V_{RST} (Min) を下回り、その後 V_{RST} (Min) 以上から V_{CC} (min) の間に復帰すると、デバイスはパワーオン リセット インターフェースの状態に入り、EAC はコールド リセット組込みアルゴリズムを開始します。

9.3 低消費電力モード

9.3.1 インターフェース スタンバイ

スタンバイは、デバイスがホストによりデータ転送のために選択されていない間 ($CE\# = HIGH$) の、インターフェースにとってのデフォルトの低消費電力状態のことです。この状態では、すべての入力は無視され、 $RY/BY\#$ 以外のすべての出力は高インピーダンスです。 $RY/BY\#$ は、EAC の直接出力であり、ホスト インターフェースにより制御されません。

9.3.2 自動スリープ

自動スリープ モードは、ランダム読み出しアクセス時間が経過した後、デバイス インターフェースの電力消費をスリープ レベル (I_{CC6}) まで低減します。 $t_{ACC} + 30ns$ にわたってアドレスが変わらないと、デバイスは自動的にこのモードを有効化します。自動スリープ モードでは、出力データはラッチされているため、システムにとっていつでも使用可能です。データの出力は $OE\#$ 信号のレベルによって異なりますが、自動スリープ モード電流は $OE\#$ 信号レベルと無関係です。アドレスが変わると、標準のアドレスアクセスタイミング (t_{ACC} または t_{PACC}) が、新しいデータを出力します。自動スリープ モードの電流仕様 I_{CC6} については、「[DC 電気的特性](#)」をご参照ください。

ホスト システムのクロックを下げて出力を低減する場合には特に、自動スリープは消費電流の低減に役立ちます。システム クロックが低速の間は、システムが高速で動作している時に比べて、読み出しと書き込みサイクルの長さが何倍も長くなる場合があります。 $CE\#$ がこのように長くなったデータ転送サイクルの間ずっと LOW であっても、メモリ デバイスのホスト インターフェースは $t_{ACC} + 30ns$ 経過時点で自動スリープ電流になります。デバイスは t_{ASSB} の間、自動スリープ電流のままです。その後、デバイスはスタンバイ電流レベルに遷移します。これにより、メモリ デバイスがホスト システムに選ばれている間に常に読み出し電力をいっばいまで消費するのではなく、長時間のデータ転送サイクルの大半においてメモリを自動スリープまたはスタンバイの電力レベルに保てます。

ただし、EAC は、ホスト インターフェースの自動スリープ モードとは関係なく動作し、有効な組込みアルゴリズムが実行されている間は常に電流を消費します。ホスト インターフェースと EAC の両方がスタンバイ状態にある時のみ、スタンバイ レベル電流が達成されます。

9.4 読み出し

9.4.1 出力ディセーブル状態での読み出し

$CE\#$ 信号が LOW にアサートされると、ホスト システムのメモリ コントローラーは読み出しと書き込みのデータ転送を開始します。大抵の場合、データ転送の最初には、 $CE\#$ が LOW 、アドレスが有効、 $OE\#$ が $HIGH$ 、かつ $WE\#$ が $HIGH$ の一定時間が存在します。この状態の間、読み出しアクセスが想定され、データ出力が高インピーダンスのまま、ランダム読み出しプロセスが開始されます。 $OE\#$ 信号が LOW になると、インターフェースはランダム読み出し状態に遷移するとともに、データ出力は実際に駆動されます。 $WE\#$ 信号が LOW にアサートされると、インターフェースは書き込み状態に遷移します。ここで注意が必要なのは、ホスト システムとメモリの間にデータ バスの競合が起きないようにするために、 $OE\#$ と $WE\#$ が同時に LOW になってはならないということです。

9.4.2 ランダム (非同期) 読み出し

ホスト システム インターフェースが $CE\#$ を LOW に駆動することによってメモリ デバイスを選ぶと、デバイス インターフェースはスタンバイ状態から復帰します。 $CE\#$ が LOW になった時に $WE\#$ が $HIGH$ の場合、ランダム読み出しアクセスが開始されます。データ出力は、アドレス マップのモードと、読み出しアクセスが開始されたときに提供されたアドレスに依存します。

$CE\#$ が LOW 、 $OE\#$ が LOW 、 $WE\#$ が $HIGH$ のまま、アドレスが固定のまま、かつ非同期アクセス時間が満たされた場合に、データは $DQ15 \sim DQ0$ ($x8$ モードの場合、 $DQ7 \sim DQ0$) に現れます。アドレス アクセス時間 (t_{ACC}) は、アドレス安定から有効出力データまでの遅延時間と等しくなります。チップ イネーブル アクセス時間 (t_{CE}) は、 $CE\#$ 安定から有効データ出力までの遅延時間

です。読み出しデータがデータ出力に駆動されるようにするには、OE# 信号は、有効データが利用可能になる前に、少なくとも出力カインエブル時間 (t_{OE}) の間、LOW でなければなりません。

CE# アクティブ (t_{CE})、アドレス固定 (t_{ACC})、または OE# アクティブ (t_{OE}) のうち、最後に実行されたものからのランダム アクセス時間が完了した時点で、データ出力は、現時点アクティブになっているアドレス マップ モードから、有効な読み出しデータを提供します。CE# が LOW のまま、かつ Amax ~ A4 アドレス信号のいずれかが新しい値に変わると、新しいランダム読み出しアクセスが始まります。CE# が LOW のままで OE# が HIGH になると、インターフェースは「出力ディセーブル状態での読み出し」に遷移します。CE# が LOW のまま、OE# が HIGH になり、かつ WE# が LOW になると、インターフェースは書き込み状態に遷移します。CE# が HIGH に復帰すると、インターフェースはスタンバイ状態になります。連続アクセス (CE# が LOW のままで 1 つのアクセスから次のアクセスに移る) では、2 つ目のアクセスを開始するために、アドレス変更が必要となります。「[非同期読み出し動作](#)」をご参照ください。

9.4.3 ページ読み出し

ランダム読み出しアクセスが完了した後、CE# が LOW を維持、OE# が LOW を維持、Amax ~ A4 アドレス信号が固定のままで、かつ A3 ~ A0 アドレス信号のいずれかが変わると、同じページ内での新しいアクセスが始まります。x8 モードでは、A3 ~ A-1 アドレス信号のいずれかが変わると、同じページ内での新しいアクセスが開始します。ページ読み出しは、ランダム読み出しアクセスよりもはるかに速く (t_{PACC}) 完了します。

9.5 書き込み

9.5.1 非同期書き込み

CE が LOW になった後、WE# が LOW になると、いずれかの読み出し状態から書き込み状態への遷移が発生します。CE# が LOW になる前に WE# が LOW になると、読み出しアクセスが始まらずに、スタンバイ状態から直接書き込み状態への遷移が発生します。

CE# が LOW、OE# が HIGH で、かつ WE# が LOW になると、書き込みデータ転送が始まります。ここで注意が必要なのは、ホストシステムとメモリの間にデータバスの競合が起きないようにするために、OE# と WE# が同時に LOW になってはならないということです。非同期書き込みサイクルのタイミング要件が満たされると、WE# は HIGH に移行して、アドレスとデータ値を EAC コマンドメモリに取り込めます。

アドレスは、WE# または CE# の立ち上がりエッジ (いずれか遅い方) で取り込まれます。データは、WE# または CE# の立ち上がりエッジ (いずれか早い方) で取り込まれます。

WE# が LOW になる前に CE# が LOW であり、WE# が HIGH になった後でも CE# が LOW のままであると、このアクセスは「WE# により制御される書き込み」と呼ばれます。WE# が HIGH の時に、CE# が HIGH になると、スタンバイ状態への遷移が発生します。CE# が LOW のまま、WE# が HIGH になると、「出力ディセーブル状態での読み出し」への遷移が発生します。

CE# が LOW になる前に WE# が LOW であり、CE# が HIGH になった後でも WE# が LOW のままであると、このアクセスは「CE# により制御される書き込み」と呼ばれます。CE# により制御される書き込みは、スタンバイ状態に遷移します。

CE# が LOW になる前に WE# が LOW であると、CE# が LOW に移行することによって、書き込み転送が開始されます。CE# が HIGH になった後に WE# が LOW であると、アドレスとデータが CE# の立ち上がりエッジで取り込まれます。これらの事例は、「CE# により制御される書き込み状態遷移」と呼ばれます。

CE# がアクセスとアクセスの間で LOW のままである書き込み (その後に読み出しアクセスが続く) は、後に続く読み出しアクセスを開始するために、アドレス変更が必要です。

連続アクセス (CE# が LOW のままで 1 つのアクセスから次のアクセスに移る) では、2 つ目のアクセスを開始するために、アドレス変更が必要となります。

EAC コマンドメモリ アレイは、ホストシステムによる読み出しはできず、ASO を有しません。EAC は、書き込みが適切なコマンドシーケンスの一部かどうかを判断するために、各書き込み転送のアドレスとデータを確認します。正しいコマンドシーケンスが完了すると、EAC は適切な EA を開始します。

9.5.2 書き込みパルス「グリッチ」保護

WE# に 5 ns (標準) 未満のノイズパルスが発生しても、書き込みサイクルは開始されません。

9.5.3 論理的禁止

OE# を V_{IL} に、CE# を V_{IH} に、または WE# を V_{IH} に維持すると、書き込みサイクルが禁止されます。書き込みサイクルを開始するには、CE# と WE# が LOW (V_{IL}) であり、一方、OE# が HIGH (V_{IH}) でなければなりません。

10. 電氣的仕様

10.1 絶対最大定格

表 30. 絶対最大定格

プラスチック パッケージの保管温度	-65 °C ~ +150 °C
通電時の周囲温度	-65 °C ~ +125 °C
グラウンドに対する電圧	
RESET# 以外の他のすべてのピン ^[98]	-0.5 V ~ ($V_{IO} + 0.5$ V)
RESET# ^[98]	-0.5 V ~ ($V_{CC} + 0.5$ V)
出力短絡回路電流 ^[99]	100 mA
V_{CC}	-0.5 V ~ +4.0 V
V_{IO}	-0.5 V ~ +4.0 V
ACC	-0.5 V ~ +12.5 V

注：

98. 入力または I/O ピンの DC 最小電圧は -0.5 V です。電圧変動の間、入力または I/O ピンは、最大 20 ns の期間で $V_{SS} \sim -2.0$ V までアンダーシュートする可能性があります。図 11 をご参照ください。入力または I/O ピンの DC 最大電圧は $V_{CC} + 0.5$ V です。電圧変動の間、入力または I/O ピンは、最大 20 ns の期間で $V_{CC} + 2.0$ V までオーバーシュートする可能性があります。図 12 をご参照ください。

99. 複数の出力を同時にグラウンドに短絡することはできません。短絡時間は 1 秒を超えてはなりません。

100. 絶対最大定格に記載されたものを越えるストレスの印加は、デバイスを完全に破壊する可能性があります。ただし、これはストレスのみに対する定格です。上記の条件あるいは本データシートの動作説明の各節に記載されている条件を超える条件におけるデバイスの機能動作は保証されません。長時間にわたってデバイスを絶対最大定格条件に放置すると、デバイスの信頼性に影響を与えます。

10.2 熱抵抗

表 31. 熱抵抗

	パラメーター	説明	LAE064	TS056	LAA064	VBU056	単位
1G	Theta JA	熱抵抗 (ジャンクションから周囲)	30	43.5	24	30.5	°C/W
512M			32	45	26	33	°C/W

10.3 ラッチアップ仕様

この製品は、JEDEC 標準の JESD78C ラッチアップテスト要件に準拠しています。

10.4 動作範囲

10.4.1 温度範囲

パラメーター	記号	デバイス	仕様		単位
			Min	Max	
周囲温度	T_A	産業用 (I)	-40	+85	°C
		産業用プラス (V)	-40	+105	
		拡張 (N)	-40	+125	
		車載向け、AEC-Q100 グレード 3 (A)	-40	+85	
		車載向け、AEC-Q100 グレード 2 (B)	-40	+105	

10.4.2 電源電圧

V_{CC}	2.7V ~ 3.6V
V_{IO}	1.65V ~ $V_{CC} + 200\text{mV}$

注：

101.動作範囲は、デバイスの正常な機能が保証される範囲を定めたものです。

10.4.3 電源投入時および電源切断

電源投入および電源切断時、 V_{CC} は必ず V_{IO} ($V_{CC} \geq V_{IO}$) 以上であることが必要です。

デバイスは、 V_{CC} と V_{IO} が両方とも上昇し、 V_{CC} と V_{IO} の最小しきい値を超える状態を継続した時点から、 t_{VCS} の遅延時間が経過するまで、すべての入力を無視します。 t_{VCS} の間、デバイスはパワーオン リセットの動作を実行しています。

電源切断中または電圧が V_{CC} 最大ロックアウト電圧 (V_{LKO}) を下回っている間、 V_{CC} と V_{IO} 電圧は t_{PD} の間最小 V_{CC} リセット電圧 (V_{RST}) 以下になる必要があります。これにより、 V_{CC} と V_{IO} が動作範囲に上昇する時、デバイスは正しく初期化します。図 10 をご参照ください。電圧低下中に、 V_{CC} が V_{LKO} (Max) を上回ったままの場合は、デバイスは初期化状態のままとなり、 V_{CC} が再び V_{CC} (Min) を上回った時に正常に動作します。誤った初期化によりデバイスがロックアップした場合、ハードウェア リセットによりデバイスを正常に初期化できます。

V_{CC} と V_{IO} 電源を安定させるための電源供給時デカップリングには、標準的な予防措置を講じてください。システム内のそれぞれのデバイスには、パッケージ コネクタに近接する適切なコンデンサ (通常、約 0.1 μF) によりデカップリングされた V_{CC} と V_{IO} 電源が必要です。 V_{IO} は常に $V_{CC} + 200\text{ mV}$ 以下でなければなりません ($V_{CC} \geq V_{IO} - 200\text{ mV}$)。

表 32. 電源投入／電源切断時の電圧とタイミング

記号	パラメーター	Min	Max	単位
V_{CC}	V_{CC} 電源	2.7	3.6	V
V_{LKO}	これを下回ると再初期化が必要となる V_{CC} レベル ^[102]		2.5	V
V_{RST}	初期化を確実にを行うために必要な V_{CC} および V_{IO} 低電圧 ^[102]	1.0		V
t_{VCS}	最初のアクセスへの V_{CC} および V_{IO} の最小値 ^[102]	300		μs
t_{PD}	V_{CC} 及 $V_{RST}(\text{Min})$ の期間 ^[102]	15		μs

注：

102.100% のテストは行われていません。

図 9. 電源投入





図 10. 電源切断と電圧低下



10.4.4 入力信号オーバーシュート

図 11. 最大ネガティブ オーバーシュート波形





図 12. 最大ポジティブ オーバーシュート波形



10.5 DC 電気的特性

表 33. DC 電気的特性 (−40 °C ~ +85 °C)

パラメーター	説明	テスト条件	Min	Typ [104]	Max	単位
I_{LI}	入力負荷電流	$V_{IN} = V_{SS} \sim V_{CC}$, $V_{CC} = V_{CC} \text{ Max}$	他のすべて	± 0.02	± 1.0	μA
		WP#, BYTE#		± 0.5	± 2.0	
I_{LO}	出力リーク電流	$V_{OUT} = V_{SS} \sim V_{CC}$, $V_{CC} = V_{CC} \text{ Max}$		± 0.02	± 1.0	μA
I_{CC1}	V_{CC} アクティブ読み出し電流	$CE\# = V_{IL}$, $OE\# = V_{IH}$, アドレスのスイッチング周波数が 5MHz, $V_{CC} = V_{CC} \text{ Max}$		55	60	mA
I_{CC2}	V_{CC} ページ内の読み出し電流	$CE\# = V_{IL}$, $OE\# = V_{IH}$, アドレスのスイッチング周波数 = 33MHz, $V_{CC} = V_{CC} \text{ Max}$		9	25	mA
I_{CC3}	V_{CC} アクティブ消去/プログラム電流 [103, 104]	$CE\# = V_{IL}$, $OE\# = V_{IH}$, $V_{CC} = V_{CC} \text{ Max}$		45	100	mA
I_{CC4}	V_{CC} スタンバイ電流	$CE\#, \text{RESET}\#, OE\# = V_{IH}$, $V_{IH} = V_{IO}$ $V_{IL} = V_{SS}$, $V_{CC} = V_{CC} \text{ Max}$		70	100	μA
I_{CC5}	V_{CC} リセット電流 [104, 109]	$CE\# = V_{IH}$, $\text{RESET}\# = V_{IL}$, $V_{CC} = V_{CC} \text{ Max}$		10	20	mA
I_{CC6}	自動スリープモード [105]	$V_{IH} = V_{IO}$, $V_{IL} = V_{SS}$, $V_{CC} = V_{CC} \text{ Max}$, $t_{ACC} + 30 \text{ ns}$		3	6	mA
		$V_{IH} = V_{IO}$, $V_{IL} = V_{SS}$, $V_{CC} = V_{CC} \text{ Max}$, t_{ASSB}		100	150	μA
I_{CC7}	電源投入時の V_{CC} 電流 [104, 108]	$\text{RESET}\# = V_{IO}$, $CE\# = V_{IO}$, $OE\# = V_{IO}$, $V_{CC} = V_{CC} \text{ Max}$		53	80	mA
V_{IL}	入力 LOW 電圧 [106]		-0.5		$0.3 \times V_{IO}$	V
V_{IH}	入力 HIGH 電圧 [106]		$0.7 \times V_{IO}$		$V_{IO} + 0.4$	V
V_{HH}	ACC プログラム アクセラレーション電圧	$V_{CC} = 2.7 \sim 3.6 \text{ V}$	11.5		12.5	V
V_{OL}	出力 LOW 電圧 [106, 110]	DQ15 ~ DQ0 は $I_{OL} = 100\mu\text{A}$; RY/BY# は $I_{OL} = 2 \text{ mA}$			$0.15 \times V_{IO}$	V
V_{OH}	出力 HIGH 電圧 [106]	$I_{OH} = 100 \mu\text{A}$	$0.85 \times V_{IO}$			V
V_{LKO}	低 V_{CC} ロックアウト電圧 [104]		2.25		2.5	V
V_{RST}	低 V_{CC} パワーオン リセット電圧 [104]			1.0		V

- 注:
103. 組込みアルゴリズムの実行の間、 I_{CC} はアクティブです。
104. 100% のテストは行われていません。
105. 指定された時間でアドレスが安定のままであれば、自動スリープモードがより低い消費電力モードを有効にします。
106. モデルによって、 $V_{IO} = 1.65 \text{ V} \sim V_{CC}$ または $2.7 \text{ V} \sim V_{CC}$ です。
107. $V_{CC} = 3 \text{ V}$, $V_{IO} = 3 \text{ V}$ または 1.8 V です。 V_{IO} が 1.8 V の時、I/O ピンは 1.8 V 以上では動作できません。
108. 電源投入時にはスパイク電流があり、デバイスの正常な初期化を保証するために、システムはこの電流を供給する必要があります。
109. リセットの開始時点で組込みアルゴリズム動作が実行中である場合は、リセットにより組込みアルゴリズム動作が停止されるまで、消費電流は組込みアルゴリズム動作の仕様のままとなります。リセットの開始時点で組込みアルゴリズム動作が実行されていない場合、または組込みアルゴリズム動作が停止された直後は、 t_{RPH} の残りの間は、 I_{CC5} が消費されます。 t_{RPH} の後、次の読み出しや書き込みまでデバイスはスタンバイモードにあります。
110. RY/BY# 出力の推奨プルアップ抵抗は $5\text{K} \sim 10\text{K}\Omega$ です。

表 34. DC 電気的特性 (−40 °C ~ +105 °C)

パラメータ	説明	テスト条件	Min	Typ ^[112]	Max	単位
I_{LI}	入力負荷電流	$V_{IN} = V_{SS} \sim V_{CC}$, $V_{CC} = V_{CC} \text{ Max}$		±0.02	±1.0	μA
		他のすべて WP#, BYTE#		±0.5	±2.0	
I_{LO}	出力リーク電流	$V_{OUT} = V_{SS} \sim V_{CC}$, $V_{CC} = V_{CC} \text{ Max}$		±0.02	±1.0	μA
I_{CC1}	V_{CC} アクティブ読み出し電流	$CE\# = V_{IL}$, $OE\# = V_{IH}$, アドレスのスイッチング周波数が 5 MHz, $V_{CC} = V_{CC} \text{ Max}$		55	60	mA
I_{CC2}	V_{CC} ページ内の読み出し電流	$CE\# = V_{IL}$, $OE\# = V_{IH}$, アドレスのスイッチング周波数が 33 MHz, $V_{CC} = V_{CC} \text{ Max}$		9	25	mA
I_{CC3}	V_{CC} アクティブ消去/プログラム電流 ^[111, 112]	$CE\# = V_{IL}$, $OE\# = V_{IH}$, $V_{CC} = V_{CC} \text{ Max}$		45	100	mA
I_{CC4}	V_{CC} スタンバイ電流	$CE\#, RESET\#, OE\# = V_{IH}$, $V_{IH} = V_{IO}$ $V_{IL} = V_{SS}$, $V_{CC} = V_{CC} \text{ Max}$		70	200	μA
I_{CC5}	V_{CC} リセット電流 ^[112, 117]	$CE\# = V_{IH}$, $RESET\# = V_{IL}$, $V_{CC} = V_{CC} \text{ Max}$		10	20	mA
I_{CC6}	自動スリープモード ^[113]	$V_{IH} = V_{IO}$, $V_{IL} = V_{SS}$, $V_{CC} = V_{CC} \text{ Max}$, $t_{ACC} + 30\text{ns}$		3	6	mA
		$V_{IH} = V_{IO}$, $V_{IL} = V_{SS}$, $V_{CC} = V_{CC} \text{ Max}$, t_{ASSB}		100	200	μA
I_{CC7}	電源投入時の V_{CC} 電流 ^[112, 116]	$RESET\# = V_{IO}$, $CE\# = V_{IO}$, $OE\# = V_{IO}$, $V_{CC} = V_{CC} \text{ Max}$		53	80	mA
V_{IL}	入力 LOW 電圧 ^[114]		-0.5		$0.3 \times V_{IO}$	V
V_{IH}	入力 HIGH 電圧 ^[114]		$0.7 \times V_{IO}$		$V_{IO} + 0.4$	V
V_{HH}	ACC プログラム アクセラレーション電圧	$V_{CC} = 2.7 \sim 3.6\text{V}$	11.5		12.5	V
V_{OL}	出力 LOW 電圧 ^[114, 118]	DQ15 ~ DQ0 は $I_{OL} = 100\mu\text{A}$; RY/BY# は $I_{OL} = 2 \text{ mA}$			$0.15 \times V_{IO}$	V
V_{OH}	出力 HIGH 電圧 ^[114]	$I_{OH} = 100 \mu\text{A}$	$0.85 \times V_{IO}$			V
V_{LKO}	低 V_{CC} ロックアウト電圧 ^[112]		2.25		2.5	V
V_{RST}	低 V_{CC} パワーオン リセット電圧 ^[112]			1.0		V

- 注:
111. 組込みアルゴリズムの実行の間、 I_{CC} はアクティブです。
112. 100% のテストは行われていません。
113. 指定された時間でアドレスが安定のままであれば、自動スリープモードがより低い消費電力モードを有効にします。
114. モデルによって、 $V_{IO} = 1.65 \text{ V} \sim V_{CC}$ または $2.7 \text{ V} \sim V_{CC}$ です。
115. $V_{CC} = 3 \text{ V}$, $V_{IO} = 3 \text{ V}$ または 1.8 V です。 V_{IO} が 1.8 V の時、I/O ピンは 1.8 V 以上では動作できません。
116. 電源投入時にはスパイク電流があり、デバイスの正常な初期化を保証するために、システムはこの電流を供給する必要があります。
117. リセットの開始時点で組込みアルゴリズム動作が実行中である場合は、リセットにより組込みアルゴリズム動作が停止されるまで、消費電流は組込みアルゴリズム動作の仕様のままとなります。リセットの開始時点で組込みアルゴリズム動作が開始されていない場合、または組込みアルゴリズム動作が停止された直後は、 t_{RPH} の残りの間は、 I_{CC7} が消費されます。 t_{RPH} の後、次の読み出しや書き込みまでデバイスはスタンバイモードにあります。
118. RY/BY# 出力の推奨プルアップ抵抗は $5\text{K} \sim 10\text{K} \Omega$ です。

表 35. DC 電気的特性 (-40°C ~ +125°C)

パラメーター	説明	テスト条件	Min	Typ ^[120]	Max	単位
ILI	入力負荷電流	VIN = VSS ~ VCC, VCC = VCC max		±0.02	±1.0	μA
		他のすべて WP#, BYTE#		±0.5	±2.0	
ILO	出力リーク電流	VOUT = VSS ~ VCC, VCC = VCC max		±0.02	±1.0	μA
ICC1	VCC アクティブ読み出し電流	CE# = VIL, OE# = VIH, アドレスのスイッチング周波数が 5MHz, VCC = VCC max		55	60	mA
ICC2	VCC ページ内の読み出し電流	CE# = VIL, OE# = VIH, アドレスのスイッチング周波数が 33MHz, VCC = VCC max		9	25	mA
ICC3	VCC アクティブ消去/プログラム電流 ^[119, 120]	CE# = VIL, OE# = VIH, VCC = VCC max		45	100	mA
ICC4	VCC スタンバイ電流	CE#, RESET#, OE# = VIH, VIH = VIO VIL = VSS, VCC = VCC max		70	215	μA
ICC5	VCC リセット電流 ^[120, 125]	CE# = VIH, RESET# = VIL, VCC = VCC max		10	20	mA
ICC6	自動スリープモード ^[121]	VIH = VIO, VIL = VSS VCC = VCC max, tACC + 30ns		3	6	mA
		VIH = VIO, VIL = VSS, VCC = VCC max, tASSB		100	215	μA
ICC7	電源投入時の VCC 電流 ^[120, 124]	RESET# = VIO, CE# = VIO, OE# = VIO, VCC = VCC max		53	80	mA
VIL	入力 LOW 電圧 ^[122]		-0.5		0.3 x VIO	V
VIH	入力 HIGH 電圧 ^[122]		0.7 x VIO		VIO + 0.4	V
VHH	ACC プログラム アクセラレーション電圧	VCC = 2.7 ~ 3.6V	11.5		12.5	V
VoL	出力 LOW 電圧 ^[122, 126]	DQ15 ~ DQ0 は IOL = 100μA ; RY/BY# は IOL = 2mA			0.15 x VIO	V
VoH	出力 HIGH 電圧 ^[122]	IOH = 100μA	0.85 x VIO			V
VLKO	低 VCC ロックアウト電圧 ^[120]		2.25		2.5	V
VRST	低 VCC パワー オン リセット電圧 ^[120]			1.0		V

- 注:
119. 組込みアルゴリズムの実行の間、ICC はアクティブです。
120. 100% のテストは行われていません。
121. 指定された時間でアドレスが安定のままであれば、自動スリープモードがより低い消費電力モードを有効にします。
122. モデルによって、VIO = 1.65 V ~ VCC または 2.7 V ~ VCC です。
123. VCC = 3V, VIO = 3 V または 1.8 V です。VIO が 1.8 V の時、I/O ピンは 1.8 V 以上では動作できません。
124. 電源投入時にはスパイク電流があり、デバイスの正常な初期化を保证するために、システムはこの電流を供給する必要があります。
125. リセットの開始時点で組込みアルゴリズム動作が実行中である場合は、リセットにより組込みアルゴリズム動作が停止されるまで、消費電流は組込みアルゴリズム動作の仕様のままとなります。リセットの開始時点で組込みアルゴリズム動作が実行されていない場合、または組込みアルゴリズム動作が停止された直後は、tRPH の残りの間は、ICC7 が消費されます。tRPH の後、次の読み出しや書き込みまでデバイスはスタンバイモードにあります。
126. RY/BY# 出力の推奨プルアップ抵抗は 5K ~ 10K Ω です。

10.6 静電容量特性

表 36. コネクタの静電容量 (FBGA (LAA) パッケージ)

パラメーター記号	パラメーターの説明	テスト セットアップ	Typ	Max	単位
C_{IN}	入力容量	$V_{IN} = 0$	4	5.5	pF
C_{OUT}	出力容量	$V_{OUT} = 0$	3.5	5	pF
C_{IN2}	制御ピン容量	$V_{IN} = 0$	4	8	pF
RY/BY#	出力容量	$V_{OUT} = 0$	3	4	pF
RESET#	リセット入力容量	$V_{IN} = 0$	21	23	pF

注:

127. 抜き取りテストで、100% テストはされていません。

128. テスト条件は $T_A = 25^\circ\text{C}$ 、 $f = 1.0\text{ MHz}$ です。

表 37. コネクタの静電容量 (FBGA (LAE) パッケージ)

パラメーター記号	パラメーターの説明	テスト セットアップ	Typ	Max	単位
C_{IN}	入力容量	$V_{IN} = 0$	3.5	5	pF
C_{OUT}	出力容量	$V_{OUT} = 0$	3.5	5	pF
C_{IN2}	制御ピン容量	$V_{IN} = 0$	3.5	7	pF
RY/BY#	出力容量	$V_{OUT} = 0$	2.5	3.5	pF
RESET#	リセット入力容量	$V_{IN} = 0$	20	22	pF

注:

129. 抜き取りテストで、100% テストはされていません。

130. テスト条件は $T_A = 25^\circ\text{C}$ 、 $f = 1.0\text{ MHz}$ です。

表 38. コネクタの静電容量 (FBGA (VBU) パッケージ)

パラメーター記号	パラメーターの説明	テスト セットアップ	Typ	Max	単位
C_{IN}	入力容量	$V_{IN} = 0$	3.5	5	pF
C_{OUT}	出力容量	$V_{OUT} = 0$	3.5	5	pF
C_{IN2}	制御ピン容量	$V_{IN} = 0$	3.5	7	pF
RY/BY#	出力容量	$V_{OUT} = 0$	3	4	pF
RESET#	リセット入力容量	$V_{IN} = 0$	20	22	pF

注:

131. 抜き取りテストで、100% テストはされていません。

132. テスト条件は $T_A = 25^\circ\text{C}$ 、 $f = 1.0\text{ MHz}$ です。

表 39. コネクタの静電容量 (TSOP パッケージ)

パラメーター記号	パラメーターの説明	テスト セットアップ	Typ	Max	単位
C_{IN}	入力容量	$V_{IN} = 0$	3	5	pF
C_{OUT}	出力容量	$V_{OUT} = 0$	3	4.5	pF
C_{IN2}	制御ピン容量	$V_{IN} = 0$	3.5	7	pF
RY/BY#	出力容量	$V_{OUT} = 0$	2.5	3.5	pF
RESET#	リセット入力容量	$V_{IN} = 0$	20	22	pF





注:

133. 抜き取りテストで、100% テストはされていません。

134. テスト条件は $T_A = 25^\circ\text{C}$ 、 $f = 1.0\text{ MHz}$ です。

11. タイミング仕様

11.1 波形遷移の要点

波形	入力	出力
	安定	
	H から L に変化	
	L から H に変化	
	ドントケア、任意の変化を許容	変化中、状態未確定
	適用せず	中心線は高インピーダンス状態 (High-Z)

11.2 AC テスト条件

図 13. テストの設定




表 40. テスト仕様

パラメーター	全速度バージョン	単位
出力負荷容量 C_L	30	pF
入力立ち上がり／立ち下がり時間 ^[135]	1.5	ns
入力パルス レベル	$0.0 \sim V_{IO}$	V
入力タイミング測定基準レベル	$V_{IO}/2$	V
出力タイミング測定基準レベル	$V_{IO}/2$	V

注：

¹³⁵ V_{IL} (Max) と V_{IH} (Min) の間で測定します。

図 14. 入力波形および測定レベル



11.3 パワーオン リセット (POR) とウォーム リセット

V_{CC} と V_{IO} 電源を安定させるための電源供給時デカップリングには、標準的な予防措置を講じてください。システム内のそれぞれのデバイスには、パッケージ コネクタに近接する適切なコンデンサ (通常、約 0.1 μ F) によりデカップリングされた V_{CC} と V_{IO} 電源が必要です。

表 41. 電源投入とリセット時のパラメーター

パラメーター	説明	限界	値	単位
t_{VCS}	最初のアクセスまでの V_{CC} セットアップ時間 ^[136, 137]	Min	300	μ s
t_{VIO}	最初のアクセスまでの V_{IO} セットアップ時間 ^[136, 137]	Min	300	μ s
t_{RPH}	RESET# LOW から CE# LOW までの時間	Min	35	μ s
t_{RP}	RESET# パルス幅	Min	200	ns
t_{RH}	RESET# (HIGH) と CE# (LOW) の間の時間	Min	50	ns
t_{CEH}	CE# パルス幅 (HIGH)	Min	20	ns

注:

136.100% のテストは行われていません。

137. V_{CC} が $V_{CC}(\text{Min})$ に、 V_{IO} が $V_{IO}(\text{Min})$ に達してから、リセット ピンの電圧が V_{IH} に、CE# ピンの電圧が V_{IL} に達するまで測定した時間です。

138.RESET# を LOW にするのは POR 中では任意です。POR 中に RESET# がアサートされた場合、 t_{RPH} 、 t_{VIO} と t_{VCS} の中で最も遅いものが CE# が LOW になる遷移してよい時点を決めます。 t_{VIO} または t_{VCS} が経過した後、RESET# が LOW のままであれば、 t_{RPH} は t_{VIO} または t_{VCS} の終了時点から測定されます。また、CE# が LOW になる前に、RESET は t_{RH} の期間で HIGH であることも必要です。

139.電源投入の間、 $V_{CC} \geq V_{IO} - 200\text{mV}$ となります。

140. V_{CC} と V_{IO} のランプ レートは非線形である場合があります。

141. t_{RP} と t_{RH} の合計値は t_{RPH} 以上でなければなりません。

11.3.1 パワーオン (コールド) リセット (POR)


電源の立ち上がり中、 V_{IO} 電源電圧は V_{CC} 電源電圧以下である必要があります。また、 V_{IH} は、 V_{IO} 電源電圧以下である必要があります。

コールド リセット組込みアルゴリズムでは、すべての EAC アルゴリズムとデフォルト状態を不揮発性メモリからロードするために、比較的長い (数百 μ s) 時間 (t_{VCS}) を必要とします。コールド リセット中は、CE# および RESET# を含むすべての制御信号が無視されます。 t_{VCS} 中に CE# が LOW であれば、デバイスは t_{VCS} 中に通常の POR 電流よりも多くの電流を消費する場合がありますが、CE# のレベルはコールド リセット EA には影響しません。RESET# は、 t_{VCS} 中、HIGH でも LOW でもかまいません。 t_{VCS} 期間中に RESET# が LOW になると、デバイスをハードウェア リセット状態に保つために、 t_{VCS} の終了時点で LOW のままである場合があります。 t_{VCS} の終了時点で RESET# が HIGH の場合は、デバイスはスタンバイ状態に入ります。

最初に電力を印加したときに、電源電圧が V_{RST} 以下から、その後動作最小範囲に達した時に、内部のデバイス構成とウォーム リセットの動作が開始されます。CE# は POR 動作 (t_{VCS} または t_{VIO}) の間、無視されます。この POR 期間中に RESET# を LOW にすることは任意です。RESET# は、POR 中に LOW に駆動された場合、ハードウェア リセットのパラメーター t_{RP} と t_{RPH} を満たす必要があります。この場合、リセット動作は、 t_{VCS} 、 t_{VIO} または t_{RPH} の最後のタイミングで終了します。CE#、OE# またはアドレス遷移が 1 番目の読み出し動作を開始します。POR 中に CE# が LOW に維持された場合、現時点のアドレスは自動的に読み出されます。

コールド リセット中は、デバイスは I_{CC7} 電流を消費します。

図 15. 電源投入時の図



11.3.2 ハードウェア (ウォーム) リセット

ハードウェア リセット (t_{RPH}) の間、デバイスは I_{CC5} 電流を消費します。

RESET# が継続的に V_{SS} に保持されると、デバイスは CMOS スタンバイ電流 (I_{CC4}) を消費します。RESET# が V_{IL} に保持されていても V_{SS} になっていないと、スタンバイ電流は大きくなります。


t_{VCS} の経過後に RESET# が LOW にアサートされたときに、デバイスによるコールドリセットが完了していないと、ウォーム RESET# の代わりにコールド RESET# EA が実行されますが、これには完了までに t_{VCS} 時間が必要となります。75 ページの図 16 「ハードウェア リセット」をご参照ください。

デバイスが POR を完了し、スタンバイ状態に入った後、その後のハードウェア リセット状態への遷移はすべて、ウォームリセット組込みアルゴリズムを起動させます。ウォーム リセットはコールドリセットよりもはるかに短時間であり、完了までに要するのは数 μs (t_{RPH}) です。ウォーム リセット EA の間は、進行中の組込みアルゴリズムはすべて停止され、EAC は POR 状態に戻され、不揮発性メモリから EAC アルゴリズムがリロードされることもありません。ウォーム リセット EA が完了した後、RESET# が LOW のままであると、インターフェースはハードウェア リセット状態のままとなります。RESET# が HIGH に復帰すると、インターフェースはスタンバイ状態に遷移します。ウォーム リセット EA の最後に RESET# が HIGH の場合は、インターフェースは直接スタンバイ状態に遷移します。ウォーム リセット中に CE# が LOW に維持された場合、現時点のアドレスが自動的に読み出されます。

t_{VCS} の終わりまでに POR が正しく完了していない場合、その後、ハードウェア リセット状態への遷移があると、これに起因してパワーオン リセット インターフェースへの遷移が行われ、コールド リセット組込みアルゴリズムが開始されます。これにより、システム電源投入時の電圧のランプアップに起因して、POR が開始されない、あるいは正しく完了しないといったことがあったとしても、デバイスがコールド リセットを完了できることを保証します。コールド リセットまたはウォーム リセット中は、RY/BY# ピンは LOW であり、デバイスがリセット動作の実行でビジーになっていることを示します。

ハードウェア リセットは、 V_{IL} に移行する RESET# 信号により開始されます。

図 16. ハードウェア リセット



11.4 AC 電氣的特性

11.4.1 非同期読み出し動作

表 42. 読み出し動作 $V_{IO} = V_{CC} = 2.7\text{ V} \sim 3.6\text{ V} (-40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C})$

パラメーター		説明	テストセットアップ		速度オプション	単位
JEDEC	標準				100	
t_{AVAV}	t_{RC}	読み出しサイクル時間 ^[142]	512 Mb, 1 Gb	Min	100	ns
t_{AVQV}	t_{ACC}	アドレスから出力までの遅延時間 CE# = V_{IL} OE# = V_{IL}	512 Mb, 1 Gb	Max	100	ns
t_{ELQV}	t_{CE}	チップ イネーブルから出力までの遅延時間 OE# = V_{IL}	512 Mb, 1 Gb	Max	100	ns
	t_{PACC}	ページ アクセス時間	512 Mb, 1 Gb	Max	15	ns
t_{GLQV}	t_{OE}	出カ イネーブルから出力までの遅延時間	読み出し	Max	25	ns
			ポーリング	Max	35	
t_{AXQX}	t_{OH}	アドレス、CE#、OE# のいずれか早い方からの出力ホールド時間		Min	0	ns
t_{EHQZ}	t_{DF}	チップ イネーブルまたは出カ イネーブルから出力 High-Z までの時間 ^[142]		Max	15	ns
	t_{OEH}	出カ イネーブル ホールド時間 ^[142]	読み出し	Min	0	ns
			ポーリング	Min	10	ns
	t_{ASO}	OE# low へのアドレス セットアップ時間	ポーリング	Min	15	ns
	t_{AHT}	CE# または OE# high からのアドレス ホールド時間	ポーリング	Min	0	ns
	t_{CEPH}	CE# HIGH 時間	ポーリング	Min	20	ns
	t_{OEPH}	OE# HIGH 時間	ポーリング	Min	20	ns
	t_{ASSB}	自動スリープからスタンバイまでの時間 ^[142]	CE# = V_{IL} 、 アドレスが安定	Typ	5	μs
				Max	8	μs
t_{BLEL}	t_{FLEL}	BYTE# LOW から CE# LOW までの時間		Min	10	ns
t_{BHEL}	t_{FHEL}	BYTE# HIGH から CE# LOW までの時間		Min	10	ns
t_{BLQV}	t_{FLQV}	BYTE# LOW から出力 High-Z までの時間 ^[142]		Max	1	μs
t_{BHQV}	t_{FHQV}	BYTE# HIGH から出力までの遅延時間		Max	1	μs

注：

142.100% のテストは行われていません。

表 43. 読み出し動作 $V_{IO} = 1.65\text{ V} \sim V_{CC}$ 、 $V_{CC} = 2.7\text{ V} \sim 3.6\text{ V}$ ($-40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C}$)

パラメーター		説明	テストセットアップ		速度オプション	単位
JEDEC	標準				110	
t_{AVAV}	t_{RC}	読み出しサイクル時間 ^[143]	512 Mb, 1 Gb	Min	110	ns
t_{AVQV}	t_{ACC}	アドレスから出力までの遅延時間 CE# = V_{IL} OE# = V_{IL}	512 Mb, 1 Gb	Max	110	ns
t_{ELQV}	t_{CE}	チップイネーブルから出力までの遅延時間 OE# = V_{IL}	512 Mb, 1 Gb	Max	110	ns
	t_{PACC}	ページアクセス時間	512 Mb, 1 Gb	Min	25	ns
t_{GLQV}	t_{OE}	出力イネーブルから出力までの遅延時間	読み出しとポーリング	Max	35	ns
t_{AXQX}	t_{OH}	アドレス、CE#、OE# のいずれか早い方からの出力ホールド時間		Min	0	ns
t_{EHQZ}	t_{DF}	チップイネーブルまたは出力イネーブルから出力 High-Z までの時間 ^[143]		Max	20	ns
	t_{OEh}	出力イネーブル ホールド時間 ^[143]	読み出し	Min	0	ns
			ポーリング	Min	10	ns
	t_{ASO}	OE# low へのアドレス セットアップ時間	ポーリング	Min	15	ns
	t_{AHT}	CE# または OE# high からのアドレス ホールド時間	ポーリング	Min	0	ns
	t_{CEPH}	CE# HIGH 時間	ポーリング	Min	20	ns
	t_{OEPH}	OE# HIGH 時間	ポーリング	Min	20	ns
	t_{ASSB}	自動スリープからスタンバイまでの時間 ^[143]	CE# = V_{IL} 、 アドレスが安定	Typ	5	μs
				Max	8	μs
t_{BLEL}	t_{FLEL}	BYTE# LOW から CE# LOW までの時間		Min	10	ns
t_{BHEL}	t_{FHEL}	BYTE# HIGH から CE# LOW までの時間		Min	10	ns
t_{BLQV}	t_{FLQV}	BYTE# LOW から出力 High-Z までの時間 ^[143]		Max	1	μs
t_{BHQV}	t_{FHQV}	BYTE# HIGH から出力までの遅延時間		Max	1	μs

注：

143.100% のテストは行われていません。

表 44. 読み出し動作 $V_{IO} = V_{CC} = 2.7\text{ V} \sim 3.6\text{ V}$ ($-40\text{ }^{\circ}\text{C} \sim +105\text{ }^{\circ}\text{C}$)

パラメーター		説明	テストセットアップ		速度オプション	単位
JEDEC	標準				110	
t_{AVAV}	t_{RC}	読み出しサイクル時間 ^[144]	512 Mb, 1 Gb	Min	110	ns
t_{AVQV}	t_{ACC}	アドレスから出力までの遅延時間 CE# = V_{IL} OE# = V_{IL}	512 Mb, 1 Gb	Max	110	ns
t_{ELQV}	t_{CE}	チップイネーブルから出力までの遅延時間 OE# = V_{IL}	512 Mb, 1 Gb	Max	110	ns
	t_{PACC}	ページアクセス時間	512 Mb, 1 Gb	Max	15	ns
t_{GLQV}	t_{OE}	出カインーブルから出力までの遅延時間	読み出し	Max	25	ns
			ポーリング	Max	35	
t_{AXQX}	t_{OH}	アドレス、CE#、OE# のいずれか早い方からの出力ホールド時間		Min	0	ns
t_{EHQZ}	t_{DF}	チップイネーブルまたは出カインーブルから出力 High-Z までの時間 ^[144]		Max	15	ns
	t_{OEh}	出カインーブル ホールド時間 ^[144]	読み出し	Min	0	ns
			ポーリング	Min	10	ns
	t_{ASO}	OE# low へのアドレス セットアップ時間	ポーリング	Min	15	ns
	t_{AHT}	CE# または OE# high からのアドレス ホールド時間	ポーリング	Min	0	ns
	t_{CEPH}	CE# HIGH 時間	ポーリング	Min	20	ns
	t_{OEPH}	OE# HIGH 時間	ポーリング	Min	20	ns
	t_{ASSB}	自動スリープからスタンバイまでの時間 ^[144]	CE# = V_{IL} 、 アドレスが安定	Typ	5	μs
				Max	8	μs
t_{BLEL}	t_{FLEL}	BYTE# LOW から CE# LOW までの時間		Min	10	ns
t_{BHEL}	t_{FHEL}	BYTE# HIGH から CE# LOW までの時間		Min	10	ns
t_{BLQV}	t_{FLQV}	BYTE# LOW から出力 High-Z までの時間 ^[144]		Max	1	μs
t_{BHQV}	t_{FHQV}	BYTE# HIGH から出力までの遅延時間		Max	1	μs

注：

144.100% のテストは行われていません。

表 45. 読み出し動作 $V_{IO} = 1.65\text{ V} \sim V_{CC}$, $V_{CC} = 2.7\text{ V} \sim 3.6\text{ V}$ ($-40\text{ }^{\circ}\text{C} \sim +105\text{ }^{\circ}\text{C}$)

パラメーター		説明		テストセットアップ		速度オプション	単位
JEDEC	標準					120	
t_{AVAV}	t_{RC}	読み出しサイクル時間 ^[145]		512 Mb, 1 Gb	Min	120	ns
t_{AVQV}	t_{ACC}	アドレスから出力までの遅延時間	$CE\# = V_{IL}$ $OE\# = V_{IL}$	512 Mb, 1 Gb	Max	120	ns
t_{ELQV}	t_{CE}	チップ イネーブルから出力までの遅延時間	$OE\# = V_{IL}$	512 Mb, 1 Gb	Max	120	ns
	t_{PACC}	ページ アクセス時間		512 Mb, 1 Gb	Max	25	ns
t_{GLQV}	t_{OE}	出カ イネーブルから出力までの遅延時間		読み出しとポーリング	Max	35	ns
t_{AXQX}	t_{OH}	アドレス、CE#、OE# のいずれか早い方からの出力ホールド時間			Min	0	ns
t_{EHQZ}	t_{DF}	チップ イネーブルまたは出カ イネーブルから出力 High-Z までの時間 ^[145]			Max	15	ns
	t_{OEH}	出カ イネーブル ホールド時間 ^[145]		読み出し	Min	0	ns
				ポーリング	Min	10	ns
	t_{ASO}	OE# low へのアドレス セットアップ時間		ポーリング	Min	15	ns
	t_{AHT}	CE# または OE# high からのアドレス ホールド時間		ポーリング	Min	0	ns
	t_{CEPH}	CE# HIGH 時間		ポーリング	Min	20	ns
	t_{OEPH}	OE# HIGH 時間		ポーリング	Min	20	ns
	t_{ASSB}	自動スリープからスタンバイまでの時間 ^[145]		$CE\# = V_{IL}$ 、 アドレスが安定	Typ	5	μs
					Max	8	μs
t_{BLEL}	t_{FLEL}	BYTE# LOW から CE# LOW までの時間			Min	10	ns
t_{BHEL}	t_{FHEL}	BYTE# HIGH から CE# LOW までの時間			Min	10	ns
t_{BLQV}	t_{FLQV}	BYTE# LOW から出力 High-Z までの時間 ^[145]			Max	1	μs
t_{BHQV}	t_{FHQV}	BYTE# HIGH から出力までの遅延時間			Max	1	μs

注：

145.100% のテストは行われていません。

表 46. 読み出し動作 $V_{IO} = V_{CC} = 2.7\text{ V} \sim 3.6\text{ V}$ ($-40\text{ }^{\circ}\text{C} \sim +125\text{ }^{\circ}\text{C}$)

パラメーター		説明		テスト セットアップ		速度オプション	単位
JEDEC	標準					120	
t_{AVAV}	t_{RC}	読み出しサイクルの時間 ^[146]	$CE\# = V_{IL}$ $OE\# = V_{IL}$	512 Mb, 1 Gb	Min	120	ns
t_{AVQV}	t_{ACC}	アドレスから出力までの遅延時間	$OE\# = V_{IL}$	512 Mb, 1 Gb	Max	120	ns
t_{ELQV}	t_{CE}	チップ イネーブルから出力までの遅延時間		512 Mb, 1 Gb	Max	120	ns
	t_{PACC}	ページ アクセス時間		512 Mb, 1 Gb	Max	15	ns
t_{GLQV}	t_{OE}	出カ イネーブルから出力までの遅延時間		読み出し	Max	25	ns
				ポーリング	Max	35	ns
t_{AXQX}	t_{OH}	アドレス、CE#、OE# のいずれか早い方からの出力ホールド時間			Min	0	ns
t_{EHQZ}	t_{DF}	チップ イネーブルまたは出カ イネーブルから出力 High-Z までの時間 ^[146]			Max	15	ns
	t_{OEHL}	出カ イネーブル ホールド時間 ^[146]		読み出し	Min	0	ns
				ポーリング	Min	10	ns
	t_{ASO}	OE# low へのアドレス セットアップ時間		ポーリング	Min	15	ns
	t_{AHT}	CE# または OE# high からのアドレス ホールド時間		ポーリング	Min	0	ns
	t_{CEPH}	CE# HIGH 時間		ポーリング	Min	20	ns
	t_{OEPH}	OE# HIGH 時間		ポーリング	Min	20	ns
	t_{ASSB}	自動スリープからスタンバイまでの時間 ^[146]	$CE\# = V_{IL}$ 、 アドレスが安定		Typ	5	μs
					Max	8	μs
t_{BLEL}	t_{FLEL}	BYTE# LOW から CE# LOW までの時間			Min	10	ns
t_{BHEL}	t_{FHEL}	BYTE# HIGH から CE# LOW までの時間			Min	10	ns
t_{BLQV}	t_{FLQV}	BYTE# LOW から出力 High-Z までの時間 ^[146]			Max	1	μs
t_{BHQV}	t_{FHQV}	BYTE# HIGH から出力までの遅延時間			Max	1	μs

注：


146.100% のテストは行われていません。

表 47. 読み出し動作 $V_{IO} = 1.65\text{ V} \sim V_{CC}$ 、 $V_{CC} = 2.7\text{ V} \sim 3.6\text{ V}$ ($-40\text{ }^{\circ}\text{C} \sim +125\text{ }^{\circ}\text{C}$)

パラメーター		説明	テスト セットアップ	速度オプション 130	単位
JEDEC	標準				
t_{AVAV}	t_{RC}	読み出しサイクルの時間 ^[147]	CE# = V_{IL} OE# = V_{IL}	512 Mb, 1 Gb Min	130 ns
t_{AVQV}	t_{ACC}	アドレスから出力までの遅延時間	OE# = V_{IL}	512 Mb, 1 Gb Max	130 ns
t_{ELQV}	t_{CE}	チップ イネーブルから出力までの遅延時間		512 Mb, 1 Gb Max	130 ns
	t_{PACC}	ページ アクセス時間		512 Mb, 1 Gb Max	20 ns
t_{GLQV}	t_{OE}	出力イネーブルから出力までの遅延時間	読み出し	Max	25 ns
			ポーリング	Max	35 ns
t_{AXQX}	t_{OH}	アドレス、CE#、OE# のいずれか早い方からの出力ホールド時間		Min	0 ns
t_{EHQZ}	t_{DF}	チップ イネーブルまたは出力イネーブルから出力 High-Z までの時間 ^[147]		Max	15 ns
	t_{OEh}	出力イネーブル ホールド時間 ^[147]	読み出し	Min	0 ns
			ポーリング	Min	10 ns
	t_{ASO}	OE# low へのアドレス セットアップ時間	ポーリング	Min	15 ns
	t_{AHT}	CE# または OE# high からのアドレス ホールド時間	ポーリング	Min	0 ns
	t_{CEPH}	CE# HIGH 時間	ポーリング	Min	20 ns
	t_{OEPh}	OE# HIGH 時間	ポーリング	Min	20 ns
	t_{ASSB}	自動スリープからスタンバイまでの時間 ^[147]	CE# = V_{IL} 、 アドレスが安定	Typ	5 μs
				Max	8 μs
t_{BLEL}	t_{FLEL}	BYTE# LOW から CE# LOW までの時間		Min	10 ns
t_{BHEL}	t_{FHEL}	BYTE# HIGH から CE# LOW までの時間		Min	10 ns
t_{BLQV}	t_{FLQV}	BYTE# LOW から出力 High-Z までの時間 ^[147]		Max	1 μs
t_{BHQV}	t_{FHQV}	BYTE# HIGH から出力までの遅延時間		Max	1 μs



注：

147.100% のテストは行われていません。

図 17. 連続読み出し (t_{ACC}) 動作タイミング図 ^[148]


注：

148. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15～DQ0で、バイトモードではDQ7～DQ0です。

図 18. 連続読み出し動作 (t_{RC}) タイミング図 [149, 150]

図 19. ページ読み出しタイミング図 [149, 151]



注：
 149. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15～DQ0で、バイトモードではDQ7～DQ0です。
 150. 連続動作 (あるアクセスから別のアクセスに移行してもCE#はLOWのまま) では、2つ目のアクセスを開始するためには、アドレス変更が必要となります。
 151. ワードモードではA3:A0をトグルし、バイトモードではA3:A-1をトグルします。

11.4.2 非同期書き込み動作

表 48. 書き込み動作

パラメーター		説明		$V_{IO} = 2.7V \sim V_{CC}$	$V_{IO} = 1.65V \sim V_{CC}$	単位
JEDEC	標準					
t_{AVAV}	t_{WC}	書き込みサイクル時間 ^[152]	Min	60		ns
t_{AVWL}	t_{AS}	アドレス セットアップ時間	Min	0		ns
	t_{ASO}	トグルビットのポーリング時の、OE# LOW までのアドレス セットアップ時間	Min	15		ns
t_{WLAX}	t_{AH}	アドレス ホールド時間	Min	45		ns
	t_{AHT}	トグルビットのポーリング時の、CE# または OE# HIGH からのアドレス ホールド時間	Min	0		ns
t_{DVWH}	t_{DS}	データ セットアップ時間	Min	30		ns
t_{WHDX}	t_{DH}	データ ホールド時間	Min	0		ns
t_{GHWL}	t_{GHWL}	書き込み前の読み出し復帰時間 (OE# HIGH から WE# LOW までの時間)	Min	0		ns
t_{ELWL}	t_{CS}	CE# セットアップ時間	Min	0		ns
t_{WHEH}	t_{CH}	CE# ホールド時間	Min	0		ns
t_{WLWH}	t_{WP}	WE# パルス幅	Min	25		ns
t_{WHWL}	t_{WPH}	WE# パルス幅 (HIGH)	Min	20		ns
	t_{SEA}	セクタ消去タイムアウト時間	Min	50		μs



図 20. 連続書き込み動作タイミング図 ^[153]



注:

152.100%のテストは行われていません。

153.アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。

図 21. 連続 (CE#VIL) 書き込み動作タイミング図 [154]

図 22. 書き込みから読み出し (t_{ACC}) 動作タイミング図 [154]


注:
 154. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。

図 23. 書き込みから読み出し (t_{CE}) 動作タイミング図^[155]






図 24. 読み出しから書き込み ($CE\# V_{IL}$) 動作タイミング図^[155]



注:
155. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。

図 25. 読み出しから書き込み (CE# トグル) 動作タイミング図^[156]

表 49. 消去／プログラム動作

パラメーター		説明		$V_{IO} = 2.7V \sim V_{CC}$	$V_{IO} = 1.65V \sim V_{CC}$	単位
JEDEC	標準					
t_{WHWH1}	t_{WHWH1}	書き込みバッファ プログラム動作	Typ	[159]		μs
		ワード当たりの実効書き込みバッファ プログラム動作	Typ	[159]		μs
		ワードまたはページ当たりのプログラム動作	Typ	[159]		μs
t_{WHWH2}	t_{WHWH2}	セクタ消去動作 ^[157]	Typ	[159]		ms
	t_{BUSY}	消去／プログラム有効から RY/BY# までの遅延時間	Max	80		ns
	$t_{SR/W}$	読み出し動作と書き込み動作間のレイテンシ ^[158]	Min	10		ns
	t_{ESL}	消去一時停止レイテンシ	Max	[159]		μs
	t_{PSL}	プログラム一時停止レイテンシ	Max	[159]		μs
	t_{RB}	RY/BY# 復帰時間	Min	0		μs
	t_{PPB}	PPB ロック ロック解除	Min	80		μs
			Max	120		
	t_{DP}	データ ポーリングから保護されるセクタまでの時間 (プログラム)	Min	3		μs
			Max	20		
		データ ポーリングから保護されるセクタまでの時間 (消去)	Min	3		
			Max	100		
	t_{VHH}	V_{HH} 立ち上がり／立ち下がり時間 ^[157]	Min	250		ns
	t_{TOR}	タイミング制限超過のクリア時間 (DQ5)	Min	100		ns

注：
 156. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15～DQ0で、バイトモードではDQ7～DQ0です。
 157. 100%のテストは行われていません。
 158. WE#の立ち上がりエッジの時、別のアドレスに切り替わる前に、 $t_{SR/W}$ を待機する必要があります。
 159. 特定の値については、表16と表17をご参照ください。

図 26. アクセラレーション プログラム動作タイミング図







図 27. プログラム動作タイミング図 [160, 161]



注:
160. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。
161. PA = プログラム アドレス、PD = プログラム データ、D_{OUT}はプログラム アドレスにおける真のデータです。

図 28. チップ/セクタ消去動作タイミング図 [162, 163]

図 29. Data# ポーリング タイミング図 (組込みアルゴリズム実行時) [164]


注：
 162.アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。
 163.SA = セクタ アドレス (セクタ 消去の場合)、VA = 有効なアドレス (ステータス データ読み出しの場合)。
 164.VA = 有効なアドレス。図は、コマンド シーケンス後の最初の状態サイクル、最後の状態読み出しサイクル、データ アレイ読み出しサイクルを示しています。

図 30. トグル ビット タイミング図 (組込みアルゴリズム実行時) ^[165]





図 31. DQ2 と DQ6 の関連図 ^[166]



注:

¹⁶⁵.DQ6は、デバイスがビジーの間、任意の読み出しアドレスでトグルします。アドレスが実際に消去中のセクタ内にある場合、DQ2はトグルします。

¹⁶⁶.システムは、OE#またはCE#を使用して、DQ2とDQ6をトグルできます。消去一時停止のセクタ内のアドレスを読み出す時にのみ、DQ2がトグルします。

11.4.3 CE# により制御される交互の書き込み動作


表 50. CE# により制御される書き込み動作

パラメーター		説明		$V_{IO} = 2.7V \sim V_{CC}$	$V_{IO} = 1.65V \sim V_{CC}$	単位
JEDEC	標準					
t_{AVAV}	t_{WC}	書き込みサイクル時間 ^[167]	Min	60		ns
t_{AVWL}	t_{AS}	アドレス セットアップ時間	Min	0		ns
	t_{ASO}	トグルビットのポーリング時の、OE# LOW までのアドレス セットアップ時間	Min	15		ns
t_{WLAX}	t_{AH}	アドレス ホールド時間	Min	45		ns
	t_{AHT}	トグルビットのポーリング時の、CE# または OE# HIGH からのアドレス ホールド時間	Min	0		ns
t_{DVWH}	t_{DS}	データ セットアップ時間	Min	30		ns
t_{WHDX}	t_{DH}	データ ホールド時間	Min	0		ns
	t_{CEPH}	トグルビットのポーリング時の、CE# HIGH 時間	Min	20		ns
	t_{OEPH}	トグルビットのポーリング時の、OE# HIGH 時間	Min	20		ns
t_{GHEK}	t_{GHEL}	書き込み前の読み出し復帰時間 (OE# HIGH から WE# LOW までの時間)	Min	0		ns
t_{WLEL}	t_{WS}	WE# セットアップ時間	Min	0		ns
t_{ELWH}	t_{WH}	WE# ホールド時間	Min	0		ns
t_{ELEH}	t_{CP}	CE# パルス幅	Min	25		ns
t_{EHEL}	t_{CPH}	CE# パルス幅 (HIGH)	Min	20		ns
	t_{SEA}	セクタ消去タイムアウト	Min	50		μs

注：

167.100% のテストは行われていません。


図 32. 連続 (CE#) 書き込み動作タイミング図^[168]



注：

168. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。

図 33. (CE#) 書き込みから読み出し動作タイミング図^[169]




注：
169. アドレスは、ワードモードではAmax:A0で、バイトモードではAmax:A-1です。データは、ワードモードではDQ15~DQ0で、バイトモードではDQ7~DQ0です。

12. 物理インターフェース

12.1 56 ピン TSOP

12.1.1 ピン配列図


図 34. 56 ピン標準 TSOP ^[170]



注：
 170. ピン27、28および30は将来のために予約されています (Reserved for Future Use=RFU)。

12.1.2 外形図

図 35. 56 ピン TSOP (薄型スモール アウトライン パッケージ)、14×20 mm (002-15549)



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.20
A1	0.05	—	0.15
A2	0.95	1.00	1.05
b1	0.17	0.20	0.23
b	0.17	0.22	0.27
c1	0.10	—	0.16
c	0.10	—	0.21
D	20.00 BASIC		
D1	18.40 BASIC		
E	14.00 BASIC		
e	0.50 BASIC		
L	0.50	0.60	0.70
θ	0°	—	8
R	0.08	—	0.20
N	56		

NOTES:

1. DIMENSIONS ARE IN MILLIMETERS (mm).
2. PIN 1 IDENTIFIER FOR STANDARD PIN OUT (DIE UP).
3. PIN 1 IDENTIFIER FOR REVERSE PIN OUT (DIE DOWN): INK OR LASER MARK.
4. TO BE DETERMINED AT THE SEATING PLANE [C-]. THE SEATING PLANE IS DEFINED AS THE PLANE OF CONTACT THAT IS MADE WHEN THE PACKAGE LEADS ARE ALLOWED TO REST FREELY ON A FLAT HORIZONTAL SURFACE.
5. DIMENSIONS D1 AND E DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE MOLD PROTRUSION ON E IS 0.15mm PER SIDE AND ON D1 IS 0.25mm PER SIDE.
6. DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08mm TOTAL IN EXCESS OF b DIMENSION AT MAX. MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSION AND AN ADJACENT LEAD TO BE 0.07mm.
7. THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
8. LEAD COPLANARITY SHALL BE WITHIN 0.10mm AS MEASURED FROM THE SEATING PLANE.
9. DIMENSION "e" IS MEASURED AT THE CENTERLINE OF THE LEADS.
10. JEDEC SPECIFICATION NO. REF: MO-142(D)EC.

002-15549 *B


12.2 64 ボール FBGA

12.2.1 ピン配列図

図 36. 64 ボール FBGA (強化ボール グリッド アレイ) ^[171, 172]

TOP VIEW

PRODUCT Pinout




注：

171. ボール A1、A8、H1 および H8 は接続されていません (No Connect=NC)。

172. ボール B1、C1、D1、E1 および G1 は将来のために予約されています (RFU)。





12.2.2 外形図 – LAE064

図 37. LAE064—64 ボール FBGA (強化ボール グリッド アレイ)、9×9 mm (002-15537)



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	-	-	1.40
A1	0.40	-	-
A2	0.60	-	-
D	9.00 BSC.		
E	9.00 BSC.		
D1	7.00 BSC.		
E1	7.00 BSC.		
MD	8		
ME	8		
N	64		
Øb	0.50	0.60	0.70
eD	1.00 BSC.		
eE	1.00 BSC.		
SD/SE	0.50 BSC.		


NOTES:

- DIMENSIONING AND TOLERANCING PER ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS.
- BALL POSITION DESIGNATION PER JEP95 SECTION 3, SPP-020 (RECTANGULAR) OR SPP-010 (SQUARE).
-  REPRESENTS THE SOLDER BALL GRID PITCH.
- SYMBOL "MD" IS THE BALL ROW MATRIX SIZE IN THE "D" DIRECTION.
SYMBOL "ME" IS THE BALL COLUMN MATRIX SIZE IN THE "E" DIRECTION.
N IS THE TOTAL NUMBER OF SOLDER BALLS.
-  DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C.
-  "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW.
WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" OR "SE" = 0.
WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = eD/2 AND "SE" = eE/2.
- "*" INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS.
-  A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.
- JEDEC SPECIFICATION NO. REF : N/A

002-15537 *A





12.2.3 外形図 — LAA064

図 38. LAA064—64 ボール FBGA (強化ボール グリッド アレイ) (002-15536)



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	-	-	1.40
A1	0.40	-	-
A2	0.60	-	-
D	13.00 BSC.		
E	11.00 BSC.		
D1	7.00 BSC.		
E1	7.00 BSC.		
MD	8		
ME	8		
N	64		
Øb	0.50	0.60	0.70
eD	1.00 BSC.		
eE	1.00 BSC.		
SD/SE	0.50 BSC.		

NOTES:


- DIMENSIONING AND TOLERANCING PER ASME Y14.5M-1994 .
- ALL DIMENSIONS ARE IN MILLIMETERS .
- BALL POSITION DESIGNATION PER JEP95 SECTION 3, SPP-020 (RECTANGULAR) OR SPP-010 (SQUARE).
-  REPRESENTS THE SOLDER BALL GRID PITCH .
- SYMBOL "MD" IS THE BALL ROW MATRIX SIZE IN THE "D" DIRECTION.
SYMBOL "ME" IS THE BALL COLUMN MATRIX SIZE IN THE "E" DIRECTION.
N IS THE TOTAL NUMBER OF SOLDER BALLS.
-  DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C .
-  "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW.
WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" OR "SE" = 0.
WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = eD/2 AND "SE" = eE/2.
- "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS.
-  A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.

002-15536 **

12.3 56 ボール FBGA


12.3.1 ピン配列図

図 39. 56 ボール FBGA (強化ボール グリッド アレイ) ^[173]



注：
 173. ボールA3、B3およびG1は、将来のために予約されています (RFU)。

12.3.2 外形図 — VBU 056



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	-	-	1.00
A1	0.17	-	-
D	9.00 BSC.		
E	7.00 BSC.		
D1	5.60 BSC.		
E1	5.60 BSC.		
MD	8		
ME	8		
n	56		
Øb	0.33	-	0.45
eD/eE	0.80 BSC.		
SD/SE	0.40 BSC.		

NOTES:

1. DIMENSIONING AND TOLERANCING PER ASME Y14.5M-1994.

2. ALL DIMENSIONS ARE IN MILLIMETERS.


3. BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP-010/020.


4.  REPRESENTS THE SOLDER BALL GRID PITCH.

5. SYMBOL "MD" IS THE BALL ROW MATRIX SIZE IN THE "D" DIRECTION.

SYMBOL "ME" IS THE BALL COLUMN MATRIX SIZE IN THE "E" DIRECTION.

n IS THE TOTAL NUMBER OF POPULATED SOLDER BALLS FOR MATRIX SIZE MD AND ME.


 DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C.

 "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW.

WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" OR "SE" = 0.

WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = eD/2 AND "SE" = eE/2.

 "*" INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS.

 A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.

002-15551 **

13. FBGA パッケージの取扱注意事項

FBGA パッケージのフラッシュ メモリ製品の取り扱いにはご注意ください。

FBGA パッケージのフラッシュメモリデバイスは超音波洗浄器に放置すると損傷する場合があります。パッケージ本体を長時間にわたって温度 150°C 以上の環境に放置すると、パッケージならびにデータの完全性が損なわれることがあります。

14. 注文情報

有効な組合せ — 標準

推奨の組合せは、量産対応が計画されている構成をリストしたものです。新しい組合せがリリースされると、下記の表も更新されます。特定の組合せの有無、ならびに新たにリリースされる組合せについては、担当営業までお問い合わせください。

表 51. S29GL-T の CFI バージョン 1.3 に対する有効な組合せ

S29GL-T の有効な組合せ					
ベース OPN	速度 (ns)	パッケージおよび温度 [174]	モデル番号	包装形態 [175]	注文製品番号 (yy = モデル番号、x = 包装形態)
S29GL01GT	100	DHI, FAI, FHI, GHI, TFI	03, 04	0, 3	S29GL01GT10DHlyyx S29GL01GT10FAlyyx S29GL01GT10FHlyyx S29GL01GT10GHlyyx S29GL01GT10TFlyyx
	110	DHI, FAI, FHI, GHI, TFI	V3, V4		S29GL01GT11DHlyyx S29GL01GT11FAlyyx S29GL01GT11FHlyyx S29GL01GT11GHlyyx S29GL01GT11TFlyyx
	110	DHV, FHV, TFV	03, 04		S29GL01GT11DHVyyx S29GL01GT11FHVyyx S29GL01GT11TFVyyx
	120	DHV, FHV, TFV	V3, V4		S29GL01GT12DHVyyx S29GL01GT12FHVyyx S29GL01GT12TFVyyx
	120	DHN, TFN	03, 04		S29GL01GT12DHNyyxx S29GL01GT12TFNyyxx
	130	DHN, TFN	V3, V4		S29GL01GT13DHNyyxx S29GL01GT13TFNyyxx
S29GL512T	100	DHI, FAI, FHI, GHI, TFI	03, 04	0, 3	S29GL512T10DHlyyx S29GL512T10FAlyyx S29GL512T10FHlyyx S29GL512T10GHlyyx S29GL512T10TFlyyx
	110	DHI, FAI, FHI, GHI, TFI	V3, V4		S29GL512T11DHlyyx S29GL512T11FAlyyx S29GL512T11FHlyyx S29GL512T11GHlyyx S29GL512T11TFlyyx
	110	DHV, FHV, TFV	03, 04		S29GL512T11DHVyyx S29GL512T11FHVyyx S29GL512T11TFVyyx
	120	DHV, FHV, TFV	V3, V4		S29GL512T12DHVyyx S29GL512T12FHVyyx S29GL512T12TFVyyx
	120	DHN, TFN	03, 04		S29GL512T12DHNyyxx S29GL512T12TFNyyxx
	130	DHN, TFN	V3, V4		S29GL512T13DHNyyxx S29GL512T13TFNyyxx

注:

174. 上記以外のスピード、パッケージ、および温度の製品が将来提供される場合があります。製品の提供状況などは、担当営業までお問い合わせください。

175. パッケージ タイプ 0 が標準品となります。

表 52. S29GL-T CFI バージョン 1.5 の有効な組合せ

S29GL-T の有効な組合せ					
ベース OPN	速度 (ns)	パッケージおよび温度 ^[176]	モデル番号	包装形態 ^[177]	注文製品番号 (yy = モデル番号、x = 包装形態)
S29GL01GT	100	DHI, FAI, FHI, GHI, TFI	01, 02	0, 3	S29GL01GT10DHIyyx S29GL01GT10FAIyyx S29GL01GT10FHIyyx S29GL01GT10GHIyyx S29GL01GT10TFIyyx
	110	DHI, FAI, FHI, GHI, TFI	V1, V2		S29GL01GT11DHIyyx S29GL01GT11FAIyyx S29GL01GT11FHIyyx S29GL01GT11GHIyyx S29GL01GT11TFIyyx
	110	DHV, FHV, TFV	01, 02		S29GL01GT11DHVyyx S29GL01GT11FHVyyx S29GL01GT11TFVyyx
	120	DHV, FHV, TFV	V1, V2		S29GL01GT12DHVyyx S29GL01GT12FHVyyx S29GL01GT12TFVyyx
	120	DHN, TFN	01, 02		S29GL01GT12DHNyyxx S29GL01GT12FHNyyxx S29GL01GT12TFNyyxx
	130	DHN, TFN	V1, V2		S29GL01GT13DHNyyxx S29GL01GT13TFNyyxx
S29GL512T	100	DHI, FAI, FHI, GHI, TFI	01, 02	0, 3	S29GL512T10DHIyyx S29GL512T10FAIyyx S29GL512T10FHIyyx S29GL512T10GHIyyx S29GL512T10TFIyyx
	110	DHI, FAI, FHI, GHI, TFI	V1, V2		S29GL512T11DHIyyx S29GL512T11FAIyyx S29GL512T11FHIyyx S29GL512T11GHIyyx S29GL512T11TFIyyx
	110	DHV, FHV, TFV	01, 02		S29GL512T11DHVyyx S29GL512T11FHVyyx S29GL512T11TFVyyx
	120	DHV, FHV, TFV	V1, V2		S29GL512T12DHVyyx S29GL512T12FHVyyx S29GL512T12TFVyyx
	120	DHN, TFN	01, 02		S29GL512T12DHNyyxx S29GL512T12TFNyyxx
	130	DHN, TFN	V1, V2		S29GL512T13DHNyyxx S29GL512T13TFNyyxx

注:

176.上記以外のスピード、パッケージ、および温度の製品が将来提供される場合があります。製品の提供状況などは、担当営業までお問い合わせください。

177.パッケージ タイプ 0 が標準品となります。

有効な組合せ — 車載向けグレード／AEC-Q100

以下の表は、量産対応が計画されている車載向けグレード／AEC-Q100 認定の製品構成の一覧を示しています。新しい組合せがリリースされると、下記の表も更新されます。特定の組合せの有無、ならびに新たにリリースされる組合せについては、担当営業までお問い合わせください。

生産部品承認プロセス (PPAP) のサポートは AEC-Q100 グレード製品のみを提供されています。

ISO/TS-16949 準拠を必要とするエンドユース アプリケーションに使用される製品は PPAP に対応した AEC-Q100 グレード製品でなければなりません。非 AEC-Q100 グレード製品は ISO/TS-16949 要件に完全に準拠して製造または記載されていません。

また、AEC-Q100 グレード製品は ISO/TS-16949 準拠を必要としないエンドユース アプリケーションに PPAP サポートなしで提供されています。

表 53. S29GL-T CFI バージョン 1.3 の有効な組合せ — 車載向けグレード／AEC-Q100

S29GL-T の有効な組合せ — 車載向けグレード／AEC-Q100					
ベース OPN	速度 (ns)	パッケージおよび温度	モデル番号	包装形態	注文製品番号 (yy = モデル番号、x = 包装形態)
S29GL01GT	100	DHA, FHA, TFA	03, 04	0, 3	S29GL01GT10DHAyyx S29GL01GT10FHAyyx S29GL01GT10TFAyyx
	110	DHA, FHA, TFA	V3, V4		S29GL01GT11DHAyyx S29GL01GT11FHAyyx S29GL01GT11TFAyyx
	110	DHB, FHB, TFB	03, 04		S29GL01GT11DHByyx S29GL01GT11FHByyx S29GL01GT11TFByyx
	120	DHB, FHB, TFB	V3, V4		S29GL01GT12DHByyx S29GL01GT12FHByyx S29GL01GT12TFByyx
S29GL512T	100	DHA, FHA, TFA	03, 04	0, 3	S29GL512T10DHAyyx S29GL512T10FHAyyx S29GL512T10TFAyyx
	110	DHA, FHA, TFA	V3, V4		S29GL512T11DHAyyx S29GL512T11FHAyyx S29GL512T11TFAyyx
	110	DHB, FHB, TFB	03, 04		S29GL512T11DHByyx S29GL512T11FHByyx S29GL512T11TFByyx
	120	DHB, FHB, TFB	V3, V4		S29GL512T12DHByyx S29GL512T12FHByyx S29GL512T12TFByyx

表 54. S29GL-T の CFI バージョン 1.5 向けの有効な組合せ — 車載向けグレード／AEC-Q100

S29GL-T の有効な組合せ — 車載向けグレード／AEC-Q100					
ベース OPN	速度 (ns)	パッケージおよび温度	モデル番号	包装形態	注文製品番号 (yy = モデル番号、x = 包装形態)
S29GL01GT	100, 110	DHA, FHA, TFA	01, 02	0, 3	S29GL01GT10DHAyyx S29GL01GT10FHAyyx S29GL01GT10TFAyyx S29GL01GT11DHAyyx S29GL01GT11FHAyyx S29GL01GT11TFAyyx
	110	DHA, FHA, TFA	V1, V2		S29GL01GT11DHAyyx S29GL01GT11FHAyyx S29GL01GT11TFAyyx
	110	DHB, FHB, TFB	01, 02		S29GL01GT11DHByyx S29GL01GT11FHByyx S29GL01GT11TFByyx
	120	DHB, FHB, TFB	V1, V2		S29GL01GT12DHByyx S29GL01GT12FHByyx S29GL01GT12TFByyx
S29GL512T	100	DHA, FHA, TFA	01, 02	0, 3	S29GL512T10DHAyyx S29GL512T10FHAyyx S29GL512T10TFAyyx
	110	DHA, FHA, TFA	V1, V2		S29GL512T11DHAyyx S29GL512T11FHAyyx S29GL512T11TFAyyx
	110	DHB, FHB, TFB	01, 02		S29GL512T11DHByyx S29GL512T11FHByyx S29GL512T11TFByyx
	120	DHB, FHB, TFB	V1, V2		S29GL512T12DHByyx S29GL512T12FHByyx S29GL512T12TFByyx

一般的なデバイスの注文部品番号 (有効な組合せ) は下記の要素の組合せで構成されます。

S29GL01GT	10	D	H	I	01	0
包装形態 0 = トレイ 3 = 13 インチ テープ & リール						
モデル番号 (CFI バージョン、V_{IO} および V_{CC} 範囲) CFI バージョン 1.3 03 = V _{IO} = V _{CC} = 2.7 ~ 3.6V、最上位アドレス セクタ保護 04 = V _{IO} = V _{CC} = 2.7 ~ 3.6V、最下位アドレス セクタ保護 V3 = V _{IO} = 1.65 ~ V _{CC} 、V _{CC} = 2.7 ~ 3.6V、最上位アドレス セクタ保護 V4 = V _{IO} = 1.65 ~ V _{CC} 、V _{CC} = 2.7 ~ 3.6V、最下位アドレス セクタ保護 CFI バージョン 1.5 01 = V _{IO} = V _{CC} = 2.7 ~ 3.6V、最上位アドレス セクタ保護 02 = V _{IO} = V _{CC} = 2.7 ~ 3.6V、最下位アドレス セクタ保護 V1 = V _{IO} = 1.65 ~ V _{CC} 、V _{CC} = 2.7 ~ 3.6V、最上位アドレス セクタ保護 V2 = V _{IO} = 1.65 ~ V _{CC} 、V _{CC} = 2.7 ~ 3.6V、最下位アドレス セクタ保護						
温度範囲 I = 産業用 (-40°C ~ +85°C) V = 産業用プラス (-40°C ~ +105°C) N = 拡張 (-40°C ~ +125°C) A = 車載向け、AEC-Q100 グレード 3 (-40°C ~ +85°C) B = 車載向け、AEC-Q100 グレード 2 (-40°C ~ +105°C)						
パッケージ材セット A = 有鉛 F = 鉛フリー H = 低ハロゲン、鉛フリー						
パッケージタイプ D = 強化ボール グリッド アレイ パッケージ (LAE064) 9mm x 9mm F = 強化ボール グリッド アレイ パッケージ (LAA064) 13mm x 11mm G = 強化ボール グリッド アレイ パッケージ (VBU056) 9mm x 7mm T = 薄型小型パッケージ (TSOP) 標準ピン配置						
速度 10 = 100ns のランダム アクセス時間 11 = 110ns のランダム アクセス時間 12 = 120ns のランダム アクセス時間 13 = 130ns のランダム アクセス時間						
デバイス番号/説明 S29GL01GT、S29GL512T 3.0V コア、V _{IO} オプション付き、1024、512Mb のページ モード フラッシュ メモリ、 45nm MirrorBit Eclipse プロセス テクノロジーで製造						

15. 他のリソース

15.1 サイプレス フラッシュ メモリ ロードマップ

www.cypress.com/Flash-Roadmap

15.2 ソフトウェアへのリンク

www.cypress.com/software-and-drivers-cypress-flash-memory

15.3 アプリケーション ノートへのリンク

www.cypress.com/cypressappnotes

16. 改訂履歴

文書名 : S29GL01GT, S29GL512T、1G ビット (128M バイト) , 512M ビット (64M バイト) GL-T MirrorBit Eclipse フラッシュ 文書番号 : 002-03720			
版	ECN 番号	発行日	変更内容
**	4959440	10/21/2015	これは英語版 002-00247 Rev. *C を翻訳した日本語版 002-03720 Rev. ** です。
*A	5054484	12/18/2015	これは英語版 002-00247 Rev. *E を翻訳した日本語版 002-03720 Rev. *A です。
*B	5579883	01/13/2017	これは英語版 002-00247 Rev. *G を翻訳した日本語版 002-03720 Rev. *B です。
*C	6372088	11/01/2018	これは英語版 002-00247 Rev. *J を翻訳した日本語版 002-03720 Rev. *C です。
*D	6731274	11/18/2019	これは英語版 002-00247 Rev. *L を翻訳した日本語版 002-03720 Rev. *D です。

セールス、ソリューションおよび法律情報

ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店および販売代理店の世界的なネットワークを保持しています。お客様の最寄りのオフィスについては、[サイプレスのロケーションページ](#)をご覧ください。

製品

Arm® Cortex® Microcontrollers	cypress.com/arm
車載用	cypress.com/automotive
クロック & バッファ	cypress.com/clocks
インターフェース	cypress.com/interface
IoT (モノのインターネット)	cypress.com/iot
メモリ	cypress.com/memory
マイクロコントローラ	cypress.com/mcu
PSoC	cypress.com/psoc
電源用 IC	cypress.com/pmic
タッチ センシング	cypress.com/touch
USB コントローラー	cypress.com/usb
ワイヤレス	cypress.com/wireless

PSoC® ソリューション

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#) | [PSoC 6 MCU](#)

サイプレス開発者コミュニティ

[コミュニティ](#) | [Projects](#) | [ビデオ](#) | [ブログ](#) | [トレーニング](#) | [Components](#)

テクニカル サポート

cypress.com/support

© Cypress Semiconductor Corporation, 2015-2019. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社 (以下「Cypress」という。)に帰属する財産である。本書面 (本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア (以下「本ソフトウェア」という。))を含むものは、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っておらず、かつ Cypress との間で別途本ソフトウェアの使用方法を定める書面による合意がない場合、Cypress は、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためののみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに (b) Cypress のハードウェア製品ユニットに用いるためののみ、(直接又は再販売者及び販売代理店を介して間接のいずれかで) 本ソフトウェアをバイナリコード形式で外部エンドユーザーに配布すること、並びに (2) 本ソフトウェア (Cypress により提供され、修正がなされていないもの) が抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためののみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一身専属的ライセンス (サブライセンスの権利を除く) を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示を問わず、いかなる保証 (商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない) も行わない。いかなるコンピューティングデバイスも絶対に安全ということはない。従って、Cypress のハードウェアまたはソフトウェア製品に講じられたセキュリティ対策にもかかわらず、Cypress は、Cypress 製品への権限のないアクセスまたは使用といったセキュリティ違反から生じる一切の責任を負わない。加えて、本書面に記載された製品には、エラーと呼ばれる設計上の欠陥またはエラーが含まれている可能性があり、公表された仕様とは異なる動作をする場合がある。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報 (あらゆるサンプルデザイン情報又はプログラムコードを含む) は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が人身傷害、死亡若しくは物的損害を生じさせるようなその他の使用 (以下「本目的外使用」という。)) のためには設計、意図又は承認されていない。重要な構成部分とは、その不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部を問わず一切の責任を負わず、かつ Cypress はそれら一切から本書により免除される。Cypress は Cypress 製品の本目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任 (人身傷害又は死亡に基づく請求を含む) から免責補償される。

Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、WICED、PSoC、CapSense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登録商標である。Cypress のより完全な商標のリストは、cypress.com を参照すること。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。