

# 采用顶部散热带引脚 TO (TOLT) 封装的功率 MOSFET

适用于大电流应用的全新封装

## 关于本文档

### 范围和目的

本文旨在介绍英飞凌用于功率 MOSFET 的创新型顶部散热型带引脚 TO (TOLT) 封装。这种新封装的主要优点在于提高了大功率工业应用的功率密度，同时由于将热传递路径与电流分离，PCB 温度得以降低。本文介绍了 TOLT 的封装方案、热性能和电路板级可靠性。

### 目标受众

本文适用于致力于提高大功率工业应用效率的工程师。

## 目录

关于本文档 .....	1
目录 1 .....	
<b>1 TOLT 介绍.....</b>	<b>2</b>
1.1 目标应用.....	2
1.2 封装设计.....	2
1.3 负引脚本体高差.....	3
1.4 封装外形.....	3
<b>2 TOLT 优势和准则.....</b>	<b>5</b>
2.1 散热方案.....	5
2.2 无锡散热焊盘.....	6
2.3 额外优势.....	6
2.4 热界面材料厚度.....	6
2.5 电参数.....	7
<b>3 焊接和组装建议 .....</b>	<b>9</b>
<b>4 TOLT 的电路板级可靠性.....</b>	<b>10</b>
4.1 板载温度循环可靠性.....	10
4.2 机械负载/压缩可靠性 .....	12
4.3 PCB 弯曲 .....	12
<b>5 热仿真.....</b>	<b>14</b>
<b>6 总结 .....</b>	<b>17</b>
修订记录.....	18

## 1 TOLT 介绍

近年来，工业市场对工业 MOSFET 的需求越来越大。应用的数量、从机械解决方案向电子解决方案的过渡以及更苛刻的应用条件都要求半导体制造商开发新的封装方案和实施技术改进。从通孔封装到 DPAK 或 D2PAK 等表面贴装器件 (SMD)，再到最新的无引脚封装，以及内部硅技术的显著改进，MOSFET 解决方案正在不断发展，以更好地满足工业市场不断增长的需求。

英飞凌不断致力于将卓越的硅技术推向市场，并扩大其封装组合，以应对更广泛的工业应用，同时满足最苛刻的应力条件。英飞凌作为行业质量领导者，确保其产品不仅满足工业标准要求，而且还要超越这些要求，从而保证产品具有更长的使用寿命和更高水平的鲁棒性。

除了 TO-220、DPAK 和 D2PAK 等传统 MOSFET 封装外，英飞凌的产品组合还包括各种无引脚封装，按尺寸和容量分类，涵盖从最小的 S308、中档 SS08，到性能最高的无引脚 (TOLL) 封装。

为了满足对功率要求越来越高的工业应用，英飞凌推出了一种新的封装方案：基于 TOLL 封装的 TOLT 封装。多年使用 TOLL 封装的经验及其久经考验的卓越可靠性为新的顶部散热型 TOLL 奠定了坚实的基础。

英飞凌的 TOLT (JEDEC: HDSOP-16) 是一种全新的顶部散热型封装，专为对功率有更高要求的工业应用而设计，以提供最高的功率密度。该封装扩充了英飞凌的 TOLx 封装系列，其中还包括 TOLL 和配备鸥翼式引脚 (TOLG) 的 TO 引脚产品。

### 1.1 目标应用

TOLT 有助于实现非常高的功率水平。由于通过顶部冷却改善了热阻，TOLT 可以在不增加器件数量和系统尺寸的情况下满足功率要求高的应用需求。因此，TOLT 封装的重点应用是大电流应用。该封装适用于功率水平高达 50 kW 的大功率电机驱动器等应用。



图 1 TOLT 产品的目标应用

### 1.2 封装设计

新 TOLT 封装的概念不同于标准的底部散热功率 MOSFET。在 TOLT 中，封装内的引线框架倒置，漏极焊盘（芯片底部 = 漏极连接）暴露在封装顶部。图 2 为带有倒置引线框架的封装的侧视图。

图 3 和图 4 为栅极、源极和漏极引脚。一排八个引脚连接到顶部的裸露焊盘，以与电路板进行漏极连接。在封装的另一侧，一个引脚用于栅极控制，其余七个引脚连接到电流源极。




图 2 TOLT 侧视图




图 3 TOLT 3D 视图（无塑料模）




图 4 TOLT 底视图（无塑料模）

### 1.3 负引脚本体高差

英飞凌已采取多项措施，尽可能低地保持封装高度容差。这些措施的一个例子是引线负引脚本体高差。这种封装中的引线略高于封装体，这样当封装放置在电路板上时，引脚就不会与 PCB 接触。用于将引线尖端连接到 PCB 的焊料填充引线和电路板之间的空间，从而降低了潜在的高度增加。由于封装高度容差会影响热界面材料 (TIM) 厚度，进而影响热性能，因此负引脚本体高差是 TOLT 封装的一个重要特征。如果没有负引脚本体高差，引脚容差将会添加到封装体高度容差中，这就需要更厚的 TIM 层。由于采用了两次折弯工艺，容差得以保持在较低水平——介于 0.1 和 0.16 mm 之间。




图 5 负引脚本体高差概念。左图：没有负引脚本体高差。右图：有负引脚本体高差

### 1.4 封装外形

图 6 为 TOLT 封装尺寸细节。两个方向的高度容差都保持在  $\pm 0.05$  mm。负引脚本体高差的容差为 0.01 至 0.16 mm。




图 6 TOLT 封装外形图

# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

## 适用于大电流应用的全新封装

### TOLT 优势和准则

## 2 TOLT 优势和准则

顶部散热不仅可以获得更高的应用功率，而且还有其他几个重要优势。本节介绍了这些优点以及一般准则。

### 2.1 散热方案

在标准散热方案中（图 9，左），散热器通常安装在 PCB 下方。从芯片到外部的热传递路径如下：




图 7 背面散热方式中的热路径

这种解决方案的缺点是热性能降低，具体取决于 PCB 和 TIM/导热膏参数。这些组件的导热性差可能会导致过热和应用功率降低，还可能意味着需要更高的散热成本。此外，组装板需要承受更高的温度，这就需要更昂贵的 PCB。

而得益于顶部散热方案（图 9，右），热路径可以显著缩短：



图 8 顶部散热方式中的热路径

通过消除热路径中的 PCB 和焊料互连来减少热路径对 MOSFET 性能有巨大的影响。英飞凌研究了这两种解决方案，结果是，即使假设在保守的情况下，使用 FR4 型 PCB 时，从结到散热器的总热阻  $R_{thJA}$  至少可以改善 20%。

对于功率级设计人员来说，这意味着在相同的应用功率下可以节省散热系统成本，或者在相同的系统方案下具备实现更高功率输出的可能性。




图 9 左图：标准背面散热。右图：顶部散热

## 2.2 无锡散热焊盘

为了确保 SMD MOSFET 的良好可焊性，所有裸露引脚和焊盘都通常镀锡。在回流焊过程中，镀锡层熔化，并与电路板上的焊料形成合金。

而对于采用顶部散热 MOSFET 的系统，散热器不在 PCB 下方，而是直接安装在 MOSFET 顶部的散热（漏极）焊盘上，如图 9 所示，右图。然而，在大多数情况下，散热器不会焊接到 MOSFET 上，而是通过电隔离 TIM 连接到 MOSFET 上。因此，在这种情况下，镀锡就失去了作用，还可能成为劣势。多次回流焊测试表明，在回流焊过程中，散热焊盘上的锡会熔化，还会形成不光滑的表面。这可能带来一些劣势，例如额外的封装容差，而这可能会导致恰当使用 TIM 变得更加困难。因此，较厚的 TIM 层可能会导致整个系统散热的热不均等，甚至可能导致单个 MOSFET 散热的热不均等。由于 TOLT 封装的性能很大程度上取决于所采用的 TIM 的厚度，因此任何额外的高度都可能会降低总热性能。

鉴于此，不在散热焊盘上镀锡，这一点是合理的，这样可以避免在回流焊后出现焊锡凸块，以便为 TOLT 封装创造出平坦的表面，以获得最佳热性能。

为了避免裸露铜氧化，铜表面有额外的钝化层。

## 2.3 额外优势

除了可以为散热系统实现更高的功率密度或节省成本外，TOLT 产品还有其他优势。以下是一些示例：

- 其他组件可以安装在 PCB 的另一侧。由于散热器没有安装在 PCB 下方，也没有热量通过 MOSFET 底侧传递到电路板，因此栅极驱动器或电容可以放在 PCB 的另一侧。这样的解决方案能够更有效地利用 PCB 空间。
- 增加爬电距离（源极和漏极电势之间的距离）。
- 可以使用具有较低玻璃化转变温度的 PCB。
- 传递到 PCB 和附近组件中的热量更少。

## 2.4 热界面材料厚度

为保证 TOLT 封装的最佳热性能，并保证封装尽可能低的热阻，优化 TIM 厚度就显得至关重要。英飞凌为 TOLT 封装模拟了几种不同 TIM 厚度的情况，从而分析其对从结到散热片总  $R_{th}$  的影响。在模拟中，散热片温度固定为 85° C 的环境温度。

图 10 为  $R_{th}$  对于不同 TIM 厚度的 TIM 热导率的相关性。

# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

## 适用于大电流应用的全新封装

### TOLT 优势和准则




图 10 TIM 仿真的静态结果

从图中可以看出，TIM 越薄，热阻越低。但是，应注意 TIM 的热导率 ( $\lambda$ ) 值。更好的热导率补偿了 TIM 厚度的负面影响。

市场上现有的 TIM 的热导率通常在 3 到 6 W/mK 之间。为了达到最佳的热性能和足够的电隔离相平衡，系统工程师应优化 TIM 的厚度和热参数。表 1 为一些目前市场上现有的 TIM 示例。

表 1 市场上现有的 TIM 示例

	间隙垫 HC 5.0	间隙垫 3500ULM	间隙填料 4000	液态 3500	超薄 TIM 10000	T-flex UT20000	G-777	TCP 4000 D
制造商	Bergquist®	Bergquist®	Bergquist®	Bergquist®	Laird™	Laird™	Shin-Etsu	Loctite®
材料形态	间隙填料	间隙填料	液体间隙填料	液体成型凝胶	无硅间隙填料	陶瓷填充硅胶片	导热油脂	相变 TIM
热导率 [W/mK]	5.0	3.5	4.0	3.5	5.5	3.0	3.3	3.4

客户最常用且在市场上广泛使用的材料是热导率在 3 至 4 W/mK 范围内的 TIM。根据对该值的仿真，MOSFET 结和散热片之间的热阻在 0.8 和 3K/W 之间变化，具体取决于 TIM 厚度。实际 TIM 厚度为 300 至 500  $\mu$ m 时，热阻值可达 1.5 至 2.4K/W。当  $R_{th}$  等于 2.4 K/W 且 MOSFET 结与外壳之间的温差为 90° C (假设  $T_{case} = 85^\circ$  C 和  $T_{jmax} = 175^\circ$  C) 时，单个 TOLT MOSFET 可消耗大约 40 W 的功率。

## 2.5 电参数

TOLT 封装中的 MOSFET 具有与相应 TOLL 部件相同的  $R_{DS(on)}$  值。例如，采用 TOLT 封装的出色的 100 V MOSFET (**IPTC015N10NM5**) 和相应的 TOLL (**IP015N10N5**)， $R_{DS(on),max}$  均为 1.5 m $\Omega$ 。



表 2 参数比较: TOLL vs. TOLT

	TOLL	TOLT
$R_{DS(on),max}$ [m $\cdot$ ]	1.5	1.5
$R_{DS(on)}$ 改善		-
$R_{thJH}$ [K/W]*	5.3	2.74
$R_{thJH}$ 改善		-48%
$T_{J,max}$ [° C]	175	175
$T_{J,max}$		-
$\Delta T$ [K] ( $T_{case} = 100^\circ C$ )	75	75
$\Delta T$ [%]		-
$R_{package}$ [m $\Omega$ ]	0.2	0.25
$R_{package}$ [%]		+25%
$L_s$ [nH]	1.5	4**
$L_s$ [%]		+166%**
$P_{tot}$ [W]	14.15	27.37
$P_{tot}$ [%]		+93%

\*2s2p 电路板, 带过孔。散热片温度固定为  $T_{ambient} = 85^\circ C$

\*\* 视布局而定

与 TOLL 相比, 在带过孔的普通 2s2p 电路板和  $85^\circ C$  的环境温度条件下, TOLT 的最大改进之处在于结到散热片的热阻  $R_{th}$  明显降低。 $R_{th}$  降低了近 50%, 这会导致总耗散功率提高 90% 以上。

与 TOLL 相比, TOLT 上增加的封装引线导致封装电阻和电感略高。然而, 通过 PCB 铜迹线的优化设计, 可以最大限度地降低整体电路电阻和寄生电感。



### 3 焊接和组装建议

有关详细的焊接和组装建议，请参阅在线提供的“[电路板组装建议 - 鸥翼式](#)”文档。

# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

## 适用于大电流应用的全新封装

### TOLT 的电路板级可靠性

## 4 TOLT 的电路板级可靠性

所有 SMD MOSFET 的另一个重要方面是不同应用条件下的电路板级可靠性。在苛刻的工业应用中使用这些 MOSFET 会使部件承受巨大的机械应力。用于评估 PCB 上封装可靠性的最常见测试是板上温度循环 (TCoB) 测试。TOLT 封装的散热片安装在封装顶部，因此还必须研究该部件可以承受的最大机械应力。请注意，我们标准测试方式的结果可能无法完全转移到其他设计、安装方式或布局上。

### 4.1 板载温度循环可靠性

电子元件在工作期间会暴露在不断变化的温度下，这会导致材料膨胀。每种材料都有其自身的热膨胀系数，如果应力足够大，热膨胀率的差异可能会导致焊点出现裂纹。证明对热机械应力的鲁棒性的测试就是 TCoB 测试。IPC-9701 标准确定了应该如何以及在何种条件下进行 TCoB 测试。图 11 为不同应用的测试条件，图 12 为汽车应用中零部件的测试条件。

Product Category (Typical Application)	Temperature, °C / °F <sup>(1)</sup>		Worst-Case Use Environment						
	Storage	Operation	Tmin <sup>(2)</sup> °C / °F	Tmax <sup>(2)</sup> °C / °F	ΔT <sup>(3)</sup> °C / °F	t <sub>D</sub> <sup>(4)</sup> hrs	Cycles/year	Typical years of Service	Approx. Accept. Failure Risk, %
Consumer	-40/85	0/55	0/32	60/140	35/63	12	365	1-3	1
Computers and Peripherals	-40/85	0/55	0/32	60/140	20/36	2	1460	5	0.1
Telecomm	-40/85	-40/85	-40/-40	85/185	35/63	12	365	7-20	0.01
Commercial Aircraft	-40/85	-40/85	-55/-67	95/203	20/36	12	365	20	0.001
Industrial and Automotive - Passenger Compartment	-55/150	-40/85	-55/-67	95/203	20/36	12	185	10-15	0.1
					840/72	12	100		
					860/108	12	60		
					880/144	12	20		
Military (ground and shipboard)	-40/85	-40/85	-55/-67	95/203	40/72 &60/108	12 12	100 265	10-20	0.1
Space  leo geo	-40/85	-40/85	-55/-67	95/203	3/5.4 to 100/180			5-30	0.001
						1 12	8760 365		
Military Aircraft  a b c Maintenance	-55/125	-40/85	-55/-67	125/257	40/72	2	100	10-20	0.01
					60/108	2	100		
					80/144	2	65		
					820/36	1	120		
Automotive (under hood)	-55/150	-40/125	-55/-67	125/257	60/108	1	1000	10-15	0.1
					&100/180	1	300		
					&140/252	2	40		

图 11 IPC-9701: 表面贴装焊接部件的性能测试方法和验证要求

# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

## 适用于大电流应用的全新封装

### TOLT 的电路板级可靠性

Test Condition	Mandated Condition
Cycle (TC) Condition:	
TC1	0°C ↔ +100°C (Preferred Reference)
TC2	-25°C ↔ +100°C
TC3	-40°C ↔ +125°C
TC4	-55°C ↔ +125°C
TC5	-55°C ↔ 100°
Test Duration	Whichever condition occurs FIRST: 50% (Preferred 63.2%) cumulative failure (Preferred Reference Test Duration) or
Number of Thermal Cycle (NTC) Requirement:	
NTC-A	200 cycles
NTC-B	500 cycles
NTC-C	1,000 cycles (Preferred for TC2, TC3, and TC4)
NTC-D	3,000 cycles
NTC-E	6,000 cycles (Preferred Reference TC1)
Low Temperature Dwell	10 minutes
Temperature Tolerance (preferred)	+0/-10°C (+0/-5°C) [+0/-18°F (+0/-9°F)]
High Temperature Dwell	10 minutes
Temperature Tolerance (preferred)	+10/-0°C (+5/-0°C) [+18/-0°F (+9/-0°F)]
Temperature Ramp Rate	≤20°C [36°F]/minute
Full Production Sample Size	33 component samples (32 test samples plus one for cross-section, add additional 10 samples for rework, if applicable)
Printed Wiring (Circuit) Board (PWB/PCB) Thickness	2.35 mm [0.093 in]
Package/Die Condition	Daisy-Chain Die/Package (see Table 4-2)
Test Monitoring	Continuous Monitoring (see Table 4-4, Preferred Reference-Event Detector)

图 12 IPC-9701: 温度循环要求, 以及在规定条件下规定和首选的测试参数

从图 11 和图 12 中可以看出, 汽车零件应能 -45° C 至 +125° C 下承受 1,000 次循环, 期间无故障出现。尽管通过了工业验证, 英飞凌 MOSFET 仍根据更严格的汽车标准进行了测试。根据标准要求, 升温速率应小于每分钟 20° C。然而, 在英飞凌的 TCoB 测试期间, 升温速率条件为每分钟 60° C。这会增加器件上的应力, 还能满足更严格的热冲击测试要求。这种严苛的测试条件使英飞凌的封装承受了比 IPC-9701 标准要求更大的应力, 从而证明了其卓越的鲁棒性和电路板级可靠性。

在英飞凌进行的 TCoB 测试期间, TOLT 部件受到监控, 电气故障的标准是电阻增加 20%。测试结果表明, TOLT 封装可以承受至少 6,000 次循环而不会出现电气故障。6,000 次循环后, 测试结束。




图 13 TOLT 在 TCoB 测试中达到至少 6,000 次循环

## 4.2 机械负载/压缩可靠性

如前所述，安装在封装顶部的散热片会在应用中对封装造成额外的机械应力。为了证明附加机械负载下封装的可靠性，TCoB 测试是在对封装顶部施加压力的情况下进行的。

在此测试期间，将 20 N 的力施加到进行 TCoB 测试的 TOLT 封装顶部。请注意，该力目前还不是可施加到 TOLT 封装的最大力。该封装可以承受超过 1500 N 的力。图 14 为用于产生所需力的方式。




图 14 机械负载方式。左：示意图。右：系统视图。

在顶部负载 TCoB 测试期间，应用了与标准 TCoB 测试相同的电气故障标准。测试表明，在顶部施加 20 N 的力的情况下，TOLT 可以承受 3,000 次循环。

## 4.3 PCB 弯曲

MOSFET 和散热片之间的 TIM 需要压得足够紧，以达到所需的厚度和安装力。根据螺栓尺寸和外壳材料，螺栓扭矩可能达到 0.5 至 1.0 Nm。由于将散热片压在 TOLT MOSFET 上所产生的力会使 PCB 发生弯曲，这可能会导致 MOSFET 和散热片之间的间隙发生变化（图 15）。




图 15 PCB 在散热片作用下出现弯曲

为了防止这种 PCB 弯曲，正确的措施是在 PCB 下方添加支座作为支撑柱（图 16），或者在散热片和 PCB 之间安装额外的紧固件（图 17）。




图 16 PCB 下方的额外支座可防止 PCB 弯曲




图 17 额外紧固件可防止 PCB 弯曲

## 5 热仿真

本节将介绍和讨论不同电路板和散热片安装配置的热仿真结果。在图表中可以看到各种配置的热阻抗值。

在两种不同的散热系统结构下，仿真了从结到环境的热阻：

- 在固定环境温度下，通过顶部散热的  $R_{th\_JD1}$  (图 18)，以及通过顶部散热，同时让散热片保持自然对流的  $R_{th\_JD2}$  (图 19)。
- 在固定环境温度下，通过 PCB 和顶部散热的  $R_{th\_JH1D1}$  (图 20)，以及在自然热对流下，通过 PCB 和顶部散热的  $R_{th\_JH2D2}$  (图 21)。

对于每种散热方式，仿真了四种不同的 PCB 配置：2s2p（四层 PCB，铜厚 1 oz. - 2 oz. - 2 oz. - 1 oz.），带和不带过孔，以及 1s0p（单层 PCB，铜厚 1 oz.），带和不带过孔。所选 TIM 的热导率为 0.7 W/mK，厚度为 100  $\mu\text{m}$ 。在相关情况下，环境温度设置为 85° C。

如图 18 所示，对于顶部散热，在热量直接传递到主动冷却的散热片（温度固定）时，PCB 的选择在  $Z_{th}$  性能方面没有显著差异。这意味着可以使用玻璃化转变温度较低的更经济的电路板。无论使用哪种电路板，热阻抗值都约为 2.8 K/W。




图 18 不同电路板的 TOLT 热阻抗；顶部散热温度固定为  $T_{ambient}$

但在自由热对流 (图 19) 的情况下，电路板的选择可能会有所不同，因为一些热量会传递到 PCB。普通 2s2p 电路板的热阻将增加到 19.5 K/W。



# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

适用于大电流应用的全新封装

热仿真




图 19 不同电路板的 TOLT 热阻抗；自由热对流

此外，仿真结果表明，如果在 PCB 下方安装第二个散热片，热性能不会显著提高。例如，没有过孔的 2s2p 电路板，其封装上方只有一个散热片，而 PCB 下方没有散热片，电路板热阻抗为 2.77 K/W。如果在电路板下方增加一个散热片，热阻抗仅略微降低到 2.59 K/W，这可以忽略不计。图 20 和图 21 为两侧均带有散热片的仿真结果。




图 20 不同电路板的 TOLT 热阻抗；顶部散热温度固定为  $T_{ambient}$



# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

适用于大电流应用的全新封装

热仿真




图 21 不同电路板的 TOLT 热阻抗；自由热对流

## 6 总结

借助英飞凌工业级功率 MOSFET 产品组合中的新型顶部散热 TOLT 封装，大功率工业应用也可以在 FR4 PCB 上实现。TOLT 由于缩短了从管芯结到散热片的热路径，因此改善了热阻，从而提高了电气性能。

为了确保最佳热性能，在开发 TOLT 封装过程中，设计人员采取了不同的措施。这些措施包括最小化封装高度，引入引脚的负引脚本体高差，并采用无锡散热焊盘。影响 TOLT 产品整体热性能的一个关键方面是封装顶部和散热片之间的热界面材料 (TIM)。设计人员可以在 TIM 的厚度、热导率和价格之间权衡，从而实现预期的热性能。

热仿真证实，与在 FR4 PCB 上的标准底部散热解决方案相比，封装的热阻有了显著改善。除了仿真外，还进行了可靠性试验，例如板上温度循环、弯曲和压缩测试。实验结果证明，TOLT 封装在顶部有额外负载压力的情况下可以承受足够数量的热冲击循环，这超过了通用标准的要求。

除了现有的 TOLL 和 TOLG 封装外，TOLT 封装还增强了英飞凌创新的功率 MOSFET TOLx 产品组合，该产品组合能以高效、低成本的方式应对大功率、大电流应用。

# 采用顶部冷却型带引脚 TO (TOLT) 封装的功率 MOSFET

## 适用于大电流应用的全新封装

### 修订记录

### 修订记录

文档版本	发布日期	变更说明
版本 1.0	2022/06/01	首次发布

商标

所有提及的产品或服务名称和商标均为其各自所有者的财产。

版本 2022-06-01

出版方

英飞凌科技股份有限公司

81726 Munich, Germany

© 2022 英飞凌科技股份有限公司  
版权所有。

您对此份文档有问题吗？

电子邮件: [erratum@infineon.com](mailto:erratum@infineon.com)

参考资料

AN\_2205\_PL51\_2206\_134808\_CN

重要声明

本应用说明中给出的信息仅作为产品使用建议，不得被视为就产品特定功能、条件或质量作出的任何说明或保证。在使用产品前，本应用说明的使用者必须在实际应用中验证本文档描述的任何功能和其他技术信息。对于本应用说明中给出的任何及所有信息，英飞凌科技股份有限公司特此声明不作任何及所有保证，亦不承担任何形式的责任（包括但不限于对不侵犯任何第三方知识产权的保证）。

本文档所含数据仅供受过技术培训的人员使用。客户的技术部门应负责评估该产品是否适合目标应用，以及本文档中给出的产品信息就该应用而言是否完整。

若需获得有关我司产品、技术、交付条款和条件、价格的更多信息，请联系距离您最近的英飞凌办事处 ([www.infineon.com](http://www.infineon.com))。

警告

由于技术需要，我司产品可能包含有害物质。若需了解相关物质的类型，请联系距离您最近的英飞凌办事处。

除非由英飞凌科技授权代表签署的书面文件中另有明确批准，否则不得将我司产品用于任何产品失效或产品使用据合理预计可能导致人身伤害的应用。