

## サイプレスはインフィニオン テクノロジーズになりました

この表紙に続く文書には「サイプレス」と表記されていますが、これは同社が最初にこの製品を開発したからです。新規および既存のお客様いずれに対しても、引き続きインフィニオンがラインアップの一部として当該製品をご提供いたします。

## 文書の内容の継続性

下記製品がインフィニオンの製品ラインアップの一部として提供されたとしても、それを理由としてこの文書に変更が加わることはありません。今後も適宜改訂は行いますが、変更があった場合は文書の履歴ページでお知らせします。

## 注文時の部品番号の継続性

インフィニオンは既存の部品番号を引き続きサポートします。ご注文の際は、データシート記載の注文部品番号をこれまで通りご利用下さい。



本ドキュメントは Cypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、「MB」から始まるシリーズ名、品名およびオーダ型格が記載されておりますが、これらはすべて「CY」から始まるシリーズ名、品名およびオーダ型格として、新規および既存のお客様に引き続き提供してまいります。

### オーダ型格の調べ方について

1. [www.cypress.com/pcn](http://www.cypress.com/pcn) にアクセスしてください。
2. SEARCH PCNS フィールドに、オーダ型格などのキーワードを入力し、「Apply」をクリックしてください。
3. 該当するタイトル(Title)をクリックしてください。
4. 「Affected Parts List」ファイルを開いてください。  
当該ファイルに記載されている各種変更情報をご利用ください。

### 詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

### サイプレスについて

サイプレスは、世界で最も革新的な車載や産業機器、スマート家電、民生機器および医療機器製品向けに、最先端の組み込みシステム ソリューションを提供するリーディングカンパニーです。サイプレスのマイクロコントローラーや、アナログ IC、ワイヤレスおよび USB ベースのコネクティビティ ソリューション、高い信頼性と高性能を提供するメモリ製品は、各種機器メーカーの差異化製品の開発と早期市場参入を支援します。サイプレスは、ベストクラスのサポートと開発リソースをグローバルに提供することで、彼らが従来市場を破壊しまったく新しい製品カテゴリを歴史的なスピードで市場投入できるよう支援します。詳細はサイプレスのウェブサイト ([japan.cypress.com](http://japan.cypress.com)) をご覧ください。



## MB9B460R シリーズ

# 32ビット Arm® Cortex®-M4F FM4 マイクロコントローラ

MB9B460R シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイクロコントローラです。本シリーズは、CPU に Arm Cortex-M4F プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリとともに、周辺機能として、モータ制御用タイマ、A/D コンバータ、各種通信インタフェース(CAN, UART, CSIO, I<sup>2</sup>C, LIN)により構成されます。

## 特長

### 32 ビット Arm Cortex-M4F コア

- プロセッサ版数: r0p1
- 最大動作周波数: 160 MHz
- FPU 搭載
- DSP 命令対応
- メモリ保護ユニット(MPU): 組込みシステムの信頼性を向上させます。
- ネスト型ベクタ割り込みコントローラ(NVIC): 1 チャンネルの NMI(ノンマスカブル割り込み)と 128 チャンネルの周辺割り込みに対応。16 の割り込み優先度レベルを設定できます。
- 24 ビットシステムタイマ(Sys Tick): OS タスク管理用のシステムタイマです。

### オンチップメモリ

#### [フラッシュメモリ]

本シリーズは、2つの独立したフラッシュメモリを搭載します。

- メインフラッシュメモリ
  - 最大 1024 K バイト
  - 16 K バイトのトレースバッファメモリを使用した、フラッシュメモリアクセラレータ機能を内蔵
  - フラッシュメモリへのリードアクセスは、動作周波数 72 MHz までは 0 wait-cycle です。72 MHz より大きい場合でも、フラッシュメモリアクセラレータ機能により、0 wait-cycle と同等なアクセスを行えます。
  - コード保護用セキュリティ機能
- ワークフラッシュメモリ
  - 32 K バイト
  - リードサイクル:
    - 6 wait-cycle 動作周波数が 120 MHz を超え、160 MHz 以下の場合
    - 4 wait-cycle 動作周波数が 72 MHz を超え、120 MHz 以下の場合
    - 2 wait-cycle 動作周波数が 40 MHz を超え、72 MHz 以下の場合
    - 0 wait-cycle 動作周波数が 40 MHz 以下の場合
  - セキュリティ機能はコード保護用セキュリティ機能と共有

#### [SRAM]

本シリーズのオンチップ SRAM は、3つの独立した SRAM (SRAM0, SRAM1, SRAM2) により構成されます。SRAM0 は、Cortex-M4F コアの I-Code バス、D-Code バスに接続します。SRAM1, SRAM2 は、Cortex-M4F コアの System バスに接続します。

- SRAM0: 最大 64 K バイト
- SRAM1: 最大 32 K バイト
- SRAM2: 最大 32 K バイト

### 外部バスインタフェース

- SRAM, NOR と NAND フラッシュおよび SDRAM デバイスに対応
- 最大 9 チップセレクト CS0~CS8 (CS8 は SDRAM 専用)
- 8/16 ビットデータ幅
- 最大 25 ビットのアドレスビット
- 最大アクセスサイズ: 256 M バイト
- アドレス/データマルチプレクスをサポート
- 外部 RDY 機能をサポート
- スクランブル機能サポート
  - 外部領域 0x6000\_0000~0xDFFF\_FFFF の領域を 4 M バイト単位でスクランブルの有効/無効を設定可能
  - スクランブルキーを 2 種類設定可能
  - 注意事項:** 本機能を使用するためには、専用のソフトウェアライブラリが必要です。

### CAN インタフェース (最大 2 チャンネル)

- CAN 仕様 2.0A および 2.0B に準拠
- 最大転送レート: 1 Mbps
- 32 メッセージバッファ搭載

### マルチファンクションシリアルインタフェース(最大 8 チャンネル)

- 64 バイト FIFO あり (FIFO 段数は通信モード・ビット長の設定により可変)
- チャンネルごとに動作モードを次の中から選択できます。
  - UART
  - CSIO
  - LIN
  - I<sup>2</sup>C
- UART
  - 全二重ダブルバッファ
  - パリティあり/なし選択可能
  - 専用ボーレートジェネレータ内蔵
  - 外部クロックをシリアルクロックとして使用可能
  - ハードウェアフロー・コントロール: CTS/RTS による送受信自動制御(ch.4 のみ)
  - 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
- CSIO
  - 全二重ダブルバッファ
  - 専用ボーレートジェネレータ内蔵
  - オーバランエラー検出機能
  - シリアルチップセレクト機能(ch.6, ch.7 のみ)
  - 高速 SPI 対応(ch.4, ch.6 のみ)
  - データ長 5~16 ビット
- LIN
  - LIN プロトコル Rev.2.1 対応
  - 全二重ダブルバッファ
  - マスタ/スレーブモード対応
  - LIN break field 生成(13~16 ビット長に変更可能)
  - LIN break デリミタ生成(1~4 ビット長に変更可能)
  - 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
- I<sup>2</sup>C
  - Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
  - Fast-mode(Fm+) (最大 1000 kbps, ch.3=ch.A, ch.7=ch.B のみ)に対応

### DMA コントローラ(8 チャンネル)

DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。

- 8 つを独自に構成かつ動作可能なチャンネル
- ソフトウェア要求または内蔵周辺機能要求による転送開始可能
- 転送アドレス空間: 32 ビット(4 G バイト)
- 転送モード: ブロック転送/ バースト転送/ デマンド転送
- 転送データタイプ: バイト/ ハーフワード/ ワード
- 転送ブロック数: 1~16
- 転送回数: 1~65536

### DSTC (Descriptor System data Transfer Controller) (128 チャンネル)

DSTC は、CPU を介さずにデータを高速に転送できます。Descriptor システム方式を採用しており、あらかじめメモリ上に構築された Descriptor の指定内容に従って、メモリ/Peripheral デバイスに直接アクセスを行い、データ転送動作を実行できます。

ソフトウェア起動, ハードウェア起動, Chain 起動機能サポート

### AD コンバータ(最大 24 チャンネル)

- 逐次比較型
- 3 ユニット搭載
- 変換時間: 0.5  $\mu$ s @5 V
- 優先変換可能(2 レベルの優先度)
- スキャン変換モード
- 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用: 4 段)

### DA コンバータ(最大 2 チャンネル)

- R-2R 型
- 12 ビット分解能

### ベースタイマ(最大 8 チャンネル)

チャンネルごとに動作モードを次の中から選択できます。

- 16 ビット PWM タイマ
- 16 ビット PPG タイマ
- 16/32 ビットリロードタイマ
- 16/32 ビット PWC タイマ

### 汎用 I/O ポート

本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載しています。

- 端子ごとにプルアップ制御可能
- 端子レベルを直接読出し可能
- ポートリロケート機能
- 最大 100 本の高速汎用 I/O ポート@120pin Package
- 一部のポートは、5V トレラントに対応  
該当する端子については「4. 端子機能一覧」と「5. 入出力回路形式」を参照してください。

**多機能タイマ(最大 2 ユニット)**

多機能タイマは、次のブロックで構成されます。

最小分解能: 6.25 ns

- 16 ビットフリーランタイム×3 チャンネル / ユニット
- インพุットキャプチャ×4 チャンネル / ユニット
- アウトプットコンペア×6 チャンネル / ユニット
- A/D 起動コンペア×6 チャンネル / ユニット
- 波形ジェネレータ×3 チャンネル / ユニット
- 16 ビット PPG タイマ×3 チャンネル / ユニット

モータ制御を実現するために次の機能を用意しています。

- PWM 信号出力機能
- DC チョップパルス出力機能
- デッドタイム機能
- インพุットキャプチャ機能
- A/D コンバータ起動機能
- DTIF(モータ緊急停止)割込み機能

**リアルタイムクロック(RTC : Real Time Clock)**

00 年～99 年までの年/月/日/時/分/秒/曜日のカウントを行います。

- 日時指定(年/月/日/時/分)での割込み機能、年/月/日/時/分だけの個別設定も可能
- 設定時間後/設定時間ごとのタイマ割込み機能
- カウントを継続して時刻書換え可能
- うるう年の自動カウント

**クアッドカウンタ (QPRC : Quadrature Position/Revolution Counter) (最大 2 チャンネル)**

クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設定によりアップダウンカウンタとしても使用できます。

- 3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
- 16 ビット位置カウンタ
- 16 ビット回転カウンタ
- 2 つの 16 ビットコンペアレジスタ

**デュアルタイマ(32/16 ビットダウンカウンタ)**

デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。

各タイマチャンネルの動作モードを次の中から選択できます。

- フリーランモード
- 周期モード(=リロードモード)
- ワンショットモード

**時計カウンタ**

時計カウンタは低消費電力モードからのウェイクアップに使用します。クロックソースはメインクロック/サブクロック/内蔵高速 CR クロック/内蔵低速 CR クロックから選択可能です。

インターバルタイマ : 最大 64s@サブクロック使用時(32.768 kHz)

**外部割込み制御ユニット**

- 外部割込み入力端子: 最大 16 本
- ノンマスクابل割込み(NMI)入力端子: 1 本

**ウォッチドッグタイマ(2 チャンネル)**

ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。

本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なるウォッチドッグがあります。

"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、STOP 以外のすべての低消費電力モードで動作します。

**CRC (Cyclic Redundancy Check)アクセラレータ**

CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの整合性確認処理負荷の軽減を実現します。

CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。

- CCITT CRC16 Generator Polynomial: 0x1021
- IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7

## SD カードインタフェース

下記規格に準拠した SD カードが使用できます。

- Part 1 Physical Layer Specification version 3.01
- Part E1 SDIO Specification version 3.00
- Part A2 SD Host Controller Standard Specification version 3.00
- 1 ビットまたは4 ビットのデータバス幅

## クロック/リセット

### ■クロック

5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。

- ☐ メインクロック: 4 MHz~48 MHz
- ☐ サブクロック: 32.768 kHz
- ☐ 内蔵高速 CR クロック: 4 MHz
- ☐ 内蔵低速 CR クロック: 100 kHz
- ☐ メイン PLL クロック

### ■リセット

- ☐ INITX 端子からのリセット要求
- ☐ 電源投入リセット
- ☐ ソフトウェアリセット
- ☐ ウォッチドッグタイマリセット
- ☐ 低電圧検出リセット
- ☐ クロックスーパーバイザリセット

## クロック監視機能(CSV : Clock Super Visor)

内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。

- 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
- 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。

## 低電圧検出機能(LVD : Low-Voltage Detect)

本シリーズは、2 段階で VCC の電圧を監視します。設定した電圧より VCC 端子の電圧が下がった場合、低電圧検出機能により割込みまたはリセットが発生します。

- LVD1: 割込みによりエラーを報告
- LVD2: オートリセット動作

## 低消費電力モード

6 種類の低消費電力モードに対応します。

- スリープ
- タイマ
- RTC
- ストップ
- ディープスタンバイ RTC(RAM 保持あり・なし選択可能)
- ディープスタンバイストップ(RAM 保持あり・なし選択可能)

## VBAT

RTC(カレンダ回路)/32 kHz 発振回路に独立した電源を供給することで、RTC 動作時の消費電力を低減できます。VBAT には以下の回路が含まれます。

- RTC
- 32 kHz 発振回路
- パワーオン回路
- バックアップレジスタ: 32 バイト
- ポート回路

## デバッグ

- シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
- エンベデッド・トレース・マクロセル(ETM)

## ユニーク ID

41 ビットのデバイス固有の値を設定済み

## 電源

2 種類の電源

- ワイドレンジ電圧対応: VCC = 2.7 V~5.5 V
- VBAT 用電源: VBAT= 2.7 V~5.5 V

## Table of Contents

<b>特長</b>	<b>1</b>
1. 品種構成	7
2. パッケージと品種対応	9
3. 端子配列図	10
4. 端子機能一覧	16
5. 入出力回路形式	45
6. 取扱上のご注意	52
6.1 設計上の注意事項	52
6.2 パッケージ実装上の注意事項	53
6.3 使用環境に関する注意事項	55
7. デバイス使用上の注意	56
8. ブロックダイヤグラム	59
9. メモリサイズ	60
10. メモリマップ	60
11. 各 CPU ステートにおける端子状態	63
12. 電気的特性	70
12.1 絶対最大定格	70
12.2 推奨動作条件	71
12.3 直流規格	75
12.3.1 電流規格	75
12.3.2 端子特性	83
12.4 交流規格	85
12.4.1 メインロック入力規格	85
12.4.2 サブクロック入力規格	86
12.4.3 内蔵 CR 発振規格	86
12.4.4 メイン PLL の使用条件 (PLL の入力クロックにメインロックを使用)	87
12.4.5 メイン PLL の使用条件 (メイン PLL の入力クロックに内蔵高速 CR クロックを使用)	87
12.4.6 リセット入力規格	88
12.4.7 パワーオンリセットタイミング	88
12.4.8 GPIO 出力規格	89
12.4.9 外バスタイミング	90
12.4.10 ベースタイマ入力タイミング	102
12.4.11 CSIO/UART タイミング	103
12.4.12 外部入力タイミング	136
12.4.13 クアッドカウンタ タイミング	137
12.4.14 I <sup>2</sup> C タイミング	140
12.4.15 SD カードインタフェースタイミング	143
12.4.16 ETM タイミング	147
12.4.17 JTAG タイミング	148
12.5 12 ビット A/D コンバータ	149
12.6 12 ビット D/A コンバータ	152
12.7 低電圧検出特性	153
12.7.1 低電圧検出リセット	153
12.7.2 低電圧検出割込み	153
12.8 メインフラッシュメモリ書込み/消去特性	154
12.9 ワークフラッシュメモリ書込み/消去特性	154
12.10 スタンバイ復帰時間	155

12.10.1	復帰要因: 割込み/WKUP .....	155
12.10.2	復帰要因: リセット .....	157
13.	オーダ型格 .....	159
14.	パッケージ・外形寸法図 .....	160
15.	主な変更内容 .....	167
改訂履歴 .....		169
セールス, ソリューションおよび法律情報 .....		171



## 1. 品種構成

### メモリサイズ

品種名	MB9BF466M/N/R	MB9BF467M/N/R	MB9BF468M/N/R
メインフラッシュメモリ	512 K バイト	768 K バイト	1024 K バイト
ワークフラッシュメモリ	32 K バイト	32 K バイト	32 K バイト
オンチップ SRAM	64 K バイト	96 K バイト	128 K バイト
SRAM0	32 K バイト	48 K バイト	64 K バイト
SRAM1	16 K バイト	24 K バイト	32 K バイト
SRAM2	16 K バイト	24 K バイト	32 K バイト

**ファンクション**

品 種 名		MB9BF466M MB9BF467M MB9BF468M	MB9BF466N MB9BF467N MB9BF468N	MB9BF466R MB9BF467R MB9BF468R
端子数		80	100/112	120/144
CPU		Cortex-M4F, MPU, NVIC 128 ch.		
	周波数	160 MHz		
電源電圧範囲		2.7 V～5.5 V		
CAN		2 ch. (最大)		
DMAC		8 ch.		
DSTC		128 ch.		
外部バスインタフェース		Addr: 19-bit (最大), R/W data: 8-bit (最大), CS:5 (最大), SRAM, NOR フラッシュ	Addr: 25-bit (最大), R/W data: 8-/16-bit (最大), CS:9 (最大), SRAM, NOR フラッシュ, SDRAM	Addr: 25-bit (最大), R/W data: 8-/16-bit (最大), CS:9 (最大), SRAM, NOR フラッシュ, NAND フラッシュ, SDRAM
マルチファンクションシリアル (UART/CSIO/LIN/I <sup>2</sup> C)		8 ch. (最大)		
ベースタイマ (PWC/リロードタイマ/PWM/PPG)		8 ch. (最大)		
多機能 タイマ	A/D 起動コンペア	6 ch.	2 units (最大)	
	インプットキャプチャ	4 ch.		
	フリーランタイマ	3 ch.		
	アウトプットコンペア	6 ch.		
	波形ジェネレータ	3 ch.		
	PPG	3 ch.		
SD カードインタフェース		1 unit		
クアッドカウンタ		2 ch. (最大)		
デュアルタイマ		1 unit		
リアルタイムクロック		1 unit		
時計カウンタ		1 unit		
CRC アクセラレータ		Yes		
ウォッチドッグタイマ		1 ch. (SW) + 1 ch. (HW)		
外部割込み		16 pin (最大)+ NMI × 1		
I/O ポート		63 pin (最大)	80 pin (最大)	100 pin (最大)
12 ビット A/D コンバータ		16 ch. (3 units)	24 ch. (3 units)	
12 ビット D/A コンバータ		2 units (最大)		
クロック監視機能(CSV)		Yes		
低電圧検出機能(LVD)		2 ch.		
内蔵 CR	高速	4 MHz		
	低速	100 kHz		
デバッグ機能		SWJ-DP/ETM		
ユニーク ID		Yes		

**<注意事項>**

- 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割り当ててください。
- 内蔵 CR のクロック周波数精度については、『12. 電気的特性 12. 4. 交流規格 12. 4. 3 内蔵 CR 発振規格』を参照してください。

## 2. パッケージと品種対応

パッケージ \ 品種名	MB9BF466M MB9BF467M MB9BF468M	MB9BF466N MB9BF467N MB9BF468N	MB9BF466R MB9BF467R MB9BF468R
LQFP: LQH080 (0.5 mm pitch)	○	-	-
LQFP: LQJ080 (0.65 mm pitch)	○	-	-
QFP: PQH100 (0.65 mm pitch)	-	○	-
LQFP: LQI100 (0.5 mm pitch)	-	○	-
LQFP: LQM120 (0.5 mm pitch)	-	-	○
BGA: LDC112 (0.5 mm pitch)	-	○	-
BGA: LDC144 (0.5 mm pitch)	-	-	○


○: 対応

### <注意事項>

- 各パッケージの詳細は「14. パッケージ・外形寸法図」を参照してください。

### 3. 端子配列図


**LQH080/LQJ080**



### ＜注意事項＞


- XXX\_1, XXX\_2 のように「\_(アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。
- これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。
- 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

## LQI100




### <注意事項>

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。
- これらの端子は 1 つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。
- 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

**LQM120**

**<注意事項>**


- XXX\_1, XXX\_2 のように「\_ (アンダーバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。
- これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。
- 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

**PQH100**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダーバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。
- これらの端子は1つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
- 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

**LDC112**

(TOP VIEW)



**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。
- これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。
- 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。



**LDC144**

(TOP VIEW)


**<注意事項>**

– XXX\_1, XXX\_2 のように「\_ (アンダー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。

これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。

拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

## 4. 端子機能一覧

### 端子番号別

XXX\_1, XXX\_2 のように、「\_(アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。

拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
1	1	1	79	B1	B1	VCC	-	-
2	2	2	80	C1	C1	P50	E	K
						CTS4_0		
						AIN0_2		
						RTO10_0 (PPG10_0)		
						INT00_0		
						MADATA00_0		
3	3	3	81	C2	C2	P51	E	K
						RTS4_0		
						BIN0_2		
						RTO11_0 (PPG10_0)		
						INT01_0		
						MADATA01_0		
4	4	4	82	C3	D1	P52	E	I
						SCK4_0 (SCL4_0)		
						ZIN0_2		
						RTO12_0 (PPG12_0)		
						MADATA02_0		
5	5	5	83	D1	D2	P53	E	I
						TIOA1_2		
						SOT4_0 (SDA4_0)		
						RTO13_0 (PPG12_0)		
						MADATA03_0		
6	6	6	84	D2	D3	P54	E	K
						TIOB1_2		
						SIN4_0		
						RTO14_0 (PPG14_0)		
						INT02_0		
						MADATA04_0		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
7	7	7	85	E1	E1	P55	E	K
						ADTG_1		
						SIN6_0		
						RTO15_0 (PPG14_0)		
						INT07_2		
						MADATA05_0		
8	8	8	86	E2	E2	P56	E	K
						SOT6_0 (SDA6_0)		
						DTT11X_0		
						INT08_2		
						MADATA06_0		
9	-	-	-	-	E3	P57	E	I
						SCK6_0 (SCL6_0)		
						MADATA07_0		
10	-	-	-	-	E4	P58	E	K
						SIN4_2		
						AIN1_0		
						INT04_2		
						MADATA08_0		
11	-	-	-	-	F1	P59	E	K
						RX1_1		
						SOT4_2 (SDA4_2)		
						BIN1_0		
						INT07_1		
						MADATA09_0		
12	-	-	-	-	F2	P5A	E	I
						TX1_1		
						SCK4_2 (SCL4_2)		
						ZIN1_0		
						MADATA10_0		
13	-	-	-	-	F3	P5B	E	I
						CTS4_2		
						MADATA11_0		
14	9	9	87	E3	F4	P30	E	Q
						TIOB0_1		
						RTS4_2		
						INT15_2		
						WKUP1		
-	-	-	-	-	-	MADATA07_0		
14	-	-	-	-	F4	MADATA12_0		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
15	10	10	88	F1	G1	P31	I	K
						TIOB1_1		
						SIN3_1		
						INT09_2		
-	-	-	-	-	-	MADATA08_0	N	K
15	-	-	-	-	G1	MADATA13_0		
16	11	11	89	F2	G2	P32		
						TIOB2_1		
						SOT3_1 (SDA3_1)		
						INT10_1		
-	-	-	-	-	-	MADATA09_0	N	K
16	-	-	-	-	G2	MADATA14_0		
17	12	12	90	F3	G3	P33		
						ADTG_6		
						TIOB3_1		
						SCK3_1 (SCL3_1)		
-	-	-	-	-	-	INT04_0	N	K
17	-	-	-	-	G3	MADATA10_0		
18	13	-	91	G1	G4	MADATA15_0		
						P34	E	I
						TX0_1		
						TIOB4_1		
-	-	-	-	-	-	FRCK0_0	E	K
18	-	-	-	-	G4	MADATA11_0		
19	14	-	92	G2	H1	MNACLE_0		
						P35	E	K
						RX0_1		
						TIOB5_1		
-	-	-	-	-	-	IC03_0	E	K
19	-	-	-	-	H1	INT08_1		
20	15	-	93	G3	H2	MADATA12_0		
						MNCLE_0	E	K
						P36		
						SIN5_2		
-	-	-	-	-	-	IC02_0	E	K
20	-	-	-	-	H2	INT09_1		
21	16	-	94	H2	H3	MADATA13_0		
						MNWEX_0	E	K
						P37		
						SOT5_2 (SDA5_2)		
-	-	-	-	-	-	IC01_0	E	K
21	-	-	-	-	H3	INT05_2		
21	-	-	-	-	H3	MADATA14_0		
						MNREX_0		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
22	17	-	95	H3	H4	P38	E	K
						SCK5_2 (SCL5_2)		
						IC00_0		
						INT06_2		
-					-	MADATA15_0		
23	18	13	96	J1	J1	P39	L	I
						ADTG_2		
						DTIOX_0		
						RTCCO_2		
						SUBOUT_2		
						MSDCLK_0		
24	19	14	97	J2	J2	P3A	G	I
						TIOA0_1		
						AIN0_0		
						RTO00_0 (PPG00_0)		
						MSDCKE_0		
25	20	15	98	J3	J3	P3B	G	I
						TIOA1_1		
						BIN0_0		
						RTO01_0 (PPG00_0)		
						MRASX_0		
26	21	16	99	K1	J4	P3C	G	I
						TIOA2_1		
						ZIN0_0		
						RTO02_0 (PPG02_0)		
						MCASX_0		
27	22	17	100	K2	K2	P3D	G	I
						TIOA3_1		
						RTO03_0 (PPG02_0)		
						MAD00_0		
28	23	18	1	L1	K3	P3E	G	I
						TIOA4_1		
						RTO04_0 (PPG04_0)		
						MAD01_0		
29	24	19	2	L2	L1	P3F	G	I
						TIOA5_1		
						RTO05_0 (PPG04_0)		
						MAD02_0		
30	25	20	3	N1	N1	VSS	-	-
31	26	-	4	M1	M1	VCC	-	-

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
32	27	-	5	N2	N2	P40	G	K
						TIOA0_0		
						RTO10_1 (PPG10_1)		
						INT12_1		
33	28	-	6	N3	L2	P41	G	K
						TIOA1_0		
						RTO11_1 (PPG10_1)		
						INT13_1		
34	29	-	7	M3	N3	P42	G	I
						TIOA2_0		
						RTO12_1 (PPG12_1)		
						MSDWEX_0		
35	30	-	8	L3	M3	P43	G	I
						ADTG_7		
						TIOA3_0		
						RTO13_1 (PPG12_1)		
						MCSX8_0		
36	31	21	9	M4	L4	P44	R	J
						TIOA4_0		
						RTO14_1 (PPG14_1)		
						DA0		
37	32	22	10	L5	K5	P45	R	J
						TIOB0_0		
						RTO15_1 (PPG14_1)		
						DA1		
38	33	23	11	M6	N4	INITX	B	C
39	34	24	12	N5	N5	P46	P	S
						X0A		
40	35	25	13	N6	M5	P47	Q	T
						X1A		
41	36	26	14	L6	L6	P48	O	U
						VREGCTL		
42	37	27	15	M7	K6	P49	O	U
						VWAKEUP		
43	38	28	16	N8	N7	VBAT	-	-
44	39	29	17	N9	N8	C	-	-
45	40	30	18	N10	N9	VSS	-	-
46	41	31	19	M8	M9	VCC	-	-
47	42	32	20	L7	L7	P4B	E	I
						TIOB1_0		
						SCS7_1		
						MAD03_0		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
48	43	33	21	L8	K7	P4C	N	I
						TIOB2_0		
						SCK7_1 (SCL7_1)		
						AIN1_2		
						MAD04_0		
49	44	34	22	M9	M8	P4D	N	K
						TIOB3_0		
						SOT7_1 (SDA7_1)		
						BIN1_2		
						INT13_2		
50	45	35	23	L9	L8	MAD05_0	I	Q
						P4E		
						TIOB4_0		
						SIN7_1		
						ZIN1_2		
51	-	-	-	-	K8	FRCK1_1	E	I
						INT11_1		
						WKUP2		
						MAD06_0		
						P70		
52	-	-	-	-	L9	TX0_0	E	K
						TIOA4_2		
						AIN0_1		
						IC13_1		
						P71		
53	-	-	-	-	K9	RX0_0	E	K
						TIOB4_2		
						BIN0_1		
						IC12_1		
						INT15_1		
54	-	-	-	-	M10	P72	E	K
						TIOA6_0		
						SIN2_0		
						ZIN0_1		
						IC11_1		
55	-	-	-	-	L10	INT14_2	E	I
						P73		
						TIOB6_0		
						SOT2_0 (SDA2_0)		
						IC10_1		
55	-	-	-	-	L10	INT03_2	E	I
						P74		
						SCK2_0 (SCL2_0)		
55	-	-	-	-	L10	DTT1X_1	E	I

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
56	46	36	24	M10	N10	PE0	C	E
						MD1		
57	47	37	25	M11	M11	MD0	J	D
58	48	38	26	N11	N11	PE2	A	A
						X0		
59	49	39	27	N12	N12	PE3	A	B
						X1		
60	50	40	28	N13	N13	VSS	-	-
61	51	-	29	M13	M13	VCC	-	-
62	52	41	30	L13	L12	P10	F	M
						AN00		
						RX1_2		
						SIN1_1		
						FRCK0_2		
						INT02_1		
						MAD07_0		
63	53	42	31	L12	K12	P11	F	L
						AN01		
						TX1_2		
						SOT1_1 (SDA1_1)		
						IC00_2		
						MAD08_0		
64	54	43	32	K13	K11	P12	F	L
						AN02		
						SCK1_1 (SCL1_1)		
						IC01_2		
						RTCCO_1		
						SUBOUT_1		
						MAD09_0		
65	55	44	33	K12	J12	P13	F	M
						AN03		
						SIN0_1		
						IC02_2		
						INT03_1		
						MAD10_0		
66	56	45	34	J13	J11	P14	F	L
						AN04		
						SOT0_1 (SDA0_1)		
						IC03_2		
						MAD11_0		
67	57	46	35	J12	J10	P15	F	L
						AN05		
						SCK0_1 (SCL0_1)		
						MAD12_0		



端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
68	58	47	36	J11	H12	P16	F	M
						AN06		
						SIN2_2		
						INT14_1		
						MAD13_0		
69	59	48	37	H12	H11	P17	F	P
						AN07		
						SOT2_2 (SDA2_2)		
						WKUP3		
						MAD14_0		
70	60	49	38	H13	K13	AVCC	-	-
71	61	50	39	G13	J13	AVSS	-	-
72	62	51	40	F13	H13	AVRL	-	-
73	63	52	41	E13	G13	AVRH	-	-
74	64	53	42	H11	H10	P18	F	L
						AN08		
						SCK2_2 (SCL2_2)		
						MAD15_0		
75	65	54	43	G12	G12	P19	F	M
						AN09		
						SIN4_1		
						IC00_1		
						INT05_1		
						MAD16_0		
76	66	55	44	G11	G11	P1A	M	L
						AN10		
						SOT4_1 (SDA4_1)		
						IC01_1		
						MAD17_0		
77	67	56	45	F12	G10	P1B	M	L
						AN11		
						SCK4_1 (SCL4_1)		
						IC02_1		
						MAD18_0		
78	68	-	46	F11	F13	P1C	F	L
						AN12		
						CTS4_1		
						IC03_1		
						MAD19_0		
79	69	-	47	E12	F12	P1D	F	L
						AN13		
						RTS4_1		
						DTTIOX_1		
						MAD20_0		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
80	70	-	48	E11	F11	P1E	F	L
						AN14		
						ADTG_5		
						FRCK0_1		
						MAD21_0		
81	-	-	-	-	F10	P1F	E	I
						ADTG_4		
						TIOB6_2		
						RTO05_1 (PPG04_1)		
82	-	-	-	-	E13	P27	E	K
						TIOA6_2		
						RTO04_1 (PPG04_1)		
						INT02_2		
83	-	-	-	-	E12	P26	E	I
						TIOB5_0		
						SCK2_1 (SCL2_1)		
						RTO03_1 (PPG02_1)		
84	-	-	-	-	E11	P25	E	I
						TX1_0		
						TIOA5_0		
						SOT2_1 (SDA2_1)		
						RTO02_1 (PPG02_1)		
85	-	-	-	-	E10	P24	E	K
						RX1_0		
						SIN2_1		
						RTO01_1 (PPG00_1)		
						INT01_2		
86	71	57	49	D13	D13	P23	F	L
						AN15		
						TIOA7_1		
						SCK0_0 (SCL0_0)		
						RTO00_1 (PPG00_1)		
						MAD22_0		
87	72	58	50	D12	D12	P22	F	L
						CROUT_0		
						AN16		
						TIOB7_1		
						SOT0_0 (SDA0_0)		
						ZIN1_1		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
88	73	59	51	C13	D11	P21	F	M
		-				AN17		
		-				SIN0_0		
		59				BIN1_1		
		-				INT06_1		
		-				MAD23_0		
89	74	-	52	C12	C12	P20	F	M
						AN18		
						AIN1_1		
						INT05_0		
						MAD24_0		
90	75	60	53	A13	A13	VSS	-	-
91	76	61	54	B13	A12	VCC	-	-
92	77	62	55	A12	B13	P0E	L	I
						TIOB5_2		
						SCS6_1		
						IC13_0		
						S_CLK_0		
						MDQM1_0		
93	78	63	56	B11	C10	P0D	L	I
						TIOA5_2		
						SCK6_1 (SCL6_1)		
						IC12_0		
						S_CMD_0		
						MDQM0_0		
94	79	64	57	B10	A11	P0C	L	I
						TIOA6_1		
						SOT6_1 (SDA6_1)		
						IC11_0		
						S_DATA1_0		
						MALE_0		
95	80	65	58	A10	B10	P0B	L	K
						TIOB6_1		
						SIN6_1		
						IC10_0		
						INT00_1		
						S_DATA0_0		
						MCSX0_0		
96	81	66	59	A9	D9	P0A	L	K
						SIN1_0		
						FRCK1_0		
						INT12_2		
						S_DATA3_0		
						MCSX1_0		

端子番号						端子名	入出力 回路 形式	端子状态 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
97	82	67	60	B9	C9	P09	M	N
		-				AN19		
		67				TRACED0		
						TIOA3_2		
						SOT1_0 (SDA1_0)		
						S_DATA2_0		
						MCSX5_0		
98	83	-	61	C9	B9	P08	F	N
		AN20						
		TRACED1						
		TIOB3_2						
		SCK1_0 (SCL1_0)						
		MCSX4_0						
99	84	-	62	A8	A9	P07	M	N
		AN21						
		TRACED2						
		TIOA0_2						
		SCK7_0 (SCL7_0)						
		MCLKOUT_0						
100	85	-	63	B8	D8	P06	F	N
		AN22						
		TRACED3						
		TIOB0_2						
		SOT7_0 (SDA7_0)						
		MCSX3_0						
101	86	-	64	C8	C8	P05	F	O
		AN23						
		ADTG_0						
		TRACECLK						
		SIN7_0						
		INT01_1						
		MCSX2_0						
102	87	68	65	C7	B8	P04	E	G
		TDO						
		SWO						
103	88	69	66	B7	D7	P03	E	G
		TMS						
		SWDIO						
104	89	70	67	C6	C7	P02	E	H
		TDI						
		MCSX6_0						
105	90	71	68	A6	B7	P01	E	G
		TCK						
		SWCLK						

端子番号						端子名	入出力 回路 形式	端子状态 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
106	91	72	69	B6	D6	P00	E	H
						TRSTX		
						MCSX7_0		
107	92	-	70	A5	A7	VSS	-	-
108	-	-	-	-	C6	P68	E	K
						TIOB7_2		
						SCK3_0 (SCL3_0)		
						INT00_2		
109	-	-	-	-	B6	P67	E	I
						TIOA7_2		
						SOT3_0 (SDA3_0)		
110	-	-	-	-	A6	P66	E	K
						ADTG_8		
						SIN3_0		
						INT11_2		
111	-	-	-	-	D5	P65	E	I
						TIOB7_0		
						SCK5_1 (SCL5_1)		
112	-	-	-	-	C5	P64	E	K
						TIOA7_0		
						SOT5_1 (SDA5_1)		
						INT10_2		
113	93	73	71	C5	B5	P63	E	K
	-	-	-	-		CROUT_1		
						RX0_2		
						SIN5_1		
	93	73	71	C5		INT03_0		
						S_CD_0		
						MWEX_0		
114	94	74	72	B5	C4	P62	I	K
						ADTG_3		
						TX0_2		
						SIN5_0		
						INT04_1		
						S_WP_0		
						MOEX_0		
115	95	75	73	B4	B4	P61	E	I
						TIOB2_2		
						SOT5_0 (SDA5_0)		
						RTCCO_0		
						SUBOUT_0		

端子番号						端子名	入出力 回路 形式	端子状態 形式
LQFP120	LQFP100	LQFP80	QFP100	BGA112	BGA144			
116	96	76	74	B3	B3	P60	I	F
						TIOA2_2		
						SCK5_0 (SCL5_0)		
						NMIX		
						WKUP0		
						MRDY_0		
117	97	77	75	A4	A4	VCC	-	-
118	98	78	76	A3	A3	P80	H	R
119	99	79	77	A2	A2	P81	H	R
120	100	80	78	A1	A1	VSS	-	-
-	-	-	-	A7	A5		-	-
-	-	-	-	B2	A8		-	-
-	-	-	-	B12	A10		-	-
-	-	-	-	C11	B2		-	-
-	-	-	-	H1	B11		-	-
-	-	-	-	N4	B12		-	-
-	-	-	-	M5	C3		-	-
-	-	-	-	N7	C11		-	-
-	-	-	-	L11	C13		-	-
-	-	-	-	A11	D4		-	-
-	-	-	-	M12	D10		-	-
-	-	-	-	M2	K1		-	-
-	-	-	-	-	K4		-	-
-	-	-	-	-	K10		-	-
-	-	-	-	-	L3		-	-
-	-	-	-	-	L5		-	-
-	-	-	-	-	L11		-	-
-	-	-	-	-	L13		-	-
-	-	-	-	-	M2		-	-
-	-	-	-	-	M4		-	-
-	-	-	-	-	M6		-	-
-	-	-	-	-	M7		-	-
-	-	-	-	-	M12		-	-
-	-	-	-	-	N6		-	-

**端子機能別**

XXX\_1, XXX\_2 のように、「\_(アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
ADC	ADTG_0	A/D コンバータ外部トリガ入力端子	101	86	-	64	C8	C8
	ADTG_1		7	7	7	85	E1	E1
	ADTG_2		23	18	13	96	J1	J1
	ADTG_3		114	94	74	72	B5	C4
	ADTG_4		81	-	-	-	-	F10
	ADTG_5		80	70	-	48	E11	F11
	ADTG_6		17	12	12	90	F3	G3
	ADTG_7		35	30	-	8	L3	M3
	ADTG_8		110	-	-	-	-	A6
	AN00	A/D コンバータアナログ入力端子。 ANxx は ADC ch.xx を示す。	62	52	41	30	L13	L12
	AN01		63	53	42	31	L12	K12
	AN02		64	54	43	32	K13	K11
	AN03		65	55	44	33	K12	J12
	AN04		66	56	45	34	J13	J11
	AN05		67	57	46	35	J12	J10
	AN06		68	58	47	36	J11	H12
	AN07		69	59	48	37	H12	H11
	AN08		74	64	53	42	H11	H10
	AN09		75	65	54	43	G12	G12
	AN10		76	66	55	44	G11	G11
	AN11		77	67	56	45	F12	G10
	AN12		78	68	-	46	F11	F13
	AN13		79	69	-	47	E12	F12
	AN14		80	70	-	48	E11	F11
	AN15		86	71	57	49	D13	D13
	AN16		87	72	58	50	D12	D12
	AN17		88	73	59	51	C13	D11
	AN18		89	74	-	52	C12	C12
	AN19		97	82	67	60	B9	C9
	AN20		98	83	-	61	C9	B9
	AN21		99	84	-	62	A8	A9
	AN22		100	85	-	63	B8	D8
	AN23		101	86	-	64	C8	C8
ベース タイマ 0	TIOA0_0	ベースタイマ ch.0 の TIOA 端子	32	27	-	5	N2	N2
	TIOA0_1		24	19	14	97	J2	J2
	TIOA0_2		99	84	-	62	A8	A9
	TIOB0_0	ベースタイマ ch.0 の TIOB 端子	37	32	22	10	L5	K5
	TIOB0_1		14	9	9	87	E3	F4
	TIOB0_2		100	85	-	63	B8	D8

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
ベース タイマ 1	TIOA1_0	ベースタイマ ch.1 の TIOA 端子	33	28	-	6	N3	L2
	TIOA1_1		25	20	15	98	J3	J3
	TIOA1_2		5	5	5	83	D1	D2
	TIOB1_0	ベースタイマ ch.1 の TIOB 端子	47	42	32	20	L7	L7
	TIOB1_1		15	10	10	88	F1	G1
	TIOB1_2		6	6	6	84	D2	D3
ベース タイマ 2	TIOA2_0	ベースタイマ ch.2 の TIOA 端子	34	29	-	7	M3	N3
	TIOA2_1		26	21	16	99	K1	J4
	TIOA2_2		116	96	76	74	B3	B3
	TIOB2_0	ベースタイマ ch.2 の TIOB 端子	48	43	33	21	L8	K7
	TIOB2_1		16	11	11	89	F2	G2
	TIOB2_2		115	95	75	73	B4	B4
ベース タイマ 3	TIOA3_0	ベースタイマ ch.3 の TIOA 端子	35	30	-	8	L3	M3
	TIOA3_1		27	22	17	100	K2	K2
	TIOA3_2		97	82	67	60	B9	C9
	TIOB3_0	ベースタイマ ch.3 の TIOB 端子	49	44	34	22	M9	M8
	TIOB3_1		17	12	12	90	F3	G3
	TIOB3_2		98	83	-	61	C9	B9
ベース タイマ 4	TIOA4_0	ベースタイマ ch.4 の TIOA 端子	36	31	21	9	M4	L4
	TIOA4_1		28	23	18	1	L1	K3
	TIOA4_2		51	-	-	-	-	K8
	TIOB4_0	ベースタイマ ch.4 の TIOB 端子	50	45	35	23	L9	L8
	TIOB4_1		18	13	-	91	G1	G4
	TIOB4_2		52	-	-	-	-	L9
ベース タイマ 5	TIOA5_0	ベースタイマ ch.5 の TIOA 端子	84	-	-	-	-	E11
	TIOA5_1		29	24	19	2	L2	L1
	TIOA5_2		93	78	63	56	B11	C10
	TIOB5_0	ベースタイマ ch.5 の TIOB 端子	83	-	-	-	-	E12
	TIOB5_1		19	14	-	92	G2	H1
	TIOB5_2		92	77	62	55	A12	B13
ベース タイマ 6	TIOA6_0	ベースタイマ ch.6 の TIOA 端子	53	-	-	-	-	K9
	TIOA6_1		94	79	64	57	B10	A11
	TIOA6_2		82	-	-	-	-	E13
	TIOB6_0	ベースタイマ ch.6 の TIOB 端子	54	-	-	-	-	M10
	TIOB6_1		95	80	65	58	A10	B10
	TIOB6_2		81	-	-	-	-	F10
ベース タイマ 7	TIOA7_0	ベースタイマ ch.7 の TIOA 端子	112	-	-	-	-	C5
	TIOA7_1		86	71	57	49	D13	D13
	TIOA7_2		109	-	-	-	-	B6
	TIOB7_0	ベースタイマ ch.7 の TIOB 端子	111	-	-	-	-	D5
	TIOB7_1		87	72	58	50	D12	D12
	TIOB7_2		108	-	-	-	-	C6
CAN 0	TX0_0	CAN インタフェース ch.0 の TX 出力 端子	51	-	-	-	-	K8
	TX0_1		18	13	-	91	G1	G4
	TX0_2		114	94	74	72	B5	C4
	RX0_0	CAN インタフェース ch.0 の RX 入力 端子	52	-	-	-	-	L9
	RX0_1		19	14	-	92	G2	H1
	RX0_2		113	93	73	71	C5	B5



端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
CAN 1	TX1_0	CAN インタフェース ch.1 の TX 出力端子	84	-	-	-	-	E11
	TX1_1		12	-	-	-	-	F2
	TX1_2		63	53	42	31	L12	K12
	RX1_0	CAN インタフェース ch.1 の RX 入力端子	85	-	-	-	-	E10
	RX1_1		11	-	-	-	-	F1
	RX1_2		62	52	41	30	L13	L12
デバッグ	SWCLK	シリアルワイヤデバッグインタフェースクロック入力端子	105	90	71	68	A6	B7
	SWDIO	シリアルワイヤデバッグインタフェースデータ入出力端子	103	88	69	66	B7	D7
	SWO	シリアルワイヤビューワ出力端子	102	87	68	65	C7	B8
	TCK	JTAG テストクロック入力端子	105	90	71	68	A6	B7
	TDI	JTAG テストデータ入力端子	104	89	70	67	C6	C7
	TDO	JTAG デバッグデータ出力端子	102	87	68	65	C7	B8
	TMS	JTAG テストモード状態入出力端子	103	88	69	66	B7	D7
	TRACECLK	ETM のトレース CLK 出力端子	101	86	-	64	C8	C8
	TRACED0	ETM のトレースデータ出力端子	97	82	-	60	B9	C9
	TRACED1		98	83	-	61	C9	B9
	TRACED2		99	84	-	62	A8	A9
	TRACED3		100	85	-	63	B8	D8
	TRSTX	JTAG テストリセット入力端子	106	91	72	69	B6	D6
外部バス	MAD00_0	外部バスインタフェースアドレスバス	27	22	17	100	K2	K2
	MAD01_0		28	23	18	1	L1	K3
	MAD02_0		29	24	19	2	L2	L1
	MAD03_0		47	42	32	20	L7	L7
	MAD04_0		48	43	33	21	L8	K7
	MAD05_0		49	44	34	22	M9	M8
	MAD06_0		50	45	35	23	L9	L8
	MAD07_0		62	52	41	30	L13	L12
	MAD08_0		63	53	42	31	L12	K12
	MAD09_0		64	54	43	32	K13	K11
	MAD10_0		65	55	44	33	K12	J12
	MAD11_0		66	56	45	34	J13	J11
	MAD12_0		67	57	46	35	J12	J10
	MAD13_0		68	58	47	36	J11	H12
	MAD14_0		69	59	48	37	H12	H11
	MAD15_0		74	64	53	42	H11	H10
	MAD16_0		75	65	54	43	G12	G12
	MAD17_0		76	66	55	44	G11	G11
	MAD18_0		77	67	56	45	F12	G10
	MAD19_0		78	68	-	46	F11	F13
	MAD20_0		79	69	-	47	E12	F12
	MAD21_0		80	70	-	48	E11	F11
	MAD22_0		86	71	-	49	D13	D13
	MAD23_0		88	73	-	51	C13	D11
	MAD24_0		89	74	-	52	C12	C12

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
外部バス	MCSX0_0	外部バスインタフェースチップセレクト出力端子	95	80	65	58	A10	B10
	MCSX1_0		96	81	66	59	A9	D9
	MCSX2_0		101	86	-	64	C8	C8
	MCSX3_0		100	85	-	63	B8	D8
	MCSX4_0		98	83	-	61	C9	B9
	MCSX5_0		97	82	67	60	B9	C9
	MCSX6_0		104	89	70	67	C6	C7
	MCSX7_0		106	91	72	69	B6	D6
	MCSX8_0		35	30	-	8	L3	M3
	MADATA00_0	外部バスインタフェースデータバス	2	2	2	80	C1	C1
	MADATA01_0		3	3	3	81	C2	C2
	MADATA02_0		4	4	4	82	C3	D1
	MADATA03_0		5	5	5	83	D1	D2
	MADATA04_0		6	6	6	84	D2	D3
	MADATA05_0		7	7	7	85	E1	E1
	MADATA06_0		8	8	8	86	E2	E2
	MADATA07_0		9	9	9	87	E3	E3
	MADATA08_0		10	10	10	88	F1	E4
	MADATA09_0		11	11	11	89	F2	F1
	MADATA10_0		12	12	12	90	F3	F2
	MADATA11_0		13	13	-	91	G1	F3
	MADATA12_0		14	14	-	92	G2	F4
	MADATA13_0		15	15	-	93	G3	G1
	MADATA14_0		16	16	-	94	H2	G2
	MADATA15_0		17	17	-	95	H3	G3
	MDQM0_0	外部バスインタフェースバイトマスク	93	78	63	56	B11	C10
	MDQM1_0	信号出力端子	92	77	62	55	A12	B13
	MALE_0	マルチプレクス時アドレスラッチイネーブル信号	94	79	64	57	B10	A11
	MRDY_0	外部 RDY 入力信号	116	96	76	74	B3	B3
	MCLKOUT_0	外部バスクロック出力端子	99	84	-	62	A8	A9
	MNALE_0	NAND フラッシュ出力端子をコントロールする外部バスインタフェース ALE 信号	18	-	-	-	-	G4
	MNCLE_0	NAND フラッシュ出力端子をコントロールする外部バスインタフェース CLE 信号	19	-	-	-	-	H1
	MNREX_0	NAND フラッシュをコントロールする外部バスインタフェースリード許可信号	21	-	-	-	-	H3
	MNWEX_0	NAND フラッシュをコントロールする外部バスインタフェースライト許可信号	20	-	-	-	-	H2
	MOEX_0	SRAM の外部バスインタフェースリード許可信号	114	94	74	72	B5	C4
	MWEX_0	SRAM の外部バスインタフェースライト許可信号	113	93	73	71	C5	B5

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
外部バス	MSDCLK_0	SDRAM インタフェース SDRAM クロック出力端子	23	18	-	96	J1	J1
	MSDCKE_0	SDRAM インタフェース SDRAM クロックイネーブル端子	24	19	-	97	J2	J2
	MRASX_0	SDRAM インタフェース SDRAM ロウアクティブ端子	25	20	-	98	J3	J3
	MCASX_0	SDRAM インタフェース SDRAM カラムアクティブ端子	26	21	-	99	K1	J4
	MSDWEX_0	SDRAM インタフェース SDRAM ライトイネーブル端子	34	29	-	7	M3	N3
外部 割込み	INT00_0	外部割込み要求 00 の入力端子	2	2	2	80	C1	C1
	INT00_1		95	80	65	58	A10	B10
	INT00_2		108	-	-	-	-	C6
	INT01_0	外部割込み要求 01 の入力端子	3	3	3	81	C2	C2
	INT01_1		101	86	-	64	C8	C8
	INT01_2		85	-	-	-	-	E10
	INT02_0	外部割込み要求 02 の入力端子	6	6	6	84	D2	D3
	INT02_1		62	52	41	30	L13	L12
	INT02_2		82	-	-	-	-	E13
	INT03_0	外部割込み要求 03 の入力端子	113	93	73	71	C5	B5
	INT03_1		65	55	44	33	K12	J12
	INT03_2		54	-	-	-	-	M10
	INT04_0	外部割込み要求 04 の入力端子	17	12	12	90	F3	G3
	INT04_1		114	94	74	72	B5	C4
	INT04_2		10	-	-	-	-	E4
	INT05_0	外部割込み要求 05 の入力端子	89	74	-	52	C12	C12
	INT05_1		75	65	54	43	G12	G12
	INT05_2		21	16	-	94	H2	H3
	INT06_1	外部割込み要求 06 の入力端子	88	73	59	51	C13	D11
	INT06_2		22	17	-	95	H3	H4
	INT07_1	外部割込み要求 07 の入力端子	11	-	-	-	-	F1
	INT07_2		7	7	7	85	E1	E1
	INT08_1	外部割込み要求 08 の入力端子	19	14	-	92	G2	H1
	INT08_2		8	8	8	86	E2	E2
	INT09_1	外部割込み要求 09 の入力端子	20	15	-	93	G3	H2
	INT09_2		15	10	10	88	F1	G1
	INT10_1	外部割込み要求 10 の入力端子	16	11	11	89	F2	G2
	INT10_2		112	-	-	-	-	C5
	INT11_1	外部割込み要求 11 の入力端子	50	45	35	23	L9	L8
	INT11_2		110	-	-	-	-	A6
	INT12_1	外部割込み要求 12 の入力端子	32	27	-	5	N2	N2
	INT12_2		96	81	66	59	A9	D9
	INT13_1	外部割込み要求 13 の入力端子	33	28	-	6	N3	L2
	INT13_2		49	44	34	22	M9	M8
	INT14_1	外部割込み要求 14 の入力端子	68	58	47	36	J11	H12
	INT14_2		53	-	-	-	-	K9
	INT15_1	外部割込み要求 15 の入力端子	52	-	-	-	-	L9
	INT15_2		14	9	9	87	E3	F4

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
外部 割込み	NMIX	ノンマスクابل割込み入力端子	116	96	76	74	B3	B3
GPIO	P00	汎用入出力ポート 0	106	91	72	69	B6	D6
	P01		105	90	71	68	A6	B7
	P02		104	89	70	67	C6	C7
	P03		103	88	69	66	B7	D7
	P04		102	87	68	65	C7	B8
	P05		101	86	-	64	C8	C8
	P06		100	85	-	63	B8	D8
	P07		99	84	-	62	A8	A9
	P08		98	83	-	61	C9	B9
	P09		97	82	67	60	B9	C9
	P0A		96	81	66	59	A9	D9
	P0B		95	80	65	58	A10	B10
	P0C		94	79	64	57	B10	A11
	P0D		93	78	63	56	B11	C10
	P0E		92	77	62	55	A12	B13
	P10	汎用入出力ポート 1	62	52	41	30	L13	L12
	P11		63	53	42	31	L12	K12
	P12		64	54	43	32	K13	K11
	P13		65	55	44	33	K12	J12
	P14		66	56	45	34	J13	J11
	P15		67	57	46	35	J12	J10
	P16		68	58	47	36	J11	H12
	P17		69	59	48	37	H12	H11
	P18		74	64	53	42	H11	H10
	P19		75	65	54	43	G12	G12
	P1A		76	66	55	44	G11	G11
	P1B		77	67	56	45	F12	G10
	P1C		78	68	-	46	F11	F13
	P1D		79	69	-	47	E12	F12
	P1E		80	70	-	48	E11	F11
	P1F		81	-	-	-	-	F10
	P20	汎用入出力ポート 2	89	74	-	52	C12	C12
	P21		88	73	59	51	C13	D11
	P22		87	72	58	50	D12	D12
	P23		86	71	57	49	D13	D13
	P24		85	-	-	-	-	E10
	P25		84	-	-	-	-	E11
	P26		83	-	-	-	-	E12
	P27		82	-	-	-	-	E13

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
GPIO	P30	汎用入出力ポート 3	14	9	9	87	E3	F4
	P31		15	10	10	88	F1	G1
	P32		16	11	11	89	F2	G2
	P33		17	12	12	90	F3	G3
	P34		18	13	-	91	G1	G4
	P35		19	14	-	92	G2	H1
	P36		20	15	-	93	G3	H2
	P37		21	16	-	94	H2	H3
	P38		22	17	-	95	H3	H4
	P39		23	18	13	96	J1	J1
	P3A		24	19	14	97	J2	J2
	P3B		25	20	15	98	J3	J3
	P3C		26	21	16	99	K1	J4
	P3D		27	22	17	100	K2	K2
	P3E		28	23	18	1	L1	K3
	P3F		29	24	19	2	L2	L1
	P40	汎用入出力ポート 4	32	27	-	5	N2	N2
	P41		33	28	-	6	N3	L2
	P42		34	29	-	7	M3	N3
	P43		35	30	-	8	L3	M3
	P44		36	31	21	9	M4	L4
	P45		37	32	22	10	L5	K5
	P46		39	34	24	12	N5	N5
	P47		40	35	25	13	N6	M5
	P48		41	36	26	14	L6	L6
	P49		42	37	27	15	M7	K6
	P4B		47	42	32	20	L7	L7
	P4C		48	43	33	21	L8	K7
	P4D		49	44	34	22	M9	M8
	P4E		50	45	35	23	L9	L8
	P50	汎用入出力ポート 5	2	2	2	80	C1	C1
	P51		3	3	3	81	C2	C2
	P52		4	4	4	82	C3	D1
	P53		5	5	5	83	D1	D2
	P54		6	6	6	84	D2	D3
	P55		7	7	7	85	E1	E1
	P56		8	8	8	86	E2	E2
	P57		9	-	-	-	-	E3
	P58		10	-	-	-	-	E4
	P59		11	-	-	-	-	F1
	P5A		12	-	-	-	-	F2
	P5B		13	-	-	-	-	F3

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
GPIO	P60	汎用入出力ポート 6	116	96	76	74	B3	B3
	P61		115	95	75	73	B4	B4
	P62		114	94	74	72	B5	C4
	P63		113	93	73	71	C5	B5
	P64		112	-	-	-	-	C5
	P65		111	-	-	-	-	D5
	P66		110	-	-	-	-	A6
	P67		109	-	-	-	-	B6
	P68		108	-	-	-	-	C6
	P70	汎用入出力ポート 7	51	-	-	-	-	K8
	P71		52	-	-	-	-	L9
	P72		53	-	-	-	-	K9
	P73		54	-	-	-	-	M10
	P74		55	-	-	-	-	L10
	P80	汎用入出力ポート 8	118	98	78	76	A3	A3
	P81		119	99	79	77	A2	A2
	PE0	汎用入出力ポート E	56	46	36	24	M10	N10
	PE2		58	48	38	26	N11	N11
	PE3		59	49	39	27	N12	N12
マルチ ファンク ション シリアル 0	SIN0_0	マルチファンクションシリアルインタ フェース ch.0 の入力端子	88	73	59	51	C13	D11
	SIN0_1		65	55	44	33	K12	J12
	SOT0_0 (SDA0_0)	マルチファンクションシリアルインタ フェース ch.0 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3) として使用するときは SOT0 として、 I <sup>2</sup> C 端子(動作モード 4)として使用する ときは SDA0 として機能します。	87	72	58	50	D12	D12
	SOT0_1 (SDA0_1)		66	56	45	34	J13	J11
	SCK0_0 (SCL0_0)		86	71	57	49	D13	D13
マルチ ファンク ション シリアル 1	SCK0_1 (SCL0_1)	マルチファンクションシリアルインタ フェース ch.0 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用す るときは SCK0 として、I <sup>2</sup> C 端子(動作 モード 4)として使用するときは SCL0 として機能します。	67	57	46	35	J12	J10
	SIN1_0	マルチファンクションシリアルインタ フェース ch.1 の入力端子	96	81	66	59	A9	D9
	SIN1_1		62	52	41	30	L13	L12
	SOT1_0 (SDA1_0)	マルチファンクションシリアルインタ フェース ch.1 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3) として使用するときは SOT1 として、 I <sup>2</sup> C 端子(動作モード 4)として使用する ときは SDA1 として機能します。	97	82	67	60	B9	C9
	SOT1_1 (SDA1_1)		63	53	42	31	L12	K12
	SCK1_0 (SCL1_0)	マルチファンクションシリアルインタ フェース ch.1 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用す るときは SCK1 として、I <sup>2</sup> C 端子(動作 モード 4)として使用するときは SCL1 として機能します。	98	83	-	61	C9	B9
	SCK1_1 (SCL1_1)		64	54	43	32	K13	K11

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
マルチファンクション シリアル 2	SIN2_0	マルチファンクションシリアルインタフェース ch.2 の入力端子	53	-	-	-	-	K9
	SIN2_1		85	-	-	-	-	E10
	SIN2_2		68	58	47	36	J11	H12
	SOT2_0 (SDA2_0)	マルチファンクションシリアルインタフェース ch.2 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT2 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA2 として機能します。	54	-	-	-	-	M10
	SOT2_1 (SDA2_1)		84	-	-	-	-	E11
	SOT2_2 (SDA2_2)		69	59	48	37	H12	H11
	SCK2_0 (SCL2_0)	マルチファンクションシリアルインタフェース ch.2 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK2 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL2 として機能します。	55	-	-	-	-	L10
	SCK2_1 (SCL2_1)		83	-	-	-	-	E12
	SCK2_2 (SCL2_2)		74	64	53	42	H11	H10
マルチファンクション シリアル 3	SIN3_0	マルチファンクションシリアルインタフェース ch.3 の入力端子	110	-	-	-	-	A6
	SIN3_1		15	10	10	88	F1	G1
	SOT3_0 (SDA3_0)	マルチファンクションシリアルインタフェース ch.3 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT3 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA3 として機能します。	109	-	-	-	-	B6
	SOT3_1 (SDA3_1)		16	11	11	89	F2	G2
	SCK3_0 (SCL3_0)	マルチファンクションシリアルインタフェース ch.3 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK3 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL3 として機能します。	108	-	-	-	-	C6
	SCK3_1 (SCL3_1)		17	12	12	90	F3	G3

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
マルチ ファンク ション シリアル 4	SIN4_0	マルチファンクションシリアルインタフェース ch.4 の入力端子	6	6	6	84	D2	D3
	SIN4_1		75	65	54	43	G12	G12
	SIN4_2		10	-	-	-	-	E4
	SOT4_0 (SDA4_0)	マルチファンクションシリアルインタフェース ch.4 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT4 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA4 として機能します。	5	5	5	83	D1	D2
	SOT4_1 (SDA4_1)		76	66	55	44	G11	G11
	SOT4_2 (SDA4_2)		11	-	-	-	-	F1
	SCK4_0 (SCL4_0)	マルチファンクションシリアルインタフェース ch.4 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK4 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL4 として機能します。	4	4	4	82	C3	D1
	SCK4_1 (SCL4_1)		77	67	56	45	F12	G10
	SCK4_2 (SCL4_2)		12	-	-	-	-	F2
	CTS4_0	マルチファンクションシリアルインタフェース ch.4 の CTS 入力端子	2	2	2	80	C1	C1
	CTS4_1		78	68	-	46	F11	F13
	CTS4_2		13	-	-	-	-	F3
	RTS4_0	マルチファンクションシリアルインタフェース ch.4 の RTS 出力端子	3	3	3	81	C2	C2
	RTS4_1		79	69	-	47	E12	F12
	RTS4_2		14	9	9	87	E3	F4
マルチ ファンク ション シリアル 5	SIN5_0	マルチファンクションシリアルインタフェース ch.5 の入力端子	114	94	74	72	B5	C4
	SIN5_1		113	-	-	-	-	B5
	SIN5_2		20	15	-	93	G3	H2
	SOT5_0 (SDA5_0)	マルチファンクションシリアルインタフェース ch.5 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT5 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA5 として機能します。	115	95	75	73	B4	B4
	SOT5_1 (SDA5_1)		112	-	-	-	-	C5
	SOT5_2 (SDA5_2)		21	16	-	94	H2	H3
	SCK5_0 (SCL5_0)	マルチファンクションシリアルインタフェース ch.5 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK5 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL5 として機能します。	116	96	76	74	B3	B3
	SCK5_1 (SCL5_1)		111	-	-	-	-	D5
	SCK5_2 (SCL5_2)		22	17	-	95	H3	H4



端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
マルチ ファンク ション シリアル 6	SIN6_0	マルチファンクションシリアルインタフェース ch.6 の入力端子	7	7	7	85	E1	E1
	SIN6_1		95	80	65	58	A10	B10
	SOT6_0 (SDA6_0)	マルチファンクションシリアルインタフェース ch.6 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT6 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA6 として機能します。	8	8	8	86	E2	E2
	SOT6_1 (SDA6_1)		94	79	64	57	B10	A11
	SCK6_0 (SCL6_0)	マルチファンクションシリアルインタフェース ch.6 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK6 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL6 として機能します。	9	-	-	-	-	E3
	SCK6_1 (SCL6_1)		93	78	63	56	B11	C10
	SCS6_1	マルチファンクションシリアルインタフェース ch.6 のシリアルチップセレクト端子	92	77	62	55	A12	B13
マルチ ファンク ション シリアル 7	SIN7_0	マルチファンクションシリアルインタフェース ch.7 の入力端子	101	86	-	64	C8	C8
	SIN7_1		50	45	35	23	L9	L8
	SOT7_0 (SDA7_0)	マルチファンクションシリアルインタフェース ch.7 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT7 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA7 として機能します。	100	85	-	63	B8	D8
	SOT7_1 (SDA7_1)		49	44	34	22	M9	M8
	SCK7_0 (SCL7_0)	マルチファンクションシリアルインタフェース ch.7 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK7 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL7 として機能します。	99	84	-	62	A8	A9
	SCK7_1 (SCL7_1)		48	43	33	21	L8	K7
	SCS7_1	マルチファンクションシリアルインタフェースの ch.7 シリアルチップセレクト端子	47	42	32	20	L7	L7

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
多機能 タイマ 0	DTTI0X_0	多機能タイマ 0 の RTO00~RTO05 出力を制御する波形ジェネレータの入力信号	23	18	13	96	J1	J1
	DTTI0X_1		79	69	-	47	E12	F12
	FRCK0_0	16 ビットフリーランタイム ch.0 の外部クロック入力端子	18	13	-	91	G1	G4
	FRCK0_1		80	70	-	48	E11	F11
	FRCK0_2		62	52	41	30	L13	L12
	IC00_0	多機能タイマ 0 の 16 ビットインプットキャプチャの入力端子。 ICxx は、チャンネル数を示します。	22	17	-	95	H3	H4
	IC00_1		75	65	54	43	G12	G12
	IC00_2		63	53	42	31	L12	K12
	IC01_0		21	16	-	94	H2	H3
	IC01_1		76	66	55	44	G11	G11
	IC01_2		64	54	43	32	K13	K11
	IC02_0		20	15	-	93	G3	H2
	IC02_1		77	67	56	45	F12	G10
	IC02_2		65	55	44	33	K12	J12
	IC03_0		19	14	-	92	G2	H1
	IC03_1		78	68	-	46	F11	F13
	IC03_2		66	56	45	34	J13	J11
	RTO00_0 (PPG00_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG00 として機能します。	24	19	14	97	J2	J2
	RTO00_1 (PPG00_1)		86	71	57	49	D13	D13
	RTO01_0 (PPG00_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG00 として機能します。	25	20	15	98	J3	J3
	RTO01_1 (PPG00_1)		85	-	-	-	-	E10
	RTO02_0 (PPG02_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG02 として機能します。	26	21	16	99	K1	J4
	RTO02_1 (PPG02_1)		84	-	-	-	-	E11
	RTO03_0 (PPG02_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG02 として機能します。	27	22	17	100	K2	K2
	RTO03_1 (PPG02_1)		83	-	-	-	-	E12
	RTO04_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG04 として機能します。	28	23	18	1	L1	K3
	RTO04_1 (PPG04_1)		82	-	-	-	-	E13
	RTO05_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG04 として機能します。	29	24	19	2	L2	L1
	RTO05_1 (PPG04_1)		81	-	-	-	-	F10

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
多機能タイマ 1	DTT1X_0	多機能タイマ 1 の RTO10~RTO15 出力を制御する波形ジェネレータの入力信号	8	8	8	86	E2	E2
	DTT1X_1		55	-	-	-	-	L10
	FRCK1_0	16 ビットフリーランタイム ch.1 の外部クロック入力端子	96	81	66	59	A9	D9
	FRCK1_1		50	45	35	23	L9	L8
	IC10_0	多機能タイマ 1 の 16 ビットインプットキャプチャの入力端子。 ICxx は、チャンネル数を示します。	95	80	65	58	A10	B10
	IC10_1		54	-	-	-	-	M10
	IC11_0		94	79	64	57	B10	A11
	IC11_1		53	-	-	-	-	K9
	IC12_0		93	78	63	56	B11	C10
	IC12_1		52	-	-	-	-	L9
	IC13_0		92	77	62	55	A12	B13
	IC13_1		51	-	-	-	-	K8
	RTO10_0 (PPG10_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	2	2	2	80	C1	C1
	RTO10_1 (PPG10_1)	PPG1 出力モードで使用するときは、PPG10 として機能します。	32	27	-	5	N2	N2
	RTO11_0 (PPG10_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	3	3	3	81	C2	C2
	RTO11_1 (PPG10_1)	PPG1 出力モードで使用するときは、PPG10 として機能します。	33	28	-	6	N3	L2
	RTO12_0 (PPG12_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	4	4	4	82	C3	D1
	RTO12_1 (PPG12_1)	PPG1 出力モードで使用するときは、PPG12 として機能します。	34	29	-	7	M3	N3
	RTO13_0 (PPG12_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	5	5	5	83	D1	D2
	RTO13_1 (PPG12_1)	PPG1 出力モードで使用するときは、PPG12 として機能します。	35	30	-	8	L3	M3
	RTO14_0 (PPG14_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	6	6	6	84	D2	D3
	RTO14_1 (PPG14_1)	PPG1 出力モードで使用するときは、PPG14 として機能します。	36	31	21	9	M4	L4
	RTO15_0 (PPG14_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	7	7	7	85	E1	E1
	RTO15_1 (PPG14_1)	PPG1 出力モードで使用するときは、PPG14 として機能します。	37	32	22	10	L5	K5
クアッドカウンタ 0	AIN0_0	QPRC ch.0 の AIN 入力端子	24	19	14	97	J2	J2
	AIN0_1		51	-	-	-	-	K8
	AIN0_2		2	2	2	80	C1	C1
	BIN0_0	QPRC ch.0 の BIN 入力端子	25	20	15	98	J3	J3
	BIN0_1		52	-	-	-	-	L9
	BIN0_2		3	3	3	81	C2	C2
	ZIN0_0	QPRC ch.0 の ZIN 入力端子	26	21	16	99	K1	J4
	ZIN0_1		53	-	-	-	-	K9
	ZIN0_2		4	4	4	82	C3	D1

端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
クアッド カウンタ 1	AIN1_0	QPRC ch.1 の AIN 入力端子	10	-	-	-	-	E4
	AIN1_1		89	74	-	52	C12	C12
	AIN1_2		48	43	33	21	L8	K7
	BIN1_0	QPRC ch.1 の BIN 入力端子	11	-	-	-	-	F1
	BIN1_1		88	73	-	51	C13	D11
	BIN1_2		49	44	34	22	M9	M8
	ZIN1_0	QPRC ch.1 の ZIN 入力端子	12	-	-	-	-	F2
	ZIN1_1		87	72	-	50	D12	D12
	ZIN1_2		50	45	35	23	L9	L8
リアル タイム クロック	RTCCO_0	リアルタイムクロックの 0.5 秒パルス 出力端子	115	95	75	73	B4	B4
	RTCCO_1		64	54	43	32	K13	K11
	RTCCO_2		23	18	13	96	J1	J1
	SUBOUT_0	サブクロック出力端子	115	95	75	73	B4	B4
	SUBOUT_1		64	54	43	32	K13	K11
	SUBOUT_2		23	18	13	96	J1	J1
低消費電力	WKUP0	ディープスタンバイモード復帰信号入 力端子 0	116	96	76	74	B3	B3
	WKUP1	ディープスタンバイモード復帰信号入 力端子 1	14	9	9	87	E3	F4
	WKUP2	ディープスタンバイモード復帰信号入 力端子 2	50	45	35	23	L9	L8
	WKUP3	ディープスタンバイモード復帰信号入 力端子 3	69	59	48	37	H12	H11
DAC	DA0	D/A コンバータ ch.0 のアナログ出力端 子	36	31	21	9	M4	L4
	DA1	D/A コンバータ ch.1 のアナログ出力端 子	37	32	22	10	L5	K5
VBAT	VREGCTL	オンボードレギュレータ制御用端子	41	36	26	14	L6	L6
	VWAKEUP	ハイバネーション状態からの復帰信号 入力端子	42	37	27	15	M7	K6
SD I/F	S_CLK_0	SD メモリカードインタフェース SD クロック出力端子	92	77	62	55	A12	B13
	S_CMD_0	SD メモリカードインタフェース SD コマンド出力端子	93	78	63	56	B11	C10
	S_DATA1_0	SD メモリカードインタフェース SD データバス	94	79	64	57	B10	A11
	S_DATA0_0		95	80	65	58	A10	B10
	S_DATA3_0		96	81	66	59	A9	D9
	S_DATA2_0		97	82	67	60	B9	C9
	S_CD_0	SD メモリカードインタフェース SD カード検出端子	113	93	73	71	C5	B5
	S_WP_0	SD メモリカードインタフェース SD ライトプロテクト端子	114	94	74	72	B5	C4
Reset	INITX	外部リセット入力端子。 INITX=L のとき、リセットが有効。	38	33	23	11	M6	N4



端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
Mode	MD1	モード1 端子。 フラッシュメモリのシリアル書込み時は、MD1=Lを入力してください。	56	46	36	24	M10	N10
	MD0	モード0 端子。 通常動作時は、MD0=Lを入力してください。フラッシュメモリのシリアル書込み時は、MD0=Hを入力してください。	57	47	37	25	M11	M11
Power	VCC	電源端子	1	1	1	79	B1	B1
			31	26	-	4	M1	M1
			46	41	31	19	M8	M9
			61	51	-	29	M13	M13
			91	76	61	54	B13	A12
GND	VSS	GND 端子	117	97	77	75	A4	A4
			107	92	-	70	A5	A7
			30	25	20	3	N1	N1
			45	40	30	18	N10	N9
			60	50	40	28	N13	N13
			90	75	60	53	A13	A13
			120	100	80	78	A1	A1
			-	-	-	-	A7	A5
			-	-	-	-	B2	A8
			-	-	-	-	B12	A10
			-	-	-	-	C11	B2
			-	-	-	-	H1	B11
			-	-	-	-	N4	B12
			-	-	-	-	M5	C3
			-	-	-	-	N7	C11
			-	-	-	-	L11	C13
			-	-	-	-	A11	D4
			-	-	-	-	M12	D10
			-	-	-	-	M2	K1
			-	-	-	-	-	K4
			-	-	-	-	-	K10
			-	-	-	-	-	L3
			-	-	-	-	-	L5
			-	-	-	-	-	L11
			-	-	-	-	-	L13
			-	-	-	-	-	M2
			-	-	-	-	-	M4
			-	-	-	-	-	M6
			-	-	-	-	-	M7
			-	-	-	-	-	M12
			-	-	-	-	-	N6




端子機能	端子名	機能説明	端子番号					
			LQFP 120	LQFP 100	LQFP 80	QFP 100	BGA 112	BGA 144
Clock	X0	メインクロック(発振)入力端子	58	48	38	26	N11	N11
	X1	メインクロック(発振)I/O 端子	59	49	39	27	N12	N12
	X0A	サブクロック(発振)入力端子	39	34	24	12	N5	N5
	X1A	サブクロック(発振)I/O 端子	40	35	25	13	N6	M5
	CROUT_0	高速内蔵 CR 発振クロック出力ポート	87	72	58	50	D12	D12
	CROUT_1		113	93	73	71	C5	B5
ADC Power	AVCC	A/D コンバータ, D/A コンバータのアナログ電源端子	70	60	49	38	H13	K13
	AVRL	A/D コンバータのアナログ基準電圧入力端子	72	62	51	40	F13	H13
	AVRH	A/D コンバータのアナログ基準電圧入力端子	73	63	52	41	E13	G13
VBAT Power	VBAT	VBAT 電源端子バックアップ電源 (電池など) やシステム電源からの供給	43	38	28	16	N8	N7
ADC GND	AVSS	A/D コンバータ, D/A コンバータの GND 端子	71	61	50	39	G13	J13
C 端子	C	電源安定化容量端子	44	39	29	17	N9	N8

# **<注意事項>**



- 本デバイスには、JTAG 標準のテストアクセスポート(TAP)が搭載されていますが、IEEE 1149.1-2001 に完全に準拠していません。32bit の ID 番号は、他シリーズの ID 番号と重なる場合があります。また、JTAG 端子は TAP コントローラへのアクセス以外の目的に対しても使用されます。




## 5. 入出力回路形式



分類	回路	備考
A		<p>メイン発振/GPIO 切換え可能</p> <p>メイン発振機能選択時</p> <ul style="list-style-type: none"> <li>- 発振帰還抵抗: 約 1 M<math>\Omega</math></li> <li>- スタンバイ制御あり</li> </ul> <p>GPIO 機能選択時</p> <ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>- I<sub>OH</sub> = -4 mA, I<sub>OL</sub> = 4 mA</li> </ul>
B		<ul style="list-style-type: none"> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗: 約 50 k<math>\Omega</math></li> </ul>



分類	回路	備考
C		<ul style="list-style-type: none"> <li>- オープンドレイン出力</li> <li>- CMOS レベルヒステリシス入力</li> </ul>
E		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- プルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- プルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> </ul>
F		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- 入力制御あり</li> <li>- アナログ入力</li> <li>- プルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- プルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> </ul>





分類	回路	備考
G	 <p>P-ch</p> <p>P-ch</p> <p>N-ch</p> <p>Digital output</p> <p>Digital output</p> <p>R</p> <p>Pull-up resistor control</p> <p>Digital input</p> <p>Standby mode control</p>	<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -12 \text{ mA}</math>, <math>I_{OL} = 12 \text{ mA}</math></li> </ul>
H	 <p>P-ch</p> <p>N-ch</p> <p>Digital output</p> <p>Digital output</p> <p>R</p> <p>Digital input</p> <p>Standby mode control</p>	<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- スタンバイ制御あり</li> <li>- <math>I_{OH} = -20.5 \text{ mA}</math>, <math>I_{OL} = 18.5 \text{ mA}</math></li> </ul>

分類	回路	備考
I		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- 5V トレラント</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- PZR レジスタ制御可能</li> </ul>
J		CMOS レベルヒステリシス入力
L		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -8 \text{ mA}</math>, <math>I_{OL} = 8 \text{ mA}</math></li> </ul>

分類	回路	備考
M		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- 入力制御あり</li> <li>- アナログ入力</li> <li>- プルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- プルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>- <math>I_{OH} = -8 \text{ mA}</math>, <math>I_{OL} = 8 \text{ mA}</math></li> </ul>
N		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- 5V トレラント</li> <li>- プルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- プルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math> (GPIO)</li> <li>- <math>I_{OL} = 20 \text{ mA}</math> (Fast Mode Plus)</li> <li>- PZR レジスタ制御可能</li> <li>- PZR レジスタの設定は『ペリフェラルマニュアル 本編(002-04857)』の『I/O ポート』の章を参照してください。</li> </ul>

分類	回路	備考
O	 <p>Pull-up resistor control</p> <p>Digital output</p> <p>Digital output</p> <p>Digital input</p>	<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- 5V トレラント</li> <li>- ブルアップ抵抗制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- IO の設定は『ペリフェラルマニュアル 本編(002-04857)』の『VBAT ドメイン』の章を参照してください</li> <li>- PZR レジスタ制御可能</li> <li>- PZR レジスタの設定は『ペリフェラルマニュアル 本編(002-04857)』の『I/O ポート』の章を参照してください。</li> </ul>
P	 <p>Pull-up resistor control</p> <p>Digital output</p> <p>Digital output</p> <p>Digital input</p> <p>Sub OSC/GPIO select</p> <p>OSC</p>	<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- IO の設定は『ペリフェラルマニュアル 本編(002-04857)』の『VBAT ドメイン』の章を参照してください。</li> </ul>

分類	回路	備考
Q		<p>サブ発振/GPIO 切換え可能</p> <p>サブ発振機能選択時</p> <ul style="list-style-type: none"> <li>- 発振帰還抵抗: 約 10 MΩ</li> <li>- スタンバイ制御あり</li> </ul> <p>GPIO 機能選択時</p> <ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- IO の設定は『ペリフェラルマニュアル 本編(002-04857)』の『VBAT ドメイン』の章を参照してください</li> </ul>
R		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- アナログ出力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math> (4.5V~5.5V)</li> <li>- <math>I_{OH} = -2 \text{ mA}</math>, <math>I_{OL} = 2 \text{ mA}</math> (2.7V~4.5V)</li> </ul>

## 6. 取扱上のご注意

半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件、環境条件など)によっても大きく左右されます。

以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明します。

### 6.1 設計上の注意事項

ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。

#### 絶対最大定格の遵守

半導体デバイスは、過剰なストレス (電圧、電流、温度など) が加わると破壊する可能性があります。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。

#### 推奨動作条件の遵守

推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性に悪影響を及ぼすことがあります。

本資料に記載されていない項目、使用条件、論理組み合わせでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

#### 端子の処理と保護

半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。

##### (1) 過電圧・過電流の防止

各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止してください。

##### (2) 出力端子の保護

出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。

##### (3) 未使用入力端子の処理

インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。

#### ラッチアップ

半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内部の寄生 PNP 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。これを防止するために、以下の点にご注意ください。

(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ、サージ等にも注意してください。

(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。

## 安全等の規制と規格の遵守

世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制と規格に適合するようお願いいたします。

## フェイル・セーフ設計

半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないように、お客様は、装置の冗長設計、延焼対策設計、過電流防止設計、誤動作防止設計などの安全設計をお願いします。

## 用途に関する注意

本資料に記載された製品は、通常の産業用、一般事務用、パーソナル用、家庭用などの一般的用途に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途（原子力施設における核反応制御、航空機自動飛行制御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵器システムにおけるミサイル発射制御をいう）、ならびに極めて高い信頼性が要求される用途（海底中継器、宇宙衛星をいう）に使用されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。

## 6.2 パッケージ実装上の注意事項

パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は、当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。

### リード挿入形

リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを使用してプリント板に実装する方法とがあります。

プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフローはんだ方法（ウェーブソルダーリング法）が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してください。

ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。

### 表面実装形

表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形しやすい性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。

当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装してください。

### 鉛フリーパッケージ

BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがありますのでご注意ください。

### 半導体デバイスの保管について

プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意ください。

- (1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管してください。
- (2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下、温度 5°C～30°C で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
- (3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
- (4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。

### ベーキングについて

吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。ベーキングは、当社の推奨する条件で実施してください。

条件:125°C/24 時間

### 静電気

半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。

- (1) 作業環境の相対湿度は 40 %～70%RH にしてください。  
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
- (2) 使用するコンベア、半田槽、半田ゴテ、および周辺付帯設備は大地に接地してください。
- (3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 M $\Omega$  程度) で大地に接地したり、導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
- (4) 治具、計器類は、接地または帯電防止化を実施してください。
- (5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。



### 6.3 使用環境に関する注意事項

半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては、以下の点にご注意ください。

#### (1) 湿度環境

高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。

#### (2) 静電気放電

半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。このような場合、帯電の防止または放電の防止の処置をお願いします。

#### (3) 腐食性ガス、塵埃、油

腐食性ガス雰囲気中や、塵埃、油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策についてご検討ください。

#### (4) 放射線・宇宙線

一般のデバイスは、設計上、放射線、宇宙線にさらされる環境を想定しておりません。したがって、これらを遮蔽してご使用ください。

#### (5) 発煙・発火

樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。

その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。

## 7. デバイス使用上の注意

### 電源端子について

VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グラウンドレベルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグラウンドに接続してください。また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。

さらに、本デバイスの近くで各電源端子 と GND 端子の間に 0.1  $\mu\text{F}$  程度のセラミックコンデンサをバイパスコンデンサとして接続することを推奨します。

### 電源端子について

電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安定化の基準として VCC は、商用周波数 (50 Hz~60 Hz) におけるリプル変動(ピークピーク値) を推奨動作条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動率は 0.1 V/ $\mu\text{s}$  以下にしてください。

### 水晶発振回路について

X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子および水晶発振子さらにグラウンドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設計してください。

また、X0/X1, X0A/X1A 端子の周りをグラウンドで囲むようなプリント板アートワークは安定した動作を期待できるため、強く推奨します。

実装基板にて、使用する水晶振動子の発振評価を実施してください。

### サブクロック用水晶振動子について

本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となっています。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用を推奨します。

#### ■表面実装タイプ

サイズ: 3.2 mm  $\times$  1.5 mm 以上  
負荷容量: 6 pF~7 pF 程度


#### ■リードタイプ

負荷容量: 6 pF~7 pF 程度

### 外部クロック使用時の注意

メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、X0 端子にクロックを入力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。

同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設定し、X0A 端子にクロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。



### マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合の扱いについて


マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合、デジタル出力 P-ch トランジスタは常にディセーブルです。しかし、I<sup>2</sup>C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフにしたまま外部 I<sup>2</sup>C バスシステムへ接続してはいけません。

### C 端子について

本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ(C<sub>s</sub>)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。

なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。

本シリーズでは 4.7  $\mu$ F 程度の平滑コンデンサを推奨します。



### モード端子(MD0)について

モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子または VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設計してください。

## 電源投入時について

電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。すべての電源の投入後に正常動作します。  
VBAT のみ電源 on するには、VBAT と VCC を電源 on して、ハイパネーション制御してから VCC を電源 off することで可能です。ハイパネーション制御については、FM4 ペリフェラルマニュアル(002-04857)の CHAPTER7-2:VBAT ドメイン(A)を参照ください。  
なお、A/D コンバータおよび D/A コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続してください。

投入時: VBAT → VCC  
VCC → AVCC → AVRH  
切断時: AVRH → AVCC → VCC  
VCC → VBAT

## シリアル通信について

シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの設計をしてください。

また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をしてください。

## メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について

メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。


お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。

## 5V トレラント I/O のプルアップ機能について

5V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。

## 基板上の隣接配線について


水晶発振回路 X1A と P48/VREGCTL の配線を隣接して並走させると、P48/VREGCTL の変化で X1A にノイズが載り、発振が誤カウントする可能性があります。それを避けるために、両者の配線の距離をできるだけ離し、間にグランドパタンを挿入してください。



## デバッグ機能を兼用している端子について

TDO/TMS/TDI/TCK/TRSTX, SWO/SWDIO/SWCLK と兼用している端子は出力のみで使用してください。入力として使用してはいけません。

## 8. ブロックダイアグラム




\*: MB9BF466M/467M/468M では、ETM は使用できません。

## 9. メモリサイズ

メモリサイズについては、「1. 品種構成」の「メモリサイズ」を参照してください。

## 10. メモリマップ

### メモリマップ (1)



**メモリマップ (2)**

MB9BF468M/N/R		MB9BF467M/N/R		MB9BF466M/N/R	
0x2008_0000	Reserved	0x2008_0000	Reserved	0x2008_0000	Reserved
0x200C_8000	WorkFlash	0x200C_8000	WorkFlash	0x200C_8000	WorkFlash
0x200C_0000	32 Kbytes	0x200C_0000	32 Kbytes	0x200C_0000	32 Kbytes
	Reserved		Reserved		Reserved
0x2004_8000		0x2004_6000		0x2004_4000	
	SRAM2		SRAM2		SRAM2
0x2004_0000	32 Kbytes	0x2004_0000	24 Kbytes	0x2004_0000	16 Kbytes
	SRAM1		SRAM1	0x2003_C000	SRAM1
0x2003_8000	32 Kbytes	0x2003_A000	24 Kbytes		16 Kbytes
	Reserved		Reserved		Reserved
0x2000_0000		0x2000_0000		0x2000_0000	
	SRAM0		SRAM0	0x1FFF_8000	SRAM0
0x1FFF_0000	64 Kbytes	0x1FFF_4000	48 Kbytes		32 Kbytes
	Reserved		Reserved		Reserved
0x0050_0000		0x0050_0000		0x0050_0000	
0x0040_2000	CR trimming	0x0040_2000	CR trimming	0x0040_2000	CR trimming
0x0040_0000	Security	0x0040_0000	Security	0x0040_0000	Security
	Reserved		Reserved		Reserved
0x0010_0000		0x000C_0000		0x0008_0000	
	MainFlash		MainFlash		MainFlash
0x0000_0000	1 Mbytes	0x0000_0000	768 Kbytes	0x0000_0000	512 Kbytes

**ペリフェラル・アドレスマップ**

スタート アドレス	エンド アドレス	バス	周辺機能
0x4000_0000	0x4000_0FFF	AHB	MainFlash I/F レジスタ
0x4000_1000	0x4000_FFFF		予約
0x4001_0000	0x4001_0FFF	APB0	クロック・リセット制御
0x4001_1000	0x4001_1FFF		ハードウェアウォッチドッグタイマ
0x4001_2000	0x4001_2FFF		ソフトウェアウォッチドッグタイマ
0x4001_3000	0x4001_4FFF		予約
0x4001_5000	0x4001_5FFF		デュアルタイマ
0x4001_6000	0x4001_FFFF		予約
0x4002_0000	0x4002_0FFF	APB1	多機能タイマ unit0
0x4002_1000	0x4002_1FFF		多機能タイマ unit1
0x4002_2000	0x4003_FFFF		予約
0x4002_4000	0x4002_4FFF		PPG
0x4002_5000	0x4002_5FFF		ベースタイマ
0x4002_6000	0x4002_6FFF		クアッドカウンタ
0x4002_7000	0x4002_7FFF		A/D コンバータ
0x4002_8000	0x4002_DFFF		予約
0x4002_E000	0x4002_EFFF		内蔵 CR トリミング
0x4002_F000	0x4002_FFFF		予約
0x4003_0000	0x4003_0FFF	APB2	外部割込み
0x4003_1000	0x4003_1FFF		割込み要因確認レジスタ
0x4003_2000	0x4003_4FFF		予約
0x4003_3000	0x4003_3FFF		D/A コンバータ
0x4003_4000	0x4003_4FFF		予約
0x4003_5000	0x4003_57FF		低電圧検出
0x4003_5800	0x4003_5FFF		ディープスタンバイ制御部
0x4003_6000	0x4003_6FFF		予約
0x4003_7000	0x4003_7FFF		CAN プリスケアラ
0x4003_8000	0x4003_8FFF		マルチファンクションシリアル
0x4003_9000	0x4003_9FFF		CRC
0x4003_A000	0x4003_AFFF		時計カウンタ
0x4003_B000	0x4003_BFFF		RTC/Port Ctrl
0x4003_C000	0x4003_C0FF		低速 CR 補正
0x4003_C100	0x4003_C7FF		周辺クロック停止
0x4003_C800	0x4003_EFFF		予約
0x4003_F000	0x4005_FFFF		外部バス I/F
0x4004_0000	0x4005_FFFF	AHB	予約
0x4006_0000	0x4006_0FFF		DMAC レジスタ
0x4006_1000	0x4006_1FFF		DSTC レジスタ
0x4006_2000	0x4006_2FFF		CAN ch.0
0x4006_3000	0x4006_3FFF		CAN ch.1
0x4006_4000	0x4006_DFFF		予約
0x4006_E000	0x4006_EFFF		SD-Card I/F
0x4006_F000	0x4006_FFFF		GPIO
0x4006_7000	0x41FF_FFFF		予約
0x200E_0000	0x200E_FFFF	AHB	WorkFlash I/F レジスタ



## 11. 各 CPU ステートにおける端子状態

端子の状態として使用している語句は、以下の意味を持ちます。

### ■INITX=0

INITX 端子が"L"レベルの期間です。

### ■INITX=1

INITX 端子が"H"レベルの期間です。

### ■SPL=0

スタンバイモードコントロールレジスタ(STB\_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定された状態です。

### ■SPL=1

スタンバイモードコントロールレジスタ(STB\_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定された状態です。

### ■入力可

入力機能が使用可能な状態です。

### ■内部入力"0"固定

入力機能が使用できない状態です。内部入力は"L"に固定されます。

### ■Hi-Z

端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。

### ■設定不可

設定できません。

### ■直前状態保持

本モードに遷移する直前の状態を保持します。  
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。  
ポートとして使用している場合は、その状態を保持します。

### ■アナログ入力可

アナログ入力が許可されています。

### ■トレース出力

トレース機能が使用可能な状態です。

### ■GPIO 選択

ディープスタンバイモード時、汎用 I/O ポートに切り換わります。

### ■設定禁止

仕様制限により設定禁止です。

**端子状態一覧表**

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態		ディープスタンバイ RTC モードまたはディープスタンバイストップモード状態		ディープスタンバイモード復帰直後状態
		電源不安定	電源安定		電源安定	電源安定		電源安定		電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INITX=1		INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
A	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	メイン水晶発振入力端子 / 外部メインクロック入力選択時	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可
B	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	外部メインクロック入力選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力 "0"固定	直前状態保持	Hi-Z/ 内部入力 "0"固定	直前状態保持
	メイン水晶発振出力端子	Hi-Z/ 内部入力 "0"固定 または 入力可	Hi-Z/ 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	直前状態保持/ 発振停止時*1 は Hi-Z / 内部入力"0"固定					
C	INITX 入力端子	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可
D	モード入力端子	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可
E	モード入力端子	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可
	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 入力可	GPIO 選択	Hi-Z/ 入力可	GPIO 選択

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態		ディープスタンバイ RTC モードまたはディープスタンバイストップモード状態		ディープスタンバイモード復帰直後状態
		電源不安定	電源安定		電源安定	電源安定		電源安定		電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INITX=1		INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
F	NMIX 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持	WKUP 入力可	Hi-Z/ WKUP 入力可	GPIO 選択
	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 内部入力 "0"固定			直前状態保持			
	GPIO 選択時									直前状態保持
G	JTAG 選択時	Hi-Z	プルアップ/ 入力可	プルアップ/ 入力可	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持
	GPIO 選択時	設定不可	設定不可	設定不可			Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
H	JTAG 選択時	Hi-Z	プルアップ/ 入力可	プルアップ/ 入力可	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持
	上記以外のリソース選択時	設定不可	設定不可	設定不可			Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	GPIO 選択時									
I	リソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態保持	直前状態保持	Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	GPIO 選択時									
J	アナログ出力選択時	設定不可	設定不可	設定不可	直前状態保持	*2	*3	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可		直前状態保持	Hi-Z/ 内部入力 "0"固定			
	GPIO 選択時									

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態		ディープスタンバイ RTC モードまたはディープスタンバイストップモード状態		ディープスタンバイモード復帰直後状態
		電源不安定	電源安定		電源安定	電源安定		電源安定		電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INITX=1		INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
K	外部割込み許可選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力 "0"固定			
	GPIO 選択時									
L	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可
	上記以外のリソース選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	GPIO 選択時									
M	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可
	外部割込み許可選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	上記以外のリソース選択時						Hi-Z/ 内部入力 "0"固定			
	GPIO 選択時									

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態		ディープスタンバイ RTC モードまたはディープスタンバイストップモード状態		ディープスタンバイモード復帰直後状態
		電源不安定	電源安定		電源安定	電源安定		電源安定		電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INITX=1		INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
N	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可
	トレース選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	トレース 出力	GPIO 選 択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	上記以外の リソース選択 時						Hi-Z/ 内部入力 "0"固定			
	GPIO 選択時									
O	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可
	トレース選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	トレース 出力	GPIO 選 択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択
	外部割込み 許可選択時						直前状態 保持			
	上記以外の リソース選択 時						Hi-Z/ 内部入力 "0"固定			
	GPIO 選択時									

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態		ディープスタンバイ RTC モードまたはディープスタンバイストップモード状態		ディープスタンバイモード復帰直後状態
		電源不安定	電源安定		電源安定	電源安定		電源安定		電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INITX=1		INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
P	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可	Hi-Z/ 内部入力 "0"固定/ アナログ 入力可
	WKUP 許可時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持	WKUP 入力可	Hi-Z/ WKUP 入力可	GPIO 選択
	上記以外のリソース選択時						Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	
	GPIO 選択時									
Q	WKUP 許可時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持	WKUP 入力可	Hi-Z/ WKUP 入力可	GPIO 選択
	外部割込み許可選択時							GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	
	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力 "0"固定			
	GPIO 選択時									
R	GPIO 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態保持	直前状態保持	Hi-Z/ 内部入力 "0"固定	GPIO 選択 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	GPIO 選択

\*1: サブタイマ, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC モード, ディープスタンバイストップモードは発振が停止します。

\*2: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力"0"固定です。

\*3: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"固定です。

**VBAT ドメイン端子状態一覧表**

VBAT 端子状態形式	グループ機能名	パワーオンリセット*1	INITX 入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態		ディープスタンバイ RTC モードまたはディープスタンバイストップモード状態		ディープスタンバイモード復帰直後状態	VBAT RTC モード状態	VBAT RTC モード復帰直後状態
		電源不安定	電源安定	電源安定	電源安定	電源安定		電源安定		電源安定	電源安定	電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INITX=1		INITX=1	-	-
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-	-	-
S	GPIO 選択時	設定不可	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	設定禁止	-
	サブ水晶発振入力端子/外部サブクロック入力選択時	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	直前状態保持	直前状態保持
T	GPIO 選択時	設定不可	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	設定禁止	-
	外部サブクロック入力選択時	設定不可	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持
	サブ水晶発振出力端子	Hi-Z/内部入力 "0" 固定または入力可	直前状態保持	直前状態保持	直前状態保持	直前状態保持/発振停止時は Hi-Z *2	直前状態保持/発振停止時は Hi-Z *2	直前状態保持/発振停止時は Hi-Z *2	直前状態保持/発振停止時は Hi-Z *2	直前状態保持	直前状態保持	直前状態保持
U	リソース選択時	Hi-Z	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持
	GPIO 選択時		直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持	直前状態保持

\*1: VBAT, VCC 電源投入状態

\*2: WTOSCCNT レジスタの連携制御ビット(SOSCNTRL)が” 0” の場合は、直前状態保持。

WTOSCCNT レジスタの連携制御ビット(SOSCNTRL)が” 1” の場合は、ストップモード、ディープスタンバイストップモードは発振が停止します。

## 12. 電気的特性

### 12.1 絶対最大定格

項目	記号	定格値		単位	備考
		最小	最大		
電源電圧*1,*2	V <sub>CC</sub>	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V	
電源電圧(V <sub>BAT</sub> ) *1,*3	V <sub>BAT</sub>	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V	
アナログ電源電圧*1,*4	AV <sub>CC</sub>	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V	
アナログ基準電圧*1,*4	AV <sub>RH</sub>	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V	
入力電圧*1	V <sub>I</sub>	V <sub>SS</sub> - 0.5	V <sub>CC</sub> + 0.5 (≦6.5V)	V	
		V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V	5V トレラント
アナログ端子入力電圧*1	V <sub>IA</sub>	V <sub>SS</sub> - 0.5	AV <sub>CC</sub> + 0.5 (≦6.5V)	V	
出力電圧*1	V <sub>O</sub>	V <sub>SS</sub> - 0.5	V <sub>CC</sub> + 0.5 (≦6.5V)	V	
"L"レベル最大出力電流*5	I <sub>OL</sub>	-	10	mA	4mA タイプ
			20	mA	8mA タイプ
			20	mA	12mA タイプ
			22.4	mA	I <sup>2</sup> C Fm+
"L"レベル平均出力電流*6	I <sub>OLAV</sub>	-	4	mA	4mA タイプ
			8	mA	8mA タイプ
			12	mA	12mA タイプ
			20	mA	I <sup>2</sup> C Fm+
"L"レベル最大総出力電流	ΣI <sub>OL</sub>	-	100	mA	
"L"レベル平均総出力電流*7	ΣI <sub>OLAV</sub>	-	50	mA	
"H"レベル最大出力電流*5	I <sub>OH</sub>	-	- 10	mA	4mA タイプ
			20	mA	8mA タイプ
			- 20	mA	12mA タイプ
"H"レベル平均出力電流*6	I <sub>OHAV</sub>	-	- 4	mA	4mA タイプ
			8	mA	8mA タイプ
			- 12	mA	12mA タイプ
"H"レベル最大総出力電流	ΣI <sub>OH</sub>	-	- 100	mA	
"H"レベル平均総出力電流*7	ΣI <sub>OHAV</sub>	-	- 50	mA	
保存温度	T <sub>STG</sub>	- 55	+ 150	°C	

\*1 : V<sub>SS</sub> = AV<sub>SS</sub> = 0V を基準にした値です。

\*2 : V<sub>CC</sub> は V<sub>SS</sub> - 0.5V より低くならないでください。

\*3 : V<sub>BAT</sub> は V<sub>SS</sub> - 0.5V より低くならないでください。

\*4 : 電源投入時など V<sub>CC</sub> + 0.5V を超えてはいけません。

\*5 : 最大出力電流は、該当する端子 1 本のピーク値を規定します。

\*6 : 平均出力電流は、該当する端子 1 本に流れる電流の 100ms の期間内での平均電流を規定します。

\*7 : 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。

#### <注意事項>

- 絶対最大定格を超えるストレス (電圧、電流、温度など) の印加は、半導体デバイスを破壊する可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。



**12.2 推奨動作条件**

項目	記号	条件	規格値		単位	備考
			最小	最大		
電源電圧	V <sub>CC</sub>	-	2.7*3	5.5	V	
電源電圧(VBAT)	V <sub>BAT</sub>	-	2.7	5.5	V	
アナログ電源電圧	AV <sub>CC</sub>	-	2.7	5.5	V	AV <sub>CC</sub> =V <sub>CC</sub>
アナログ基準電圧	AVRH	-	*2	AV <sub>CC</sub>	V	
動作温度	ジャンクション温度	T <sub>j</sub>	-	- 40	+ 125	°C
	周囲温度	T <sub>A</sub>	-	- 40	*1	°C

\*1: 周囲温度(T<sub>A</sub>)の最大温度は、ジャンクション温度(T<sub>j</sub>)を超えない範囲まで保証可能です。  
周囲温度(T<sub>A</sub>)の計算式を以下に示します。

$$T_A(\text{Max}) = T_j(\text{Max}) - P_d(\text{Max}) \times \theta_{ja}$$

P<sub>d</sub>: 消費電力(W)  
 θ<sub>ja</sub>: パッケージ熱抵抗(°C/W)

$$P_d(\text{Max}) = V_{CC} \times I_{CC}(\text{Max}) + \Sigma (I_{OL} \times V_{OL}) + \Sigma ((V_{CC} - V_{OH}) \times (-I_{OH}))$$

I<sub>OL</sub>: "L"レベル出力電流  
 I<sub>OH</sub>: "H"レベル出力電流  
 V<sub>OL</sub>: "L"レベル出力電圧  
 V<sub>OH</sub>: "H"レベル出力電圧

\*2: アナログ基準電圧は、コンペアクロック周期によって規格値が異なります。

詳細は「5. 12 ビット A/D コンバータ」の章を参照して下さい。

\*3: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メイン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。

各パッケージにおけるパッケージ熱抵抗と最大許容電力を以下に示します。  
 半導体デバイスは最大許容電力以下で動作が保証されます。

#### パッケージ熱抵抗と最大許容電力表

パッケージ	基板	熱抵抗 $\theta_{ja}$ (°C/W)	最大許容電力(mW)	
			$T_A=+85^{\circ}\text{C}$	$T_A=+105^{\circ}\text{C}$
LQH080 (0.5mm pitch)	単層両面	60	667	333
	4 層	39	1026	513
LQJ080 (0.65mm pitch)	単層両面	58	690	335
	4 層	38	1053	526
LQI100 (0.5mm pitch)	単層両面	57	702	351
	4 層	38	1053	526
PQH100 (0.65mm pitch)	単層両面	48	833	417
	4 層	34	1177	588
LQM120 (0.5mm pitch)	単層両面	62	645	323
	4 層	43	930	465
LDC112 (0.5mm pitch)	単層両面	60	667	333
	4 層	40	1000	500
LDC144 (0.5mm pitch)	単層両面	55	727	364
	4 層	40	1000	500

#### <注意事項>

- 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
- データシートに記載されていない項目、使用条件、論理の組合せでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

## 消費電力(Pd)の算出方法

消費電力は以下の式で表されます。

$$P_d = V_{CC} \times I_{CC} + \sum (I_{OL} \times V_{OL}) + \sum ((V_{CC} - V_{OH}) \times (-I_{OH}))$$

$I_{OL}$ : "L"レベル出力電流

$I_{OH}$ : "H"レベル出力電流

$V_{OL}$ : "L"レベル出力電圧

$V_{OH}$ : "H"レベル出力電圧

$I_{CC}$  はデバイス内で消費される電流です。

以下に分解できます。

$$I_{CC} = I_{CC}(INT) + \sum I_{CC}(IO)$$

$I_{CC}(INT)$ : レギュレータを通して内部 Logic、メモリなどで消費される電流

$\sum I_{CC}(IO)$ : 出力端子にて消費される電流(I/O スイッチング電流)の合計

$I_{CC}(INT)$ については「3.直流規格」の「(1)電流規格」によって予測できます (本規格の値は端子固定時の値のため、 $I_{CC}(IO)$ は含んでいません)。

$I_{CC}(IO)$ についてはお客様のシステムに依存します。

以下の計算式により算出してください。

$$I_{CC}(IO) = (C_{INT} + C_{EXT}) \times V_{CC} \times f_{sw}$$

$C_{INT}$ : 端子内部負荷容量

$C_{EXT}$ : 出力端子の外部負荷容量

$f_{sw}$ : 端子スイッチング周波数

項目	記号	条件	容量値
端子内部負荷容量	$C_{INT}$	4mA タイプ	1.93pF
		8mA タイプ	3.45pF
		12mA タイプ	3.42pF

お客様ご自身で消費電力を評価可能な場合には、 $I_{CC}(Max)$ の値は以下のように算出してください。


(1) 常温(+25°C)にて電流値  $I_{CC}(Typ)$ を測定

(2) (1)の値に動作時最大リーク電流値  $I_{CC}(leak\_max)$ を加算

$$I_{CC}(Max) = I_{CC}(Typ) + I_{CC}(leak\_max)$$

項目	記号	条件	電流値
動作時最大リーク電流	$I_{CC}(leak\_max)$	$T_j = +125^\circ C$	45.5mA
		$T_j = +105^\circ C$	26.8mA
		$T_j = +85^\circ C$	16.2mA

**電流説明図**



## 12.3 直流規格

### 12.3.1 電流規格

**Table 12-1 通常動作(PLL)の標準と最大の消費電流, フラッシュ・メモリから命令動作実行時 (フラッシュアクセラレータモードとトレースバッファ機能が有効)**

項目	記号	端子名	条件	周波数*4	規格値		単位	備考
					標準*1	最大*2		
電源電流	I <sub>cc</sub>	VCC	通常動作 (PLL)	*5, *6	160 MHz	54	mA	*3 周辺クロック すべて ON 時
					144 MHz	49		
					120 MHz	41		
					100 MHz	35		
					80 MHz	28		
					60 MHz	22		
					40 MHz	16		
					20 MHz	8.9		
					8 MHz	5.1		
					4 MHz	3.8		
					160 MHz	34	mA	*3 周辺クロック すべて OFF 時
					144 MHz	31		
					120 MHz	26		
					100 MHz	22		
					80 MHz	18		
					60 MHz	14		
					40 MHz	10		
					20 MHz	6.2		
					8 MHz	3.8		
					4 MHz	3.1		

**Table 12-2 通常動作(PLL)の標準と最大の消費電流, フラッシュ・メモリから命令動作実行、およびフラッシュへのデータアクセス時 (フラッシュアクセラレータモードとトレースバッファ機能が無効)**

項目	記号	端子名	条件	周波数*7	規格値		単位	備考
					標準*1	最大*2		
電源電流	I <sub>cc</sub>	VCC	通常動作 (PLL)	*8	160 MHz	74	mA	*3 周辺クロック すべて ON 時
					144 MHz	68		
					120 MHz	59		
					100 MHz	52		
					80 MHz	44		
					60 MHz	36		
					40 MHz	27		
					20 MHz	17		
					8 MHz	8.3		
					4 MHz	5.4		
					160 MHz	51	mA	*3 周辺クロック すべて OFF 時
					144 MHz	47		
					120 MHz	42		
					100 MHz	37		
					80 MHz	33		
					60 MHz	28		
					40 MHz	21		
					20 MHz	13		
					8 MHz	6.9		
					4 MHz	4.6		

\*1: T<sub>A</sub>=+25°C, V<sub>CC</sub>=3.3V

\*2: T<sub>j</sub>=+125°C, V<sub>CC</sub>=5.5V

\*3: 全ポート固定時

\*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。

\*5: フラッシュアクセラレータモード、トレースバッファ機能動作 (FRWTR.RWT = 10, FBFCR.BE = 1)のとき

\*6: メインフラッシュメモリへのデータアクセスなし。

\*7: 周波数は HCLK の値です。PCLK0=PCLK2=HCLK/2, PCLK1=HCLK。

\*8: フラッシュアクセラレータモード、トレースバッファ機能停止 (FRWTR.RWT = 10, FBFCR.BE = 0)のとき

**Table 12-3 通常動作(PLL)の標準と最大の消費電流, フラッシュ・メモリから命令動作実行、およびフラッシュへのデータアクセス時 (フラッシュ 0 サイクルウェイトモード、リードアクセス 0 ウェイト)**

項目	記号	端子名	条件		周波数*4	規格値		単位	備考
						標準*1	最大*2		
電源電流	I <sub>CC</sub>	VCC	通常動作 (PLL)	*5	72 MHz	46	98	mA	*3 周辺クロック すべて ON 時
					60 MHz	40	92		
					48 MHz	33	85		
					36 MHz	27	78		
					24 MHz	19	70		
					12 MHz	11	61		
					8 MHz	8.5	58		
					4 MHz	5.5	55		
			72 MHz	33	85	mA	*3 周辺クロック すべて OFF 時		
			60 MHz	29	81				
			48 MHz	25	76				
			36 MHz	20	71				
			24 MHz	15	65				
			12 MHz	9.2	59				
			8 MHz	6.9	56				
			4 MHz	4.6	54				

\*1: T<sub>A</sub>=+25°C, V<sub>CC</sub>=3.3V

\*2: T<sub>j</sub>=+125°C, V<sub>CC</sub>=5.5V

\*3: 全ポート固定時

\*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。

\*5: 0 wait-cycle (FRWTR.RWT = 00, FSYNDN.SD = 000)のとき

**Table 12-4 通常動作(PLL 以外)の標準と最大の消費電流、フラッシュ・メモリから命令動作実行、およびフラッシュへのデータアクセス時（フラッシュ 0 サイクルウェイトモード、リードアクセス 0 ウェイト）**

項目	記号	端子名	条件		周波数*4	規格値		単位	備考
						標準*1	最大*2		
電源電流	I <sub>cc</sub>	VCC	通常動作 (内蔵高速 CR)	*5	4 MHz	3.3	51	mA	*3 周辺クロック すべて ON 時
						2.8	51	mA	*3 周辺クロック すべて OFF 時
			通常動作 (サブ発振)	*5	32 kHz	0.64	48	mA	*3 周辺クロック すべて ON 時
						0.56	48	mA	*3 周辺クロック すべて OFF 時
			通常動作 (内蔵低速 CR)	*5	100 kHz	0.64	48	mA	*3 周辺クロック すべて ON 時
						0.58	48	mA	*3 周辺クロック すべて OFF 時

\*1: T<sub>A</sub>=+25°C, V<sub>CC</sub>=3.3V

\*2: T<sub>j</sub>=+125°C, V<sub>CC</sub>=5.5V

\*3: 全ポート固定時

\*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。

\*5: 0 wait-cycle (FRWTR.RWT = 00, FSYNDRN.SD = 000)のとき

**Table 12-5 Sleep 動作(PLL)の標準と最大の消費電流, PCLK0 = PCLK1 = PCLK2 = HCLK/2**

項目	記号	端子名	条件	周波数*4	規格値		単位	備考
					標準*1	最大*2		
電源電流	I <sub>ccs</sub>	VCC	Sleep 動作 (PLL)	160 MHz	35	84	mA	*3 周辺クロック すべて ON 時
				144 MHz	32	81		
				120 MHz	27	76		
				100 MHz	23	72		
				80 MHz	19	68		
				60 MHz	15	64		
				40 MHz	11	60		
				20 MHz	6.5	55		
				8 MHz	4.1	53		
				4 MHz	3.3	52		
				160 MHz	16	65	mA	*3 周辺クロック すべて OFF 時
				144 MHz	14	63		
				120 MHz	12	61		
				100 MHz	11	60		
				80 MHz	9.0	58		
				60 MHz	7.4	56		
				40 MHz	5.6	54		
				20 MHz	3.9	53		
				8 MHz	2.9	52		
				4 MHz	2.6	51		

**Table 12-6 Sleep 動作(PLL)の標準と最大の消費電流, PCLK0 = PCLK1 = PCLK2 = HCLK**

項目	記号	端子名	条件	周波数*5	規格値		単位	備考
					標準*1	最大*2		
電源電流	I <sub>ccs</sub>	VCC	Sleep 動作 (PLL)	72 MHz	22	71	mA	*3 周辺クロック すべて ON 時
				60 MHz	19	68		
				48 MHz	16	64		
				36 MHz	12	61		
				24 MHz	9.0	58		
				12 MHz	5.8	55		
				8 MHz	4.6	54		
				4 MHz	3.6	52		
				72 MHz	9.5	58	mA	*3 周辺クロック すべて OFF 時
				60 MHz	8.3	57		
				48 MHz	7.1	56		
				36 MHz	5.8	55		
				24 MHz	4.6	53		
				12 MHz	3.5	52		
				8 MHz	3.0	52		
				4 MHz	2.7	51		

\*1: T<sub>A</sub>=+25°C, V<sub>CC</sub>=3.3V

\*2: T<sub>j</sub>=+125°C, V<sub>CC</sub>=5.5V

\*3: 全ポート固定時

\*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。

\*5: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。



**Table 12-7 Sleep 動作(PLL 以外)の標準と最大の消費電流, PCLK0 = PCLK1 = PCLK2 = HCLK/2**

項目	記号	端子名	条件	周波数 <sup>*4</sup>	規格値		単位	備考
					標準 <sup>*1</sup>	最大 <sup>*2</sup>		
電源電流	I <sub>ccs</sub>	VCC	Sleep 動作 (内蔵高速 CR)	4 MHz	1.5	49	mA	<sup>*3</sup> 周辺クロック すべて ON 時
					1.0	49	mA	<sup>*3</sup> 周辺クロック すべて OFF 時
			Sleep 動作 (サブ発振)	32 kHz	0.59	48	mA	<sup>*3</sup> 周辺クロック すべて ON 時
					0.51	48	mA	<sup>*3</sup> 周辺クロック すべて OFF 時
			Sleep 動作 (内蔵低速 CR)	100 kHz	0.61	48	mA	<sup>*3</sup> 周辺クロック すべて ON 時
					0.53	48	mA	<sup>*3</sup> 周辺クロック すべて OFF 時

<sup>\*1</sup>: T<sub>A</sub>=+25°C, V<sub>CC</sub>=3.3V

<sup>\*2</sup>: T<sub>j</sub>=+125°C, V<sub>CC</sub>=5.5V

<sup>\*3</sup>: 全ポート固定時

<sup>\*4</sup>: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。

**Table 12-8 ストップモード、タイマモード、RTC モードの標準と最大の消費電流**

項目	記号	端子名	条件	周波数	規格値		単位	備考
					標準*1	最大*2		
電源電流	I <sub>CCH</sub>	VCC	ストップモード	-	0.33	1.8	mA	*3, *4 T <sub>A</sub> =+25°C
					-	15	mA	*3, *4 T <sub>A</sub> =+85°C
					-	22	mA	*3, *4 T <sub>A</sub> =+105°C
	I <sub>CCT</sub>		タイマモード (内蔵高速 CR)	4 MHz	0.70	2.2	mA	*3, *4 T <sub>A</sub> =+25°C
					-	16	mA	*3, *4 T <sub>A</sub> =+85°C
					-	22	mA	*3, *4 T <sub>A</sub> =+105°C
			タイマモード (サブ発振)	32 kHz	0.33	1.8	mA	*3, *4 T <sub>A</sub> =+25°C
					-	15	mA	*3, *4 T <sub>A</sub> =+85°C
					-	22	mA	*3, *4 T <sub>A</sub> =+105°C
			タイマモード (内蔵低速 CR)	100 kHz	0.34	1.8	mA	*3, *4 T <sub>A</sub> =+25°C
					-	15	mA	*3, *4 T <sub>A</sub> =+85°C
					-	22	mA	*3, *4 T <sub>A</sub> =+105°C
	I <sub>CCR</sub>		RTC モード (サブ発振)	32 kHz	0.33	1.8	mA	*3, *4 T <sub>A</sub> =+25°C
					-	15	mA	*3, *4 T <sub>A</sub> =+85°C
					-	22	mA	*3, *4 T <sub>A</sub> =+105°C

\*1 : V<sub>CC</sub>=3.3V

\*2 : V<sub>CC</sub>=5.5V

\*3 : 全ポート固定時

\*4 : LVD OFF 時

**Table 12-9 ディープスタンバイストップモード、ディープスタンバイ RTC モード、VBAT の標準と最大の消費電流**

項目	記号	端子名	条件	周波数	規格値		単位	備考
					標準*1	最大*2		
電源電流	I <sub>CC</sub> HD	VCC	ディープ スタンバイストップ モード (RAM OFF 時)	-	29	140	μA	*3, *4 T <sub>A</sub> =+25°C
					-	644	μA	*3, *4 T <sub>A</sub> =+85°C
					-	1011	μA	*3, *4 T <sub>A</sub> =+105°C
			48		273	μA	*3, *4 T <sub>A</sub> =+25°C	
			-		2676	μA	*3, *4 T <sub>A</sub> =+85°C	
			-		4162	μA	*3, *4 T <sub>A</sub> =+105°C	
	I <sub>CC</sub> RD		ディープ スタンバイ RTC モード (RAM OFF 時)	32kHz	29	140	μA	*3, *4 T <sub>A</sub> =+25°C
					-	644	μA	*3, *4 T <sub>A</sub> =+85°C
					-	1011	μA	*3, *4 T <sub>A</sub> =+105°C
			48		273	μA	*3, *4 T <sub>A</sub> =+25°C	
			-		2676	μA	*3, *4 T <sub>A</sub> =+85°C	
			-		4162	μA	*3, *4 T <sub>A</sub> =+105°C	
	I <sub>CC</sub> VBAT	VBAT	RTC 停止*6	-	0.015	0.29	μA	*3, *4, *5 T <sub>A</sub> =+25°C
					-	5.77	μA	*3, *4, *5 T <sub>A</sub> =+85°C
					-	10.6	μA	*3, *4, *5 T <sub>A</sub> =+105°C
			RTC 動作*6		1.53	22.6	μA	*3, *4 T <sub>A</sub> =+25°C
					-	35.2	μA	*3, *4 T <sub>A</sub> =+85°C
					-	41.8	μA	*3, *4 T <sub>A</sub> =+105°C

 \*1: V<sub>CC</sub>=3.3V

 \*2: V<sub>CC</sub>=5.5V

\*3: 全ポート固定時

\*4: LVD OFF 時

\*5: サブ発振 OFF 時

\*6: VCC 電源投入後、RTC の設定を行った時

**Table 12-10 低電圧検出回路, メインフラッシュメモリ書込み/消去の標準と最大の消費電流**

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
低電圧 検出回路 (LVD) 電源電流	I <sub>CCLVD</sub>	VCC	動作時	-	4	7	μA	割込み発生用
メインフラッシュメモリ 書込み/消去電流	I <sub>CCFLASH</sub>		書込み/ 消去時	-	13.4	15.9	mA	
ワークフラッシュメモリ 書込み/消去電流	I <sub>CCWFLASH</sub>		書込み/ 消去時	-	11.5	13.6	mA	

**ペリフェラル消費電流**

クロック 系列	ペリフェラル	単位	周波数(MHz)			単位	備考
			40	80	160		
HCLK	GPIO	全ポート	0.22	0.43	0.85	mA	
	DMAC	-	0.74	1.48	2.88		
	DSTC	-	0.32	0.61	1.17		
	外部バス I/F	-	0.14	0.27	0.55		
	SD カード I/F	-	0.93	1.81	3.63		
	CAN	1ch.	0.02	0.06	0.11		
PCLK1	ベースタイマ	4ch.	0.16	0.34	0.66	mA	
	多機能タイマ/PPG	1unit/4ch.	0.55	1.09	2.17		
	クアッドカウンタ	1unit	0.04	0.09	0.17		
	A/DC	1unit	0.20	0.39	0.78		
PCLK2	マルチファンクション シリアル	1ch.	0.31	0.62	-	mA	

**12.3.2 端子特性**
 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = 0V)$ 

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
"H"レベル 入力電圧 (ヒステリシス入 力)	$V_{IHS}$	CMOS ヒステリシス入力端 子, MD0, MD1	-	$V_{CC} \times 0.8$	-	$V_{CC} + 0.3$	V	
		5V トレラント入力端子	-	$V_{CC} \times 0.8$	-	$V_{SS} + 5.5$	V	
		I <sup>2</sup> C Fm+ 兼用 入力端子	-	$V_{CC} \times 0.7$	-	$V_{SS} + 5.5$	V	
"L"レベル 入力電圧 (ヒステリシス入 力)	$V_{ILS}$	CMOS ヒステリシス入力端 子, MD0, MD1	-	$V_{SS} - 0.3$	-	$V_{CC} \times 0.2$	V	
		5V トレラント 入力端子	-	$V_{SS} - 0.3$	-	$V_{CC} \times 0.2$	V	
		I <sup>2</sup> C Fm+ 兼用 入力端子	-	$V_{SS}$	-	$V_{CC} \times 0.3$	V	
"H"レベル 出力電圧	$V_{OH}$	4mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OH} = -4mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5V,$ $I_{OH} = -2mA$					
		8mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OH} = -8mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5V,$ $I_{OH} = -4mA$					
		12mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OH} = -12mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5V,$ $I_{OH} = -8mA$					
		I <sup>2</sup> C Fm+ 兼用	$V_{CC} \geq 4.5V,$ $I_{OH} = -4mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	GPIO 時
			$V_{CC} < 4.5V,$ $I_{OH} = -3mA$					

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
"L"レベル 出力電圧	V <sub>OL</sub>	4mA タイプ	V <sub>CC</sub> ≥ 4.5 V, I <sub>OL</sub> = 4 mA	V <sub>SS</sub>	-	0.4	V	
			V <sub>CC</sub> < 4.5 V, I <sub>OL</sub> = 2 mA					
		8mA タイプ	V <sub>CC</sub> ≥ 4.5 V, I <sub>OH</sub> = 8 mA	V <sub>SS</sub>	-	0.4	V	
			V <sub>CC</sub> < 4.5 V, I <sub>OH</sub> = 4 mA					
		12mA タイプ	V <sub>CC</sub> ≥ 4.5 V, I <sub>OL</sub> = 12 mA	V <sub>SS</sub>	-	0.4	V	
			V <sub>CC</sub> < 4.5 V, I <sub>OL</sub> = 8 mA					
		I <sup>2</sup> C Fm+ 兼用	V <sub>CC</sub> ≥ 4.5 V, I <sub>OH</sub> = 4 mA	V <sub>SS</sub>	-	0.4	V	GPIO 時
			V <sub>CC</sub> < 4.5 V, I <sub>OH</sub> = 3 mA					I <sup>2</sup> C Fm+時
			V <sub>CC</sub> ≤ 5.5 V, I <sub>OH</sub> = 20 mA					
入力リーク 電流	I <sub>IL</sub>	-	-	- 5	-	+5	μA	
プルアップ 抵抗値	R <sub>PU</sub>	プルアップ 端子	V <sub>CC</sub> ≥ 4.5 V	25	50	100	kΩ	
			V <sub>CC</sub> < 4.5 V	30	80	200		
入力容量	C <sub>IN</sub>	V <sub>CC</sub> , V <sub>BAT</sub> , V <sub>SS</sub> , AV <sub>CC</sub> , AV <sub>SS</sub> , AV <sub>RH</sub> 以外	-	-	5	15	pF	

## 12.4 交流規格


### 12.4.1 メインクロック入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力周波数	F <sub>CH</sub>	X0, X1	V <sub>CC</sub> ≥4.5V	4	48	MHz	水晶発振子接続時
			V <sub>CC</sub> <4.5V	4	20		
			V <sub>CC</sub> ≥4.5V	4	48	MHz	外部クロック時
			V <sub>CC</sub> <4.5V	4	20		
入力クロック周期	t <sub>CYLH</sub>		V <sub>CC</sub> ≥4.5V	20.83	250	ns	外部クロック時
			V <sub>CC</sub> <4.5V	50	250		
入力クロックパルス幅	-		P <sub>WH</sub> /t <sub>CYLH</sub> , P <sub>WL</sub> /t <sub>CYLH</sub>	45	55	%	外部クロック時
入力クロック立上り, 立下り時間	t <sub>CF</sub> , t <sub>CR</sub>		-	-	5	ns	外部クロック時
内部動作クロック*1 周波数	F <sub>CC</sub>	-	-	-	160	MHz	ベースクロック (HCLK/FCLK)
	F <sub>CP0</sub>	-	-	-	80	MHz	APB0 バスクロック*2
	F <sub>CP1</sub>	-	-	-	160	MHz	APB1 バスクロック*2
	F <sub>CP2</sub>	-	-	-	80	MHz	APB2 バスクロック*2
内部動作クロック*1 サイクル時間	t <sub>CYCC</sub>	-	-	6.25	-	ns	ベースクロック (HCLK/FCLK)
	t <sub>CYCP0</sub>	-	-	12.5	-	ns	APB0 バスクロック*2
	t <sub>CYCP1</sub>	-	-	6.25	-	ns	APB1 バスクロック*2
	t <sub>CYCP2</sub>	-	-	12.5	-	ns	APB2 バスクロック*2

\*1: 各内部動作クロックの詳細については、『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 2-1:クロック』を参照してください。


\*2: 各ペリフェラルが接続されている APB バスについては「8. ブロックダイアグラム」を参照してください。



#### 12.4.2 サブクロック入力規格

( $V_{BAT} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
入力周波数	$1/t_{CYLL}$	X0A, X1A	-	-	32.768	-	kHz	水晶発振接続時
			-	32	-	100	kHz	外部クロック時
入力クロック周期	$t_{CYLL}$		-	10	-	31.25	$\mu s$	外部クロック時
入力クロックパルス幅	-		$P_{WH}/t_{CYLL}$ , $P_{WL}/t_{CYLL}$	45	-	55	%	外部クロック時



#### 12.4.3 内蔵 CR 発振規格

##### 内蔵高速 CR

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
クロック周波数	$F_{CRH}$	$T_j = -20^{\circ}C \sim +105^{\circ}C$	3.92	4	4.08	MHz	トリミング時*1
		$T_j = -40^{\circ}C \sim +125^{\circ}C$	3.88	4	4.12		
		$T_j = -40^{\circ}C \sim +125^{\circ}C$	3	4	5		非トリミング時
周波数安定時間	$t_{CRWT}$	-	-	-	30	$\mu s$	*2

\*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミング値に使用した場合

\*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。

なお、トリミング値設定後、周波数安定時間が経過するまでの期間も高速 CR クロックをソースクロックとして使用できます。

##### 内蔵低速 CR

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
クロック周波数	$F_{CRL}$	-	50	100	150	kHz	



**12.4.4 メインPLLの使用条件 (PLLの入力クロックにメインクロックを使用)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	規格値			単位	備考
		最小	標準	最大		
PLL 発振安定待ち時間*1 (LOCK UP 時間)	t <sub>LOCK</sub>	200	-	-	μs	
PLL 入力クロック周波数	F <sub>PLLI</sub>	4	-	16	MHz	
PLL 通倍率	-	13	-	80	通倍	
PLL マクロ発振クロック周波数	F <sub>PLLO</sub>	200	-	320	MHz	
メイン PLL クロック周波数*2	F <sub>CLKPLL</sub>	-	-	160	MHz	

\*1: PLL の発振が安定するまでの待ち時間

\*2: メイン PLL クロック(CLKPLL)の詳細については、『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 2-1:クロック』を参照してください。

**12.4.5 メインPLLの使用条件 (メインPLLの入力クロックに内蔵高速CRクロックを使用)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	規格値			単位	備考
		最小	標準	最大		
PLL 発振安定待ち時間*1 (LOCK UP 時間)	t <sub>LOCK</sub>	200	-	-	μs	
PLL 入力クロック周波数	F <sub>PLLI</sub>	3.8	4	4.2	MHz	
PLL 通倍率	-	50	-	75	通倍	
PLL マクロ発振クロック周波数	F <sub>PLLO</sub>	190	-	320	MHz	
メイン PLL クロック周波数*2	F <sub>CLKPLL</sub>	-	-	160	MHz	

\*1: PLL の発振が安定するまでの待ち時間

\*2: メイン PLL クロック(CLKPLL)の詳細については、『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 2-1: クロック』を参照してください。

**<注意事項>**

- メインPLLのソースクロックには、必ず周波数トリミングおよび温度トリミングを行った高速CRクロック(CLKHC)を入力してください。

#### 12.4.6 リセット入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
リセット入力時間	$t_{INITX}$	INITX	-	500	-	ns	

#### 12.4.7 パワーオンリセットタイミグ

( $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )


項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
電源断時間	$t_{OFF}$	VCC	-	50	-	-	ms	*1
電源立上り速度	$dV/dt$		$V_{CC}: 0.2V \sim 2.7V$	1.3	-	1000	mV/ $\mu s$	*2
パワーオンリセット解除までの時間	$t_{PRT}$		-	0.33	-	0.60	ms	

\*1:  $V_{CC}$  は  $t_{OFF}$  最小期間中 0.2V 以下である必要があります。この状態が満たせない場合、誤った初期化が発生する可能性があります。

\*2: この  $dV/dt$  規格は cold start ( $t_{OFF} > 50ms$ ) のパワーオン時に適用されます。

#### <注意事項>

- もし  $t_{OFF}$  が満たせない場合は、起動時および電圧降下発生時に 12.4.6.に従い外部リセット(INITX)を入れて下さい。




#### 用語

- $V_{DH}$ : 低電圧検出リセット解除電圧、12.7 低電圧検出特性ご参照ください。

**12.4.8 GPIO 出力規格**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	記号	端子名	条件	規格値		単位
				最小	最大	
出力周波数	$t_{PCYCLE}$	$P_{XX}^*$	$V_{CC} \geq 4.5V$	-	50	MHz
			$V_{CC} < 4.5V$	-	32	MHz

\*: GPIO が対象です。



### 12.4.9 外バスタイミング

#### 外バスクロック出力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )


項目	記号	端子名	条件	規格値		単位
				最小	最大	
出力周波数	$t_{CYCLE}$	MCLKOUT*1	$V_{CC} \geq 4.5V$	-	50*2	MHz
			$V_{CC} < 4.5V$	-	32*3	MHz

\*1: 外バスクロック出力(MCLKOUT)は HCLK の分周クロックです。

設定の詳細は『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 14: 外部バスインタフェース』を参照してください。

\*2: AHB バスクロックが 100MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。


\*3: AHB バスクロックが 64MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。



#### 外バス信号入出力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	条件	規格値	単位	備考
信号入力規格	$V_{IH}$	-	$0.8 \times V_{CC}$	V	
	$V_{IL}$		$0.2 \times V_{CC}$	V	
信号出力規格	$V_{OH}$		$0.8 \times V_{CC}$	V	
	$V_{OL}$		$0.2 \times V_{CC}$	V	




**セパレートバスアクセス 非同期 SRAM モード**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	規格値		単位
				最小	最大	
MOEX 最小パルス幅	t <sub>OE</sub> W	MOEX	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK×n-3	-	ns
MCSX ↓ → アドレス 出力遅延時間	t <sub>CSL</sub> - AV	MCSX[7:0], MAD[24:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	-9 -12	+9 +12	ns
MOEX ↑ → アドレス ホールド時間	t <sub>OE</sub> H - AX	MOEX, MAD[24:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	0	MCLK×m+9 MCLK×m+12	ns
MCSX ↓ → MOEX ↓ 遅延時間	t <sub>CSL</sub> - OEL	MOEX, MCSX[7:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK×m-9 MCLK×m-12	MCLK×m+9 MCLK×m+12	ns
MOEX ↑ → MCSX ↑ 時間	t <sub>OE</sub> H - CSH	MOEX, MCSX[7:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	0	MCLK×m+9 MCLK×m+12	ns
MCSX ↓ → MDQM ↓ 遅延時間	t <sub>CSL</sub> - RDQML	MCSX, MDQM[1:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK×m-9 MCLK×m-12	MCLK×m+9 MCLK×m+12	ns
データセットアップ → MOEX ↑ 時間	t <sub>DS</sub> - OE	MOEX, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	20 38	- -	ns
MOEX ↑ → データホールド時間	t <sub>DH</sub> - OE	MOEX, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	0	-	ns
MWEX 最小パルス幅	t <sub>WE</sub> W	MWEX	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK×n-3	-	ns
MWEX ↑ → アドレス 出力遅延時間	t <sub>WE</sub> H - AX	MWEX, MAD[24:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	0	MCLK×m+9 MCLK×m+12	ns
MCSX ↓ → MWEX ↓ 遅延時間	t <sub>CSL</sub> - WEL	MWEX, MCSX[7:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK×n-9 MCLK×n-12	MCLK×n+9 MCLK×n+12	ns
MWEX ↑ → MCSX ↑ 遅延時間	t <sub>WE</sub> H - CSH	MWEX, MCSX[7:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	0	MCLK×m+9 MCLK×m+12	ns
MCSX ↓ → MDQM ↓ 遅延時間	t <sub>CSL</sub> - WDQML	MCSX, MDQM[1:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK×n-9 MCLK×n-12	MCLK×n+9 MCLK×n+12	ns
MCSX ↓ → データ出力時間	t <sub>CSL</sub> - DX	MCSX, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	MCLK-9 MCLK-12	MCLK+9 MCLK+12	ns
MWEX ↑ → データホールド時間	t <sub>WE</sub> H - DX	MWEX, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V V <sub>CC</sub> < 4.5V	0	MCLK×m+9 MCLK×m+12	ns

**<注意事項>**

- 外部負荷容量 C<sub>L</sub> = 30pF 時 (m=0~15, n=1~16)




**セパレートバスアクセス 同期 SRAM モード**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	規格値		単位
				最小	最大	
アドレス遅延時間	t <sub>AV</sub>	MCLK, MAD[24:0]	V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
MCSX 遅延時間	t <sub>CSL</sub>	MCLK, MCSX[7:0]	V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
	t <sub>CSH</sub>		V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
MOEX 遅延時間	t <sub>REL</sub>	MCLK, MOEX	V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
	t <sub>REH</sub>		V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
データセットアップ →MCLK ↑ 時間	t <sub>DS</sub>	MCLK, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V	19	-	ns
			V <sub>CC</sub> < 4.5V	37		
MCLK ↑ → データホールド時間	t <sub>DH</sub>	MCLK, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V	0	-	ns
			V <sub>CC</sub> < 4.5V			
MWEX 遅延時間	t <sub>WEL</sub>	MCLK, MWEX	V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
	t <sub>WEH</sub>		V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
MDQM[1:0] 遅延時間	t <sub>DQML</sub>	MCLK, MDQM[1:0]	V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
	t <sub>DQMH</sub>		V <sub>CC</sub> ≥ 4.5V	1	9	ns
			V <sub>CC</sub> < 4.5V		12	
MCLK ↑ → データ出力時間	t <sub>ODS</sub>	MCLK, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V	MCLK+1	MCLK+18	ns
			V <sub>CC</sub> < 4.5V		MCLK+24	
MCLK↑→ データホールド時間	t <sub>OD</sub>	MCLK, MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V	1	18	ns
			V <sub>CC</sub> < 4.5V		24	

**<注意事項>**

- 外部負荷容量 C<sub>L</sub> = 30pF 時






**マルチプレクスバスアクセス 非同期 SRAM モード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	記号	端子名	条件	規格値		単位
				最小	最大	
マルチプレクス アドレス遅延時間	tALE-CHMADV	MALE, MADATA[15:0]	V <sub>CC</sub> ≧4.5V	0	10	ns
			V <sub>CC</sub> < 4.5V		20	
マルチプレクス アドレスホールド 時間	tCHMADH		V <sub>CC</sub> ≧4.5V	MCLK×n+0	MCLK×n+10	ns
			V <sub>CC</sub> < 4.5V	MCLK×n+0	MCLK×n+20	

**<注意事項>**

- 外部負荷容量  $C_L = 30pF$  時 ( $m=0 \sim 15, n=1 \sim 16$ )




**マルチプレクスバスアクセス 同期 SRAM モード**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
MALE 遅延時間	t <sub>CHAL</sub>	MCLK, ALE	V <sub>CC</sub> ≧ 4.5V	1	9	ns	
			V <sub>CC</sub> < 4.5V		12	ns	
	t <sub>CHAH</sub>		V <sub>CC</sub> ≧ 4.5V	1	9	ns	
			V <sub>CC</sub> < 4.5V		12	ns	
MCLK ↑ → マルチプレクス アドレス遅延時間	t <sub>CHMADV</sub>	MCLK, MADATA[15:0]	V <sub>CC</sub> ≧ 4.5V	1	t <sub>OD</sub>	ns	
	V <sub>CC</sub> < 4.5V						
MCLK ↑ → マルチプレクス データ出力時間	t <sub>CHMADX</sub>		V <sub>CC</sub> ≧ 4.5V	1	t <sub>OD</sub>	ns	
			V <sub>CC</sub> < 4.5V				

**<注意事項>**

- 外部負荷容量 C<sub>L</sub> = 30pF 時




**NAND フラッシュモード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 


項目	記号	端子名	条件	規格値		単位
				最小	最大	
MNREX 最小パルス幅	$t_{NREW}$	MNREX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 3$	-	ns
データセットアップ →MNREX ↑ 時間	$t_{DS-NRE}$	MNREX, MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	20 38	-	ns
MNREX ↑ → データホールド時間	$t_{DH-NRE}$	MNREX, MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	-	ns
MNALE ↑ → MNWEX 遅延時間	$t_{ALEH-NWEL}$	MNALE, MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNALE ↓ → MNWEX 遅延時間	$t_{ALEL-NWEL}$	MNALE, MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNCLE ↑ → MNWEX 遅延時間	$t_{CLEH-NWEL}$	MNCLE, MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNWEX ↑ → MNCLE 遅延時間	$t_{NWEH-CLEL}$	MNCLE, MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNWEX 最小パルス幅	$t_{NWEW}$	MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 3$	-	ns
MNWEX ↓ → データ出力時間	$t_{NWEL-DV}$	MNWEX, MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	-9 -12	+9 +12	ns
MNWEX ↑ → データホールド時間	$t_{NWEH-DX}$	MNWEX, MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns

**<注意事項>**


- 外部負荷容量  $C_L = 30pF$  時 ( $m=0 \sim 15, n=1 \sim 16$ )



### NAND フラッシュアドレスライト





### NAND フラッシュコマンドライト



**外部 RDY 入力タイミング**

 ( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
MCLK ↑ MRDY 入力 セットアップ時間	$t_{RDYI}$	MCLK, MRDY	$V_{CC} \geq 4.5V$	19	-	ns	
			$V_{CC} < 4.5V$	37			

**RDY 入力時**

**RDY 解除時**


**SDRAM モード**


 (V<sub>CC</sub> = 2.7V ~ 3.6V, V<sub>SS</sub> = 0V)

項目	記号	端子名	規格値		単位
			最小	最大	
出力周波数	t <sub>CYCSD</sub>	MSDCLK	-	32	MHz
アドレス遅延時間	t <sub>AOSD</sub>	MSDCLK, MAD[15:0]	2	12	ns
MSDCLK ↑ → データ 出力遅延時間	t <sub>DOSD</sub>	MSDCLK, MADATA[31:0]	2	12	ns
MSDCLK ↑ → データ 出力 Hi-Z 時間	t <sub>DOZSD</sub>	MSDCLK, MADATA[31:0]	2	20	ns
MDQM[1:0]遅延時間	t <sub>WROSD</sub>	MSDCLK, MDQM[1:0]	1	12	ns
MCSX 遅延時間	t <sub>MCSSD</sub>	MSDCLK, MCSX8	2	12	ns
MRASX 遅延時間	t <sub>RASSD</sub>	MSDCLK, MRASX	2	12	ns
MCASX 遅延時間	t <sub>CASSD</sub>	MSDCLK, MCASX	2	12	ns
MSDWEX 遅延時間	t <sub>WESD</sub>	MSDCLK, MSDWEX	2	12	ns
MSDCKE 遅延時間	t <sub>CKESD</sub>	MSDCLK, MSDCKE	2	12	ns
データセットアップ時間	t <sub>DSSD</sub>	MSDCLK, MADATA[31:0]	23	-	ns
データホールド時間	t <sub>DHSD</sub>	MSDCLK, MADATA[31:0]	0	-	ns

**<注意事項>**

- 外部負荷容量 C<sub>L</sub> = 30pF 時

SDRAM アクセス




#### 12.4.10 ベースタイマ入力タイミング

##### タイマ入力タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )


項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TIWH}$ , $t_{TIWL}$	TIOAn/TIOBn (ECK, TIN として使用するとき)	-	$2t_{CYCP}$	-	ns	



##### トリガ入力タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TRGH}$ , $t_{TRGL}$	TIOAn/TIOBn (TGIN として使用するとき)	-	$2t_{CYCP}$	-	ns	



##### <注意事項>

- $t_{CYCP}$  は、APB バスクロックのサイクル時間です。  
ベースタイマが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。



#### 12.4.11 CSIO/UART タイミング



##### 同期シリアル(SPI = 0, SCINV = 0)

(V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>X</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-30	+30	- 20	+ 20	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		50	-	30	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		0	-	0	-	ns
シリアルクロック "L"パルス幅	t <sub>SLSH</sub>	SCK <sub>X</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>X</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVE</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-	50	-	30	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		10	-	10	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>X</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>X</sub>		-	5	-	5	ns

##### <注意事項>

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>X\_0</sub>, SOT<sub>X\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30pF 時





**同期シリアル(SPI = 0, SCINV = 1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
ボーレート					8		8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-30	+30	-20	+20	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		50	-	30	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		0	-	0	-	ns
シリアルクロック "L"パルス幅	t <sub>SLSH</sub>	SCK <sub>x</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		10	-	10	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30pF 時





**同期シリアル(SPI = 1, SCINV = 0)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
ボーレート					8		8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-30	+30	-20	+20	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		50	-	30	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		0	-	0	-	ns
SOT → SCK ↓ 遅延時間	t <sub>SOVLI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		2t <sub>CYCP</sub> - 30	-	2t <sub>CYCP</sub> - 30	-	ns
シリアルクロック "L"パルス幅	t <sub>LSLH</sub>	SCK <sub>x</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		10	-	10	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30pF 時



\*: TDR レジスタにライトすると変化



**同期シリアル(SPI = 1, SCINV = 1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
ボーレート					8		8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>X</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		50	-	30	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		0	-	0	-	ns
SOT → SCK ↑ 遅延時間	t <sub>SOVHI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		2t <sub>CYCP</sub> - 30	-	2t <sub>CYCP</sub> - 30	-	ns
シリアルクロック "L"パルス幅	t <sub>SLSH</sub>	SCK <sub>X</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>X</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVE</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-	50	-	30	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		10	-	10	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>X</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>X</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>X\_0</sub>, SOT<sub>X\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30pF 時





**同期シリアル チップセレクト使用時(SCINV = 0, CSLVL=1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↓ → SCK ↓ セットアップ時間	t <sub>CSSI</sub>	内部 シフト クロック 動作	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK ↑ → SCS ↑ ホールド時間	t <sub>CSHI</sub>		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*3)-50+5t <sub>CYCP</sub>	(*3)+50+5t <sub>CYCP</sub>	(*3)-50+5t <sub>CYCP</sub>	(*3)+50+5t <sub>CYCP</sub>	ns
SCS ↓ → SCK ↓ セットアップ時間	t <sub>CSSE</sub>	外部 シフト クロック 動作	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK ↑ → SCS ↑ ホールド時間	t <sub>CSHE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSDE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS ↓ → SOT 遅延時間	t <sub>DSE</sub>		-	40	-	40	ns
SCS ↑ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時



**同期シリアル チップセレクト使用時(SCINV = 1, CSLVL=1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↓ → SCK ↑ セットアップ時間	t <sub>CSSI</sub>	内部シフト クロック 動作	(*)-50	(*)+0	(*)-50	(*)+0	ns
SCK ↓ → SCS ↑ ホールド時間	t <sub>CSHI</sub>		(*)+0	(*)+50	(*)+0	(*)+50	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*)-50+5t <sub>CYCP</sub>	(*)+50+5t <sub>CYCP</sub>	(*)-50+5t <sub>CYCP</sub>	(*)+50+5t <sub>CYCP</sub>	ns
SCS ↓ → SCK ↑ セットアップ時間	t <sub>CSSE</sub>	外部シフト クロック 動作	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK ↓ → SCS ↑ ホールド 時間	t <sub>CSHE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSDE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS ↓ → SOT 遅延時間	t <sub>DSE</sub>		-	40	-	40	ns
SCS ↑ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時



**同期シリアル チップセレクト使用時(SCINV = 0, CSLVL=0)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↑ → SCK ↓ セットアップ時間	t <sub>CSSI</sub>	内部シフト クロック 動作	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK ↑ → SCS ↓ ホールド時間	t <sub>CSHI</sub>		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*3)-50+5t <sub>CYCP</sub>	(*3)+50+5t <sub>CYCP</sub>	(*3)-50+5t <sub>CYCP</sub>	(*3)+50+5t <sub>CYCP</sub>	ns
SCS ↑ → SCK ↓ セットアップ時間	t <sub>CSSE</sub>	外部シフト クロック 動作	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK ↑ → SCS ↓ ホールド時間	t <sub>CSHE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSDE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS ↑ → SOT 遅延時間	t <sub>DSE</sub>		-	40	-	40	ns
SCS ↓ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時



**同期シリアル チップセレクト使用時(SCINV = 1, CSLVL=0)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↑ → SCK ↑ セットアップ時間	t <sub>CSSI</sub>	内部シフト クロック 動作	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK ↓ → SCS ↓ ホールド時間	t <sub>CSHI</sub>		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*3)-50+5t <sub>CYCP</sub>	(*3)+50+5t <sub>CYCP</sub>	(*3)-50+5t <sub>CYCP</sub>	(*3)+50+5t <sub>CYCP</sub>	ns
SCS ↑ → SCK ↑ セットアップ時間	t <sub>CSSE</sub>	外部シフト クロック 動作	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK ↓ → SCS ↓ ホールド時間	t <sub>CSHE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSDE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS ↑ → SOT 遅延時間	t <sub>DSE</sub>		-	40	-	40	ns
SCS ↓ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時







**高速同期シリアル(SPI = 0, SCINV = 0)**

(V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-10	+10	-10	+10	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		14 12.5*	-	12.5	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		5	-	5	-	ns
シリアルクロック "L"パルス幅	t <sub>LSLH</sub>	SCK <sub>x</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 5	-	2t <sub>CYCP</sub> - 5	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	15	-	15	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		5	-	5	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		5	-	5	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は以下の端子のみの保証です。
  - ・ チップセレクトなし : SIN4\_1, SOT4\_1, SCK4\_1
  - ・ チップセレクトあり : SIN6\_1, SOT6\_1, SCK6\_1, SCS6\_1
- 外部負荷容量 C<sub>L</sub> = 30pF 時 (\* は C<sub>L</sub> = 10pF 時)





**高速同期シリアル(SPI = 0, SCINV = 1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-10	+10	-10	+10	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		14 12.5*	-	12.5	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		5	-	5	-	ns
シリアルクロック "L"パルス幅	t <sub>LSLH</sub>	SCK <sub>x</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 5	-	2t <sub>CYCP</sub> - 5	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	15	-	15	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		5	-	5	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		5	-	5	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は以下の端子のみの保証です。
  - ・ チップセレクトなし : SIN4\_1, SOT4\_1, SCK4\_1
  - ・ チップセレクトあり : SIN6\_1, SOT6\_1, SCK6\_1, SCS6\_1
- 外部負荷容量 C<sub>L</sub> = 30pF 時 (\* は C<sub>L</sub> = 10pF 時)





**高速同期シリアル(SPI = 1, SCINV = 0)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>X</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-10	+10	-10	+10	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		14 12.5*	-	12.5	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		5	-	5	-	ns
SOT → SCK ↓ 遅延時間	t <sub>SOVLI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "L"パルス幅	t <sub>LSH</sub>	SCK <sub>X</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 5	-	2t <sub>CYCP</sub> - 5	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>X</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-	15	-	15	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		5	-	5	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		5	-	5	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>X</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>X</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は以下のリロケート・ポート番号組み合わせのみの保証です。
  - ・ チップセレクトなし : SIN4\_1, SOT4\_1, SCK4\_1
  - ・ チップセレクトあり : SIN6\_1, SOT6\_1, SCK6\_1, SCS6\_1
- 外部負荷容量 C<sub>L</sub> = 30pF 時 (\* は C<sub>L</sub> = 10pF 時)



\*: TDR レジスタにライトすると変化



**高速同期シリアル(SPI = 1, SCINV = 1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
				最小	最大	最小	最大	
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>X</sub>	内部シフト クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-10	+10	-10	+10	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		14 12.5*	-	12.5	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXI</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		5	-	5	-	ns
SOT → SCK ↑ 遅延時間	t <sub>SOVHI</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "L"パルス幅	t <sub>SLSH</sub>	SCK <sub>X</sub>	外部シフト クロック動作	2t <sub>CYCP</sub> - 5	-	2t <sub>CYCP</sub> - 5	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>X</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVE</sub>	SCK <sub>X</sub> , SOT <sub>X</sub>		-	15	-	15	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		5	-	5	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXE</sub>	SCK <sub>X</sub> , SIN <sub>X</sub>		5	-	5	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>X</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>X</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は以下のリロケート・ポート番号組み合わせのみの保証です。
  - ・ チップセレクトなし : SIN4\_1, SOT4\_1, SCK4\_1
  - ・ チップセレクトあり : SIN6\_1, SOT6\_1, SCK6\_1, SCS6\_1
- 外部負荷容量 C<sub>L</sub> = 30pF 時( \* は C<sub>L</sub>=10pF 時)





**高速同期シリアル チップセレクト使用時(SCINV = 0, CSLVL=1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↓ → SCK ↓ セットアップ時間	t <sub>CSSI</sub>	内部シフト クロック 動作	(*)-20	(*)+0	(*)-20	(*)+0	ns
SCK ↑ → SCS ↑ ホールド時間	t <sub>CSHI</sub>		(*)+0	(*)+20	(*)+0	(*)+20	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*)-20+5t <sub>CYCP</sub>	(*)+20+5t <sub>CYCP</sub>	(*)-20+5t <sub>CYCP</sub>	(*)+20+5t <sub>CYCP</sub>	ns
SCS ↓ → SCK ↓ セットアップ時間	t <sub>CSE</sub>	外部シフト クロック 動作	3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> +15	-	ns
SCK ↑ → SCS ↑ ホールド時間	t <sub>CSE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSE</sub>		3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> +15	-	ns
SCS ↓ → SOT 遅延時間	t <sub>DSE</sub>		-	25	-	25	ns
SCS ↑ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時



**高速同期シリアル チップセレクト使用時(SCINV = 1, CSLVL=1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↓ → SCK ↑ セットアップ時間	t <sub>CSSI</sub>	内部シフト クロック 動作	(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK ↓ → SCS ↑ ホールド時間	t <sub>CSHI</sub>		(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*3)-20+5t <sub>CYCP</sub>	(*3)+20+5t <sub>CYCP</sub>	(*3)-20+5t <sub>CYCP</sub>	(*3)+20+5t <sub>CYCP</sub>	ns
SCS ↓ → SCK ↑ セットアップ時間	t <sub>CSSE</sub>	外部シフト クロック 動作	3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> +15	-	ns
SCK ↓ → SCS ↑ ホールド時間	t <sub>CSHE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSDE</sub>		3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> +15	-	ns
SCS ↓ → SOT 遅延時間	t <sub>DSE</sub>		-	25	-	25	ns
SCS ↑ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時



## 高速同期シリアル チップセレクト使用時(SCINV = 0, CSLVL=0)

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	条件	$V_{CC} < 4.5V$		$V_{CC} \geq 4.5V$		単位
			最小	最大	最小	最大	
SCS $\uparrow \rightarrow$ SCK $\downarrow$ セットアップ時間	tCSSI	内部シフト クロック 動作	(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK $\uparrow \rightarrow$ SCS $\downarrow$ ホールド時間	tCSHI		(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	tCSDI		(*3)-20+5tCYCP	(*3)+20+5tCYCP	(*3)-20+5tCYCP	(*3)+20+5tCYCP	ns
SCS $\uparrow \rightarrow$ SCK $\downarrow$ セットアップ時間	tCSSE	外部シフト クロック 動作	3tCYCP+15	-	3tCYCP+15	-	ns
SCK $\uparrow \rightarrow$ SCS $\downarrow$ ホールド時間	tCSHE		0	-	0	-	ns
SCS ディセレクト時間	tCSDE		3tCYCP+15	-	3tCYCP+15	-	ns
SCS $\uparrow \rightarrow$ SOT 遅延時間	tDSE		-	25	-	25	ns
SCS $\downarrow \rightarrow$ SOT 遅延時間	tDEE		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

### <注意事項>

- tCYCP は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量  $C_L = 30pF$  時



**高速同期シリアル チップセレクト使用時(SCINV = 1, CSLVL=0)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
			最小	最大	最小	最大	
SCS ↑ → SCK ↑ セットアップ時間	t <sub>CSSI</sub>	内部シフト クロック 動作	(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK ↓ → SCS ↓ ホールド時間	t <sub>CSHI</sub>		(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	t <sub>CSDI</sub>		(*3)-20+5t <sub>CYCP</sub>	(*3)+20+5t <sub>CYCP</sub>	(*3)-20+5t <sub>CYCP</sub>	(*3)+20+5t <sub>CYCP</sub>	ns
SCS ↑ → SCK ↑ セットアップ時間	t <sub>CSSE</sub>	外部シフト クロック 動作	3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> +15	-	ns
SCK ↓ → SCS ↓ ホールド時間	t <sub>CSHE</sub>		0	-	0	-	ns
SCS ディセレクト時間	t <sub>CSDE</sub>		3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> +15	-	ns
SCS ↑ → SOT 遅延時間	t <sub>DSE</sub>		-	25	-	25	ns
SCS ↓ → SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns



(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]

**<注意事項>**

- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
UART が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編 (002-04857)』を参照してください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時






**外部クロック(EXT = 1)：非同期時のみ**

 ( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )

項目	記号	条件	規格値		単位	備考
			最小	最大		
シリアルクロック"L"パルス幅	tSLSH	$C_L = 30 \text{ pF}$	$t_{CYCP} + 10$	-	ns	
シリアルクロック"H"パルス幅	tSHSL		$t_{CYCP} + 10$	-	ns	
SCK 立下り時間	tF		-	5	ns	
SCK 立上り時間	tR		-	5	ns	



**12.4.12 外部入力タイミング**


 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	t <sub>INH</sub> , t <sub>INL</sub>	ADTG	-	2t <sub>cyCP</sub> *1	-	ns	A/D コンバータトリガ入力
		FRCKx					フリーランタイム入力クロック
		ICxx					インプットキャプチャ
		DTTlxX	-	2t <sub>cyCP</sub> *1	-	ns	波形ジェネレータ
		INT00 ~ INT31, NMIX	-	2t <sub>cyCP</sub> + 100*1	-	ns	外部割込み, NMI
				500*2	-	ns	
		WKUPx	-	500*3	-	ns	ディープスタンバイ ウェイクアップ

\*1: t<sub>cyCP</sub> は APB バスクロックのサイクル時間です(タイマモード, ストップモードの停止時を除く)。A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。

\*2: タイマモード, ストップモード時

\*3: ディープスタンバイ RTC モード, ディープスタンバイストップモード時




**12.4.13 クアッドカウンタ タイミング**



 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)


項目	記号	条件	規格値		単位
			最小値	最大値	
AIN 端子"H"幅	t <sub>AHL</sub>	-	2t <sub>cyCP</sub> *	-	ns
AIN 端子"L"幅	t <sub>ALL</sub>	-			
BIN 端子"H"幅	t <sub>BHL</sub>	-			
BIN 端子"L"幅	t <sub>BLL</sub>	-			
AIN"H"レベルから BIN 立上り時間	t <sub>AUBU</sub>	PC_Mode2 または PC_Mode3			
BIN"H"レベルから AIN 立下り時間	t <sub>BUAD</sub>	PC_Mode2 または PC_Mode3			
AIN"L"レベルから BIN 立下り時間	t <sub>ADBD</sub>	PC_Mode2 または PC_Mode3			
BIN"L"レベルから AIN 立上り時間	t <sub>BDAU</sub>	PC_Mode2 または PC_Mode3			
BIN"H"レベルから AIN 立上り時間	t <sub>BUAU</sub>	PC_Mode2 または PC_Mode3			
AIN"H"レベルから BIN 立下り時間	t <sub>AUBD</sub>	PC_Mode2 または PC_Mode3			
BIN"L"レベルから AIN 立下り時間	t <sub>BDAD</sub>	PC_Mode2 または PC_Mode3			
AIN"L"レベルから BIN 立上り時間	t <sub>ADB U</sub>	PC_Mode2 または PC_Mode3			
ZIN 端子"H"幅	t <sub>ZHL</sub>	QCR:CGSC="0"			
ZIN 端子"L"幅	t <sub>ZLL</sub>	QCR:CGSC="0"			
ZIN レベル確定から AIN/BIN 立下り立上り時間	t <sub>ZABE</sub>	QCR:CGSC="1"			
AIN/BIN 立下り立上り時間から ZIN レベル確定	t <sub>ABEZ</sub>	QCR:CGSC="1"			

 \*: t<sub>cyCP</sub> は APB バスクロックのサイクル時間です(タイマモード、ストップモード時を除く)。

クアッドカウンタが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。







#### 12.4.14 I<sup>2</sup>C タイミング

##### Standard-mode, Fast-mode

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	Standard-mode		Fast-mode		単位	備考
			最小	最大	最小	最大		
SCL クロック周波数	F <sub>SCL</sub>	C <sub>L</sub> = 30 pF, R = (V <sub>p</sub> /I <sub>OL</sub> )* <sup>1</sup>	0	100	0	400	kHz	
(反復)「スタート」条件 ホールド時間 SDA ↓ → SCL ↓	t <sub>HDSTA</sub>		4.0	-	0.6	-	μs	
SCL クロック "L" 幅	t <sub>LOW</sub>		4.7	-	1.3	-	μs	
SCL クロック "H" 幅	t <sub>HIGH</sub>		4.0	-	0.6	-	μs	
反復「スタート」条件 セットアップ時間 SCL ↑ → SDA ↓	t <sub>SUSTA</sub>		4.7	-	0.6	-	μs	
データホールド時間 SCL ↓ → SDA ↓ ↑	t <sub>HDDAT</sub>		0	3.45* <sup>2</sup>	0	0.9* <sup>3</sup>	μs	
データセットアップ時間 SDA ↓ ↑ → SCL ↑	t <sub>SUDAT</sub>		250	-	100	-	ns	
「ストップ」条件 セットアップ時間 SCL ↑ → SDA ↑	t <sub>SUSTO</sub>		4.0	-	0.6	-	μs	
「ストップ」条件と 「スタート」条件との間の バスフリー時間	t <sub>BUF</sub>		4.7	-	1.3	-	μs	
ノイズフィルタ	t <sub>SP</sub>	2 MHz ≤ t <sub>CYCP</sub> < 40 MHz	2t <sub>CYCP</sub> * <sup>4</sup>	-	2t <sub>CYCP</sub> * <sup>4</sup>	-	ns	*5
		40 MHz ≤ t <sub>CYCP</sub> < 60 MHz	4t <sub>CYCP</sub> * <sup>4</sup>	-	4t <sub>CYCP</sub> * <sup>4</sup>	-	ns	
		60 MHz ≤ t <sub>CYCP</sub> < 80 MHz	6t <sub>CYCP</sub> * <sup>4</sup>	-	6t <sub>CYCP</sub> * <sup>4</sup>	-	ns	
		80 MHz ≤ t <sub>CYCP</sub> < 100 MHz	8t <sub>CYCP</sub> * <sup>4</sup>	-	8t <sub>CYCP</sub> * <sup>4</sup>	-	ns	
		100 MHz ≤ t <sub>CYCP</sub> < 120 MHz	10t <sub>CYCP</sub> * <sup>4</sup>	-	10t <sub>CYCP</sub> * <sup>4</sup>	-	ns	
		120 MHz ≤ t <sub>CYCP</sub> < 140 MHz	12t <sub>CYCP</sub> * <sup>4</sup>	-	12t <sub>CYCP</sub> * <sup>4</sup>	-	ns	
		140 MHz ≤ t <sub>CYCP</sub> < 160 MHz	14t <sub>CYCP</sub> * <sup>4</sup>	-	14t <sub>CYCP</sub> * <sup>4</sup>	-	ns	
		160 MHz ≤ t <sub>CYCP</sub> < 180 MHz	16t <sub>CYCP</sub> * <sup>4</sup>	-	16t <sub>CYCP</sub> * <sup>4</sup>	-	ns	

\*1: R, C<sub>L</sub> は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。V<sub>p</sub> はプルアップ抵抗の電源電圧、I<sub>OL</sub> は V<sub>OL</sub> 保証電流を示します。

\*2: 最大 t<sub>HDDAT</sub> は少なくともデバイスの SCL 信号の "L" 区間(t<sub>LOW</sub>)を延長していないということを満たしていなければなりません。

\*3: Fast-mode I<sup>2</sup>C バスデバイスは Standard-mode I<sup>2</sup>C バスシステムに使用できますが、要求される条件 t<sub>SUDAT</sub> ≥ 250ns を満足しなければなりません。

\*4: t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
I<sup>2</sup>C が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。Standard-mode 使用時は、周辺バスクロックは 2 MHz 以上にしてください。  
Fast-mode 使用時は、周辺バスクロックは 8 MHz 以上にしてください。

\*5: ノイズフィルタ時間はレジスタの設定により切り換えることができます。  
APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。

**Fast-mode Plus(Fm+)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	条件	Fast-mode Plus(Fm+)*6		単位	備考
			最小	最大		
SCL クロック周波数	F <sub>SCL</sub>	C <sub>L</sub> = 30 pF, R = (V <sub>p</sub> /I <sub>OL</sub> )*1	0	1000	kHz	
(反復)「スタート」条件 ホールド時間 SDA ↓ → SCL ↓	t <sub>HDSTA</sub>		0.26	-	μs	
SCL クロック "L" 幅	t <sub>LOW</sub>		0.5	-	μs	
SCL クロック "H" 幅	t <sub>HIGH</sub>		0.26	-	μs	
反復「スタート」条件 セットアップ時間 SCL ↑ → SDA ↓	t <sub>SUSTA</sub>		0.26	-	μs	
データホールド時間 SCL ↓ → SDA ↓ ↑	t <sub>HDDAT</sub>		0	0.45*2, *3	μs	
データセットアップ時間 SDA ↓ ↑ → SCL ↑	t <sub>SUDAT</sub>		50	-	ns	
「ストップ」条件 セットアップ時間 SCL ↑ → SDA ↑	t <sub>SUSTO</sub>		0.26	-	μs	
「ストップ」条件と 「スタート」条件との間のバ スフリー時間	t <sub>BUF</sub>		0.5	-	μs	
ノイズフィルタ	t <sub>SP</sub>	60 MHz ≤ t <sub>CYCP</sub> < 80 MHz	6 t <sub>CYCP</sub> *4	-	ns	*5
		80 MHz ≤ t <sub>CYCP</sub> < 100 MHz	8 t <sub>CYCP</sub> *4	-	ns	
		100 MHz ≤ t <sub>CYCP</sub> < 120 MHz	10 t <sub>CYCP</sub> *4	-	ns	
		120 MHz ≤ t <sub>CYCP</sub> < 140 MHz	12 t <sub>CYCP</sub> *4	-	ns	
		140 MHz ≤ t <sub>CYCP</sub> < 160 MHz	14 t <sub>CYCP</sub> *4	-	ns	
		160 MHz ≤ t <sub>CYCP</sub> < 180 MHz	16 t <sub>CYCP</sub> *4	-	ns	

\*1: R, C<sub>L</sub> は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。V<sub>p</sub> はプルアップ抵抗の電源電圧、I<sub>OL</sub> は V<sub>OL</sub> 保証電流を示します。


\*2: 最大 t<sub>HDDAT</sub> は少なくともデバイスの SCL 信号の "L" 区間(t<sub>LOW</sub>)を延長していないということを満たしていなければなりません。

\*3: Fast-model<sup>2</sup>C バスデバイスは Standard-mode I<sup>2</sup>C バスシステムに使用できますが、要求される条件 t<sub>SUDAT</sub> ≥ 250ns を満足しなければなりません。

\*4: t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
I<sup>2</sup>C が接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。  
Fast-mode Plus(Fm+)使用時は、周辺バスクロックは 64 MHz 以上にしてください。

\*5: ノイズフィルタ時間はレジスタの設定により切り換えることができます。  
APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。

\*6: Fast-mode Plus(Fm+)使用時は、I/O 端子を EPFR レジスタにて I<sup>2</sup>C Fm+に対応したモードに設定してください。詳細は『FM4 フ  
ァミリ パリフェラルマニュアル本編(002-04857)』の『CHAPTER 10: I/O ポート』の章を参照してください。





#### 12.4.15 SD カードインタフェースタイミング

##### Default-Speed Mode

■クロック CLK (規格は  $V_{IH}$ ,  $V_{IL}$  レベルでの値となります。)

( $V_{CC} = 2.7V \sim 3.6V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値		単位
				最小	最大	
クロック周波数データ転送モード	f <sub>DP</sub>	S_CLK	$C_{CARD} \leq 10pF$ (1 card)	0	16	MHz
クロック周波数識別モード	f <sub>OD</sub>	S_CLK		0*/100	400	kHz
クロック低時間	t <sub>WL</sub>	S_CLK		10	-	ns
クロック高時間	t <sub>WH</sub>	S_CLK		10	-	ns
クロック立上り時間	t <sub>TLH</sub>	S_CLK		-	10	ns
クロック立下り時間	t <sub>THL</sub>	S_CLK		-	10	ns


\*: 0 Hz はクロック停止を示します。継続動作させる場合、最小周波数の値となります。

■Card 入力 CMD, DAT (クロックの項目を参照してください。)

項目	記号	端子名	条件	規格値		単位
				最小	最大	
入力セットアップ時間	t <sub>ISU</sub>	S_CMD, S_DATA3:0	$C_{CARD} \leq 10 pF$ (1 card)	5	-	ns
入力ホールド時間	t <sub>IH</sub>	S_CMD, S_DATA3:0		5	-	ns

■Card 出力 CMD, DAT (クロックの項目を参照してください。)

項目	記号	端子名	条件	規格値		単位
				最小	最大	
データ転送モード時の出力遅延時間	t <sub>ODLY</sub>	S_CMD, S_DATA3:0	$C_{CARD} \leq 40 pF$ (1 card)	0	22	ns
識別モード時の出力遅延時間	t <sub>ODLY</sub>	S_CMD, S_DATA3:0		0	50	ns



#### <注意事項>

- 本製品は Host です。Card Input が Host Output, Card Output が Host Input に対応します。

## High-Speed Mode

■クロック CLK (規格は VIH, VIL レベルでの値となります。)

( $V_{CC} = 2.7V \sim 3.6V$ ,  $V_{SS} = 0V$ )

項目	記号	端子名	条件	規格値		単位
				最小	最大	
クロック周波数データ転送モード	f <sub>PP</sub>	S_CLK	$C_{CARD} \leq 10pF$ (1card)	0	32	MHz
クロック低時間	t <sub>WL</sub>	S_CLK		7	-	ns
クロック高時間	t <sub>WH</sub>	S_CLK		7	-	ns
クロック立上り時間	t <sub>TLH</sub>	S_CLK		-	3	ns
クロック立下り時間	t <sub>THL</sub>	S_CLK		-	3	ns


■Card 入力 CMD, DAT (クロックの項目を参照してください。)

項目	記号	端子名	条件	規格値		単位
				最小	最大	
入力セットアップ時間	t <sub>ISU</sub>	S_CMD, S_DATA3:0	$C_{CARD} \leq 10pF$ (1card)	8	-	ns
入力ホールド時間	t <sub>IH</sub>	S_CMD, S_DATA3:0		2	-	ns

■Card 出力 CMD, DAT (クロックの項目を参照してください。)

項目	記号	端子名	条件	規格値		単位
				最小	最大	
データ転送モード時の出力遅延時間	t <sub>ODLY</sub>	S_CMD, S_DATA3:0	$C_L \leq 40pF$ (1card)	-	22	ns
出力ホールド時間	t <sub>OH</sub>	S_CMD, S_DATA3:0	$C_L \geq 15pF$ (1card)	2.5	-	ns
配線間のシステム総容量*	C <sub>L</sub>	-	1card	-	40	pF

\*: 厳しいタイミングを満たすために、Host は 1 枚のカードのみ動作させるものとします。



#### ＜注意事項＞


- 本製品は Host です。Card Input が Host Output, Card Output が Host Input に対応します。
- High-Speed Mode では、Clock 周波数( $f_{PP}$ )と AHB Bus Clock 周波数を同じ値に設定してください。

**12.4.16 ETM タイミング**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
データホールド	t <sub>ETMH</sub>	TRACECLK, TRACED[3:0]	V <sub>CC</sub> ≧ 4.5V	2	9	ns	
			V <sub>CC</sub> < 4.5V	2	15		
TRACECLK 周波数	1/ t <sub>TRACE</sub>	TRACECLK	V <sub>CC</sub> ≧ 4.5V	-	50	MHz	
			V <sub>CC</sub> < 4.5V	-	32	MHz	
TRACECLK クロック周期	t <sub>TRACE</sub>		V <sub>CC</sub> ≧ 4.5V	20	-	ns	
			V <sub>CC</sub> < 4.5V	31.25	-	ns	

**<注意事項>**

 - 外部負荷容量 C<sub>L</sub> = 30pF 時



**12.4.17 JTAG タイミング**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V)

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
TMS, TDI セットアップ時間	t <sub>JTAGS</sub>	TCK, TMS, TDI	V <sub>CC</sub> ≥ 4.5V	15	-	ns	
			V <sub>CC</sub> < 4.5V				
TMS, TDI ホールド時間	t <sub>JTAGH</sub>	TCK, TMS, TDI	V <sub>CC</sub> ≥ 4.5V	15	-	ns	
			V <sub>CC</sub> < 4.5V				
TDO 遅延時間	t <sub>JTAGD</sub>	TCK TDO	V <sub>CC</sub> ≥ 4.5V	-	25	ns	
			V <sub>CC</sub> < 4.5V	-	45		

**<注意事項>**

- 外部負荷容量 C<sub>L</sub> = 30pF 時



## 12.5 12 ビット A/D コンバータ

### A/D 変換部電気的特性

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = AV_{RL} = 0V$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
分解能	-	-	-	-	12	bit	
積分直線性誤差	-	-	- 4.5	-	+ 4.5	LSB	AVRH = 2.7 V ~ 5.5 V
微分直線性誤差	-	-	- 2.5	-	+ 2.5	LSB	
ゼロトランジション電圧	V <sub>ZT</sub>	AN <sub>xx</sub>	- 15	-	+ 15	mV	
フルスケールトランジション電圧	V <sub>FST</sub>	AN <sub>xx</sub>	AVRH - 15	-	AVRH + 15	mV	
変換時間	-	-	0.5*1	-	-	μs	AV <sub>CC</sub> ≥ 4.5 V
サンプリング時間*2	T <sub>s</sub>	-	0.15	-	10	μs	AV <sub>CC</sub> ≥ 4.5 V
			0.3	-			AV <sub>CC</sub> < 4.5 V
コンペアクロック周期*3	T <sub>ck</sub>	-	25	-	1000	ns	AV <sub>CC</sub> ≥ 4.5 V
			50	-	1000		AV <sub>CC</sub> < 4.5 V
動作許可状態遷移時間	T <sub>stt</sub>	-	-	-	1.0	μs	
電源電流 (アナログ + デジタル)	-	AV <sub>CC</sub>	-	0.69	0.92	mA	A/D 1unit 動作時
			-	1.0	18	μA	A/D 停止時
基準電源電流 (AVRH)	-	AVRH	-	1.1	1.97	mA	A/D 1unit 動作時 AVRH=5.5 V
				0.3	6.3	μA	A/D 停止時
アナログ入力容量	C <sub>AIN</sub>	-	-	-	12.05	pF	
アナログ入力抵抗	R <sub>AIN</sub>	-	-	-	1.2	kΩ	AV <sub>CC</sub> ≥ 4.5 V
					1.8		AV <sub>CC</sub> < 4.5 V
チャンネル間ばらつき	-	-	-	-	4	LSB	
アナログポート入力リーク電流	-	AN <sub>xx</sub>	-	-	5	μA	
アナログ入力電圧	-	AN <sub>xx</sub>	AV <sub>SS</sub>	-	AVRH	V	
基準電圧	-	AVRH	4.5	-	AV <sub>CC</sub>	V	T <sub>ck</sub> < 50ns
			2.7	-	AV <sub>CC</sub>		T <sub>ck</sub> ≥ 50ns

\*1: 変換時間は サンプリング時間 (T<sub>s</sub>) + コンペア時間 (T<sub>c</sub>) の値です。

最小変換時間の条件は、サンプリング時間: 150ns, コンペア時間: 350ns (AV<sub>CC</sub> ≥ 4.5V)の値です。

必ずサンプリング時間(T<sub>s</sub>), コンペアクロック周期(T<sub>ck</sub>)の規格を満足するようにしてください。

サンプリング時間, コンペアクロック周期の設定\*4については、『FM4 ファミリ ペリフェラルマニュアル アナログマクロ編 (002-04861)』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。

A/D コンバータのレジスタの設定は周辺クロックタイミングで反映されます。

サンプリングおよびコンペアクロックはベースクロック(HCLK)にて設定されます。

\*2: 外部インピーダンスにより必要なサンプリング時間は変わります。


必ず(式 1)を満たすようにサンプリング時間を設定してください。

\*3: コンペア時間(T<sub>c</sub>) は (式 2)の値です。

\*4: A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。

サンプリングおよびコンペアクロックはベースクロック(HCLK)にて設定されます。

A/D コンバータが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。



$$(式 1) T_s \geq (R_{AIN} + R_{ext}) \times C_{AIN} \times 9$$

$T_s$ : サンプルング時間  
 $R_{AIN}$ : A/D の入力抵抗 = 1.2k $\Omega$  4.5V  $\leq$  AV<sub>CC</sub>  $\leq$  5.5V の場合  
           A/D の入力抵抗 = 1.8k $\Omega$  2.7V  $\leq$  AV<sub>CC</sub>  $\leq$  4.5V の場合  
 $C_{AIN}$ : A/D の入力容量 = 12.05pF 2.7V  $\leq$  AV<sub>CC</sub>  $\leq$  5.5V の場合  
 $R_{ext}$ : 外部回路の出力インピーダンス


$$(式 2) T_c = T_{cck} \times 14$$

$T_c$ : コンペア時間  
 $T_{cck}$ : コンペアクロック周期



## 12 ビット A/D コンバータの用語の定義

- 分解能: A/D コンバータにより識別可能なアナログ変化
- 積分直線性誤差: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルスケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との偏差
- 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差



$$\text{デジタル出力 } N \text{ の積分直線性誤差} = \frac{V_{NT} - \{1\text{LSB} \times (N - 1) + V_{ZT}\}}{1\text{LSB}} \quad [\text{LSB}]$$

$$\text{デジタル出力 } N \text{ の微分直線性誤差} = \frac{V_{(N+1)T} - V_{NT}}{1\text{LSB}} - 1 \quad [\text{LSB}]$$

$$1\text{LSB} = \frac{V_{FST} - V_{ZT}}{4094}$$

- N: A/D コンバータデジタル出力値
- $V_{ZT}$ : デジタル出力が 0x000 から 0x001 に遷移する電圧
- $V_{FST}$ : デジタル出力が 0xFFE から 0xFFF に遷移する電圧
- $V_{NT}$ : デジタル出力が 0x (N - 1) から 0xN に遷移する電圧

## 12.6 12 ビット D/A コンバータ

### D/A 変換部電気的特性

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = 0V$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
分解能	-	DAx	-	-	12	bit	
変換時間	tc20		0.56	0.69	081	μs	負荷 20pF
	tc100		2.79	3.42	4.06	μs	負荷 100pF
積分直線性誤差*	INL		- 16	-	+ 16	LSB	
微分直線性誤差*	DNL		- 0.98	-	+ 1.5	LSB	
出力電圧オフセット	V <sub>OFF</sub>		-	-	10.0	mV	0x000 設定時
			- 20.0	-	+ 1.4	mV	0xFFF 設定時
アナログ出力 インピーダンス	R <sub>O</sub>		3.10	3.80	4.50	kΩ	D/A 動作時
		2.0	-	-	MΩ	D/A 停止時	
電源電流*	IDDA	AVCC	260	330	410	μA	D/A 1unit 動作時 AV <sub>CC</sub> =3.3 V
	400		510	620	μA	D/A 1unit 動作時 AV <sub>CC</sub> =5.0 V	
	IDSA		-	-	14	μA	D/A 停止時

\*: 無負荷時

## 12.7 低電圧検出特性

### 12.7.1 低電圧検出リセット

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
検出電圧	VDL	-	2.25	2.45	2.65	V	電圧降下時
解除電圧	VDH	-	2.30	2.50	2.70	V	電圧上昇時

### 12.7.2 低電圧検出割込み

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
検出電圧	VDL	SVHI = 00111	2.58	2.8	3.02	V	電圧降下時
解除電圧	VDH		2.67	2.9	3.13	V	電圧上昇時
検出電圧	VDL	SVHI = 00100	2.76	3.0	3.24	V	電圧降下時
解除電圧	VDH		2.85	3.1	3.34	V	電圧上昇時
検出電圧	VDL	SVHI = 01100	2.94	3.2	3.45	V	電圧降下時
解除電圧	VDH		3.04	3.3	3.56	V	電圧上昇時
検出電圧	VDL	SVHI = 01111	3.31	3.6	3.88	V	電圧降下時
解除電圧	VDH		3.40	3.7	3.99	V	電圧上昇時
検出電圧	VDL	SVHI = 01110	3.40	3.7	3.99	V	電圧降下時
解除電圧	VDH		3.50	3.8	4.10	V	電圧上昇時
検出電圧	VDL	SVHI = 01001	3.68	4.0	4.32	V	電圧降下時
解除電圧	VDH		3.77	4.1	4.42	V	電圧上昇時
検出電圧	VDL	SVHI = 01000	3.77	4.1	4.42	V	電圧降下時
解除電圧	VDH		3.86	4.2	4.53	V	電圧上昇時
検出電圧	VDL	SVHI = 11000	3.86	4.2	4.53	V	電圧降下時
解除電圧	VDH		3.96	4.3	4.64	V	電圧上昇時
LVD 安定待ち時間	T <sub>LVDW</sub>	-	-	-	4480 × t <sub>CYCP</sub> *	μs	

\*: t<sub>CYCP</sub> は APB2 バスクロックのサイクル時間です。

## 12.8 メインフラッシュメモリ書込み/消去特性

 (V<sub>CC</sub> = 2.7V ~ 5.5V)

項目		規格値			単位	備考
		最小	標準	最大		
セクタ消去時間	Large Sector	-	0.7	3.7	s	内部での消去前書込み時間を含む
	Small Sector		0.3	1.1		
ハーフワード(16ビット)書込み時間	書込みサイクル ≤ 100	-	12	100	μs	システムレベルのオーバヘッド時間は除く
	書込みサイクル > 100			200		
チップ消去時間		-	13.6	68	s	内部での消去前書込み時間を含む

### 書込みサイクルとデータ保持時間

消去/書込みサイクル(cycle)	保持時間(年)
1,000	20 *
10,000	10 *
100,000	5 *

\*: 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85℃へ換算しています)。

## 12.9 ワークフラッシュメモリ書込み/消去特性

 (V<sub>CC</sub> = 2.7V ~ 5.5V)

項目		規格値			単位	備考
		最小	標準	最大		
セクタ消去時間		-	0.3	1.5	s	内部での消去前書込み時間を含む
ハーフワード(16ビット)書込み時間		-	20	200	μs	システムレベルのオーバヘッド時間は除く
チップ消去時間		-	1.2	6	s	内部での消去前書込み時間を含む

### 書込みサイクルとデータ保持時間

消去/書込みサイクル(cycle)	保持時間(年)
1,000	20 *
10,000	10 *
100,000	5 *

\*: 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85℃へ換算しています)。

## 12.10 スタンバイ復帰時間

### 12.10.1 復帰要因: 割込み/WKUP

内部回路の復帰要因受付からプログラム動作開始までの時間を示します。


#### 復帰カウント時間

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )


項目	記号	規格値		単位	備考
		標準	最大*		
スリープモード	Ticnt	HCLK×1		μs	
高速 CR タイマモード メインタイマモード PLL タイマモード		40	80	μs	
低速 CR タイマモード		450	900	μs	
サブタイマモード		896	1136	μs	
RTC モード ストップモード (メイン/高速 CR/PLL ランモード復帰)		316	581	μs	
RTC モード ストップモード (サブ/低速 CR ランモード復帰)		270	540	μs	
ディープスタンバイ RTC モード		365	667	μs	RAM 保持なし
ディープスタンバイストップモード		365	667	μs	RAM 保持あり

\*: 規格値の最大値は内蔵 CR の精度に依存します。

#### スタンバイ復帰動作例(外部割込み復帰時\*)



\*: 外部割込みは立下りエッジ検出設定時

**スタンバイ復帰動作例(内部リソース割込み復帰時\*)**


\*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。

**<注意事項>**

- 復帰要因は低消費電力モードごとに異なります。  
各低消費電力モードからの復帰要因は『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
- 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 6: 低消費電力モード』を参照してください。

### 12.10.2 復帰要因: リセット

リセット解除からプログラム動作開始までの時間を示します。


#### 復帰カウント時間

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ )


項目	記号	規格値		単位	備考
		標準	最大*		
スリープモード	T <sub>rcnt</sub>	155	266	μs	
高速 CR タイマモード メインタイマモード PLL タイマモード		155	266	μs	
低速 CR タイマモード		315	567	μs	
サブタイマモード		315	567	μs	
RTC モード ストップモード		315	567	μs	
ディープスタンバイ RTC モード		336	667	μs	RAM 保持なし
ディープスタンバイストップモード		336	667	μs	RAM 保持あり

\*: 規格値の最大値は内蔵 CR の精度に依存します。

#### スタンバイ復帰動作例(INITX 復帰時)



## スタンバイ復帰動作例（内部リソースリセット復帰時\*）



\*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。

### <注意事項>

- 復帰要因は低消費電力モードごとに異なります。  
各低消費電力モードからの復帰要因は『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
- パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/低電圧検出リセット時は、「12.電気的特性 12.4 交流規格 12.4.7 パワーオンリセットタイミング」を参照してください。
- リセットからの復帰時、CPU は高速CR ランモードに遷移します。  
メインクロックやPLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メインPLL クロックの安定待ち時間が必要になります。
- 内部リソースリセットとはウォッチドッグリセット、CSV リセットを指します。




### 13. オーダ型格

型格	Flash	RAM	パッケージ
MB9BF468MPMC-G-JNE2	1 MB	128 KB	プラスチック・LQFP (0.5 mm ピッチ), 80 ピン (LQH080)
MB9BF467MPMC-G-JNE2	768 KB	96 KB	
MB9BF466MPMC-G-JNE2	512 KB	64 KB	
MB9BF468MPMC1-G-JNE2	1 MB	128 KB	プラスチック・LQFP (0.65 mm ピッチ), 80 ピン (LQJ080)
MB9BF467MPMC1-G-JNE2	768 KB	96 KB	
MB9BF466MPMC1-G-JNE2	512 KB	64 KB	
MB9BF468NPMC-G-JNE2	1 MB	128 KB	プラスチック・LQFP (0.5 mm ピッチ), 100 ピン (LQI100)
MB9BF467NPMC-G-JNE2	768 KB	96 KB	
MB9BF466NPMC-G-JNE2	512 KB	64 KB	
MB9BF468RPMC-G-JNE2	1 MB	128 KB	プラスチック・LQFP (0.5 mm ピッチ), 120 ピン (LQM120)
MB9BF467RPMC-G-JNE2	768 KB	96 KB	
MB9BF466RPMC-G-JNE2	512 KB	64 KB	
MB9BF468NBGL-GE1	1 MB	128 KB	プラスチック・PFBGA (0.5 mm ピッチ), 112 ピン (LDC112)
MB9BF467NBGL-GE1	768 KB	96 KB	
MB9BF466NBGL-GE1	512 KB	64 KB	
MB9BF468RBGL-GK7E1	1 MB	128 KB	プラスチック・PFBGA (0.5 mm ピッチ), 144 ピン (LDC144)
MB9BF467RBGL-GK7E1	768 KB	96 KB	
MB9BF466RBGL-GK7E1	512 KB	64 KB	
MB9BF468NPQC-G-JNE2	1 MB	128 KB	プラスチック・QFP (0.65 mm ピッチ), 100 ピン (PQH100)
MB9BF467NPQC-G-JNE2	768 KB	96 KB	
MB9BF466NPQC-G-JNE2	512 KB	64 KB	

## 14. パッケージ・外形寸法図

Package Type	Package Code
LQFP-120	LQM120



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.05	—	0.15
b	0.17	0.22	0.27
c	0.115	—	0.195
D	18.00 BSC		
D1	16.00 BSC		
e	0.50 BSC		
E	18.00 BSC		
E1	16.00 BSC		
L	0.45	0.60	0.75
θ	0°	—	8°

### NOTES

1. ALL DIMENSIONS ARE IN MILLIMETERS.

△ DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.

△ DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.

△ TO BE DETERMINED AT SEATING PLANE C.

△ DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.

ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.

DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.

△ DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.

△ REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS, BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.

△ DIMENSION b DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBER PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBER CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.

△ THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.


△ A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

11. JEDEC SPECIFICATION NO. REF: N/A.

002-16172 \*\*

PACKAGE OUTLINE, 120 LEAD LQFP  
18.0X18.0X1.7 MM LQM120 REV\*\*

Package Type	Package Code
LQFP-100	LQ100



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.05	—	0.15
b	0.15	—	0.27
c	0.09	—	0.20
D	16.00 BSC		
D1	14.00 BSC		
e	0.50 BSC		
E	16.00 BSC		
E1	14.00 BSC		
L	0.45	0.60	0.75
L1	0.30	0.50	0.70


**NOTES:**

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. THE DAMBAR PROTRUSION(S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

 PACKAGE OUTLINE, 100 LEAD LQFP  
 14.0X14.0X1.7 MM LQ100 REV\*A

002-11500 \*A

Package Type	Package Code
QFP-100	PQH100



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	3.35
A1	0.05	—	0.45
b	0.27	0.32	0.37
c	0.11	—	0.23
D	23.90 BSC		
D1	20.00 BSC		
e	0.65 BSC		
E	17.90 BSC		
E1	14.00 BSC		
$\theta$	0°	—	8°
L	0.73	0.88	1.03
L1	1.95 REF		
L2	0.25 BSC		





#### NOTES

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS. DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. THE DAMBAR PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

002-15156 \*\*

 PACKAGE OUTLINE, 100 LEAD QFP  
 20.00X14.00X3.35 MM PQH100 REV\*\*

Package Type	Package Code
LQFP-80	LQH080



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.05	—	0.15
b	0.15	—	0.27
c	0.09	—	0.20
D	14.00 BSC.		
D1	12.00 BSC.		
e	0.50 BSC.		
E	14.00 BSC.		
E1	12.00 BSC.		
L	0.45	0.60	0.75
L1	0.30	0.50	0.70


## NOTES

- CONTROLLING DIMENSIONS ARE IN MILLIMETERS (mm)
- DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS, BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. THE DAMBAR PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

002-11501 \*\*

PACKAGE OUTLINE, 80 LEAD LQFP  
12.0X12.0X1.7 MM LQH080 Rev \*\*

Package Type	Package Code
LQFP-80	LQJ080



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.00	—	0.20
b	0.16	0.32	0.38
c	0.09	—	0.20
D	16.00 BSC		
D1	14.00 BSC		
e	0.65 BSC		
E	16.00 BSC		
E1	14.00 BSC		
L	0.45	0.60	0.75
L1	0.30	0.50	0.70
θ	0°	—	8°


#### NOTES

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- DIMENSION b DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBER PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.


002-14043 \*\*

 PACKAGE OUTLINE, 80 LEAD LQFP  
 14.0X14.0X1.7 MM LQJ080 REV\*\*


Package Type	Package Code
BGA-112	LDC112




TOP VIEW



BOTTOM VIEW



DETAIL A



SIDE VIEW

SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.35
A1	0.15	0.25	0.35
D	7.00 BSC		
E	7.00 BSC		
D1	6.00 BSC		
E 1	6.00 BSC		
MD	13		
ME	13		
n	112		
Φb	0.20	0.30	0.40
eD	0.50 BSC		
eE	0.50 BSC		
SD/SE	0.00		


#### NOTES

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DIMENSIONS AND TOLERANCES METHODS PER ASME Y14.5-2009.  
THIS OUTLINE CONFORMS TO JEP95, SECTION 4.5.
- BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP-010.
- "e" REPRESENTS THE SOLDER BALL GRID PITCH.
- SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D" DIRECTION.  
SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE "E" DIRECTION.  
n IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX SIZE MD X ME.
- △ DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER  
IN A PLANE PARALLEL TO DATUM C.
- △ "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND  
DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW.  
WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW,  
"SD" OR "SE" = 0.  
WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW,  
"SD" = eD/2 AND "SE" = eE/2.
- △ A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK.  
METALLIZED MARK INDENTATION OR OTHER MEANS.
- "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS.

002-16663 \*\*

 PACKAGE OUTLINE, 112 BALL FBGA  
 7.0X7.0X1.35 MM LDC112, REV\*\*

Package Type	Package Code
BGA-144	LDC144



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.30
A1	0.15	0.25	0.35
D	7.00 BSC		
E	7.00 BSC		
D1	6.00 BSC		
E 1	6.00 BSC		
MD	13		
ME	13		
n	144		
Φb	0.20	0.30	0.40
eD	0.50 BSC		
eE	0.50 BSC		
SD/SE	0.00		

#### NOTES

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DIMENSIONS AND TOLERANCES METHODS PER ASME Y14.5-2009. THIS OUTLINE CONFORMS TO JEP95, SECTION 4.5.
- BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP-010.
- "e" REPRESENTS THE SOLDER BALL GRID PITCH.
- SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D" DIRECTION. SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE "E" DIRECTION. n IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX SIZE MD X ME.
- DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C.
- "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW. WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" OR "SE" = 0. WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = eD/2 AND "SE" = eE/2.
- A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK. METALLIZED MARK INDENTATION OR OTHER MEANS.
- "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS.

002-16662 \*\*

 PACKAGE OUTLINE, 144 BALL FBGA  
 7.0X7.0X1.3 MM LDC144 REV\*\*



## 15. 主な変更内容

Spansion Publication Number: DS709-00002

ページ	場所	変更箇所
Revision 0.1		
-	-	Initial release
Revision 1.0		
-	-	PRELIMINARY → 正式版
3	<b>■特長</b> ・マルチファンクションシリアル インタフェース [I <sup>2</sup> C]	下記の記述を変更 高速モードプラス(Fm+)(最大 1000kbps, ch.3, ch.7 のみ)に 対応 →高速モードプラス(Fm+)(最大 1000kbps, ch.3=ch.A, ch.7=ch.B のみ)に対応
7	<b>■特長</b> ・ユニーク ID	項目追加
9	<b>■品種構成</b> ・ファンクション	「ユニーク ID」を追加
51, 52	<b>■入出回路形式</b>	分類 0, P, Q の備考を変更
59	<b>■デバイス使用上の注意</b> ・デバッグ機能を兼用している端子に ついて	項目追加
60	<b>■ブロックダイアグラム</b>	ブロック図を変更
72	<b>■電気的特性</b> 2.推奨動作条件	“パッケージ熱抵抗と最大許容電力表”を変更
75~81	<b>■電気的特性</b> 3.直流規格 (1)電流規格	・規格値の TBD を変更 ・「ICCHD」, 「ICCRD」, 「ICCVBAT」の単位変更 mA → μA ・「ICCVBAT」の「RTC 停止」に注記追加
86	<b>■電気的特性</b> 4.交流規格 (2)サブクロック入力規格	波形図を変更
86	<b>■電気的特性</b> 4.交流規格 (3)内蔵 CR 発振規格	・規格値の TBD を変更 ・「内蔵高速 CR」の表と注記を変更
87	<b>■電気的特性</b> 4.交流規格 (4-2)メイン PLL の使用条件(メイン PLL クロックに内蔵高速 CR クロックを使用)	・規格値の TBD を変更 ・表と注記を変更
145	<b>■電気的特性</b> 5.12 ビット A/D コンバータ ・A/D 変換部電気的特性	・規格値の TBD を変更 ・特性表の条件を変更
148	<b>■電気的特性</b> 6.12 ビット D/A コンバータ ・D/A 変換部電気的特性	・規格値の TBD を変更 ・特性表の条件と備考を変更

ページ	場所	変更箇所
151	■電気的特性 10.スタンバイ復帰時間 (1)復帰要因: 割込み/WKUP	・規格値の TBD を変更 ・復帰カウント時間の表を変更
153	■電気的特性 10.スタンバイ復帰時間 (2)復帰要因: リセット	・規格値の TBD を変更 ・復帰カウント時間の表を変更

注意事項: 以降の変更点に関しては、「改訂履歴」を参照してください。

**改訂履歴**

 文書名: **MB9B460R シリーズ 32 ビット Arm® Cortex®-M4F FM4 マイクロコントローラ**

 文書番号: **002-04870**

版	ECN 番号	変更者	発行日	変更内容
**	-	AKIH	11/19/2013	サイプレスとしてドキュメントコード <b>002-04870</b> に登録しました。 本版の内容およびフォーマットに変更はありません。
*A	5244195	TOMW	04/27/2016	これは英語版の <b>002-04868 Rev.*A</b> を翻訳した日本語版です。 社名変更と記述フォーマットの変換
*B	5516295	YSKA	02/01/2017	<p>これは英語版の <b>002-04868 Rev.*B</b> を翻訳した日本語版です。</p> <p>“12.4.7 パワーオンリセット タイミング”の「電源立上がり時間(Tr)[ms]」を「電源立上り速度(dV/dt)[mV/μs]」に変更。また、備考および&lt;注意事項&gt;としてコメントを追記(88 ページ)</p> <p>“12.4.11 UART タイミング”から“12.4.11 CSIO/UART タイミング”に章タイトルを修正(103 ページ)</p> <p>“12.4.11 CSIO/UART タイミング”のタイトルから SPI=1, MS=0 の記述を削除し図中に MS=0, 1 の記述を追加。全部で 8 箇所(111-118, 127-134 ページ)。</p> <p>“12.4.11 CSIO/UART タイミング”にボーレートを追加。全部で 4 箇所(103, 105, 107, 109 ページ)</p> <p>“特長”のリアルタイムクロック(RTC:Real Time Clock)のカウント年数を 00~に修正。割込み機能の指定条件から「秒/曜日」を削除(3 ページ)</p> <p>“特長”の外部バスインタフェースに「最大アクセスサイズ」を追記(1 ページ)</p> <p>VBAT に関連する以下の箇所に、注意書き、コメントを修正、追加。</p> <p>“7. デバイス使用上の注意” 電源投入時について(58 ページ) “11. 各 CPU ステートにおける端子状態” VBAT ドメイン端子状態一覧表(69 ページ) “12.3.1 電流規格” Table12-9. ディープスタンバイストップモード、ディープスタンバイ RTC モード、VBAT の標準と最大の消費電流(81 ページ)</p> <p>JTAG 注意事項を追記(44 ページ)、“4 端子機能説明”の表記を修正 J-TAG -&gt; JTAG (31 ページ)</p> <p>電源種類数の誤記修正(3 -&gt; 2)(4 ページ)</p> <p>パッケージコードを以下の様に変更(9-15, 72, 159-166 ページ)</p> <p>FPT-120P-M37 -&gt; LQM120, FPT-100P-M23 -&gt; LQI100, FPT-100P-M36 -&gt; PQH100, FPT-80P-M37 -&gt; LQH080, FPT-80P-M40 -&gt; LQJ080, BGA-112P-M05 -&gt; LDC112, BGA-144P-M09 -&gt; LDC144</p> <p>I<sup>2</sup>C のモード名を以下の様に修正(2, 140-141 ページ)</p> <p>標準モード -&gt; Standard-mode, 高速モード -&gt; Fast-mode</p> <p>“12.5 12 ビット A/D コンバータ”の「アナログポート入力電流」を「アナログポート入力リーク電流」に修正 (149 ページ)</p> <p>以下の正誤表記内容を反映</p> <p>“12.5 12 ビット A/D コンバータ”の基準電圧を修正(149 ページ) “5.入出力回路形式”H,I の備考に追記(47 ページ) “11 各 CPU ステートにおける端子状態”VBAT ドメイン端子状態一覧表を訂正(69 ページ) “12.2 推奨動作条件”の表に注釈を追記(71 ページ) “12.4 交流規格”内蔵発振規格を訂正(86 ページ) “12.6 12 ビット D/A コン</p>

版	ECN 番号	変更者	発行日	変更内容
				<p>バータ”の変換時間を追加(152 ページ) “12.10 スタンバイ復帰時間”を訂正(155,157 ページ)“12.5 12 ビット A/D コンバータ”のサンプリング時間、動作許可状態遷移時間の規格値を修正(149 ページ)</p> <p>“13.オーダ型格”(159 ページ)から次の型格を削除  MB9BF466RBGL-GE1, MB9BF467RBGL-GE1, MB9BF468RBGL-GE1</p> <p>“13.オーダ型格”(159 ページ)に次の型格を追加  MB9BF466RBGL-GK7E1, MB9BF467RBGL-GK7E1, MB9BF468RBGL-GK7E1</p> <p>“12.5 12 ビット A/D コンバータ”の基準電源電流表記を修正(149 ページ)</p> <p>“1 品種構成”の内蔵 CR の表記を修正し、注意事項を追加(8 ページ)</p> <p>誤記修正(SCLK<sub>x</sub>_0 → SCK<sub>x</sub>_0)(103, 105, 107, 109 ページ)</p> <p>“5. 入出力回路形式”の分類 A を更新(45 ページ)</p>
*C	5738078	YSAT	05/16/2017	Cypress の新ロゴを適用
*D	5955043	HTER	11/13/2017	<p>これは英語版の 002-04868 Rev.*D を翻訳した日本語版です。</p> <p>参照しているドキュメントの文書番号を修正(58 ページ)</p>

## セールス、ソリューションおよび法律情報

### ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持しています。お客様の最寄りのオフィスについては、[サイプレスのロケーション ページ](#)をご覧ください。

### 製品

ARM® Cortex® Microcontrollers [cypress.com/arm](http://cypress.com/arm)

車載用 [cypress.com/automotive](http://cypress.com/automotive)

クロック&バッファ [cypress.com/clocks](http://cypress.com/clocks)

インターフェース [cypress.com/interface](http://cypress.com/interface)

IoT (モノのインターネット) [cypress.com/iot](http://cypress.com/iot)

メモリ [cypress.com/memory](http://cypress.com/memory)

マイクロコントローラ [cypress.com/mcu](http://cypress.com/mcu)

PSoC [cypress.com/psoc](http://cypress.com/psoc)

電源用 IC [cypress.com/pmic](http://cypress.com/pmic)

タッチ センシング [cypress.com/touch](http://cypress.com/touch)

USB コントローラー [cypress.com/usb](http://cypress.com/usb)

ワイヤレス [cypress.com/wireless](http://cypress.com/wireless)

### PSoC® ソリューション

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#) | [PSoC 6](#)

### サイプレス開発者コミュニティ

[フォーラム](#) | [WICED IOT Forums](#) | [Projects](#) | [ビデオ](#) | [ブログ](#)  
| [トレーニング](#) | [Components](#)

### テクニカルサポート

[cypress.com/support](http://cypress.com/support)

Arm and Cortex are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

All other trademarks or registered trademarks referenced herein are the property of their respective owners.

© Cypress Semiconductor Corporation, 2013-2017. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社 (以下「Cypress」という。) に帰属する財産である。本書面 (本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア (以下「本ソフトウェア」という。)) を含む) は、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っており、かつ Cypress との間で別途本ソフトウェアの使用法を定める書面による合意がない場合、Cypress は、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためにのみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに (b) Cypress のハードウェア製品ユニットに用いるためにのみ、(直接又は再販売者及び販売代理店を介して間接のいずれかで) 本ソフトウェアをバイナリーコード形式で外部エンドユーザーに配布すること、並びに (2) 本ソフトウェア (Cypress により提供され、修正がなされていないもの) が抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一専属的ライセンス (サブライセンスの権利を除く) を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

**適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示を問わず、いかなる保証 (商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない) も行わない。**適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報 (あらゆるサンプルデザイン情報又はプログラムコードを含む) は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が人身傷害、死亡若しくは物的損害を生じさせるようなその他の使用 (以下「本目的外使用」という。) のためには設計、意図又は承認されていない。重要な構成部分とは、その不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分という。Cypress 製品のあらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部を問わず一切の責任を負わず、かつ Cypress はそれら一切から本書により免除される。Cypress は Cypress 製品の目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任 (人身傷害又は死亡に基づく請求を含む) から免責補償される。

Cypress, Cypress のロゴ, Spansion, Spansion のロゴ及びこれらの組み合わせ, WICED, PSoC, CapSense, EZ-USB, F-RAM, 及び Traveo は、米国及びその他の国における Cypress の商標又は登録商標である。Cypress のより完全な商標のリストは、[cypress.com](http://cypress.com) を参照すること。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。