

## サイプレスはインフィニオン テクノロジーズになりました

この表紙に続く文書には「サイプレス」と表記されていますが、これは同社が最初にこの製品を開発したからです。新規および既存のお客様いずれに対しても、引き続きインフィニオンがラインアップの一部として当該製品をご提供いたします。

## 文書の内容の継続性

下記製品がインフィニオンの製品ラインアップの一部として提供されたとしても、それを理由としてこの文書に変更が加わることはありません。今後も適宜改訂は行いますが、変更があった場合は文書の履歴ページでお知らせします。

## 注文時の部品番号の継続性

インフィニオンは既存の部品番号を引き続きサポートします。ご注文の際は、データシート記載の注文部品番号をこれまで通りご利用下さい。



本ドキュメントは Cypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、「MB」から始まるシリーズ名、品名およびオーダ型格が記載されておりますが、これらはすべて「CY」から始まるシリーズ名、品名およびオーダ型格として、新規および既存のお客様に引き続き提供してまいります。

### オーダ型格の調べ方について

1. [www.cypress.com/pcn](http://www.cypress.com/pcn) にアクセスしてください。
2. SEARCH PCNS フィールドに、オーダ型格などのキーワードを入力し、「Apply」をクリックしてください。
3. 該当するタイトル(Title)をクリックしてください。
4. 「Affected Parts List」ファイルを開いてください。  
当該ファイルに記載されている各種変更情報をご利用ください。

### 詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

### サイプレスについて

サイプレスは、世界で最も革新的な車載や産業機器、スマート家電、民生機器および医療機器製品向けに、最先端の組み込みシステム ソリューションを提供するリーディングカンパニーです。サイプレスのマイクロコントローラーや、アナログ IC、ワイヤレスおよび USB ベースのコネクティビティ ソリューション、高い信頼性と高性能を提供するメモリ製品は、各種機器メーカーの差異化製品の開発と早期市場参入を支援します。サイプレスは、ベストクラスのサポートと開発リソースをグローバルに提供することで、彼らが従来市場を破壊しまったく新しい製品カテゴリを歴史的なスピードで市場投入できるよう支援します。詳細はサイプレスのウェブサイト ([japan.cypress.com](http://japan.cypress.com)) をご覧ください。

MB9A420L シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイクロコントローラです。本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリとともに、周辺機能として、各種タイマ、A/D コンバータ、D/A コンバータ、各種通信インタフェース(CAN, UART, CSIO, I<sup>2</sup>C, LIN)などにより構成されます。『FM3 ファミリー ペリフェラルマニュアル』において、このデータシートに記載されている製品は、TYPE11 製品に分類されます。

## 特長

### 32 ビット ARM Cortex-M3 コア

- プロセッサ版数: r2p1
- 最大動作周波数: 40 MHz
- ネスト型ベクタ割込みコントローラ(NVIC): 1 チャンネルの NMI (ノンマスカブル割込み)と 48 チャンネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。
- 24 ビットシステムタイマ(Sys Tick): OS タスク管理用のシステムタイマです。

### オンチップメモリ

#### [フラッシュメモリ]

- 64 K バイト
- リードサイクル: 0 ウェイトサイクル
- コード保護用セキュリティ機能

#### [SRAM]

本シリーズのオンチップ SRAM は、Cortex-M3 コアの System バスに接続されます。

- SRAM1: 4 K バイト

### CAN インタフェース(最大 1 チャンネル)

- CAN 仕様 2.0A および 2.0B に準拠
- 最大転送レート: 1 Mbps
- 32 メッセージバッファ搭載

### マルチファンクションシリアルインタフェース(最大 4 チャンネル)

- FIFO なし 4 チャンネル(ch.0, ch.1, ch.3, ch.5)

- チャンネルごとに動作モードを次の中から選択できます。

- UART
- CSIO
- LIN
- I<sup>2</sup>C

#### [UART]

- 全二重ダブルバッファ
- パリティあり/なし選択可能
- 専用ボーレートジェネレータ内蔵
- 外部クロックをシリアルクロックとして使用可能
- 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)

#### [CSIO]

- 全二重ダブルバッファ
- 専用ボーレートジェネレータ内蔵
- オーバランエラー検出機能

#### [LIN]

- LIN プロトコル Rev.2.1 対応
- 全二重ダブルバッファ
- マスタ/スレーブモード対応
- LIN break field 生成(13~16 ビット長に変更可能)
- LIN break デリミタ生成(1~4 ビット長に変更可能)
- 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)

#### [I<sup>2</sup>C]

Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応

**A/D コンバータ(最大 8 チャンネル)****[12 ビット A/D コンバータ]**

- 逐次比較型
- 変換時間: 0.8  $\mu$ s @ 5 V
- 優先変換可能(2 レベルの優先度)
- スキャン変換モード
- 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用: 4 段)

**D/A コンバータ(最大 1 チャンネル)**

- R-2R 型
- 10 ビット分解能

**ベースタイマ(最大 8 チャンネル)**

チャンネルごとに動作モードを次の中から選択できます。

- 16 ビット PWM タイマ
- 16 ビット PPG タイマ
- 16/32 ビットリロードタイマ
- 16/32 ビット PWC タイマ

**汎用 I/O ポート**

本シリーズは、端子が周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載しています。

- 端子ごとにプルアップ制御可能
- 端子レベルを直接読出し可能
- ポートリロケート機能
- 最大 51 本の高速汎用 I/O ポート @ 64 pin Package
- 一部のポートは、5V トレラントに対応  
該当する端子については「4. 端子機能一覧」と「5. 入出力回路形式」を参照してください。

**デュアルタイマ(32/16 ビットダウンカウンタ)**

デュアルタイマは、2つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。  
各タイマチャンネルの動作モードを次の中から選択できます。

- フリーランモード
- 周期モード(=リロードモード)
- ワンショットモード多機能タイマ

**多機能タイマ**

多機能タイマは、次のブロックで構成されます。

- 16 ビットフリーランタイマ×3 チャンネル
- インプットキャプチャ×3 チャンネル
- アウトプットコンペア×6 チャンネル
- A/D 起動コンペア×1 チャンネル
- 波形ジェネレータ×3 チャンネル
- 16 ビット PPG タイマ×3 チャンネル  
IGBT モード搭載

モータ制御を実現するために次の機能を用意しています。

- PWM 信号出力機能
- DC チョップパルス出力機能
- デッドタイム機能
- インプットキャプチャ機能
- A/D コンバータ起動機能
- DTIF (モータ緊急停止)割込み機能

**リアルタイムクロック(RTC : Real Time Clock)**

00 年～99 年までの年/月/日/時/分/秒/曜日のカウントを行います。

- 日時指定(年/月/日/時/分)での割込み機能、年/月/日/時/分だけの個別設定も可能
- 設定時間後/設定時間ごとのタイマ割込み機能
- カウントを継続して時刻書換え可能
- うるう年の自動カウント

**外部割込み制御ユニット**

- 外部割込み入力端子: 最大 19 本 @ 64 pin Package
- ノンマスクابل割込み(NMI)入力端子: 1 本

**ウォッチドッグタイマ(2 チャンネル)**

ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。

本シリーズには、“ハードウェア”ウォッチドッグと“ソフトウェア”ウォッチドッグの 2 つの異なるウォッチドッグがあります。

“ハードウェア”ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、RTC モード、ストップモード以外のすべての低消費電力モードで動作します。

## クロック/リセット

### [クロック]

5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。

- メインクロック: 4 MHz~48 MHz
- サブクロック: 32.768 kHz
- 内蔵高速 CR クロック: 4 MHz
- 内蔵低速 CR クロック: 100 kHz
- メイン PLL クロック

### [リセット]

- INITX 端子からのリセット要求
- 電源投入リセット
- ソフトウェアリセット
- ウォッチドッグタイマリセット
- 低電圧検出リセット
- クロックスーパーバイザリセット

## クロック監視機能(CSV : Clock Super Visor)

内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。

- 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
- 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。

## 低電圧検出機能(LVD : Low-Voltage Detect)

本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より VCC 端子の電圧が下がった場合、低電圧検出機能により割込みまたはリセットが発生します。

- LVD1 : 割込みによりエラーを報告
- LVD2 : オートリセット動作

## 低消費電力モード

4 種類の低消費電力モードに対応します。

- スリープ
- タイマ
- RTC
- ストップ

## デバッグ

シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)

## ユニーク ID

41 ビットのデバイス固有の値を設定済

## 電源

ワイドレンジ電圧対応: VCC = 2.7 V~5.5 V

## Table of Contents

<b>特長</b>	<b>1</b>
<b>1. 品種構成</b>	<b>6</b>
<b>2. パッケージと品種対応</b>	<b>7</b>
<b>3. 端子配列図</b>	<b>8</b>
<b>4. 端子機能一覧</b>	<b>13</b>
<b>5. 入出力回路形式</b>	<b>24</b>
<b>6. 取扱上のご注意</b>	<b>31</b>
6.1 設計上の注意事項	31
6.2 パッケージ実装上の注意事項	32
6.3 使用環境に関する注意事項	34
<b>7. デバイス使用上の注意</b>	<b>35</b>
<b>8. ブロックダイヤグラム</b>	<b>38</b>
<b>9. メモリサイズ</b>	<b>38</b>
<b>10. メモリマップ</b>	<b>39</b>
<b>11. 各 CPU ステートにおける端子状態</b>	<b>42</b>
<b>12. 電气的特性</b>	<b>45</b>
12.1 絶対最大定格	45
12.2 推奨動作条件	47
12.3 直流規格	48
12.3.1 電流規格	48
12.3.2 端子特性	51
12.4 交流規格	52
12.4.1 メインクロック入力規格	52
12.4.2 サブクロック入力規格	53
12.4.3 内蔵 CR 発振規格	54
12.4.4 メイン PLL の使用条件(メイン PLL の入力クロックにメインクロックを使用)	55
12.4.5 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)	55
12.4.6 リセット入力規格	56
12.4.7 パワーオンリセットタイミング	56
12.4.8 ベースタイム入力タイミング	57
12.4.9 CSIO/UART タイミング	58
12.4.10 外部入力タイミング	66
12.4.11 I <sup>2</sup> C タイミング	67
12.4.12 JTAG タイミング	68

12.5	12 ビット A/D コンバータ .....	69
	10 ビット D/A コンバータ .....	72
12.6	低電圧検出特性 .....	73
12.6.1	低電圧検出リセット .....	73
12.6.2	低電圧検出割込み .....	74
12.7	フラッシュメモリ書込み/消去特性 .....	75
12.7.1	書込み/消去時間 .....	75
12.7.2	書込みサイクルとデータ保持時間 .....	75
12.8	スタンバイ復帰時間 .....	76
12.8.1	復帰要因：割込み/WKUP .....	76
12.8.2	復帰要因：リセット .....	78
<b>13.</b>	<b>オーダ型格 .....</b>	<b>80</b>
<b>14.</b>	<b>パッケージ・外形寸法図 .....</b>	<b>81</b>
<b>15.</b>	<b>主な変更内容 .....</b>	<b>87</b>
	セールス, ソリューションおよび法律情報 .....	90

## 1. 品種構成

### メモリサイズ

品種名		MB9AF421K/L
オンチップフラッシュメモリ		64 K バイト
オンチップ SRAM	SRAM1	4 K バイト

### ファンクション

品種名			MB9AF421K	MB9AF421L
端子数			48/52	64
CPU			Cortex-M3	
周波数			40 MHz	
電源電圧範囲			2.7 V ~ 5.5 V	
CAN			1 ch. (最大)	
マルチファンクションシリアル (UART/CSIO/LIN/I <sup>2</sup> C)			4 ch. (最大) FIFO なし: ch.0, ch.1, ch.3, ch.5 (ch.5 は UART, LIN のみ 使用可能)	4 ch. (最大) FIFO なし: ch.0, ch.1, ch.3, ch.5
ベースタイマ (PWC/リロードタイマ/PWM/PPG)			8 ch. (最大)	
多機能タイマ	A/D 起動コンペア	1 ch.	1 unit	
	インプットキャプチャ	3 ch.		
	フリーランタイマ	3 ch.		
	アウトプットコンペア	6 ch.		
	波形ジェネレータ	3 ch.		
	PPG (IGBT モード搭載)	3 ch.		
デュアルタイマ			1 unit	
リアルタイムクロック			1 unit	
ウォッチドッグタイマ			1 ch. (SW) + 1 ch. (HW)	
外部割込み			14 pin (最大) + NMI × 1	19 pin (最大) + NMI × 1
汎用 I/O ポート			36 pin (最大)	51 pin (最大)
12 ビット A/D コンバータ			8 ch. (1 unit)	
10 ビット D/A コンバータ			1 ch. (最大)	
クロック監視機能(CSV)			Yes	
低電圧検出機能(LVD)			2 ch.	
内蔵 CR	高速		4 MHz	
	低速		100 kHz	
デバッグ機能			SWJ-DP	
ユニーク ID			Yes	

### <注意事項>

- 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割り当ててください。内蔵 CR のクロック周波数精度については、『12. 電気的特性 12.4 交流規格 12.4.3. 内蔵 CR 発振規格内』を参照してください。

## 2. パッケージと品種対応

パッケージ \ 品種名	MB9AF421K	MB9AF421L
LQFP: LQA048 (0.5 mm pitch)	○	-
QFN: WNY048 (0.5 mm pitch)	○	-
LQFP: LQC052 (0.65 mm pitch)	○	-
LQFP: LQD064 (0.5 mm pitch)	-	○
LQFP: LQG064 (0.65 mm pitch)	-	○
QFN: WNS064 (0.5 mm pitch)		○


○: 対応


### <注意事項>

- 各パッケージの詳細は「14. パッケージ・外形寸法図」を参照してください。


### 3. 端子配列図

LQD064/ LQG064




**WNS064**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ (EPFR)によって利用する端子名を選択してください。


**LQA048**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ (EPFR)によって利用する端子名を選択してください。

**WNY048**


### ＜注意事項＞

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ (EPFR)によって利用する端子名を選択してください。

**LQC052**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。

#### 4. 端子機能一覧

##### 端子番号別

XXX\_1, XXX\_2 のように、「\_(アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は 1 つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ (EPFR) によって利用する端子名を選択してください。

端子番号			端子名	入出力 回路形式	端子状態 形式
LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48			
1	1	1	VCC	-	
2	2	2	P50	H*1	K
			INT00_0		
			SIN3_1		
3	3	3	P51	H*2	K
			INT01_0		
			SOT3_1 (SDA3_1)		
4	4	4	P52	H*2	K
			INT02_0		
			SCK3_1 (SCL3_1)		
5	-	-	P30	E	K
			TIOB0_1		
			INT03_2		
6	-	-	P31	E	K
			TIOB1_1		
			INT04_2		
7	-	-	P32	E	K
			TIOB2_1		
			INT05_2		
8	-	-	P33	E	K
			INT04_0		
			TIOB3_1		
			ADTG_6		
9	6	5	P39	E	K
			DTTIOX_0		
			INT06_0		
			ADTG_2		
10	7	6	P3A	G	K
			RTO00_0 (PPG00_0)		
			TIOA0_1		
			INT07_0		
			SUBOUT_2		
			RTCCO_2		

端子番号			端子名	入出力 回路形式	端子状態 形式
LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48			
11	8	7	P3B	G	J
			RTO01_0 (PPG00_0)		
			TIOA1_1		
12	9	8	P3C	G	K
			RTO02_0 (PPG02_0)		
			TIOA2_1		
			INT18_2		
13	10	9	P3D	G	J
			RTO03_0 (PPG02_0)		
			TIOA3_1		
14	11	10	P3E	G	K
			RTO04_0 (PPG04_0)		
			TIOA4_1		
			INT19_2		
15	12	11	P3F	G	J
			RTO05_0 (PPG04_0)		
			TIOA5_1		
16	13	12	VSS	-	
17	14	13	C	-	
18	15	14	VCC	-	
19	16	15	P46	D	F
			X0A		
20	17	16	P47	D	G
			X1A		
21	18	17	INITX	B	C
22	19	18	P49	K	K
			TIOB0_0		
			INT20_1		
			DA0_0		
	-	-	SOT3_2 (SDA3_2)		
23	20	19	P4A	E	K
			TIOB1_0		
			INT21_1		
	-	-	SCK3_2 (SCL3_2)		

端子番号			端子名	入出力 回路形式	端子状態 形式
LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48			
24	-	-	P4B	E	K
			TIOB2_0		
			INT22_1		
			IGTRG_0		
25	-	-	P4C	E	K
			TIOB3_0		
			INT12_0		
26	-	-	P4D	E	K
			TIOB4_0		
			INT13_0		
27	-	-	P4E	E	K
			TIOB5_0		
			INT06_2		
28	22	20	PE0	C	E
			MD1		
29	23	21	MD0	J	D
30	24	22	PE2	A	A
			X0		
31	25	23	PE3	A	B
			X1		
32	26	24	VSS	-	
33	-	-	VCC	-	
34	27	25	P10	F	L
			AN00		
			SCK1_1 (SCL1_1)		
35	28	26	P11	F	M
			AN01		
			SIN1_1		
			INT02_1		
			RX1_2		
			FRCK0_2		
36	29	27	P12	F	L
			AN02		
			SOT1_1 (SDA1_1)		
			TX1_2		
			IC00_2		

端子番号			端子名	入出力 回路形式	端子状態 形式
LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48			
37	30	28	AVSS	-	-
38	31	29	P14	F	M
			AN04		
			INT03_1		
			IC02_2		
			SIN0_1		
39	32	30	P15	F	M
			AN05		
			IC03_2		
			SOT0_1 (SDA0_1)		
			INT14_0		
40	-	-	P17	E	K
			INT04_1		
41	33	31	AVCC	-	
42	34	32	AVRH	-	
43	35	33	AVRL	-	
44	-	-	P18	E	J
45	-	-	P19	E	J
46	37	34	P23	I*2	M
			SCK0_0 (SCL0_0)		
			TIOA7_1		
			AN12		
47	38	35	P22	I*2	M
			SOT0_0 (SDA0_0)		
			TIOB7_1		
			AN13		
48	39	36	P21	I*1	M
			SIN0_0		
			INT06_1		
			AN14		
49	41	37	P00	E	I
			TRSTX		
50	42	38	P01	E	I
			TCK		
			SWCLK		
51	43	39	P02	E	I
			TDI		
52	44	40	P03	E	I
			TMS		
			SWDIO		

端子番号			端子名	入出力 回路形式	端子状態 形式
LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48			
53	45	41	P04	E	I
			TDO		
			SWO		
54	-	-	P0A	E	K
			INT00_2		
55	-	-	P0B	E	K
			TIOB6_1		
			INT18_0		
56	-	-	P0C	E	K
			TIOA6_1		
			INT19_0		
57	46	42	P0F	E	H
			NMIX		
			SUBOUT_0		
			CROUT_1		
			RTCCO_0		
58	-	-	P62	E	J
			SCK5_0 (SCL5_0)		
			ADTG_3		
59	47	43	P61	E	J
			SOT5_0 (SDA5_0)		
			TIOB2_2		
			DTTI0X_2		
60	48	44	P60	I*2	K
			SIN5_0		
			TIOA2_2		
			INT15_1		
			IGTRG_1		
61	49	45	P80	L	K
			INT16_1		
62	50	46	P81	L	K
			INT17_1		
63	51	47	P82	L	J
64	52	48	VSS	-	
-	5, 21, 36, 40	-	NC	-	

\*1: 5 V トレラント I/O, PZR 機能なし

\*2: 5 V トレラント I/O, PZR 機能あり

**端子機能別**

XXX\_1, XXX\_2 のように、「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は 1 つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ (EPFR) によって利用する端子名を選択してください。

端子機能	端子名	機能説明	端子番号		
			LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48
ADC	ADTG_2	A/D コンバータ外部トリガ入力端子	9	6	5
	ADTG_3		58	-	-
	ADTG_6		8	-	-
	AN00	A/D コンバータアナログ入力端子。 ANxx は ADC ch.xx を示します。	34	27	25
	AN01		35	28	26
	AN02		36	29	27
	AN04		38	31	29
	AN05		39	32	30
	AN12		46	37	34
	AN13		47	38	35
	AN14		48	39	36
ベース タイマ 0	TIOA0_1	ベースタイマ ch.0 の TIOA 端子	10	7	6
	TIOB0_0	ベースタイマ ch.0 の TIOB 端子	22	19	18
	TIOB0_1		5	-	-
ベース タイマ 1	TIOA1_1	ベースタイマ ch.1 の TIOA 端子	11	8	7
	TIOB1_0	ベースタイマ ch.1 の TIOB 端子	23	20	19
	TIOB1_1		6	-	-
ベース タイマ 2	TIOA2_1	ベースタイマ ch.2 の TIOA 端子	12	9	8
	TIOA2_2		60	48	44
	TIOB2_0	ベースタイマ ch.2 の TIOB 端子	24	-	-
	TIOB2_1		7	-	-
	TIOB2_2		59	47	43
ベース タイマ 3	TIOA3_1	ベースタイマ ch.3 の TIOA 端子	13	10	9
	TIOB3_0	ベースタイマ ch.3 の TIOB 端子	25	-	-
	TIOB3_1		8	-	-
ベース タイマ 4	TIOA4_1	ベースタイマ ch.4 の TIOA 端子	14	11	10
	TIOB4_0	ベースタイマ ch.4 の TIOB 端子	26	-	-
ベース タイマ 5	TIOA5_1	ベースタイマ ch.5 の TIOA 端子	15	12	11
	TIOB5_0	ベースタイマ ch.5 の TIOB 端子	27	-	-
ベース タイマ 6	TIOA6_1	ベースタイマ ch.6 の TIOA 端子	56	-	-
	TIOB6_1	ベースタイマ ch.6 の TIOB 端子	55	-	-
ベース タイマ 7	TIOA7_1	ベースタイマ ch.7 の TIOA 端子	46	37	34
	TIOB7_1	ベースタイマ ch.7 の TIOB 端子	47	38	35
デバッグ	SWCLK	シリアルワイヤデバッグインタフェース クロック入力端子	50	42	38
	SWDIO	シリアルワイヤデバッグインタフェース データ入出力端子	52	44	40
	SWO	シリアルワイヤビューワ出力端子	53	45	41
	TCK	JTAG テストクロック入力端子	50	42	38
	TDI	JTAG テストデータ入力端子	51	43	39
	TDO	JTAG デバッグデータ出力端子	53	45	41
	TMS	JTAG テストモード状態入出力端子	52	44	40
	TRSTX	JTAG テストリセット入力端子	49	41	37

端子機能	端子名	機能説明	端子番号		
			LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48
外部割込み	INT00_0	外部割込み要求 00 の入力端子	2	2	2
	INT00_2		54	-	-
	INT01_0	外部割込み要求 01 の入力端子	3	3	3
	INT02_0	外部割込み要求 02 の入力端子	4	4	4
	INT02_1		35	28	26
	INT03_1	外部割込み要求 03 の入力端子	38	31	29
	INT03_2		5	-	-
	INT04_0	外部割込み要求 04 の入力端子	8	-	-
	INT04_1		40	-	-
	INT04_2		6	-	-
	INT05_2	外部割込み要求 05 の入力端子	7	-	-
	INT06_0	外部割込み要求 06 の入力端子	9	6	5
	INT06_1		48	39	36
	INT06_2		27	-	-
	INT07_0	外部割込み要求 07 の入力端子	10	7	6
	INT12_0	外部割込み要求 12 の入力端子	25	-	-
	INT13_0	外部割込み要求 13 の入力端子	26	-	-
	INT14_0	外部割込み要求 14 の入力端子	39	32	30
	INT15_1	外部割込み要求 15 の入力端子	60	48	44
	INT16_1	外部割込み要求 16 の入力端子	61	49	45
	INT17_1	外部割込み要求 17 の入力端子	62	50	46
	INT18_0	外部割込み要求 18 の入力端子	55	-	-
	INT18_2		12	9	8
	INT19_0	外部割込み要求 19 の入力端子	56	-	-
	INT19_2		14	11	10
	INT20_1	外部割込み要求 20 の入力端子	22	19	18
	INT21_1	外部割込み要求 21 の入力端子	23	20	19
	INT22_1	外部割込み要求 22 の入力端子	24	-	-
	NMIX	ノンマスカブル割込み入力端子	57	46	42

端子機能	端子名	機能説明	端子番号		
			LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48
GPIO	P00	汎用入出力ポート 0	49	41	37
	P01		50	42	38
	P02		51	43	39
	P03		52	44	40
	P04		53	45	41
	P0A		54	-	-
	P0B		55	-	-
	P0C		56	-	-
	P0F		57	46	42
	P10	汎用入出力ポート 1	34	27	25
	P11		35	28	26
	P12		36	29	27
	P14		38	31	29
	P15		39	32	30
	P17		40	-	-
	P18		44	-	-
	P19		45	-	-
	P21	汎用入出力ポート 2	48	39	36
	P22		47	38	35
	P23		46	37	34
	P30	汎用入出力ポート 3	5	-	-
	P31		6	-	-
	P32		7	-	-
	P33		8	-	-
	P39		9	6	5
	P3A		10	7	6
	P3B		11	8	7
	P3C		12	9	8
	P3D		13	10	9
	P3E	汎用入出力ポート 4	14	11	10
	P3F		15	12	11
	P46		19	16	15
	P47		20	17	16
	P49		22	19	18
	P4A		23	20	19
	P4B		24	-	-
	P4C		25	-	-
	P4D	汎用入出力ポート 5	26	-	-
	P4E		27	-	-
	P50		2	2	2
	P51		3	3	3
	P52	汎用入出力ポート 6	4	4	4
	P60		60	48	44
	P61		59	47	43
	P62	汎用入出力ポート 8	58	-	-
	P80		61	49	45
	P81		62	50	46
	P82		63	51	47
	PE0	汎用入出力ポート E	28	22	20
	PE2		30	24	22
	PE3		31	25	23

端子機能	端子名	機能説明	端子番号		
			LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48
マルチファンクションシリアル0	SIN0_0	マルチファンクションシリアルインタフェース ch.0 の入力端子	48	39	36
	SIN0_1		38	31	29
	SOT0_0 (SDA0_0)	マルチファンクションシリアルインタフェース ch.0 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT0 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA0 として機能します。	47	38	35
	SOT0_1 (SDA0_1)		39	32	30
	SCK0_0 (SCL0_0)	マルチファンクションシリアルインタフェース ch.0 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK0 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL0 として機能します。	46	37	34
マルチファンクションシリアル1	SIN1_1	マルチファンクションシリアルインタフェース ch.1 の入力端子	35	28	26
	SOT1_1 (SDA1_1)	マルチファンクションシリアルインタフェース ch.1 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT1 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA1 として機能します。	36	29	27
	SCK1_1 (SCL1_1)	マルチファンクションシリアルインタフェース ch.1 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK1 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL1 として機能します。	34	27	25
マルチファンクションシリアル3	SIN3_1	マルチファンクションシリアルインタフェース ch.3 の入力端子	2	2	2
	SOT3_1 (SDA3_1)	マルチファンクションシリアルインタフェース ch.3 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT3 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA3 として機能します。	3	3	3
	SOT3_2 (SDA3_2)		22	-	-
	SCK3_1 (SCL3_1)	マルチファンクションシリアルインタフェース ch.3 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK3 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL3 として機能します。	4	4	4
	SCK3_2 (SCL3_2)		23	-	-


端子機能	端子名	機能説明	端子番号		
			LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48
マルチファンクションシリアル5	SIN5_0	マルチファンクションシリアルインタフェース ch.5 の入力端子	60	48	44
	SOT5_0 (SDA5_0)	マルチファンクションシリアルインタフェース ch.5 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として使用するときは SOT5 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SDA5 として機能します。	59	47	43
	SCK5_0 (SCL5_0)	マルチファンクションシリアルインタフェース ch.5 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用するときは SCK5 として、I <sup>2</sup> C 端子(動作モード 4)として使用するときは SCL5 として機能します。	58	-	-
多機能タイマ 0	DTTI0X_0	多機能タイマ 0 の RTO00~RTO05 出力を制御する波形ジェネレータの入力信号	9	6	5
	DTTI0X_2		59	47	43
	FRCK0_2	16 ビットフリーランタイム ch.0 の外部クロック入力端子	35	28	26
	IC00_2	多機能タイマ 0 の 16 ビットインプットキャプチャの入力端子。 ICxx は、チャンネル数を示します。	36	29	27
	IC02_2		38	31	29
	IC03_2		39	32	30
	RTO00_0 (PPG00_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG00 として機能します。	10	7	6
	RTO01_0 (PPG00_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG00 として機能します。	11	8	7
	RTO02_0 (PPG02_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG02 として機能します。	12	9	8
	RTO03_0 (PPG02_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG02 として機能します。	13	10	9
	RTO04_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG04 として機能します。	14	11	10
	RTO05_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG04 として機能します。	15	12	11
	IGTRG_0	PPGIGBT モード外部トリガ入力端子	24	-	-
	IGTRG_1		60	48	44



端子機能	端子名	機能説明	端子番号		
			LQFP-64 QFN-64	LQFP-52	LQFP-48 QFN-48
CAN	TX1_2	CAN インタフェースの TX 出力端子	36	29	27
	RX1_2	CAN インタフェースの RX 入力端子	35	28	26
リアルタイム クロック	RTCCO_0	リアルタイムクロックの 0.5 秒パルス出力端子	57	46	42
	RTCCO_2		10	7	6
	SUBOUT_0	サブクロック出力端子	57	46	42
	SUBOUT_2		10	7	6
DAC	DA0_0	D/A コンバータ ch.0 のアナログ出力端子	22	19	18
Reset	INITX	外部リセット入力端子。 INITX="L" のとき、リセットが有効です。	21	18	17
Mode	MD0	モード 0 端子。 通常動作時は、MD0="L" を入力してください。フラッシュメモリのシリアル書込み時は、MD0="H" を入力してください。	29	23	21
	MD1	モード 1 端子。 フラッシュメモリのシリアル書込み時は、MD1="L" を入力してください。	28	22	20
Power	VCC	電源端子	1	1	1
			18	15	14
			33	-	-
GND	VSS	GND 端子	16	13	12
			32	26	24
			64	52	48
Clock	X0	メインクロック(発振)入力端子	30	24	22
	X0A	サブクロック(発振)入力端子	19	16	15
	X1	メインクロック(発振)I/O 端子	31	25	23
	X1A	サブクロック(発振)I/O 端子	20	17	16
	CROUT_1	内蔵高速 CR 発振クロック出力ポート	57	46	42
Analog Power	AVCC	A/D コンバータ, D/A コンバータの アナログ電源端子	41	33	31
	AVRH	A/D コンバータのアナログ基準電圧入力 端子	42	34	32
Analog GND	AVSS	A/D コンバータ, D/A コンバータの GND 端子	37	30	28
	AVRL	A/D コンバータのアナログ基準電圧入力 端子	43	35	33
C pin	C	電源安定化容量端子	17	14	13


#### <注意事項>



- 本デバイスには、JTAG 標準のテストアクセスポート(TAP)が搭載されていますが、IEEE 1149.1-2001 に完全に準拠していません。32bit の ID 番号は、他シリーズの ID 番号と重なる場合があります。また、JTAG 端子は TAP コントローラへのアクセス以外の目的に対しても使用されます。



## 5. 入出力回路形式



分類	回路	備考
A		<p>メイン発振/GPIO 切換え可能</p> <p>メイン発振機能選択時</p> <ul style="list-style-type: none"> <li>• 発振帰還抵抗: 約 1 MΩ</li> <li>• スタンバイ制御あり</li> </ul> <p>GPIO 機能選択時</p> <ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 kΩ</li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> </ul>



分類	回路	備考
B	 <p>Pull-up resistor</p> <p>Digital input</p>	<ul style="list-style-type: none"> <li>• CMOS レベルヒステリシス入力</li> <li>• プルアップ抵抗: 約 50 kΩ</li> </ul>
C	 <p>N-ch</p> <p>Digital input</p> <p>Digital output</p>	<ul style="list-style-type: none"> <li>• オープンドレイン出力</li> <li>• CMOS レベルヒステリシス入力</li> </ul>

分類	回路	備考
D	 <p>The diagram illustrates the internal circuitry of the MB9A420L for digital I/O. It features two main sections, one for input X1 and another for input X0. Each section includes a pull-up resistor connected to a supply rail, a P-channel MOSFET (P-ch) and an N-channel MOSFET (N-ch) forming a push-pull output stage, and a feedback resistor connected to ground. The input lines are connected to the gates of the MOSFETs. The output lines are connected to the drains of the MOSFETs. The circuit also includes logic gates (AND, OR, NOT) and a clock input for timing control. The pull-up resistor control is managed by a digital input and a standby mode control signal.</p>	<p>サブ発振/GPIO切換え可能</p> <p>サブ発振機能選択時</p> <ul style="list-style-type: none"> <li>• 発振帰還抵抗: 約 5 M<math>\Omega</math></li> <li>• スタンバイ制御あり</li> </ul> <p>GPIO機能選択時</p> <ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>• I<sub>OH</sub> = -4 mA, I<sub>OL</sub> = 4 mA</li> </ul>

分類	回路	備考
E		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>• I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> <li>• +B 入力可</li> </ul>
F		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• 入力制御あり</li> <li>• アナログ入力</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>• I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> <li>• +B 入力可</li> </ul>

分類	回路	備考
G		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 kΩ</li> <li>• <math>I_{OH} = -12 \text{ mA}</math>, <math>I_{OL} = 12 \text{ mA}</math></li> <li>• +B 入力可</li> </ul>
H		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• 5 V トレラント</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 kΩ</li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>• PZR レジスタ制御可能。 P51, P52 のみ。</li> <li>• I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> </ul>

分類	回路	備考
I		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• 入力制御あり</li> <li>• アナログ入力</li> <li>• 5 V トレラント</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 kΩ</li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>• PZR レジスタ制御可能。 P23, P22, P60 のみ。</li> <li>• I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常におフです。</li> </ul>
J		CMOSレベルヒステリシス入力

分類	回路	備考
K		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス 入力</li> <li>• 入力制御あり</li> <li>• アナログ出力</li> <li>• プルアップ抵抗制御あり</li> <li>• スタンバイ制御あり</li> <li>• プルアップ抵抗: 約 50 kΩ</li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>• I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> </ul>
L		<ul style="list-style-type: none"> <li>• CMOS レベル出力</li> <li>• CMOS レベルヒステリシス入力</li> <li>• スタンバイ制御あり</li> <li>• <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> </ul>

## 6. 取扱上のご注意

半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件、環境条件など)によっても大きく左右されます。

以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明します。

### 6.1 設計上の注意事項

ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。

#### 絶対最大定格の遵守

半導体デバイスは、過剰なストレス（電圧、電流、温度など）が加わると破壊する可能性があります。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。

#### 推奨動作条件の遵守

推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性に悪影響を及ぼすことがあります。

本資料に記載されていない項目、使用条件、論理組み合わせでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

#### 端子の処理と保護

半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。

##### 1. 過電圧・過電流の防止

各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止してください。

##### 2. 出力端子の保護

出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。

##### 3. 未使用入力端子の処理

インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。

#### ラッチアップ

半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内部の寄生 PNP 接合（サイリスタ構造）が導通して、数百 mA を越える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。これを防止するために、以下の点にご注意ください。

1. 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ、サージ等にも注意してください。
2. 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。

#### 安全等の規制と規格の遵守

世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制と規格に適合するようお願いいたします。

## フェイル・セーフ設計

半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないよう、お客様は、装置の冗長設計、延焼対策設計、過電流防止設計、誤動作防止設計などの安全設計をお願いします。

## 用途に関する注意

本資料に記載された製品は、通常の産業用、一般事務用、パーソナル用、家庭用などの一般的用途に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途（原子力施設における核反応制御、航空機自動飛行制御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵器システムにおけるミサイル発射制御をいう）、ならびに極めて高い信頼性が要求される用途（海底中継器、宇宙衛星をいう）に使用されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。

## 6.2 パッケージ実装上の注意事項

パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は、当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。

### リード挿入形

リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを使用してプリント板に実装する方法とがあります。

プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフローはんだ方法（ウェーブソルダーリング法）が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してください。

ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。

### 表面実装形

表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。

当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装してください。

## 鉛フリーパッケージ

BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがありますのでご注意ください。

## 半導体デバイスの保管について

プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意ください。

1. 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管してください。
2. 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下、温度 5°C～30°C で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
3. 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
4. 腐食性ガスの発生する場所や塵埃の多い所は避けてください。

## ベーキングについて

吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。

ベーキングは、当社の推奨する条件で実施してください。

条件: 125°C/24 時間

## 静電気

半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。

1. 作業環境の相対湿度は 40 % ~ 70%RH にしてください。  
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
2. 使用するコンベア、半田槽、半田ゴテ、および周辺付帯設備は大地に接地してください。
3. 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
4. 治具、計器類は、接地または帯電防止化を実施してください。
5. 組立完了基板の収納時、発泡スチロールなどの帯電しやすい材料の使用は避けてください。

### 6.3 使用環境に関する注意事項

半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては、以下の点にご注意ください。

#### 1. 湿度環境

高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。

#### 2. 静電気放電

半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。このような場合、帯電の防止または放電の防止の処置をお願いします。

#### 3. 腐食性ガス、塵埃、油

腐食性ガス雰囲気中や、塵埃、油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策についてご検討ください。

#### 4. 放射線・宇宙線

一般のデバイスは、設計上、放射線、宇宙線にさらされる環境を想定しておりません。したがって、これらを遮蔽してご使用ください。

#### 5. 発煙・発火

樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。

その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。

## 7. デバイス使用上の注意

### 電源端子について

VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グラウンドレベルの上昇によるストロブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグラウンドに接続してください。また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。

さらに、本デバイスの近くで各電源端子と GND 端子の間、AVCC 端子と AVSS 端子の間、AVRH 端子と AVRL 端子の間に 0.1 $\mu$ F 程度のセラミックコンデンサをバイパスコンデンサとして接続することを推奨します。

### 電源電圧の安定化について

電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安定化の基準として VCC は、商用周波数 (50 Hz～60 Hz) におけるリプル変動(ピークピーク値) を推奨動作条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動率は 0.1 V/ $\mu$ s 以下にしてください。

### 水晶発振回路について

X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子および水晶振動子さらにグラウンドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設計してください。

また、X0/X1, X0A/X1A 端子の回りをグラウンドで囲むようなプリント板アートワークは安定した動作を期待できるため、強く推奨します。

実装基板にて、使用する水晶振動子の発振評価を実施してください。

### サブクロック用水晶振動子について

本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となっています。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用を推奨します。

#### ■表面実装タイプ

サイズ: 3.2 mm × 1.5 mm 以上  
負荷容量: 6 pF～7 pF 程度


#### ■リードタイプ

負荷容量: 6 pF～7 pF 程度

## 外部クロック使用時の注意

メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、X0 端子にクロックを入力してください。X1 (PE3)端子は汎用 I/O ポートとして使用できます。

同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設定し、X0A 端子にクロックを入力してください。X1A (P47)端子は汎用 I/O ポートとして使用できます。



## マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合の扱いについて


マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合、デジタル出力 P-ch トランジスタは常にディセーブルです。しかし、I<sup>2</sup>C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフにしたまま外部 I<sup>2</sup>C バスシステムへ接続してはいけません。

## C 端子について

本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ(C<sub>S</sub>)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。

なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。

本シリーズでは 4.7  $\mu$ F 程度の平滑コンデンサを推奨します。



## モード端子(MD0)について

モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子または VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設計してください。

### 電源投入時について

電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。なお、A/D コンバータおよび D/A コンバータを使用しない場合でも、AVCC = VCC レベル、AVSS = VSS レベルに接続してください。

投入時: VCC → AVCC → AVRH

切断時: AVRH → AVCC → VCC

### シリアル通信について

シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの設計をしてください。

また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をしてください。

### メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について


メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。

お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。

### 5 V トレラント I/O のプルアップ機能について

5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。

## 8. ブロックダイアグラム





## 9. メモリサイズ

メモリサイズについては、「1. 品種構成」の「メモリサイズ」を参照してください

## 10. メモリマップ

### メモリマップ (1)



**メモリマップ (2)**


\*: フラッシュメモリの詳細は『MB9A420L/120L/MB9B120J シリーズ フラッシュプログラミングマニュアル』を参照してください。

**ペリフェラル・アドレスマップ**

スタート アドレス	エンド アドレス	バス	周辺機能
0x4000_0000	0x4000_0FFF	AHB	フラッシュメモリ I/F レジスタ
0x4000_1000	0x4000_FFFF		予約
0x4001_0000	0x4001_0FFF	APB0	クロック・リセット制御
0x4001_1000	0x4001_1FFF		ハードウェアウォッチドッグタイマ
0x4001_2000	0x4001_2FFF		ソフトウェアウォッチドッグタイマ
0x4001_3000	0x4001_4FFF		予約
0x4001_5000	0x4001_5FFF		デュアルタイマ
0x4001_6000	0x4001_FFFF		予約
0x4002_0000	0x4002_0FFF		多機能タイマ unit0
0x4002_1000	0x4002_3FFF		予約
0x4002_4000	0x4002_4FFF	APB1	PPG
0x4002_5000	0x4002_5FFF		ベースタイマ
0x4002_6000	0x4002_6FFF		予約
0x4002_7000	0x4002_7FFF		A/D コンバータ
0x4002_8000	0x4002_8FFF		D/A コンバータ
0x4002_9000	0x4002_DFFF		予約
0x4002_E000	0x4002_EFFF		内蔵 CR トリミング
0x4002_F000	0x4002_FFFF		予約
0x4003_0000	0x4003_0FFF	APB2	外部割込み
0x4003_1000	0x4003_1FFF		割込み要因確認レジスタ
0x4003_2000	0x4003_2FFF		予約
0x4003_3000	0x4003_3FFF		GPIO
0x4003_4000	0x4003_4FFF		予約
0x4003_5000	0x4003_57FF		低電圧検出
0x4003_5800	0x4003_5FFF		予約
0x4003_6000	0x4003_6FFF		予約
0x4003_7000	0x4003_7FFF		CAN プリスケラ
0x4003_8000	0x4003_8FFF		マルチファンクションシリアル
0x4003_9000	0x4003_9FFF		予約
0x4003_A000	0x4003_AFFF		予約
0x4003_B000	0x4003_BFFF		RTC
0x4003_C000	0x4003_FFFF		予約
0x4004_0000	0x4004_FFFF	AHB	予約
0x4005_0000	0x4005_FFFF		予約
0x4006_0000	0x4006_0FFF		予約
0x4006_1000	0x4006_2FFF		予約
0x4006_3000	0x4006_3FFF		CAN ch.1
0x4006_4000	0x41FF_FFFF		予約

## 11. 各 CPU ステートにおける端子状態

端子の状態として使用している語句は、以下の意味を持ちます。

■INITX=0

INITX 端子が"L"レベルの期間です。

■INITX=1

INITX 端子が"H"レベルの期間です。

■SPL=0

スタンバイモードコントロールレジスタ(STB\_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定された状態です。

■SPL=1

スタンバイモードコントロールレジスタ(STB\_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定された状態です。

■入力可

入力機能が使用可能な状態です。

■内部入力"0"固定

入力機能が使用できない状態です。内部入力は"L"に固定されます。

■Hi-Z

端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。

■設定不可

設定できません。

■直前状態保持

本モードに遷移する直前の状態を保持します。  
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。  
ポートとして使用している場合は、その状態を保持します。

■アナログ入力可

アナログ入力が許可されています。

**端子状態一覧表**

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX 入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態	
		電源不安定	電源安定		電源安定	電源安定	
		-	INITX=0	INITX=1	INITX=1	INITX=1	
		-	-	-	-	SPL=0	SPL=1
A	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	メイン水晶 発振入力端子/ 外部メイン クロック入力 選択時	入力可	入力可	入力可	入力可	入力可	入力可
B	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	外部メイン クロック入力 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	メイン水晶 発振出力端子	Hi-Z/ 内部入力 "0"固定 または 入力可	Hi-Z/ 内部入力 "0"固定	Hi-Z/ 内部入力 "0"固定	直前状態 保持/ 発振停止時*1 は Hi-Z/内部 入力"0"固定	直前状態 保持/ 発振停止時*1 は Hi-Z/内部 入力"0"固定	直前状態 保持/ 発振停止時*1 は Hi-Z/内部 入力"0"固定
C	INITX 入力端子	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可
D	モード 入力端子	入力可	入力可	入力可	入力可	入力可	入力可
E	モード 入力端子	入力可	入力可	入力可	入力可	入力可	入力可
	GPIO 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/ 入力可
F	GPIO 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/ 内部入力"0"固定
	サブ水晶 発振入力端子/ 外部サブ クロック入力 選択時	入力可	入力可	入力可	入力可	入力可	入力可
G	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	外部サブ クロック入力 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	サブ水晶 発振出力端子	Hi-Z/ 内部入力 "0"固定 または 入力可	Hi-Z/ 内部入力 "0"固定	Hi-Z/ 内部入力"0" 固定	直前状態保持	直前状態保持/ 発振停止時*2 は Hi-Z/内部 入力"0"固定	直前状態保持/ 発振停止時*2 は Hi-Z/内部 入力"0"固定
H	NMIX 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持
	上記以外の リソース選択 時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固定
I	GPIO 選択時						
	JTAG 選択時	Hi-Z	プルアップ/ 入力可	プルアップ/ 入力可	直前状態保持	直前状態保持	直前状態保持

端子状態形式	グループ機能名	パワーオンリセットまたは低電圧検出状態	INITX 入力状態	デバイス内部リセット状態	ランモードまたはスリープモード状態	タイマモード, RTC モードまたはストップモード状態	
		電源不安定	電源安定		電源安定	電源安定	
		-	INITX=0	INITX=1	INITX=1	INITX=1	
		-	-	-	-	SPL=0	SPL=1
J	GPIO 選択時	設定不可	設定不可	設定不可			Hi-Z/ 内部入力"0"固定
	リソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
K	GPIO 選択時						
	外部割込み許可選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持
	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固定
L	GPIO 選択時						
	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可
	上記以外のリソース選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
M	GPIO 選択時						
	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可	Hi-Z/ 内部入力"0"固定/ アナログ入力可
	外部割込み許可選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持
	上記以外のリソース選択時						Hi-Z/ 内部入力"0"固定
N	GPIO 選択時						
	アナログ出力選択時	設定不可	設定不可	設定不可	直前状態保持	*3	*4
	外部割込み許可選択時	設定不可	設定不可	設定不可		直前状態保持	直前状態保持
	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固定

\*1: サブタイマモード, 低速 CR タイマモード, ストップモード, RTC モードは発振が停止します。

\*2: ストップモードは発振が停止します。

\*3: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力"0"固定です。

\*4: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"固定です。

## 12. 電気的特性

### 12.1 絶対最大定格

項目	記号	定格値		単位	備考
		最小	最大		
電源電圧*1, *2	$V_{CC}$	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
アナログ電源電圧*1, *3	$AV_{CC}$	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
アナログ基準電圧*1, *3	$AV_{RH}$	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
入力電圧*1	$V_I$	$V_{SS} - 0.5$	$V_{CC} + 0.5$ ( $\leq 6.5$ V)	V	
		$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	5 V トレラント
アナログ端子入力電圧*1	$V_{IA}$	$V_{SS} - 0.5$	$AV_{CC} + 0.5$ ( $\leq 6.5$ V)	V	
出力電圧*1	$V_O$	$V_{SS} - 0.5$	$V_{CC} + 0.5$ ( $\leq 6.5$ V)	V	
最大クランプ電流	$I_{CLAMP}$	-2	+2	mA	*7
最大総クランプ電流	$\Sigma [I_{CLAMP}]$		+20	mA	*7
"L"レベル最大出力電流*4	$I_{OL}$	-	10	mA	4 mA タイプ
			20	mA	12 mA タイプ
"L"レベル平均出力電流*5	$I_{OLAV}$	-	4	mA	4 mA タイプ
			12	mA	12 mA タイプ
"L"レベル最大総出力電流	$\Sigma I_{OL}$	-	100	mA	
"L"レベル平均総出力電流*6	$\Sigma I_{OLAV}$	-	50	mA	
"H"レベル最大出力電流*4	$I_{OH}$	-	- 10	mA	4 mA タイプ
			- 20	mA	12 mA タイプ
"H"レベル平均出力電流*5	$I_{OHAV}$	-	- 4	mA	4 mA タイプ
			- 12	mA	12 mA タイプ
"H"レベル最大総出力電流	$\Sigma I_{OH}$	-	- 100	mA	
"H"レベル平均総出力電流*6	$\Sigma I_{OHAV}$	-	- 50	mA	
消費電力	$P_D$	-	350	mW	
保存温度	$T_{STG}$	- 55	+ 150	°C	

\*1:  $V_{SS} = AV_{SS} = 0$  V を基準にした値です。

\*2:  $V_{CC}$  は  $V_{SS} - 0.5$  V より低くならないでください。

\*3: 電源投入時など  $V_{CC} + 0.5$  V を超えてはいけません。


\*4: 最大出力電流は、該当する端子 1 本のピーク値を規定します。

\*5: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。

\*6: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。

\*7:

- 該当端子については、「4. 端子機能一覧」、「5. 入出力回路形式」を参照してください。
- 推奨動作条件内でご使用ください。
- +B 入力 は 直流電圧(電流)でご使用ください。
- +B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
- +B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下になるように電流制限抵抗の値を設定してください。
- 低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイオードを通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼすことがあります。そのため+B 入力時には Vcc、AVcc の電位が推奨動作条件を超えないようにしてください。
- 本デバイスの電源が OFF 時(0 V に固定していない場合)、または電源投入時に+B 入力を行っている場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完全な動作を行うことがあります。
- 推奨回路例(入出力等価回路)を下記に示します。



#### <注意事項>

- 絶対最大定格を超えるストレス(電圧、電流、温度など)の印加は、半導体デバイスを破壊する可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。

## 12.2 推奨動作条件

( $V_{SS} = AV_{SS} = AV_{RL} = 0.0V$ )

項目		記号	条件	規格値		単位	備考
				最小	最大		
電源電圧		V <sub>CC</sub>	-	2.7*2	5.5	V	
アナログ電源電圧		AV <sub>CC</sub>	-	2.7	5.5	V	AV <sub>CC</sub> =V <sub>CC</sub>
アナログ基準電圧		AV <sub>RH</sub>	-	2.7	AV <sub>CC</sub>	V	
		AV <sub>RL</sub>	-	AV <sub>SS</sub>	AV <sub>SS</sub>	V	
平滑コンデンサ容量		C <sub>S</sub>	-	1	10	μF	レギュレータ用*1
動作温度	LQG064, LQC052, LQD064, LQA048, WNS064, WNY048	T <sub>A</sub>	4層基板 実装時	- 40	+ 105	°C	
			単層 両面基板 実装時	- 40	+ 85	°C	

\*1: 平滑コンデンサの接続方法は、「7. デバイス使用上の注意」の「C 端子について」を参照してください。

\*2: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メイン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。

### <注意事項>

- 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。データシートに記載されていない項目、使用条件、論理の組合せでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

## 12.3 直流規格

### 12.3.1 電流規格

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = AV_{RL} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件		規格値		単位	備考
					標準	最大		
ラン モード 電流	Icc	VCC	PLL ランモード	CPU: 40 MHz, 周辺: 40 MHz フラッシュ実行	15.5	16	mA	*1, *5
				CPU: 40 MHz, 周辺クロック停止 フラッシュ実行, NOP 動作	9	10.6	mA	*1, *5
				CPU: 40 MHz, 周辺: 40 MHz RAM 実行	14	15	mA	*1, *5
			高速 CR ランモード	CPU/周辺: 4 MHz*2 フラッシュ実行	1.7	3.0	mA	*1
			サブ ランモード	CPU/周辺: 32 kHz 32 kHz 水晶発振 フラッシュ実行	63	900	μA	*1, *6
			低速 CR ランモード	CPU/周辺: 100 kHz フラッシュ実行	88	920	μA	*1
スリープ モード 電流	Iccs		PLL スリープモード	周辺: 40 MHz	9	12	mA	*1, *5
			高速 CR スリープモード	周辺: 4 MHz*2	1	2.1	mA	*1
			サブ スリープモード	周辺: 32 kHz	58	880	μA	*1, *6
			低速 CR スリープモード	周辺: 100 kHz	71	890	μA	*1

\*1: 全ポート固定時

\*2: トリミングにて 4 MHz に設定した場合

\*3:  $T_A = +25^{\circ}C$ ,  $V_{CC} = 5.5V$

\*4:  $T_A = +105^{\circ}C$ ,  $V_{CC} = 5.5V$

\*5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)

\*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)

$(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件		規格値		単位	備考
					標準	最大		
タイマ モード 電流	I <sub>CC</sub> T	VCC	メイン タイマモード	T <sub>A</sub> = + 25°C, LVD off 時	1.8	2.1	mA	*1, *3
				T <sub>A</sub> = + 105°C, LVD off 時	-	2.7	mA	*1, *3
	サブ タイマモード		T <sub>A</sub> = + 25°C, LVD off 時	13	44	μA	*1, *4	
			T <sub>A</sub> = + 105°C, LVD off 時	-	730	μA	*1, *4	
RTC モード 電流	I <sub>CC</sub> R		RTC モード	T <sub>A</sub> = + 25°C, LVD off 時	10	38	μA	*1, *4
				T <sub>A</sub> = + 105°C, LVD off 時	-	570	μA	*1, *4
ストップ モード 電流	I <sub>CC</sub> H		ストップモード	T <sub>A</sub> = + 25°C, LVD off 時	9	32	μA	*1
				T <sub>A</sub> = +105°C, LVD off 時	-	540	μA	*1

\*1: 全ポート固定時

\*2: V<sub>CC</sub>=5.5 V

\*3: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)

\*4: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)

## LVD 電流

 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
低電圧検出回路(LVD)電源電流	I <sub>CC</sub> LVD	VCC	リセット発生用動作時	0.13	0.3	μA	未検出時
			割込み発生用動作時	0.13	0.3	μA	未検出時

## フラッシュメモリ電流

 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
フラッシュメモリ書込み/消去電流	I <sub>CC</sub> FLASH	VCC	書込み/消去時	9.5	11.2	mA	

**A/D コンバータ電流**
 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
電源電流	I <sub>CCAD</sub>	AVCC	A/D 動作時	0.7	0.9	mA	
			A/D 停止時	0.13	13	μA	
基準電源電流	I <sub>CCAVRH</sub>	AVRH	A/D 動作時 AVRH=5.5 V	1.1	1.97	mA	
			A/D 停止時 AVRH=5.5 V	0.1	1.7	μA	

**D/A コンバータ電流**
 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
電源電流	I <sub>DDA</sub>	AVCC	動作時 AV <sub>CC</sub> = 3.3 V	315	380	μA	*
			動作時 AV <sub>CC</sub> = 5.0 V	475	580	μA	*
	I <sub>DSA</sub>		停止時	-	8	μA	*

\*: 無負荷時

**12.3.2 端子特性**
 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
"H"レベル 入力電圧 (ヒステリシス 入力)	$V_{IHS}$	CMOS ヒステリシス 入力端子, MD0, MD1	-	$V_{CC} \times 0.8$	-	$V_{CC} + 0.3$	V	
		5V トレラント 入力端子	-	$V_{CC} \times 0.8$	-	$V_{SS} + 5.5$	V	
"L"レベル 入力電圧 (ヒステリシス 入力)	$V_{ILS}$	CMOS ヒステリシス 入力端子, MD0, MD1	-	$V_{SS} - 0.3$	-	$V_{CC} \times 0.2$	V	
		5V トレラント 入力端子	-	$V_{SS} - 0.3$	-	$V_{CC} \times 0.2$	V	
"H"レベル 出力電圧	$V_{OH}$	4mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OH} = -4mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5V,$ $I_{OH} = -2mA$					
		12mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OH} = -12mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5V,$ $I_{OH} = -8mA$					
"L"レベル 出力電圧	$V_{OL}$	4mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OL} = 4mA$	$V_{SS}$	-	0.4	V	
			$V_{CC} < 4.5V,$ $I_{OL} = 2mA$					
		12mA タイプ	$V_{CC} \geq 4.5V,$ $I_{OL} = 12mA$	$V_{SS}$	-	0.4	V	
			$V_{CC} < 4.5V,$ $I_{OL} = 8mA$					
入力リーク 電流	$I_{IL}$	-	-	-5	-	+5	$\mu A$	
プルアップ 抵抗値	$R_{PU}$	プルアップ 端子	$V_{CC} \geq 4.5V$	33	50	90	$k\Omega$	
			$V_{CC} < 4.5V$	-	-	180		
入力容量	$C_{IN}$	$V_{CC}, V_{SS},$ $AV_{CC},$ $AV_{SS}, AV_{RH},$ $AV_{RL}$ 以外	-	-	5	15	pF	

## 12.4 交流規格


### 12.4.1 メインクロック入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力周波数	f <sub>CH</sub>	X0, X1	V <sub>CC</sub> ≧4.5 V	4	48	MHz	水晶振動子接続時
			V <sub>CC</sub> <4.5 V	4	20		
			-	4	48	MHz	外部クロック時
入力クロック周期	t <sub>CYLH</sub>		-	20.83	250	ns	外部クロック時
入力クロック パルス幅	-		P <sub>WH</sub> /t <sub>CYLH</sub> , P <sub>WL</sub> /t <sub>CYLH</sub>	45	55	%	外部クロック時
入力クロック 立上り, 立下り 時間	t <sub>CF</sub> , t <sub>CR</sub>		-	-	5	ns	外部クロック時
内部動作クロック 周波数*1	f <sub>CM</sub>	-	-	-	40	MHz	マスタクロック
	f <sub>CC</sub>	-	-	-	40	MHz	ベースクロック (HCLK/FCLK)
	f <sub>CP0</sub>	-	-	-	40	MHz	APB0 バスクロック *2
	f <sub>CP1</sub>	-	-	-	40	MHz	APB1 バスクロック *2
	f <sub>CP2</sub>	-	-	-	40	MHz	APB2 バスクロック *2
内部動作クロック サイクル時間*1	t <sub>CYCC</sub>	-	-	25	-	ns	ベースクロック (HCLK/FCLK)
	t <sub>CYCP0</sub>	-	-	25	-	ns	APB0 バスクロック *2
	t <sub>CYCP1</sub>	-	-	25	-	ns	APB1 バスクロック *2
	t <sub>CYCP2</sub>	-	-	25	-	ns	APB2 バスクロック *2

\*1: 各内部動作クロックの詳細については、『FM3 ファミリー パリフェラルマニュアル』の『CHAPTER 2-1:クロック』を参照してください。

\*2: 各パブリフェラルが接続されている APB バスについては「8.ブロックダイアグラム」を参照してください。




### 12.4.2 サブクロック入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
入力周波数	$f_{CL}$	X0A, X1A	-	-	32.768	-	kHz	水晶振動子 接続時
			-	32	-	100	kHz	外部クロック時
入力クロック周期	$t_{CYLL}$		-	10	-	31.25	$\mu s$	外部クロック時
入力クロックパルス幅	-		$P_{WH}/t_{CYLL}$ , $P_{WL}/t_{CYLL}$	45	-	55	%	外部クロック時

\*: ご使用する水晶振動子については、「7. デバイス使用上の注意」の「サブクロック用水晶振動子について」を参照してください。



### 12.4.3 内蔵 CR 発振規格

#### 内蔵高速 CR

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
クロック周波数	f <sub>CRH</sub>	$T_A = +25^{\circ}C$ , $3.6V < V_{CC} \leq 5.5V$	3.92	4	4.08	MHz	トリミング時*1
		$T_A = 0^{\circ}C \sim +85^{\circ}C$ , $3.6V < V_{CC} \leq 5.5V$	3.9	4	4.1		
		$T_A = -40^{\circ}C \sim +105^{\circ}C$ , $3.6V < V_{CC} \leq 5.5V$	3.88	4	4.12		
		$T_A = +25^{\circ}C$ , $2.7V \leq V_{CC} \leq 3.6V$	3.94	4	4.06		
		$T_A = -20^{\circ}C \sim +85^{\circ}C$ , $2.7V \leq V_{CC} \leq 3.6V$	3.92	4	4.08		
		$T_A = -20^{\circ}C \sim +105^{\circ}C$ , $2.7V \leq V_{CC} \leq 3.6V$	3.9	4	4.1		
		$T_A = -40^{\circ}C \sim +105^{\circ}C$ , $2.7V \leq V_{CC} \leq 3.6V$	3.88	4	4.12		
		$T_A = -40^{\circ}C \sim +105^{\circ}C$	2.8	4	5.2		非トリミング時
周波数安定時間	t <sub>CRWT</sub>	-	-	-	30	μs	*2

- \*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミング値に使用した場合  
 \*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できます。

#### 内蔵低速 CR

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
クロック周波数	f <sub>CRL</sub>	-	50	100	150	kHz	

#### 12.4.4 メイン PLL の使用条件(メイン PLL の入力クロックにメインクロックを使用)

(V<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = - 40°C~+105°C)

項目	記号	規格値			単位	備考
		最小	標準	最大		
PLL 発振安定待ち時間*1 (LOCK UP 時間)	t <sub>LOCK</sub>	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	4	-	16	MHz	
PLL 逡倍率	-	5	-	37	逡倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	75	-	150	MHz	
メイン PLL クロック周波数*2	f <sub>CLKPLL</sub>	-	-	40	MHz	

\*1: PLL の発振が安定するまでの待ち時間

\*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 2-1:クロック』を参照してください。

#### 12.4.5 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)

(V<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = - 40°C~+105°C)


項目	記号	規格値			単位	備考
		最小	標準	最大		
PLL 発振安定待ち時間*1 (LOCK UP 時間)	t <sub>LOCK</sub>	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	3.8	4	4.2	MHz	
PLL 逡倍率	-	19	-	35	逡倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	72	-	150	MHz	
メイン PLL クロック周波数*2	f <sub>CLKPLL</sub>	-	-	40	MHz	

\*1: PLL の発振が安定するまでの待ち時間

\*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 2-1:クロック』を参照してください。

#### <注意事項>

- メイン PLL のソースクロックには、必ず周波数トリミングを行った高速 CR クロック (CLKHC)を入力してください。  
PLL 逡倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を超えないようにしてください。



#### 12.4.6 リセット入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
リセット入力時間	$t_{INITX}$	INITX	-	500	-	ns	

#### 12.4.7 パワーオンリセットタイミグ

( $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C$  to  $+105^{\circ}C$ )


項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
電源断時間	$t_{OFF}$	VCC	-	1	-	-	ms	*1
電源立上り速度	$dV/dt$		$V_{CC}: 0.2V \sim 2.70V$	1.2	-	1000	mV/us	*2
パワーオンリセット解除までの時間	$t_{PRT}$		-	0.34	-	3.15	ms	

\*1:  $V_{CC}$  は  $t_{OFF}$  最小期間中  $0.2V$  以下である必要があります。この状態が満たせない場合、誤った初期化が発生する可能性があります。

\*2: この  $dV/dt$  規格は cold start( $t_{OFF} > 1ms$ )のパワーオン時に適用されます。

#### <注意事項>

- もし  $t_{OFF}$  が満たせない場合は、起動時および電圧降下発生時に「12.4.6.リセット入力規格」に従い外部リセット(INITX)を入れて下さい。



#### 用語解説


VDH: 低電圧検出リセット解除電圧「12.6. 低電圧検出特性」を参照してください。

#### 12.4.8 ベースタイマ入力タイミング

##### タイマ入力タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )


項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TIWH}$ , $t_{TIWL}$	TIOAn/TIOBn (ECK, TIN として 使用するとき)	-	$2t_{CYCP}$	-	ns	



##### トリガ入力タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TRGH}$ , $t_{TRGL}$	TIOAn/TIOBn (TGIN として 使用するとき)	-	$2t_{CYCP}$	-	ns	



##### <注意事項>

- $t_{CYCP}$  は、APB バスクロックのサイクル時間です。  
ベースタイマが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。

#### 12.4.9 CSIO/UART タイミング



##### CSIO (SPI = 0, SCINV = 0)

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件	$V_{CC} < 4.5 V$		$V_{CC} \geq 4.5 V$		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	tSCYC	SCKx	マスタ モード	4tCYCP	-	4tCYCP	-	ns
SCK ↓ → SOT 遅延時間	tSLOVI	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↑ セットアップ時間	tVSHI	SCKx, SINx		50	-	30	-	ns
SCK ↑ → SIN ホールド時間	tSHIXI	SCKx, SINx		0	-	0	-	ns
シリアルクロック "L"パルス幅	tLSLH	SCKx	スレーブ モード	2tCYCP - 10	-	2tCYCP - 10	-	ns
シリアルクロック "H"パルス幅	tSHSL	SCKx		tCYCP + 10	-	tCYCP + 10	-	ns
SCK ↓ → SOT 遅延時間	tSLOVE	SCKx, SOTx		-	50	-	30	ns
SIN → SCK ↑ セットアップ時間	tVSHI	SCKx, SINx		10	-	10	-	ns
SCK ↑ → SIN ホールド時間	tSHIXE	SCKx, SINx		20	-	20	-	ns
SCK 立下り時間	tF	SCKx		-	5	-	5	ns
SCK 立上り時間	tR	SCKx		-	5	-	5	ns

##### <注意事項>

- クロック同期モード時の交流規格です。
- tCYCP は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCKx\_0, SOTx\_1 の組み合わせは保証外です。
- 外部負荷容量  $C_L = 30 \text{ pF}$  時





**CSIO (SPI = 0, SCINV = 1)**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	$V_{CC} < 4.5 V$		$V_{CC} \geq 4.5 V$		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	マスタ モード	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		50	-	30	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		0	-	0	-	ns
シリアルクロック "L"パルス幅	t <sub>SLSH</sub>	SCK <sub>x</sub>	スレーブ モード	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		10	-	10	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- クロック同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30 pF 時





**CSIO (SPI = 1, SCINV = 0)**

 (V<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = -40°C~+105°C)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5 V		V <sub>CC</sub> ≥ 4.5 V		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	マスタ モード	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		50	-	30	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		0	-	0	-	ns
SOT → SCK ↓ 遅延時間	t <sub>SOVLI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		2t <sub>CYCP</sub> - 30	-	2t <sub>CYCP</sub> - 30	-	ns
シリアルクロック "L"パルス幅	t <sub>LSH</sub>	SCK <sub>x</sub>	スレーブ モード	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		10	-	10	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- クロック同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30 pF 時





**CSIO (SPI = 1, SCINV = 1)**

 (V<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = - 40°C~+ 105°C)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5 V		V <sub>CC</sub> ≥ 4.5 V		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	マスタ モード	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		50	-	30	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXI</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		0	-	0	-	ns
SOT → SCK ↑ 遅延時間	t <sub>SOVHI</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		2t <sub>CYCP</sub> - 30	-	2t <sub>CYCP</sub> - 30	-	ns
シリアルクロック "L"パルス幅	t <sub>LSH</sub>	SCK <sub>x</sub>	スレーブ モード	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVE</sub>	SCK <sub>x</sub> , SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		10	-	10	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXE</sub>	SCK <sub>x</sub> , SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**


- クロック同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30 pF 時



### UART 外部クロック入力 (EXT = 1)

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	条件	規格値		単位	備考
			最小	最大		
シリアルクロック"L"パルス幅	tSLSH	$C_L = 30 \text{ pF}$	tCYCP + 10	-	ns	
シリアルクロック"H"パルス幅	tSHSL		tCYCP + 10	-	ns	
SCK 立下り時間	tF		-	5	ns	
SCK 立上り時間	tR		-	5	ns	




**12.4.10 外部入力タイミング**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{INH}, t_{INL}$	ADTG	-	$2t_{CYCP}^{*1}$	-	ns	A/D コンバータ トリガ入力
		FRCKx					フリーランタイム入力クロック
		ICxx					インプット キャプチャ
		DTTIXX	-	$2t_{CYCP}^{*1}$	-	ns	波形ジェネレータ
		IGTRG	-	$2t_{CYCP}^{*1}$	-	ns	PPG IGBT モード
		INTxx, NMIX	*2	$2t_{CYCP} + 100^{*1}$	-	ns	外部割込み, NMI
			*3	500	-	ns	

\*1:  $t_{CYCP}$  は APB バスクロックのサイクル時間です。A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。

\*2: ランモード, スリープモード時

\*3: タイマモード, RTC モード, ストップモード時



### 12.4.11 I<sup>2</sup>C タイミング

(V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = -40°C ~ +105°C)

項目	記号	条件	Standard-mode		Fast-mode		単位	備考
			最小	最大	最小	最大		
SCL クロック周波数	f <sub>SCL</sub>		0	100	0	400	kHz	
(反復)「スタート」条件 ホールド時間 SDA ↓ → SCL ↓	t <sub>HDSTA</sub>	C <sub>L</sub> = 30 pF, R = (V <sub>p</sub> /I <sub>OL</sub> )* <sup>1</sup>	4.0	-	0.6	-	μs	
SCL クロック "L" 幅	t <sub>LOW</sub>		4.7	-	1.3	-	μs	
SCL クロック "H" 幅	t <sub>HIGH</sub>		4.0	-	0.6	-	μs	
反復「スタート」条件 セットアップ時間 SCL ↑ → SDA ↓	t <sub>SUSTA</sub>		4.7	-	0.6	-	μs	
データホールド時間 SCL ↓ → SDA ↓ ↑	t <sub>HDDAT</sub>		0	3.45* <sup>2</sup>	0	0.9* <sup>3</sup>	μs	
データセットアップ時間 SDA ↓ ↑ → SCL ↑	t <sub>SUDAT</sub>		250	-	100	-	ns	
「ストップ」条件 セットアップ時間 SCL ↑ → SDA ↑	t <sub>SUSTO</sub>		4.0	-	0.6	-	μs	
「ストップ」条件と 「スタート」条件との間のバ スフリー時間	t <sub>BUF</sub>		4.7	-	1.3	-	μs	
ノイズフィルタ	t <sub>SP</sub>	-	2 t <sub>CYCP</sub> * <sup>4</sup>	-	2 t <sub>CYCP</sub> * <sup>4</sup>	-	ns	

\*1: R, C<sub>L</sub> は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。V<sub>p</sub> はプルアップ抵抗の電源電圧、I<sub>OL</sub> は V<sub>OL</sub> 保証電流を示します。

\*2: 最大 t<sub>HDDAT</sub> は少なくともデバイスの SCL 信号の "L" 区間(t<sub>LOW</sub>)を延長していないということを満たしていなければなりません。


\*3: Fast-mode I<sup>2</sup>C バスデバイスは Standard-mode I<sup>2</sup>C バスシステムに使用できますが、要求される条件 t<sub>SUDAT</sub> ≥ 250 ns を満足しなければなりません。

\*4: t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。

I<sup>2</sup>C が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。

Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。

Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。




#### 12.4.12 JTAG タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
TMS, TDI セットアップ時間	$t_{TAGS}$	TCK, TMS, TDI	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	15	-	ns	
TMS, TDI ホールド時間	$t_{TAGH}$	TCK, TMS, TDI	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	15	-	ns	
TDO 遅延時間	$t_{TAGD}$	TCK, TDO	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	-	25 45	ns	

##### ＜注意事項＞

- 外部負荷容量  $C_L = 30\text{ pF}$  時



## 12.5 12 ビット A/D コンバータ

### A/D 変換部電気的特性

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = AV_{RL} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
分解能	-	-	-	-	12	bit	
積分直線性誤差	-	-	-	$\pm 2.0$	$\pm 4.5$	LSB	AVRH = 2.7 V ~ 5.5 V
微分直線性誤差	-	-	-	$\pm 1.5$	$\pm 2.5$	LSB	
ゼロトランジション電圧	V <sub>ZT</sub>	ANxx	-	$\pm 8$	$\pm 15$	mV	
フルスケールトランジション電圧	V <sub>FST</sub>	ANxx	-	AVRH $\pm 8$	AVRH $\pm 15$	mV	
変換時間	-	-	0.8*1	-	-	$\mu s$	AV <sub>CC</sub> $\geq 4.5$ V
			1.0*1	-	-	$\mu s$	AV <sub>CC</sub> < 4.5 V
サンプリング時間*2	t <sub>s</sub>	-	0.24	-	10	$\mu s$	
コンペアクロック周期*3	t <sub>CCK</sub>	-	40	-	1000	ns	
動作許可状態遷移時間	t <sub>STT</sub>	-	-	-	1.0	$\mu s$	
アナログ入力容量	C <sub>AIN</sub>	-	-	-	9.7	pF	
アナログ入力抵抗	R <sub>AIN</sub>	-	-	-	1.5	k $\Omega$	AV <sub>CC</sub> $\geq 4.5$ V
					2.2		AV <sub>CC</sub> < 4.5 V
チャンネル間ばらつき	-	-	-	-	4	LSB	
アナログポート	-	ANxx	-	-	5	$\mu A$	
入力リーク電流	-	ANxx	AV <sub>SS</sub>	-	AVRH	V	
アナログ入力電圧	-	ANxx	AV <sub>SS</sub>	-	AVRH	V	
基準電圧	-	AVRH	2.7	-	AV <sub>CC</sub>	V	
		AVRL	AV <sub>SS</sub>	-	AV <sub>SS</sub>		

\*1: 変換時間は サンプリング時間 (t<sub>s</sub>) + コンペア時間 (t<sub>c</sub>) の値です。

最小変換時間の条件は、以下の通りです。

AV<sub>CC</sub>  $\geq 4.5$  V HCLK=25 MHz サンプリング時間: 240 ns, コンペア時間: 560 ns

AV<sub>CC</sub> < 4.5 V HCLK=40 MHz サンプリング時間: 300 ns, コンペア時間: 700 ns

必ずサンプリング時間(t<sub>s</sub>), コンペアクロック周期(t<sub>CCK</sub>)の規格を満足するようにしてください。


サンプリング時間, コンペアクロック周期の設定については、『FM3 ファミリー ペリフェラルマニュアル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。

A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。A/D コンバータが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。

サンプリングおよびコンペアクロックはベースクロック(HCLK)を元に生成されます。

\*2: 外部インピーダンスにより必要なサンプリング時間は変わります。必ず(式 1)を満たすようにサンプリング時間を設定してください。

\*3: コンペア時間(t<sub>c</sub>) は (式 2)の値です。



$$(式 1) t_s \geq (R_{AIN} + R_{EXT}) \times C_{AIN} \times 9$$


$t_s$ :	サンプリング時間
$R_{AIN}$ :	A/D の入力抵抗 = 1.3 k $\Omega$ ch.0~ch.2, ch.4, ch.5 4.5 V $\leq$ $AV_{CC}$ $\leq$ 5.5 V の場合
	A/D の入力抵抗 = 1.5 k $\Omega$ ch.12~ch.14 4.5 V $\leq$ $AV_{CC}$ $\leq$ 5.5 V の場合
	A/D の入力抵抗 = 1.9 k $\Omega$ ch.0~ch.2, ch.4, ch.5 4.5 V $\leq$ $AV_{CC}$ $\leq$ 5.5 V の場合
	A/D の入力抵抗 = 2.2 k $\Omega$ ch.12~ch.14 2.7 V $\leq$ $AV_{CC}$ < 4.5 V の場合
$C_{AIN}$ :	A/D の入力容量 = 9.7 pF 2.7 V $\leq$ $AV_{CC}$ $\leq$ 5.5 V の場合
$R_{EXT}$ :	外部回路の出力インピーダンス

$$(式 2) t_c = t_{CCK} \times 14$$

$t_c$ :	コンペア時間
$t_{CCK}$ :	コンペアクロック周期

## 12 ビット A/D コンバータの用語の定義

- ・ 分解能: A/D コンバータにより識別可能なアナログ変化
- ・ 積分直線性誤差: ゼロトランジション点(0b0000000000000 ↔ 0b0000000000001)とフルスケールトランジション点(0b1111111111110 ↔ 0b1111111111111)を結んだ直線と実際の変換特性との偏差
- ・ 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差



$$\text{デジタル出力}N \text{ の積分直線性誤差} = \frac{V_{NT} - \{1\text{LSB} \times (N - 1) + V_{ZT}\}}{1\text{LSB}} \quad [\text{LSB}]$$

$$\text{デジタル出力}N \text{ の微分直線性誤差} = \frac{V_{(N+1)T} - V_{NT}}{1\text{LSB}} - 1 \quad [\text{LSB}]$$

$$1\text{LSB} = \frac{V_{FST} - V_{ZT}}{4094}$$

- N: A/D コンバータデジタル出力値  
 V<sub>ZT</sub>: デジタル出力が 0x000 から 0x001 に遷移する電圧  
 V<sub>FST</sub>: デジタル出力が 0xFFE から 0xFFF に遷移する電圧  
 V<sub>NT</sub>: デジタル出力が 0x (N - 1) から 0xN に遷移する電圧

## 10 ビット D/A コンバータ

### D/A 変換部電気的特性

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = AV_{RL} = 0V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
分解能	-	DAx	-	-	10	bit	
変換時間	tC20		0.47	0.58	0.69	μs	負荷 20 pF 時
	tC100		2.37	2.90	3.43	μs	負荷 100 pF 時
積分直線性誤差	INL		- 4.0	-	+ 4.0	LSB	*
微分直線性誤差	DNL		- 0.9	-	+ 0.9	LSB	*
出力電圧オフセット	V <sub>OFF</sub>		-	-	10.0	mV	0x000 設定時
			- 20.0	-	+ 5.4	mV	0x3FF 設定時
アナログ出力 インピーダンス	R <sub>O</sub>		3.10	3.80	4.50	kΩ	D/A 動作時
			2.0	-	-	MΩ	D/A 停止時
出力不定期間	t <sub>R</sub>		-	-	70	ns	

\*: 無負荷時

## 12.6 低電圧検出特性

### 12.6.1 低電圧検出リセット

(T<sub>A</sub> = - 40°C ~ + 105°C)

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
検出電圧	VDL	SVHR <sup>*1</sup> = 00000	2.25	2.45	2.65	V	電圧降下時
解除電圧	VDH		2.30	2.50	2.70	V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00001	2.39	2.60	2.81	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00010	2.48	2.70	2.92	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00011	2.58	2.80	3.02	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00100	2.76	3.00	3.24	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00101	2.94	3.20	3.46	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00110	3.31	3.60	3.89	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 00111	3.40	3.70	4.00	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 01000	3.68	4.00	4.32	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 01001	3.77	4.10	4.43	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
検出電圧	VDL	SVHR <sup>*1</sup> = 01010	3.86	4.20	4.54	V	電圧降下時
解除電圧	VDH		SVHR = 0000 の規格値			V	電圧上昇時
LVD 安定待ち時間	t <sub>LVDW</sub>	-	-	-	8160×t <sub>CYCP</sub> <sup>*2</sup>	μs	
LVD 検出遅延時間	t <sub>LVDL</sub>	-	-	-	200	μs	

\*1: 低電圧検出電圧設定レジスタ(LVD\_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000 に初期化されます。

\*2: t<sub>CYCP</sub> は APB2 バスクロックのサイクル時間です。

**12.6.2 低電圧検出割込み**

 (T<sub>A</sub> = - 40°C ~ + 105°C)

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
検出電圧	VDL	SVHI = 00011	2.58	2.80	3.02	V	電圧降下時
解除電圧	VDH		2.67	2.90	3.13	V	電圧上昇時
検出電圧	VDL	SVHI = 00100	2.76	3.00	3.24	V	電圧降下時
解除電圧	VDH		2.85	3.10	3.35	V	電圧上昇時
検出電圧	VDL	SVHI = 00101	2.94	3.20	3.46	V	電圧降下時
解除電圧	VDH		3.04	3.30	3.56	V	電圧上昇時
検出電圧	VDL	SVHI = 00110	3.31	3.60	3.89	V	電圧降下時
解除電圧	VDH		3.40	3.70	4.00	V	電圧上昇時
検出電圧	VDL	SVHI = 00111	3.40	3.70	4.00	V	電圧降下時
解除電圧	VDH		3.50	3.80	4.10	V	電圧上昇時
検出電圧	VDL	SVHI = 01000	3.68	4.00	4.32	V	電圧降下時
解除電圧	VDH		3.77	4.10	4.43	V	電圧上昇時
検出電圧	VDL	SVHI = 01001	3.77	4.10	4.43	V	電圧降下時
解除電圧	VDH		3.86	4.20	4.54	V	電圧上昇時
検出電圧	VDL	SVHI = 01010	3.86	4.20	4.54	V	電圧降下時
解除電圧	VDH		3.96	4.30	4.64	V	電圧上昇時
LVD 安定待ち時間	t <sub>LVDW</sub>	-	-	-	8160 × t <sub>CYCP</sub> *	μs	
LVD 検出遅延時間	t <sub>LVDL</sub>	-	-	-	200	μs	

 \*: t<sub>CYCP</sub> は APB2 バスクロックのサイクル時間です。

## 12.7 フラッシュメモリ書込み/消去特性

### 12.7.1 書込み/消去時間

( $V_{CC} = 2.7V \sim 5.5V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	規格値		単位	備考
	標準*	最大*		
セクタ消去時間	0.3	0.7	s	内部での消去前書込み時間を含む
ハーフワード(16ビット)書込み時間	16	282	μs	システムレベルのオーバーヘッド時間は除く
チップ消去時間	2.4	5.6	s	内部での消去前書込み時間を含む

\*: 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です。

### 12.7.2 書込みサイクルとデータ保持時間

消去/書込みサイクル(cycle)	保持時間(年)	備考
1,000	20 *	
10,000	10 *	

\*: 平均温度+85℃時

## 12.8 スタンバイ復帰時間

### 12.8.1 復帰要因：割込み/WKUP

内部回路の復帰要因受付からプログラム動作開始までの時間を示します。


#### 復帰カウント時間

( $V_{CC} = 2.7V \sim 5.5V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )


項目	記号	規格値		単位	備考
		標準	最大*		
スリープモード	t <sub>ICNT</sub>	t <sub>CYCC</sub>		μs	
高速 CR タイマモード, メインタイマモード, PLL タイマモード		43	83	μs	
低速 CR タイマモード		310	620	μs	
サブタイマモード		534	724	μs	
RTC モード, ストップモード		278	479	μs	

\*: 規格値の最大値は内蔵 CR の精度に依存します。

#### スタンバイ復帰動作例(外部割込み復帰時\*)



\*: 外部割込みは立下りエッジ検出設定時

**スタンバイ復帰動作例(内部リソース割込み復帰時\*)**


\*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。

**<注意事項>**

- 復帰要因は低消費電力モードごとに異なります。  
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
- 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してください。

### 12.8.2 復帰要因：リセット

リセット解除からプログラム動作開始までの時間を示します。


#### 復帰カウント時間


( $V_{CC} = 2.7V \sim 5.5V$ ,  $T_A = -40^{\circ}C \sim +105^{\circ}C$ )

項目	記号	規格値		単位	備考
		標準	最大*		
スリープモード	t <sub>RCNT</sub>	149	264	μs	
高速 CR タイマモード, メインタイマモード, PLL タイマモード		149	264	μs	
低速 CR タイマモード		318	603	μs	
サブタイマモード		308	583	μs	
RTC モード, ストップモード		248	443	μs	

\*: 規格値の最大値は内蔵 CR の精度に依存します。

#### スタンバイ復帰動作例(INITX 復帰時)



**スタンバイ復帰動作例(内部リソースリセット復帰時\*)**


\*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。

**<注意事項>**


- 復帰要因は低消費電力モードごとに異なります。  
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
- 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してください。
- パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/低電圧検出リセット時は、「12. 電気的特性 12.4 4. 交流規格 12.4.7 パワーオンリセットタイミング」を参照してください。
- リセットからの復帰時、CPU は高速 CR ランモードに遷移します。  
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メイン PLL クロックの安定待ち時間が必要になります。
- 内部リソースリセットとは、ウォッチドッグリセット、CSV リセットを指します。

**13. オーダ型格**


型格	オンチップ フラッシュ メモリ	オンチップ SRAM	パッケージ	包装
MB9AF421KWQN-G-JNE2	64 Kbyte	4 Kbyte	プラスチック・QFN (0.5 mm ピッチ), 48 ピン (WNY048)	トレイ
MB9AF421KPMC-G-JNE2	64 Kbyte	4 Kbyte	プラスチック・LQFP (0.5 mm ピッチ), 48 ピン (LQA048)	
MB9AF421KPMC1-G-JNE2	64 Kbyte	4 Kbyte	プラスチック・LQFP (0.65 mm ピッチ), 52 ピン (LQC052)	
MB9AF421LPMC1-G-JNE2	64 Kbyte	4 Kbyte	プラスチック・LQFP (0.5 mm ピッチ), 64 ピン (LQD064)	
MB9AF421LPMC-G-JNE2	64 Kbyte	4 Kbyte	プラスチック・LQFP (0.65 mm ピッチ), 64 ピン (LQG064)	
MB9AF421LWQN-G-JNE2	64 Kbyte	4 Kbyte	プラスチック・QFN (0.5 mm ピッチ), 64 ピン (WNS064)	

## 14. パッケージ・外形寸法図

Package Type	Package Code
LQFP 64	LQD064



Package Type	Package Code
LQFP 64	LQG064



SYMBOL	DIMENSION		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.00	—	0.20
b	0.27	0.32	0.37
c	0.09	—	0.20
D	14.00 BSC		
D1	12.00 BSC		
e	0.65 BSC		
E	14.00 BSC		
E1	12.00 BSC		
L	0.45	0.60	0.75
L1	0.30	0.50	0.70
$\theta$	0°	—	8°


## NOTES

1. ALL DIMENSIONS ARE IN MILLIMETERS.
- △ DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- △ DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- △ TO BE DETERMINED AT SEATING PLANE C.
- △ DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.  
ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.  
DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- △ DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- △ REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS, BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- △ DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. THE DAMBAR PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- △ THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- △ A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

002-13881 \*\*

PACKAGE OUTLINE, 64 LEAD LQFP  
12.0X12.0X1.7 MM LOG064 REV\*\*

Package Type	Package Code
LQFP 48	LQA048




SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.00	—	0.20
b	0.15	—	0.27
c	0.09	—	0.20
D	9.00 BSC		
D1	7.00 BSC		
e	0.50 BSC		
E	9.00 BSC		
E1	7.00 BSC		
L	0.45	0.60	0.75
L1	0.30	0.50	0.70
$\theta$	0°	—	8°

### NOTES

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS, BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- DIMENSION b DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBER PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBER CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

Package Type	Package Code
LQFP 52	LQC052




SYMBOL	DIMENSION		
	MIN.	NOM.	MAX.
A	—	—	1.70
A1	0.00	—	0.20
b	0.265	0.30	0.365
c	0.09	—	0.20
D	12.00 BSC		
D1	10.00 BSC		
e	0.65 BSC		
E	12.00 BSC		
E1	10.00 BSC		
L	0.45	0.60	0.75
L1	0.30	0.50	0.70
θ	0°	—	8°

### NOTES

- ALL DIMENSIONS ARE IN MILLIMETERS.
- DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- DIMENSION b DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBER PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBER CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.


PACKAGE OUTLINE, 52 LEAD LQFP  
 10.0X10.0X1.7 MM LQC052 REV\*\* 002-13880 \*\*

Package Type	Package Code
QFN 48	WNY048



002-16422 \*\*

Package Type	Package Code
QFN 64	WNS064



## 15. 主な変更内容

Spanion Publication Number: DS706-00054

ページ	場所	変更箇所
Revision 0.1		
-	-	Initial release
Revision 0.2		
-	-	社名変更および記述フォーマットの変換
Revision 1.0		
-	-	Preliminary → Full Production
2	■特長	I <sup>2</sup> C 動作モードの名称を訂正
3	■特長	A/D コンバータの変換時間を変更
4	■特長	MFT の A/D 起動コンペアのチャネル数を訂正
6	■品種構成	・内蔵高速 CR 精度の注釈を追記 ・ MFT の A/D 起動コンペアのチャネル数を訂正
17	■端子機能一覧 ・ 端子番号別	P80,P81,P82 の入出力回路形式を訂正
29	■入出力回路形式	分類 L を追記
37	■ブロックダイアグラム	MFT の A/D 起動コンペアのチャネル数を訂正
45	■電気的特性 2. 推奨動作条件	基準電圧 AVR <sub>H</sub> の最小値を訂正
46,47	■電気的特性 3. 直流規格 (1)電流規格	規格値の”TBD”を変更
47	■電気的特性 3. 直流規格 (1)電流規格 ・ A/D コンバータ電流	・ 電源電流の端子名を訂正 ・ A/D 停止時の規格を追記 ・ 基準電源電流の A/D 停止時の備考を追記
53	■電気的特性 3. 直流規格 (6)パワーオンリセットタイミング	規格値の”TBD”を変更
64	■電気的特性 4. 交流規格 (10)I <sup>2</sup> C タイミング	・ I <sup>2</sup> C 動作モードの名称を訂正 ・ ノイズフィルタの規格を訂正
66	■電気的特性 5. 12 ビット A/D コンバータ ・ A/D 変換部電気的特性	・ ゼロトランジション電圧/フルスケールトランジション電圧を変更 ・ 変換時間/サンプリング時間/コンペアクロック周期の最小値を変更 ・ 動作許可状態遷移時間を訂正 ・ 基準電圧 AVR <sub>H</sub> の最小値を訂正 ・ 注釈の説明文を訂正 ・ (暫定値)の記載を削除
69	■電気的特性 6. 10 ビット D/A コンバータ ・ D/A 変換部電気的特性	・ (暫定値)の記載を削除
70,71	■電気的特性 7. 低電圧検出特性	SV <sub>HR</sub> と SV <sub>HI</sub> の値を訂正
72	■電気的特性 8. フラッシュメモリ書込み/消去特性	・ 規格値の”TBD”を変更 ・ 標準の規格値を変更 ・ 書込みサイクルとデータ保持期間の注釈を訂正 ・ (目標値)の記載を削除
73,75	■電気的特性 9. スタンバイ復帰時間	規格値の”TBD”を変更
82,83	■パッケージ・外形寸法図	LCC-48P-M74 と LCC-64P-M25 の図を追記
Revision 2.0		
26	・入出力回路形式	+B 入力可能な回路形式に追記
39	■メモリマップ ・ メモリマップ(2)	フラッシュメモリのセクタ構成の概略を追記

ページ	場所	変更箇所
44, 45	■電気的特性 1. 絶対最大定格	・最大クランプ電流を追加。 ・+B 入力について追加。
46	■電気的特性 2. 推奨動作条件	電源電圧が最小値未満について追記
47, 48	■電気的特性 3. 直流規格 (1) 電流規格	・条件の表記を変更 ・メインタイマモード電流を追加
54	■電気的特性 4. 交流規格 (4-1) メイン PLL の使用条件 (4-2) メイン PLL の使用条件	メイン PLL 接続図を追加
55	■電気的特性 4. 交流規格 (6) パワーオンリセットタイミング	タイミング図を変更
57-64	■電気的特性 4. 交流規格 (7) CSIO/UART タイミング	・ UART タイミング→CSIO/UART タイミングに修正 ・ 内部シフトクロック動作→マスタモードに変更 ・ 外部シフトクロック動作→スレーブモードに変更
68	■電気的特性 5. 12 ビット A/D コンバータ	積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標準値を追加
79	■オーダ型格	型格の表記をに変更

注意事項: 以降の変更点に関しては、「改訂履歴」を参照してください。

**改訂履歴**
**文書名: MB9A420L シリーズ 32-Bit ARM® Cortex®-M3 FM3 Microcontroller**
**文書番号: 002-05660**

版	ECN 番号	変更者	発行日	変更内容
**	-	AKIH	03/31/2015	サイプレスとしてドキュメントコード 002-05660 に登録しました。 本版の内容およびフォーマットに変更はありません。
*A	5284109	AKIH	05/25/2016	これは英語版の 002-05659 Rev. *A を翻訳した日本語版です。
*B	5658530	YSKA	03/13/2017	<p>これは英語版の 002-05659 Rev. *B を翻訳した日本語版です。 パッケージコードを以下の様に変更  FPT-48P-M49 -&gt; LQA048, LCC-48P-M74 -&gt; WNY048,  FPT-52P-M02 -&gt; LQC052, FPT-64P-M38 -&gt; LQD064,  FPT-64P-M39 -&gt; LQG064, LCC-64P-M25 -&gt; WNS064  &lt;関連ページ&gt;  "2. パッケージと品種対応" (7 ページ), "3. 端子配列図" (8~12 ページ), "12.2 推奨動作条件" (47 ページ), "13 オーダ型格" (80 ページ), "14 パッケージ・外形寸法図" (81~86 ページ)  特長*のリアルタイムクロック(RTC:Real Time Clock) のカウント年数を 00~に修正。  割込み機能の指定条件から「秒/曜日」を削除(2 ページ)  "4.端子機能説明"の表記を修正 J-TAG -&gt; JTAG (18 ページ)、注意事項を追記(23 ページ)  12.4.7 パワーオンリセットタイミングを変更(56 ページ)  "12.4.9 CSIO/UART タイミング"の項目にボーレートを追加(58, 60, 62, 64 ページ)</p>

## セールス、ソリューションおよび法律情報

### ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持しています。お客様の最寄りのオフィスについては、[サイプレスのロケーション ページ](#)をご覧ください。

### 製品

ARM® Cortex® Microcontrollers	<a href="http://cypress.com/arm">cypress.com/arm</a>
車載用	<a href="http://cypress.com/automotive">cypress.com/automotive</a>
クロック&バッファ	<a href="http://cypress.com/clocks">cypress.com/clocks</a>
インターフェース	<a href="http://cypress.com/interface">cypress.com/interface</a>
IoT (モノのインターネット)	<a href="http://cypress.com/iot">cypress.com/iot</a>
メモリ	<a href="http://cypress.com/memory">cypress.com/memory</a>
マイクロコントローラ	<a href="http://cypress.com/mcu">cypress.com/mcu</a>
PSoC	<a href="http://cypress.com/psoc">cypress.com/psoc</a>
電源用 IC	<a href="http://cypress.com/pmic">cypress.com/pmic</a>
タッチ センシング	<a href="http://cypress.com/touch">cypress.com/touch</a>
USB コントローラー	<a href="http://cypress.com/usb">cypress.com/usb</a>
ワイヤレス/RF	<a href="http://cypress.com/wireless">cypress.com/wireless</a>

### PSoC® ソリューション

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#)

### サイプレス開発者コミュニティ

[フォーラム](#) | [WICED IOT Forums](#) | [Projects](#) | [ビデオ](#) | [ブログ](#) | [トレーニング](#) | [Components](#)

### テクニカルサポート

[cypress.com/support](http://cypress.com/support)

ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.

All other trademarks or registered trademarks referenced herein are the property of their respective owners.

© Cypress Semiconductor Corporation, 2013-2017. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社（以下「Cypress」という。）に帰属する財産である。本書面（本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア（以下「本ソフトウェア」という。）を含む）は、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っておらず、かつ Cypress との間で別途本ソフトウェアの使用方法を定める書面による合意がない場合、Cypress は、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためにのみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに (b) Cypress のハードウェア製品ユニットに用いるためにのみ、（直接又は再販売者及び販売代理店を介して間接のいずれかで）本ソフトウェアをバイナリーコード形式で外部エンドユーザーに配布すること、並びに (2) 本ソフトウェア (Cypress により提供され、修正がなされていないもの) が抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一身専属的ライセンス（サブライセンスの権利を除く）を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

**適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示をとわず、いかなる保証（商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない）も行わない。**適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報（あらゆるサンプルデザイン情報又はプログラムコードを含む）は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が人身傷害、死亡若しくは物的損害を生じさせるようなその他の使用（以下「本目的外使用」という。）のために設計、意図又は承認されていない。重要な構成部分とは、その不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部を問わず一切の責任を負わず、かつ Cypress はそれら一切から本書により免除される。Cypress は Cypress 製品の本来目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任（人身傷害又は死亡に基づく請求を含む）から免責補償される。

Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、WICED、PSoC、Capsense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登録商標である。Cypress の商標のより完全なリストは、[cypress.com](http://cypress.com) を参照のこと。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。