本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、仕様の開発元企業として「スパンション」，「Spansion」，「富士通」または「Fujitsu」の名が記載されておりますが、これらの製品は Cypress が新規および既存のお客様に引き続き提供してまいります。

商品仕様の継続性について
Cypress 製品として提供することに伴う商品仕様としての変更はなく、ドキュメントとしての変更もありません。また本ページのお知らせは、変更情報として追記いたしません。本ドキュメントに変更情報が記載されている場合、それは本お知らせを除いた前版からの変更点です。なお、今後改訂は必要に応じて行われますが、その際の変更内容は改訂後のドキュメントに記載いたします。

オーダ型格および品名について
Cypress は既存のオーダ型格および品名を引き続きサポートいたします。これらの製品をご注文の際は、このドキュメントに記載されているオーダ型格および品名をご使用ください。

詳しいお問い合わせ先
Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

サイプレスについて
サイプレス (銘柄コード：CY) は、車載や産業機器、ネットワーキング プラットフォームから高機能民生機器およびモバイル機器まで、今日の最先端組み込みシステム向けに高性能で高品質のソリューションを提供します。NOR フラッシュ メモリや F-RAM™、SRAM、Traveo™ マイクロコントローラー、業界唯一の PSoC®プログラマブル システムオンチップ ソリューション、アナログおよび PMIC Power Management IC、CapSense®静電容量タッチセンシング コントローラー、Wireless BLE Bluetooth® Low-Energy、USB コネクティビティ ソリューションなど、幅広い差別化製品ポートフォリオを、一貫した革新性と業界最高クラスの技術サポート、比類のないシステム バリューとともにグローバルに提供します。

FUJITSU

AN07-00235-1

FR Family FR80
32-BIT MICROCONTROLLER
MB91625/MB91635A/MB91640A/MB91645A/MB91660 series

AD コンバータの変換時間設定について

注意事項

- 本資料の記載内容は、予告なしに変更することがありますので、ご用命の際は営業部門にご確認ください。
- 本資料に記載された動作概要や応用回路例は、半導体デバイスの標準的な動作や使い方を示したもので、実際に使用する機器での動作を保証するものではありません。したがいまして、これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害などについては、当社はその責任を負いません。
- 本資料に記載された動作概要・回路図を含む技術情報は、当社もしくは第三者の特許権、著作権等の知的財産権やその他の権利の使用権または実施権の許諾を意味するものではありません。また、これらの使用について、第三者の知的財産権やその他の権利の実施ができることの保証を行うものではありません。したがって、これらの使用に起因する第三者の知的財産権やその他の権利の侵害について、当社はその責任を負いません。
- 本資料に記載された製品は、通常の産業用、一般事務用、パーソナル用、家庭用などの一般的用途に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途（原子力施設における核反応制御、航空機自動飛行制御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵器システムにおけるミサイル発射制御をいう）、ならびに極めて高い信頼性が要求される用途（海底中継器、宇宙衛星をいう）に使用されるよう設計・製造されたものではありません。したがって、これらの用途にご使用をお考えのお客様は、必ず事前に営業部門までご相談ください。ご相談なく使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。
- 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないよう、お客様は、装置の冗長設計、延焼対策設計、過電流防止対策設計、誤動作防止設計などの安全設計をお願いします。
- 本資料に記載された製品を輸出または提供する場合は、外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上、必要な手続きをおとりください。
- 本書に記載されている社名および製品名などの固有名詞は、各社の商標または登録商標です。

Copyright© 2010 FUJITSU SEMICONDUCTOR LIMITED all rights reserved

改版履歴

版数	日付	内容
1.0 版	2009.09.30	新規作成

目次

注意事項 1
改版履歴 2
目次 3
1　はじめに 4
2　ADコンバータ内部ブロック構成 5
3　AD変換時間を設定するレジスタについて 6
3.1　サンプリング時間設定レジスタ(ADST x 0,ADST x 0) 6
3.2　コンペア時間設定レジスタ(ADCTx) 7
4　アナログ入力と外部回路 8
5　AD変換時間(サンプリング時間+コンペア時間)設定時の注意について 9
5.1　サンプリング時間設定時での注意点 9
5.2　コンペア時間設定時での注意点 10

1　はじめに

本資料では、32 ビットマイクロコントローラ FR ファミリ MB91625/MB91635A/MB91640A/MB91645A/MB91660 シリーズ用の AD コンバータに用いられる機能概要と AD 変換時間を設定する際の注意事項について記載しております。

2　ADコンバータ内部ブロック構成

MB91625/MB91635A/MB91640A/MB91645A/MB91660 シリーズの AD コンバータの変換方式は、サンプル&ホールド回路付き RC 型逐次比較変換方式を採用しています。各シリーズの基本的な AD コンバータ仕様は同じですが、AD コンバータのユニット数・チャネル数は品種毎に異なります。品種に依存する仕様に関しては、各品種のハードウェアマニュアルを参照下さい。

ここでは MB91635A シリーズ を取り上げ、AD コンバータのブロック図を下記に示します。MB91635A の AD コンバータは 10 ビット AD コンバータを 2 ユニット内蔵しており、31 チャネルのアナログ入力を各ユニットに割り振ることができる構成になっています。



図 2-1 10 ビット AD コンバータのブロック図(MB91635A シリーズ)

3　AD変換時間を設定するレジスタについて

3.1　サンプリング時間設定レジスタ(ADST x 0,ADST x 0)

AD 変換時間は、サンプリング時間とコンペア時間で構成されています。そのサンプリング時間を設定するレジスタです。AD 変換開始後、入力電圧はサンプル&ホールド(S/H)回路でサンプリング(標本化)されます。サンプリング時間設定レジスタでは、サンプリングが開始され入力電圧を保持するまでの時間を設定します。サンプリング時間設定レジスタのビット構成を下図に示します。

サンプリング時間設定レジスタ 00, 01 (ADST00, ADST01)

bit	15	14	13	12	11	10	9	8
	STX01	STX00	ST05	ST04	ST03	ST02	ST01	ST00
属性	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初期値	0	0	1	0	0	0	0	0

サンプリング時間設定レジスタ 10, 11 (ADST10, ADST11)

bit	7	6	5	4	3	2	1	0
	STX11	STX10	ST15	ST14	ST13	ST12	ST11	ST10
属性	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初期値	0	0	1	0	0	0	0	0

R/W：**リード / ライト可能**

図 3-1 サンプリング時間設定レジスタ(ADST x 0,ADST x 0)のビット構成

● [bit15,bit14] / [bit7,bit6] ： STXx1,STXx0(サンプリング時間 N 倍設定ビット)

STx5 ～ STx0 ビットで設定した値を N(x1,x4,x8,x16)倍します。

STXx1	STXx0	説明
0	0	設定値×1 倍
0	1	設定値×4 倍
1	0	設定値×8 倍
1	1	設定値×16 倍

● [bit13～bit8] / [bit5～bit0] ： STx5～STx0(サンプリング時間設定ビット)

サンプリング時間を設定するための値を設定します。

本レジスタで設定するサンプリング時間は、下記の計算式で決定されます。

<u>サンプリング時間 ＝ 周辺クロック(PCLK)の周期 × (ST+1) × STX</u>

3.2　コンペア時間設定レジスタ(ADCTx)

AD 変換時間は、サンプリング時間とコンペア時間で構成されています。そのコンペア時間を設定するレジスタです。サンプル&ホールド(S/H)回路でサンプリングされたアナログ電圧と DA コンバータをコンパレータ(比較器)で大小比較します。その大小結果に応じて DA コンバータのデジタル値を増減させます。最終的に一致するデジタル値が、変換されたデジタル値となります。この変換時間をコンペア時間設定レジスタに設定します。コンペア時間設定レジスタのビット構成を下図に示します。

bit	7	6	5	4	3	2	1	0
	未定義	未定義	未定義	未定義	未定義	CT2	CT1	CT0
属性	—	—	—	—	—	R/W	R/W	R/W
初期値	X	X	X	X	X	1	1	1

R/W：リード / ライト可能
—：未定義
X：不定

図 3-2 コンペア時間設定レジスタ(ADCTx)のビット構成

● [bit2～bit0] ： CT2～CT0(コンペア時間設定ビット)

コンペア時間を決定するための値を決定します。

コンペア時間は、下記の計算式で決定されます。

コンペア時間 = { (CT+1) × 10+4} × 周辺クロック(PCLK)の周期

4　アナログ入力と外部回路

アナログ入力端子部の等価回路を示します。



図 4-1 アナログ入力と外部回路

等価回路図中にある Rext , Rin , Cin の機能は下記の通りです。

Rext ： ユーザシステムでの外部インピーダンス

Rin ： アナログスイッチの ON 抵抗

Cin ： アナログ電圧を記憶させておくコンデンサ

これらの値は、サンプリング時間設定・コンペア時間設定時に必要となる値です。外部インピーダンスが大きくなると、コンデンサへのサンプリングに時間が掛かります。また、コンペア動作時に低速で動作させていると、サンプリング時のアナログ電圧をホールドできなくなくなることがあります。このような点を考慮のうえ、AD コンバータの変換時間を設定してください。

5　AD変換時間(サンプリング時間+コンペア時間)設定時の注意について

5.1　サンプリング時間設定時での注意点

AD のサンプリング時間を決める際は、サンプルホールド回路で使用している C と R の値を考慮してください。また、アナログ入力に接続される外部回路の出力インピーダンスも AD コンバータのサンプリング時間に影響を与えます。これらの要因を考慮したうえで、サンプリング時間を決定してください。

サンプリング時間は下記の計算式で決定されます。

Ts = (Rin + Rext) × Cin × 8　・・・・・A)

Ts　: サンプリング時間

Rin　: AD の入力抵抗

Cin　: AD の入力容量

Rext　: 外部回路のインピーダンス

”8”　: 誤差を 1LSB 範囲内に抑える CR の係数

（例）外部インピーダンス Rext = 3.7kΩ時のサンプリング時間(最小値)を求めます。

各値を A)式に代入すると、

Ts ≧（5.3kΩ + 3.7kΩ）× 8.5pF × 8 = 612ns

となります。

よって、本例の場合では、AD コンバータのサンプリング時間を 612ns 以上にする必要があります。

サンプリング時間設定レジスタには、サンプリング時間の最小値を満たす値を設定してください。

AD コンバータのサンプリング時間が不足すると、不足した電圧分が誤差となります。AD コンバータの保証精度を確保するためにも、十分なサンプリング時間の確保をお願いします。

5.2 コンペア時間設定時での注意点

AD のサンプルホールド回路でコンデンサにチャージされた電荷は、コンペア時間中に少しずつリーク電流によってチャージ抜けが起きます。本現象の影響によって生じる誤差は、AD の精度項目に影響を及ぼします。AD を低速で動作させるとそれが顕著になるので、コンペア時間を設定する際には注意が必要です。

MB91625/MB91635A/MB91640A/MB91645A/MB91660 シリーズの AD コンバータに本現象をあてはめ、コンペア時間の算出を行います。各品種の AD コンバータは、内部のサンプルホールド回路にイントリンシックトランジスタを使用しています。このトランジスタのリーク電流は、高温・パワーワースト条件で 5nA です。

i = 5[nA] ・・・・・1)

また、AD の入力容量は、

C = 8.5[pF] ・・・・・2)

です。

また、容量 C から電流 i が流れた場合の⊿t 時間後の電圧降下⊿V は次式になります。

⊿t = C × ⊿V/i ・・・・・3)

AD コンバータの 1LSB(3mV)下がる時間を 3)式に代入すると

⊿t = 8.5[pF] × 3[mV] / 5[nA]

= 5.1[μs]

となります。

上記結果から、ADコンペア時間の最大値が求められます。ADコンペア時間は 5.1[μs]よりも処理が遅くなると、ADの変換誤差が大きくなります。AD変換の精度を落とさないためにも、ADコンペア時間は5.1[μs]以内で動作させることを推奨致します。

3-2 項で示したように、AD コンペア時間は下記の計算式で決定されます。

コンペア時間 = [(CT+1) × 10 + 4] × PCLK 周期 ・・・・・B)

(CT:コンペア時間設定ビット)

B)式へコンペア時間(最大値)、CT(最小値)を代入すると、PCLK 周期(最大値)を求めることができます。

コンペア時間(最大値) = 5.1[μs]

CT(最小値) = 0

これらの値を B)式に代入します。

5.1[μs] ≧ { (0+1) × 10 + 4 } × PCLK 周期(最大値)

PCLK 周期(最大値) ≦ 5.1[μs] / 14 = 364[ns] (周波数表記では、2.75MHz)

上記の結果から、PCLK 周期(最大値) は、364[ns]となります。

PCLK 周期(最大値)よりも遅いクロックで AD コンペア動作を行うと、AD コンバータの精度が落ちてしまいます。AD コンバータを使用する場合、AD コンバータの精度を落とさないためにも、PCLK 周期を 364[ns] より高速で動作させることを推奨致します。

以上の注意点を考慮のうえ、AD コンバータの変換時間の設定をお願い致します。