



本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、仕様の開発元企業として「スパンション」, 「Spansion」, 「富士通」または「Fujitsu」の名が記載されておりますが、これらの製品は Cypress が新規および既存のお客様に引き続き提供してまいります。

#### 商品仕様の継続性について

Cypress 製品として提供することに伴う商品仕様としての変更はなく、ドキュメントとしての変更はありません。また本ページのお知らせは、変更情報として追記いたしません。本ドキュメントに変更情報が記載されている場合、それは本お知らせを除いた前版からの変更点です。なお、今後改訂は必要に応じて行われますが、その際の変更内容は改訂後のドキュメントに記載いたします。

#### オーダ型格および品名について

Cypress は既存のオーダ型格および品名を引き続きサポートいたします。これらの製品をご注文の際は、このドキュメントに記載されているオーダ型格および品名をご使用ください。

#### 詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

#### サイプレスについて







サイプレス (銘柄コード: CY) は、車載や産業機器、ネットワーキング プラットフォームから高機能民生機器およびモバイル機器まで、今日の最先端組み込みシステム向けに高性能で高品質のソリューションを提供します。NOR フラッシュ メモリや F-RAM<sup>TM</sup>、SRAM、Traveo<sup>TM</sup> マイクロコントローラー、業界唯一の PSoC<sup>®</sup> プログラマブル システムオンチップ ソリューション、アナログおよび PMIC Power Management IC、CapSense<sup>®</sup> 静電容量タッチセンシング コントローラー、Wireless BLE Bluetooth<sup>®</sup> Low-Energy、USB コネクティビティ ソリューションなど、幅広い差別化製品ポートフォリオを、一貫した革新性と業界最高クラスの技術サポート、比類のないシステム バリューとともにグローバルに提供します。

正誤表

MB90385 Series ハードウェアマニュアル 第5版(CM44-10118-5)に対する正誤表です。

F<sup>3</sup>MC-16LX  
16ビット・マイクロコントローラ  
MB90385 Series  
ハードウェアマニュアル

2009. 4. 2  
※ : 訂正箇所

日付	ページ	項目	訂正内容								
2009/ 4/2	13	1. 7	<p>「表 1. 7-1 入出力回路形式」の 分類 A を、以下の <span style="background-color: #cccccc;"> </span> で示すように訂正。</p> <p>(誤)</p> <table><tr><th>分類</th><th>回 路</th></tr><tr><td>A</td><td></td></tr></table> <p>(正)</p> <table><tr><th>分類</th><th>回 路</th></tr><tr><td>A</td><td></td></tr></table> <p>[mcu_doc0872]</p>	分類	回 路	A		分類	回 路	A	
分類	回 路										
A											
分類	回 路										
A											

日付	ページ	項目	訂正内容																																																																	
2009/ 4/2	168	4.3	「表 4.3-1 ポート1 の端子配列」を、以下の■で示すように訂正。																																																																	
			<p>(誤)</p> <table><tr><th rowspan="2">ポート名</th><th rowspan="2">端子名</th><th rowspan="2">ポート機能</th><th rowspan="2">周辺機能</th><th colspan="2">入出力形式</th><th rowspan="2">回路形式</th></tr><tr><th>入力</th><th>出力</th></tr><tr><td rowspan="4">ポート1</td><td>P10/ IN0</td><td>P10</td><td rowspan="4">汎用 入出力</td><td>IN0</td><td rowspan="4">CMOS (ヒステ リシス)</td><td rowspan="4">CMOS</td><td rowspan="4">D</td></tr><tr><td>P11/ IN1</td><td>P11</td><td>IN1</td></tr><tr><td>P12/ IN2</td><td>P12</td><td>IN2</td></tr><tr><td>P13/ IN3</td><td>P13</td><td>IN3</td></tr><tr><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td></tr></table> <p>(正)</p> <table><tr><th rowspan="2">ポート名</th><th rowspan="2">端子名</th><th rowspan="2">ポート機能</th><th rowspan="2">周辺機能</th><th colspan="2">入出力形式</th><th rowspan="2">回路形式</th></tr><tr><th>入力</th><th>出力</th></tr><tr><td rowspan="4">ポート1</td><td>P10/ IN0</td><td>P10</td><td rowspan="4">汎用 入出力</td><td>TIN0</td><td rowspan="4">CMOS (ヒステ リシス)</td><td rowspan="4">CMOS</td><td rowspan="4">D</td></tr><tr><td>P11/ IN1</td><td>P11</td><td>TOT0</td></tr><tr><td>P12/ IN2</td><td>P12</td><td>TIN1</td></tr><tr><td>P13/ IN3</td><td>P13</td><td>TOT1</td></tr><tr><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td><td>⋮</td></tr></table>	ポート名	端子名	ポート機能	周辺機能	入出力形式		回路形式	入力	出力	ポート1	P10/ IN0	P10	汎用 入出力	IN0	CMOS (ヒステ リシス)	CMOS	D	P11/ IN1	P11	IN1	P12/ IN2	P12	IN2	P13/ IN3	P13	IN3	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	ポート名	端子名	ポート機能	周辺機能	入出力形式		回路形式	入力	出力	ポート1	P10/ IN0	P10	汎用 入出力	TIN0	CMOS (ヒステ リシス)	CMOS	D	P11/ IN1	P11	TOT0	P12/ IN2	P12	TIN1	P13/ IN3	P13	TOT1	⋮	⋮	⋮	⋮	⋮
ポート名	端子名	ポート機能	周辺機能					入出力形式			回路形式																																																									
				入力	出力																																																															
ポート1	P10/ IN0	P10	汎用 入出力	IN0	CMOS (ヒステ リシス)	CMOS	D																																																													
	P11/ IN1	P11		IN1																																																																
	P12/ IN2	P12		IN2																																																																
	P13/ IN3	P13		IN3																																																																
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮																																																													
ポート名	端子名	ポート機能	周辺機能	入出力形式		回路形式																																																														
				入力	出力																																																															
ポート1	P10/ IN0	P10	汎用 入出力	TIN0	CMOS (ヒステ リシス)	CMOS	D																																																													
	P11/ IN1	P11		TOT0																																																																
	P12/ IN2	P12		TIN1																																																																
	P13/ IN3	P13		TOT1																																																																
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮																																																													
2009/ 4/2	173	4.4	<p>「■ ポート2 の構成」から、以下の■で示す・項目を削除。</p> <ul style="list-style-type: none"><li>・汎用入出力ポート/ 周辺機能入出力端子 (P20/TIN0 ～ P27/INT7)</li><li>・ポート2 データレジスタ (PDR2)</li><li>・ポート2 方向レジスタ (DDR2)</li><li>・アドレス上位制御レジスタ (HACR)</li></ul>																																																																	

日付	ページ	項目	訂正内容																																				
2009/4/2	238	7.3.1	<p>「表 7.3-2 タイマカウンタ制御ステータスレジスタ (TCCS) の機能」を、以下の■で示すように訂正。</p> <p>(誤)</p> <table><thead><tr><th colspan="2">ビット名</th><th>機 能</th></tr></thead><tbody><tr><td>bit7</td><td>IVF: オーバーフロー発生 フラグビット</td><td>16 ビットフリーランタイムのオーバーフロー発生を示します。 ・16ビットフリーランタイムがオーバーフローを起こしたとき、またはモード設定によりコンペアレジスタ0 とコンペアマッチしてカウンタクリアされた場合、本ビットに"1" がセットされます。 ...</td></tr></tbody></table> <p>(正)</p> <table><thead><tr><th colspan="2">ビット名</th><th>機 能</th></tr></thead><tbody><tr><td>bit7</td><td>IVF: オーバーフロー発生 フラグビット</td><td>16 ビットフリーランタイムのオーバーフロー発生を示します。 ・16ビットフリーランタイムがオーバーフローを起こしたとき、■本ビットに"1" がセットされます。 ...</td></tr></tbody></table> <p>[mcu_doc0800]</p>	ビット名		機 能	bit7	IVF: オーバーフロー発生 フラグビット	16 ビットフリーランタイムのオーバーフロー発生を示します。 ・16ビットフリーランタイムがオーバーフローを起こしたとき、またはモード設定によりコンペアレジスタ0 とコンペアマッチしてカウンタクリアされた場合、本ビットに"1" がセットされます。 ...	ビット名		機 能	bit7	IVF: オーバーフロー発生 フラグビット	16 ビットフリーランタイムのオーバーフロー発生を示します。 ・16ビットフリーランタイムがオーバーフローを起こしたとき、■本ビットに"1" がセットされます。 ...																								
ビット名		機 能																																					
bit7	IVF: オーバーフロー発生 フラグビット	16 ビットフリーランタイムのオーバーフロー発生を示します。 ・16ビットフリーランタイムがオーバーフローを起こしたとき、またはモード設定によりコンペアレジスタ0 とコンペアマッチしてカウンタクリアされた場合、本ビットに"1" がセットされます。 ...																																					
ビット名		機 能																																					
bit7	IVF: オーバーフロー発生 フラグビット	16 ビットフリーランタイムのオーバーフロー発生を示します。 ・16ビットフリーランタイムがオーバーフローを起こしたとき、■本ビットに"1" がセットされます。 ...																																					
2009/4/2	292	9.3	<p>「図 9.3-1 時計タイマのレジスタとリセット値の一覧」を、以下の■で示すように訂正。</p> <p>(誤)</p> <table><tr><td>bit</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td></tr><tr><td></td><td>1</td><td>X</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr></table> <p>(正)</p> <table><tr><td>bit</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td></tr><tr><td></td><td>1</td><td>X</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr></table> <p>[mcu_doc0800]</p>	bit	7	6	5	4	3	2	1	0		1	X	0	0	0	0	0	0	bit	7	6	5	4	3	2	1	0		1	X	0	0	1	0	0	0
bit	7	6	5	4	3	2	1	0																															
	1	X	0	0	0	0	0	0																															
bit	7	6	5	4	3	2	1	0																															
	1	X	0	0	1	0	0	0																															

日付	ページ	項目	訂正内容												
2009/4/2	476	15. 3. 8	<p>「表 15. 3-10 送信要求レジスタ (TREQR) の機能」を、以下の■で示すように訂正。</p> <p>(誤)</p> <table><tr><th colspan="2">ビット名</th><th>機 能</th></tr><tr><td>bit7 ～ bit0</td><td>TREQ7 ～ TREQ0: 送信要求ビット7 ～ 0</td><td>・・・ リードモディファイライト(RMW) 系命令でリードした場合: 常に"1" が読み出されます。 [ リモートフレーム受信待ちビット (RFWTR: RFWTx) の設定] ・・・</td></tr></table> <p>(正)</p> <table><tr><th colspan="2">ビット名</th><th>機 能</th></tr><tr><td>bit7 ～ bit0</td><td>TREQ7 ～ TREQ0: 送信要求ビット7 ～ 0</td><td>・・・ リードモディファイライト(RMW) 系命令でリードした場合: 常に"0" が読み出されます。 [ リモートフレーム受信待ちビット (RFWTR: RFWTx) の設定] ・・・</td></tr></table> <p style="text-align: right;">[mcu_doc0689]</p>	ビット名		機 能	bit7 ～ bit0	TREQ7 ～ TREQ0: 送信要求ビット7 ～ 0	・・・ リードモディファイライト(RMW) 系命令でリードした場合: 常に"1" が読み出されます。 [ リモートフレーム受信待ちビット (RFWTR: RFWTx) の設定] ・・・	ビット名		機 能	bit7 ～ bit0	TREQ7 ～ TREQ0: 送信要求ビット7 ～ 0	・・・ リードモディファイライト(RMW) 系命令でリードした場合: 常に"0" が読み出されます。 [ リモートフレーム受信待ちビット (RFWTR: RFWTx) の設定] ・・・
ビット名		機 能													
bit7 ～ bit0	TREQ7 ～ TREQ0: 送信要求ビット7 ～ 0	・・・ リードモディファイライト(RMW) 系命令でリードした場合: 常に"1" が読み出されます。 [ リモートフレーム受信待ちビット (RFWTR: RFWTx) の設定] ・・・													
ビット名		機 能													
bit7 ～ bit0	TREQ7 ～ TREQ0: 送信要求ビット7 ～ 0	・・・ リードモディファイライト(RMW) 系命令でリードした場合: 常に"0" が読み出されます。 [ リモートフレーム受信待ちビット (RFWTR: RFWTx) の設定] ・・・													
2008/12/9	653	付録 A	<p>「表 A. 9-20 XCH Ri, ea命令 (第1バイト=7EH) 」を変更</p> <p>(誤)</p> <p>項目「A」</p> <p>+Aの行 「W2+d16, A」</p> <p>(正)</p> <p>項目「A0」</p> <p>+Aの行 「@RW2+d16」</p>												