



本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、仕様の開発元企業として「スパンション」, 「Spansion」, 「富士通」または「Fujitsu」の名が記載されておりますが、これらの製品は Cypress が新規および既存のお客様に引き続き提供してまいります。

商品仕様の継続性について

Cypress 製品として提供することに伴う商品仕様としての変更はなく、ドキュメントとしての変更もありません。また本ページのお知らせは、変更情報として追記いたしません。本ドキュメントに変更情報が記載されている場合、それは本お知らせを除いた前版からの変更点です。なお、今後改訂は必要に応じて行われますが、その際の変更内容は改訂後のドキュメントに記載いたします。

オーダ型格および品名について

Cypress は既存のオーダ型格および品名を引き続きサポートいたします。これらの製品をご注文の際は、このドキュメントに記載されているオーダ型格および品名をご使用ください。

詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

サイプレスについて

サイプレス (銘柄コード: CY) は、車載や産業機器、ネットワーキング プラットフォームから高機能民生機器およびモバイル機器まで、今日の最先端組み込みシステム向けに高性能で高品質のソリューションを提供します。NOR フラッシュ メモリや F-RAMTM、SRAM、TraveoTM マイクロコントローラー、業界唯一の PSoC[®] プログラマブル システムオンチップ ソリューション、アナログおよび PMIC Power Management IC、CapSense[®] 静電容量タッチセンシング コントローラー、Wireless BLE Bluetooth[®] Low-Energy、USB コネクティビティ ソリューションなど、幅広い差別化製品ポートフォリオを、一貫した革新性と業界最高クラスの技術サポート、比類のないシステム バリューとともにグローバルに提供します。

正誤表

MB90420G/425G Series ハードウェアマニュアル 第4版(CM44-10113-4)に対する正誤表です。

F³MC-16LX

16ビット・マイクロコントローラ

MB90420G/425G Series

ハードウェアマニュアル

2009. 1. 22

※ : 訂正箇所

日付	ページ	項目	訂正内容																																				
2009/ 1/22	191	8. 9. 1	「8. 9. 1 ポート7 のレジスタ (PDR7, DDR7)」の「<注意事項>」を、以下の で示すように訂正。 (誤) 出力端子を持つ周辺機能を使用する場合、端子に対応する各周辺機能の出力許可ビットが許可されている場合は、DDR0 レジスタの設定値に関係なく、周辺機能出力端子となります。 (正) 出力端子を持つ周辺機能を使用する場合、端子に対応する各周辺機能の出力許可ビットが許可されている場合は、DDR7 レジスタの設定値に関係なく、周辺機能出力端子となります。 <div>mcu_doc0949</div>																																				
2009/ 1/22	196	8. 10. 1	「8. 10. 1 ポート8 のレジスタ (PDR8, DDR8)」の「<注意事項>」を、以下の で示すように訂正。 (誤) 出力端子を持つ周辺機能を使用する場合、端子に対応する各周辺機能の出力許可ビットが許可されている場合は、DDR0 レジスタの設定値に関係なく、周辺機能出力端子となります。 (正) 出力端子を持つ周辺機能を使用する場合、端子に対応する各周辺機能の出力許可ビットが許可されている場合は、DDR8 レジスタの設定値に関係なく、周辺機能出力端子となります。 <div>mcu_doc0949</div>																																				
2009/ 1/22	201	8. 11. 1	「8. 11. 1 ポート9 のレジスタ (PDR9, DDR9)」の「<注意事項>」を、以下の で示すように訂正。 (誤) 出力端子を持つ周辺機能を使用する場合、端子に対応する各周辺機能の出力許可ビットが許可されている場合は、DDR0 レジスタの設定値に関係なく、周辺機能出力端子となります。 (正) 出力端子を持つ周辺機能を使用する場合、端子に対応する各周辺機能の出力許可ビットが許可されている場合は、DDR9 レジスタの設定値に関係なく、周辺機能出力端子となります。 <div>mcu_doc0949</div>																																				
2009/ 1/22	514	23. 1	「図 23. 1-2 アドレス一致検出機能のレジスタ構成」を、以下の で示すように訂正。 (誤) <table><tr><td></td><td>byte</td><td>byte</td><td>byte</td><td>アクセス</td><td>初期値</td></tr><tr><td>PADR0 アドレス: 001FF2_H/001FF1_H/001FF0_H</td><td>—</td><td>—</td><td></td><td>R/W</td><td>XXXXXXX_B</td></tr><tr><td>PADR1 アドレス: 001FF5_H/001FF4_H/001FF3_H</td><td>—</td><td>—</td><td></td><td>R/W</td><td>XXXXXXX_B</td></tr></table> (正) <table><tr><td></td><td>byte</td><td>byte</td><td>byte</td><td>アクセス</td><td>初期値</td></tr><tr><td>PADR0 アドレス: 001FF2_H/001FF1_H/001FF0_H</td><td>—</td><td>—</td><td></td><td>R/W</td><td>XXXXXXX_B</td></tr><tr><td>PADR1 アドレス: 001FF5_H/001FF4_H/001FF3_H</td><td>—</td><td>—</td><td></td><td>R/W</td><td>XXXXXXX_B</td></tr></table> <div>mcu_doc0897</div>		byte	byte	byte	アクセス	初期値	PADR0 アドレス: 001FF2 _H /001FF1 _H /001FF0 _H	—	—		R/W	XXXXXXX _B	PADR1 アドレス: 001FF5 _H /001FF4 _H /001FF3 _H	—	—		R/W	XXXXXXX _B		byte	byte	byte	アクセス	初期値	PADR0 アドレス: 001FF2 _H /001FF1 _H /001FF0 _H	—	—		R/W	XXXXXXX _B	PADR1 アドレス: 001FF5 _H /001FF4 _H /001FF3 _H	—	—		R/W	XXXXXXX _B
	byte	byte	byte	アクセス	初期値																																		
PADR0 アドレス: 001FF2 _H /001FF1 _H /001FF0 _H	—	—		R/W	XXXXXXX _B																																		
PADR1 アドレス: 001FF5 _H /001FF4 _H /001FF3 _H	—	—		R/W	XXXXXXX _B																																		
	byte	byte	byte	アクセス	初期値																																		
PADR0 アドレス: 001FF2 _H /001FF1 _H /001FF0 _H	—	—		R/W	XXXXXXX _B																																		
PADR1 アドレス: 001FF5 _H /001FF4 _H /001FF3 _H	—	—		R/W	XXXXXXX _B																																		

日付	ページ	項目	訂正内容																										
2009/ 1/22	570	付録 A	「付表 A-1I/0 マップ」の「アクセス」を、以下の■で示すように訂正。																										
			(誤)																										
			<table><tr><th>アドレス</th><th>レジスタ</th><th>略称</th><th>アクセス</th><th>周辺</th><th>初期値</th></tr><tr><td>000022H</td><td>A/D データレジスタ下位</td><td>ADCRL</td><td>R, W</td><td rowspan="2">A/D コンバータ</td><td>XXXXXXXX_B</td></tr><tr><td>000023H</td><td>A/D データレジスタ上位</td><td>ADCRH</td><td>R</td><td>00101XXX_B</td></tr></table>	アドレス	レジスタ	略称	アクセス	周辺	初期値	000022H	A/D データレジスタ下位	ADCRL	R, W	A/D コンバータ	XXXXXXXX _B	000023H	A/D データレジスタ上位	ADCRH	R	00101XXX _B									
			アドレス	レジスタ	略称	アクセス	周辺	初期値																					
			000022H	A/D データレジスタ下位	ADCRL	R, W	A/D コンバータ	XXXXXXXX _B																					
			000023H	A/D データレジスタ上位	ADCRH	R		00101XXX _B																					
			(正)																										
			<table><tr><th>アドレス</th><th>レジスタ</th><th>略称</th><th>アクセス</th><th>周辺</th><th>初期値</th></tr><tr><td>000022H</td><td>A/D データレジスタ下位</td><td>ADCRL</td><td>R</td><td rowspan="2">A/D コンバータ</td><td>XXXXXXXX_B</td></tr><tr><td>000023H</td><td>A/D データレジスタ上位</td><td>ADCRH</td><td>R, W</td><td>00101XXX_B</td></tr></table>	アドレス	レジスタ	略称	アクセス	周辺	初期値	000022H	A/D データレジスタ下位	ADCRL	R	A/D コンバータ	XXXXXXXX _B	000023H	A/D データレジスタ上位	ADCRH	R, W	00101XXX _B									
			アドレス	レジスタ	略称	アクセス	周辺	初期値																					
			000022H	A/D データレジスタ下位	ADCRL	R	A/D コンバータ	XXXXXXXX _B																					
000023H	A/D データレジスタ上位	ADCRH	R, W	00101XXX _B																									
[mcu_doc0896]																													
2009/ 1/22	571	付録 A	「付表 A-1I/0 マップ」の「アクセス」を、以下の■で示すように訂正。																										
			(誤)																										
			<table><tr><th>アドレス</th><th>レジスタ</th><th>略称</th><th>アクセス</th><th>周辺</th><th>初期値</th></tr><tr><td>000052_H</td><td>16 ビットタイマレジスタ0/</td><td>TMRO/</td><td rowspan="2">R</td><td rowspan="2">116 ビット リロードタイマ0</td><td>XXXXXXXX_B</td></tr><tr><td>000053_H</td><td>リロードレジスタ0</td><td>TMRLR0</td><td>XXXXXXXX_B</td></tr><tr><td>000056_H</td><td>16 ビットタイマレジスタ1/</td><td>TMR1/</td><td rowspan="2">R</td><td rowspan="2">16 ビット リロードタイマ1</td><td>XXXXXXXX_B</td></tr><tr><td>000057_H</td><td>リロードレジスタ1</td><td>TMRLR1</td><td>XXXXXXXX_B</td></tr></table>	アドレス	レジスタ	略称	アクセス	周辺	初期値	000052 _H	16 ビットタイマレジスタ0/	TMRO/	R	116 ビット リロードタイマ0	XXXXXXXX _B	000053 _H	リロードレジスタ0	TMRLR0	XXXXXXXX _B	000056 _H	16 ビットタイマレジスタ1/	TMR1/	R	16 ビット リロードタイマ1	XXXXXXXX _B	000057 _H	リロードレジスタ1	TMRLR1	XXXXXXXX _B
			アドレス	レジスタ	略称	アクセス	周辺	初期値																					
			000052 _H	16 ビットタイマレジスタ0/	TMRO/	R	116 ビット リロードタイマ0	XXXXXXXX _B																					
			000053 _H	リロードレジスタ0	TMRLR0			XXXXXXXX _B																					
			000056 _H	16 ビットタイマレジスタ1/	TMR1/	R	16 ビット リロードタイマ1	XXXXXXXX _B																					
			000057 _H	リロードレジスタ1	TMRLR1			XXXXXXXX _B																					
			(正)																										
			<table><tr><th>アドレス</th><th>レジスタ</th><th>略称</th><th>アクセス</th><th>周辺</th><th>初期値</th></tr><tr><td>000052_H</td><td>16 ビットタイマレジスタ0/</td><td>TMRO/</td><td>R, W</td><td rowspan="2">116 ビット リロードタイマ0</td><td>XXXXXXXX_B</td></tr><tr><td>000053_H</td><td>リロードレジスタ0</td><td>TMRLR0</td><td>XXXXXXXX_B</td></tr><tr><td>000056_H</td><td>16 ビットタイマレジスタ1/</td><td>TMR1/</td><td>R, W</td><td rowspan="2">16 ビット リロードタイマ1</td><td>XXXXXXXX_B</td></tr><tr><td>000057_H</td><td>リロードレジスタ1</td><td>TMRLR1</td><td>XXXXXXXX_B</td></tr></table>	アドレス	レジスタ	略称	アクセス	周辺	初期値	000052 _H	16 ビットタイマレジスタ0/	TMRO/	R, W	116 ビット リロードタイマ0	XXXXXXXX _B	000053 _H	リロードレジスタ0	TMRLR0	XXXXXXXX _B	000056 _H	16 ビットタイマレジスタ1/	TMR1/	R, W	16 ビット リロードタイマ1	XXXXXXXX _B	000057 _H	リロードレジスタ1	TMRLR1	XXXXXXXX _B
アドレス	レジスタ	略称	アクセス	周辺	初期値																								
000052 _H	16 ビットタイマレジスタ0/	TMRO/	R, W	116 ビット リロードタイマ0	XXXXXXXX _B																								
000053 _H	リロードレジスタ0	TMRLR0	XXXXXXXX _B																										
000056 _H	16 ビットタイマレジスタ1/	TMR1/	R, W	16 ビット リロードタイマ1	XXXXXXXX _B																								
000057 _H	リロードレジスタ1	TMRLR1	XXXXXXXX _B																										
[mcu_doc0896]																													
2008/ 12/9	635	付録 B	「表 B. 9-20 XCH Ri, ea命令（第1バイト=7EH）」を変更																										
			(誤)																										
			項目「A」 +Aの行 「W2+d16, A」																										
(正)																													
項目「A0」 +Aの行 「@RW2+d16」																													