


UDBClkEn

1.0

特長

- クロックイネーブル対応
- 必要に応じたクロックの同期の追加



概要説明

UDBClkEn コンポーネントは、クロック動作を正確に制御します。

UDBClkEn を使用する場合

UDBClkEn コンポーネントは、以下の場合に使用することができます。

- レベルセンシティブイネーブルをクロック信号に適用する。
- BUS_CLK に同期するようにクロック信号を強制する。受信クロックが既に同期されている場合は、変更は行われません。受信クロックが同期する場合は、BUS_CLK へ同期するようにロジックが挿入されます。
- クロック信号が同期可能であることを表します。通常いくつかの UDB 要素 (制御レジスタ、状態レジスタ、データパス) を同期クロックでクロックする必要があります。PSoC Creator では、そのクロックが非同期モードの UDBClkEn コンポーネントによってもたらされる場合にだけ、非同期クロックでそれらをクロックすることができます。この機能は、BUS_CLK クロックドメインで動作する CPU との伝達に関連する潜在的クロッククロッシング問題を分析後に使用する必要があります。

入出力接続

ここでは、UDBClkEn コンポーネントのさまざまな入出力接続について説明します。

enable – 入力

出力クロックを作るために入力クロックへ適用されるレベルセンシティブクロックイネーブル信号。イネーブル信号がクロックイン信号に同期していない場合は、自動的に同期が実行されます。

clock_in – 入力


受信クロック信号。

clock_out – 出力

結果のクロックは、同期設定特性に準拠するイネーブルとクロックイン信号から派生されます。この信号は、レジスタ登録要素のクロック入力にだけ接続することができます。

コンポーネント・パラメータ

UDBClkEn コンポーネントを設計上にドラッグし、ダブルクリックして **[Configure]**(設定) ダイアログを開きます。



UDBClkEn コンポーネントには次のパラメータがあります。

ClockOutSync

このパラメータでは、BUS_CLK に関する クロックアウト信号の対象同期を指定します。**true** を設定すると、信号のクロックがまだ BUS_CLK に同期していない場合に、クロックを強制的に同期させます。**false** を選定すると、クロックインの同期のままです。



リソース

受信信号と クロックアウトの同期によっては、0 または 1 シンクロナイザと 0 または 1 マクロセルが使用されます。

関数の説明

各 UDB には、4 つのクロック コントロール ブロックがあります。2 つの PLD、データパス、状態/制御レジスタでそれらは使用されます。クロック コントロール ブロックはクロック信号 (イネーブル信号はオプション) を選択します。UDBClkEn コンポーネントのイネーブル機能は、このクロックイネーブル信号によって直接サポートされます。

BUS_CLK からの同期で、ClockOutSync が true に設定されている場合は、クロックインの同期が必要になります。この場合、状態レジスタのダブル同期モードは、クロック制御ブロックへの入力としてクロックを使用する前にクロック信号を同期するのに使用されます。

コンポーネントの変更

バージョン 1.0 は UDBClkEn コンポーネントの最初のリリースです。

Copyright © 2005-2012 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み込まれた回路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することはありません。サイプレス製品は、サイプレスとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために仕様することを保証するものではなく、また使用することを意図したものでもありません。さらにサイプレスは、誤動作や故障によって使用者に重大な損害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネントとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。

PSoC Designer™ 及び Programmable System-on-Chip™ は、Cypress Semiconductor Corp. の商標、PSoC® は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有物です。

全てのソースコード(ソフトウェア及び/又はファームウェア)は Cypress Semiconductor Corporation (以下「サイプレス」) が所有し、全世界(米国及びその他の国)の特許権保護、米国の著作権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンスに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び/又はカスタムファームウェアを作成する目的に限って、サイプレスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。

免責条項: サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことによって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な損害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネントとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。

ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。

