


# 移位寄存器 (ShiftReg)

2.20

## 特性

- 移位寄存器长度可调：2 到 32 位
- 同时移入和移出
- 右移或左移
- 复位输入强制清零移位寄存器
- CPU 或 DMA 可读取移位寄存器值
- CPU 或 DMA 可写入移位寄存器值



## 概述

移位寄存器 (ShiftReg) 组件提供基于并行寄存器的数据同步移入和移出操作。CPU 或 DMA 可读/写并行寄存器的值。移位寄存器组件提供与标准 74xxx 系列逻辑移位寄存器类似的通用功能，该系列包括：74164、74165、74166、74194、74299、74595 和 74597。在大多数应用中，移位寄存器组件与其他组件和逻辑配合使用，以创建更高级的特定应用功能，例如用于对移位位数进行计数的计数器。

在一般的使用中，移位寄存器组件用作 2 到 32 位长度的移位寄存器，在时钟输入的上升沿移位数据。位移方向可配置。可进行右向移位，即最高有效位 (MSB) 移入输入端，最低有效位 (LSB) 移出输出端；或进行左向移位，即最低有效位 (LSB) 移入输入端，最高有效位 (MSB) 移出输出端。

移位寄存器的值可通过 CPU 或 DMA 随时写入。当检测到装载 (load) 输入端的上升沿时，组件时钟的上升沿会将待处理的数据从 FIFO（之前由 CPU 或 DMA 写入）传输到移位寄存器。当检测到存储 (store) 输入端的上升沿时，组件时钟的上升沿会将当前移位寄存器的值传输到 FIFO，之后可由 CPU 读取此值。

装载 (load) 信号、存储 (store) 信号和复位信号的任意组合产生的信号均可触发移位寄存器组件的中断操作。

## 何时使用移位寄存器

移位寄存器的一种最常见用法是在串行接口和并行接口之间进行转换操作。这很有用，因为很多电路以并行方式对比特组进行处理，但串行接口更容易构建。

移位寄存器也可用作简单的延迟电路。在大部分情况下，移位寄存器需要配合额外的特定应用电路，才可以实现用户的应用要求。一个示例即为：在发生一些事件之后，计数器或状态机会存储移位的数据。

移位寄存器的常见用法是在时钟驱动下移入或移出八位数据，就像在 **SPI** 协议中实现的那样。如果您在构建一个通信协议，请检查 **Creator** 是否已经提供了针对该通信协议的用户组件。

## 输入/输出连接

本节介绍移位寄存器的各种输入和输出连接。I/O 列表中的星号 (\*) 表示，在 I/O 说明中列出的情况下，该 I/O 可能不可见。

### shift\_in — 输入\*

串行数据移入到移位寄存器 **MSB** 或 **LSB**，这取决于移位方向。如果选中了 **Use Shift In**（使用移入）复选框，则显示此终端。

### 装载 — 输入\*

装载输入信号触发待处理数据由 **FIFO**（之前由 **CPU** 或 **DMA** 写入到 **FIFO**）到移位寄存器的传输。在检测到装载上升沿之后，组件时钟的上升沿将触发传输事件。如果选中了 **Use Load**（使用装载）复选框，则显示此终端。注意，负载脉冲的占空比是任意值；但宽度必须至少为一个组件时钟周期。在检测到另一个正向沿之前，装载信号必须至少在一个组件时钟周期内保持低电平状态。

### 存储 — 输入\*

存储输入信号触发当前移位寄存器值到输出 **FIFO** 的传输。在检测到存储信号上升沿之后，组件时钟的第一个上升沿触发传输事件。注意，存储脉冲的占空比是任意值；但宽度至少为一个组件时钟周期。在发生下一个存储事件之前，存储信号至少应在一个组件时钟周期内保持为低电平状态。然后，可使用 **ShiftReg\_ReadData()** API 子程序从 **FIFO** 中读取数据。如果选中了 **Use Store**（使用存储）复选框，则显示此终端。

## 复位 — 输入

复位输入（高电平有效）将清除整个移位寄存器的值。此输入不影响 FIFO 的内容。复位输入与时钟输入同步。复位输入可以不连接外部信号，至于悬空状态。如果复位线路无任何连接，则组件将为其分配常数逻辑 0。

## 时钟 — 输入

组件的时钟源。在某些配置中，此信号作为使能信号而非时钟信号。

## shift\_out — 输出\*


从移位寄存器 MSB 或 LSB 中移出串行数据，这取决于移位方向。如果选中了 **Use Shift Out**（使用移出）复选框，则显示此终端。

## 中断 — 输出\*

移位寄存器组件生成的中断信号。基于指定参数生成中断。如果选中了 **Use Interrupt**（使用中断）复选框，则显示此终端。

## 组件参数

将一个移位寄存器组件拖放到您的设计上，并双击以打开 **Configure**（配置）对话框。



## Length (bits) (长度 (位))

此参数确定移位寄存器的长度（单位为位）。有效值为 2 到 32 位。默认值为 8。

## Shift Direction (移位方向)

此参数确定移位方向，即 **Right**（右）或 **Left**（左）。默认值为 **Right**（右）（最低有效位优先）。

## Use Load (使用装载)

选择了此选项时，移位寄存器符号上会显示装载输入终端。装载信号从内部路由至控制逻辑。然后，在检测到装载信号正向沿之后，在组件时钟的上升沿上将输入 FIFO 中的一个数据字传输到移位寄存器。

如果选定了 **Use Load**（使用装载），将生成 `ShiftReg_WriteRegValue()`、`ShiftReg_ReadRegValue()` 和 `ShiftReg_GetIntStatus()` API 以使用输出 FIFO。*component.h* 文件包含必要的 API 原型和 `#define` 常量。

如果未选定 **Use Load**（使用装载），组件符号上不显示装载终端，且不生成相关联 API 子程序。

## Use Store (使用存储)

选择了此选项时，移位寄存器符号上会显示存储输入终端。存储信号从内部路由至控制逻辑。然后，在检测到存储信号上升沿之后，在组件时钟的上升沿上将移位寄存器中的当前数据字传输到输出 FIFO。

如果选定了 **Use Store**（使用存储），将生成 `ShiftReg_WriteRegValue()`、`ShiftReg_ReadRegValue()` 和 `ShiftReg_GetIntStatus()` API 以使用输出 FIFO。*component.h* 文件包含必要的 API 原型和 `#define` 常量。

---

### 警告

将 `ShiftReg_ReadRegValue()` API 子程序与 **Use Store**（使用存储）输出 FIFO 功能配合使用时必须谨慎。`ShiftReg_ReadRegValue()` API 实现将当前移位寄存器 ALU 值传输到输入 FIFO 中，然后从 FIFO 中读取此数据。之前任何使用存储信号在输出 FIFO 中捕获，但尚未被应用程序读取的数据将丢失。

---

如果未选定 **Use Store**（使用存储），组件符号上不显示存储终端，且不生成相关联 API 子程序。

Use Shift Out（使用移出）

此参数决定移位寄存器组件符号是否显示的 shift\_out 输出端。默认选择此参数。

Use Shift In（使用移入）

此参数决定移位寄存器组件符号是否显示 shift\_in 输入端。默认选择此参数。

Default Shift Value（默认移位值）

此参数允许您定义移位寄存器的输入默认值。仅在未选定 Use Shift In（使用移入）参数时才可使用此参数。Default Shift Value（默认移位值）参数的有效值为 0 和 1。

Use Interrupt（使用中断）

如果选择了此参数，中断输出终端将显示在符号上。在这种情况下，可使用由移位寄存器生成的中断。

如果未选择 Use Interrupt（使用中断），中断终端将不显示在符号上，同时生成相关联的 API 子程序。

中断源

如果选择了 Use Interrupt（使用中断），则启用此参数。中断信号用于指示出现了哪一种指定情况。可启用或禁用中断生成，并指定中断事件的触发源：On Load（基于装载）、On Store（基于存储）或 On Reset（基于复位）。

时钟选择

此组件中没有内部时钟。您必须附加时钟源。此组件根据连接到组件的单时钟进行操作。

应用程序编程接口

应用程序编程接口 (API) 子程序允许您使用软件配置组件。下表列出了每个函数的接口，并进行了说明。以下各节将更详细地介绍每个函数。

默认情况下，PSoC Creator 将实例名称 “ShiftReg\_1” 分配给指定设计中组件的第一个实例。您可以将其重命名为遵循标识符语法规则的任何唯一值。实例名称会成为每个全局函数名称、变量和常量符号的前缀。出于可读性考虑，下表中使用的实例名称为 “ShiftReg”。

| 函数               | 说明                |
|------------------|-------------------|
| ShiftReg_Start() | 启动移位寄存器并启用所有选定的中断 |



| 函数                        | 说明                       |
|---------------------------|--------------------------|
| ShiftReg_Stop()           | 禁用移位寄存器                  |
| ShiftReg_EnableInt()      | 启用移位寄存器中断                |
| ShiftReg_DisableInt()     | 禁用移位寄存器中断                |
| ShiftReg_SetIntMode()     | 设置中断的中断源                 |
| ShiftReg_GetIntStatus()   | 获取移位寄存器中断状态              |
| ShiftReg_WriteRegValue()  | 直接将值写入移位寄存器              |
| ShiftReg_ReadRegValue()   | 从移位寄存器中读取当前值             |
| ShiftReg_WriteData()      | 将数据写入移位寄存器输入 FIFO        |
| ShiftReg_ReadData()       | 从移位寄存器输出 FIFO 中读取数据      |
| ShiftReg_GetFIFOStatus () | 返回输入 FIFO 或输出 FIFO 的当前状态 |
| ShiftReg_Sleep()          | 停止组件，并保存所有非保留寄存器         |
| ShiftReg_Wakeup()         | 恢复所有非保留寄存器，并启动组件         |
| ShiftReg_Init()           | 初始化或恢复默认移位寄存器配置          |
| ShiftReg_Enable()         | 启用移位寄存器                  |
| ShiftReg_SaveConfig()     | 保存移位寄存器配置                |
| ShiftReg_RestoreConfig()  | 恢复移位寄存器配置                |

## 全局变量

| 变量               | 说明                                                                                                                                                                                       |
|------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| ShiftReg_initVar | 指示是否已初始化移位寄存器。该变量初始化为 0，并在第一次调用 ShiftReg_Start() 时设置为 1。这样，第一次调用 ShiftReg_Start() 子程序后，组件不用重新初始化即可重启。<br>如果需要重新初始化，则可在调用 ShiftReg_Start() 或 ShiftReg_Enable() 函数之前调用 ShiftReg_Init() 函数。 |

## void ShiftReg\_Start(void)

**说明：**这是开始执行组件操作的首选方法。ShiftReg\_Start() 设置 initVar 变量，调用 ShiftReg\_Init() 函数，然后调用 ShiftReg\_Enable() 函数。

注意，此处需要一个组件时钟脉冲，以在调用此函数之后启动组件逻辑。

**参数：**无

**返回值：**无

**副作用：**如果已设置 initVar 变量，则该函数仅调用 ShiftReg\_Enable() 函数。

## void ShiftReg\_Stop(void)

**说明：**禁用移位寄存器。

**参数：**无

**返回值：**无

**副作用：**无

## void ShiftReg\_EnableInt(void)

**说明：**启用移位寄存器中断。

**参数：**无

**返回值：**无

**副作用：**无

## void ShiftReg\_DisableInt(void)

**说明：**禁用移位寄存器中断。

**参数：**无

**返回值：**无

**副作用：**无

**void ShiftReg\_SetIntMode(uint8 interruptSource)**

**说明：** 设置中断的中断源。多个源是“或”运算集合。

**参数：** uint 8 InterruptSource：包含选定中断源的常量的比特字段。  
选择多个中断源时，多个源是“或”运算集合。

| Interrupt Source (中断源) | 说明     |
|------------------------|--------|
| ShiftReg_LOAD_INT_EN   | 启用装载中断 |
| ShiftReg_STORE_INT_EN  | 启用存储中断 |
| ShiftReg_RESET_INT_EN  | 启用复位中断 |

**返回值：** 无

**副作用：** 无

**uint 8 ShiftReg\_GetIntStatus(void)**

**说明：** 获取移位寄存器中断的中断状态。

**参数：** 无

**返回值：** 包含选定中断源的状态的比特字段。

| 返回值            | 说明      |
|----------------|---------|
| ShiftReg_LOAD  | 已发生装载中断 |
| ShiftReg_STORE | 已发生存储中断 |
| ShiftReg_RESET | 已发生复位中断 |

**副作用：** 清除中断状态寄存器。

**void ShiftReg\_WriteRegValue(uint 8/16/32 shiftData)**

**说明：** 直接将值写入移位寄存器。

**参数：** uint 8/16/32 shiftData：要写入的数据。数据类型由“Shift Register Length”（移位寄存器长度）参数确定。

**返回值：** 无

**副作用：** 使用此 API 函数之前必须停止组件。

**注意：** 一个组件时钟周期之后才可读取写入的值。



**uint 8/16/32 ShiftReg\_ReadRegValue(void)**

- 说明：** 从移位寄存器中返回当前值。
- 参数：** 无
- 返回值：** uint 8/16/32 移位寄存器值。数据类型由“Length”（长度）参数确定
- 副作用：** 清除移位寄存器输出 FIFO。调用 ShiftReg\_WriteRegValue() 之后等待至少一个组件时钟周期，然后调用此函数。

**警告**

将 ShiftReg\_ReadRegValue() API 子程序与 **Use Store**（使用存储）输出 FIFO 功能配合使用时必须谨慎。ShiftReg\_ReadRegValue() API 实现将当前移位寄存器 ALU 值传输到输入 FIFO 中，然后从 FIFO 中读取此数据。之前任何使用存储信号在输出 FIFO 中捕获，但尚未被应用程序读取的数据将丢失。

**cystatus ShiftReg\_WriteData(uint8/16/32 shiftData)**

- 说明：** 将数据写入移位寄存器输入 FIFO。在装载输入的上升沿上将数据字传输到移位寄存器中
- 参数：** uint 8/16/32 shiftData：要写入的数据。数据类型由“Shift Register Length”（移位寄存器长度）参数确定。
- 返回值：** cystatus：如果 FIFO 为满或在成功操作时为 CYRET\_SUCCESS，则返回错误。如果输入 FIFO 已满，则数据将不会被写入 FIFO。

| 返回值                 | 说明         |
|---------------------|------------|
| CYRET_SUCCESS       | 成功操作       |
| CYRET_INVALID_STATE | 输入 FIFO 已满 |

- 副作用：** 无

**uint 8/16/32 ShiftReg\_ReadData(void)**

- 说明：** 从移位寄存器输出 FIFO 中读取数据。在存储输入的上升沿上将数据字传输到输出 FIFO。
- 参数：** 无
- 返回值：** uint 8/16/32：下一个可用数据字。数据类型由“Shift Register Length”（移位寄存器长度）参数确定。
- 副作用：** 无

**uint8 ShiftReg\_GetFIFOStatus(uint8 fifold)**

**说明：** 返回输入或输出 FIFO 的当前状态。

**参数：** uint8 fifold：确定读取的 FIFO 状态。

| Fifold 值          | 说明              |
|-------------------|-----------------|
| ShiftReg_IN_FIFO  | 用于读取输入 FIFO 的状态 |
| ShiftReg_OUT_FIFO | 用于读取输出 FIFO 的状态 |

**返回值：** uint 8：其中一个已定义的 FIFO 状态。

| 返回值                           | 说明            |
|-------------------------------|---------------|
| ShiftReg_RET_FIFO_FULL        | FIFO 已满       |
| ShiftReg_RET_FIFO_NOT_FULL    | FIFO 未滿       |
| ShiftReg_RET_FIFO_EMPTY       | FIFO 为空       |
| ShiftReg_RET_FIFO_NOT_DEFINED | 提供的 fifold 错误 |

**副作用：** 无

**void ShiftReg\_Sleep(void)**

**说明：** 这是准备组件睡眠的首选子程序。ShiftReg\_Sleep() 子程序保存当前组件的状态。然后它调用 ShiftReg\_Stop() 函数，并调用 ShiftReg\_SaveConfig() 以保存硬件配置。

在调用 CyPmSleep() 或 CyPmHibernate() 函数之前调用 ShiftReg\_Sleep() 函数。有关电源管理函数的更多信息，请参考 PSoC Creator *System Reference Guide*（《系统参考指南》）。

**参数：** 无

**返回值：** 无

**副作用：** 无

## void ShiftReg\_Wakeup(void)

- 说明：** 该函数是将组件恢复到调用 ShiftReg\_Sleep() 时状态的首选子程序。ShiftReg\_Wakeup() 函数调用 ShiftReg\_RestoreConfig() 函数以恢复配置。如果组件在调用 ShiftReg\_Sleep() 函数前已启用，则 ShiftReg\_Wakeup() 函数也将重新启用组件。
- 注意，此处需要一个组件时钟脉冲，以在调用此函数之后返回到正常操作。
- 参数：** 无
- 返回值：** 无
- 副作用：** 调用 ShiftReg\_Wakeup() 函数前未调用 ShiftReg\_Sleep() 或 ShiftReg\_SaveConfig() 函数可能会产生意外后果。

## void ShiftReg\_Init(void)

- 说明：** 根据自定义程序“配置”对话框设置来初始化或恢复组件。无需调用 ShiftReg\_Init()，因为 ShiftReg\_Start() 子程序会调用该函数并是开始组件操作的首选方法。
- 参数：** 无
- 返回值：** 无
- 副作用：** 所有寄存器将“Configure”（配置）对话框设置为相应的值。

## void ShiftReg\_Enable(void)

- 说明：** 激活硬件并开始执行组件操作。无需调用 ShiftReg\_Enable()，因为 ShiftReg\_Start() 子程序会调用该函数，这是开始组件操作的首选方法。
- 参数：** 无
- 返回值：** 无
- 副作用：** 无

## void ShiftReg\_SaveConfig(void)

- 说明：** 此函数会保存组件配置和非保留寄存器。此函数还将保存当前“Configure”（配置）对话框中定义的或通过相应 API 修改的组件参数值。该函数由 ShiftReg\_Sleep() 函数调用。
- 参数：** 无
- 返回值：** 无
- 副作用：** 无

## void ShiftReg\_RestoreConfig(void)

- 说明：** 此函数会恢复组件配置和非保留寄存器。该函数还会将组件参数值恢复为调用 ShiftReg\_Sleep() 函数之前的值
- 参数：** 无
- 返回值：** 无
- 副作用：** 调用 ShiftReg\_SaveConfig() 函数之后才可调用此子程序。调用此子程序与调用 ShiftReg\_SaveConfig() 函数无关，并将用初始设置覆盖当前设置。

## 定义

- ShiftReg\_SR\_SIZE — 定义移位寄存器长度（单位为位）。
- ShiftReg\_USE\_INPUT\_FIFO — 指示在项目中定义了输入 FIFO。  
**注意：** 始终定义输出 FIFO，因为它用于软件捕获。
- ShiftReg\_FIFOSize — 定义移位寄存器字中输入 FIFO 的大小。移位寄存器字大小由 **Length**（长度）（单位为字节）参数值确定。
- ShiftReg\_DIRECTION — 定义移位方向（0 = 左向移位、1 = 右向移位）。

## MISRA 合规性

本节介绍了本组件与 MISRA-C:2004 的合规和偏差情况。定义了两种类型的偏差：

- 项目偏差 - 适用于所有 PSoC Creator 组件的偏差
- 特定偏差 - 仅适用于此组件的偏差

本节提供了有关组件特定偏差的信息。系统参考指南的“MISRA 合规性”章节中介绍项目偏差以及有关 MISRA 合规性验证环境的信息。

此移位寄存器组件没有任何特定偏差。

## 固件源代码示例

PSoC Creator 在“查找示例项目”对话框中提供了很多包括原理图和代码示例的示例项目。要获取组件特定的示例，请打开组件目录中的对话框或原理图中的组件实例。要获取通用的示例，请打开 **Start Page**（开始页）或 **File**（文件）菜单中的对话框。根据需要，使用对话框中的 **Filter Options**（筛选选项）可缩小可选项目的列表。


有关更多信息，请参见 PSoC Creator 帮助中的“Find Example Project（查找示例项目）”主题。

## 功能描述

移位寄存器参数在组件配置上提供极高的灵活性。本节提供对移位寄存器操作的附加说明，以及如何为您的应用自定义组件使用参数。可独立使用移位寄存器，或与其他组件配合使用以创建特定的应用功能。


## 默认配置

移位寄存器组件的默认配置提供与标准 7400 系列逻辑移位寄存器类似的基本并行移位寄存器功能。此功能包括在时钟输入的上升沿将数据在并行寄存器中的同步移入和移出。将串行比特流数据移入 **shift\_in** 终端，并从 **shift\_out** 输出终端中移出。



## 框图和配置

图 1. 移位寄存器框图



移位寄存器是基于 UDB 的组件，包含一个输入 FIFO (F0)、一个直接移位寄存器 (A0 和 A1 以及重复值，用于提供软件捕获)、一个输出 FIFO (F1)、控制寄存器和状态寄存器。

输入 FIFO F0 配置为输入模式。这意味着可由 CPU（使用 `ShiftReg_WriteData()` API 函数）写入此 FIFO，且可将此值加载到 A0 寄存器以便移位。此函数在每个周期之前使用 `ShiftReg_GetFIFOStatus()` 函数检查当前 FIFO 状态。

也可通过调用 `ShiftReg_WriteRegValue()` 将待移位的值直接写入到 A0 寄存器。由于有内部硬件实现，强烈建议在使用 `ShiftReg_WriteRegValue()` 时停止组件操作（通过使用 `ShiftReg_Stop()` 函数或停止输入时钟）。否则，在移位操作过程中写入 A0 寄存器将导致写入错误的数

据。加载操作具有硬件限制，即仅可在输入 FIFO 非空时提供加载事件。

要提供移位功能，在以下配置中使用 UDB 数据路径：

|                  |                |
|------------------|----------------|
| State == 100 (4) | 移位操作 (左或右)     |
| State == 101 (5) | 复位 (XOR A0 A0) |
| State == 110 (6) | 负载 A0 <=F0     |
| State == 111 (7) | 复位 (XOR A0 A0) |

除了存储之外的所有操作都是从数据路径控制存储器中控制的。移位是默认操作 (cs\_addr = “000”)。负载输入连接到 cs\_addr[1] 线路，复位输入连接到 cs\_addr[0]。如果这些线路中的某些线路更改了其电平，则将导致控制存储地址立即更改。在数据路径时钟（在此例中是组件时钟）的上升沿上，将执行对应的操作。负载导致负载值从 F0 更改为 A0。复位命令导致清除 A0。在此情况下，负载值被忽略。

使用两种机制读取移位值：硬件捕获和软件捕获。硬件捕获事件在存储输入的每个正沿上发生。它导致 “Shift Register”（移位寄存器）值被写入到输出 FIFO。可使用 ShiftReg\_ReadData() API 函数读取此值。存储输入有一个硬件限制，即存储输入仅在输出 FIFO 未满时才有效。

每次调用 ShiftReg\_ReadRegValue() 函数时都会发生软件捕获。此函数读取 A1 值，它复制 A0 的值。此操作减小 A1 值，以便使其自动写入到输出 FIFO F1（因为 F1 被从 A1 配置为软件捕获）。提供软件捕获之前，ShiftReg\_ReadRegData() 函数清除输出 FIFO。因此，您应谨慎使用此函数。

**注意：**使用此函数，A1 中的实际值在写入移位寄存器之后可用于下一个时钟周期。

使用状态寄存器实现中断生成机制。该机制有三位，代表三个中断源。装载、存储和复位。当其中一位的值从 0 更改为 1 时，将自动生成相关状态寄存器输出上的中断脉冲。这三位都处于 “读取清除” 模式。

第二个状态寄存器用于存储当前输入和输出 FIFO 的状态。所有状态位都处于 “粘滞” 模式下（读取后不清除）。

当移位寄存器大小超过 8 位时，提供数据路径的连锁连接以将 2、3、或 4 个数据路径连接起来，从而实现 16、24 或 32 位组件大小。要实现与数据路径的测量值不符合的移位寄存器大小，使用仿真模型控制的 MSB 进行数据路径的配置。

使用控制寄存器的 CLK\_EN 位启动和停止组件。

## 寄存器

### ShiftReg\_SR\_CONTROL

| 位 | 7  | 6 | 5 | 4 | 3 | 2 | 1 | 0      |
|---|----|---|---|---|---|---|---|--------|
| 值 | 保留 |   |   |   |   |   |   | clk_en |

- clk\_en : 启用移位寄存器操作

### ShiftReg\_SR\_STATUS

| 位 | 7 | 6            | 5       | 4           | 3        | 2     | 1     | 0    |
|---|---|--------------|---------|-------------|----------|-------|-------|------|
| 值 |   | F1_not_empty | F1_full | F0_not_full | F0_empty | reset | store | load |

- load : 装载状态位
- store : 存储状态位
- reset : 复位状态位
- F0\_empty : 输入 FIFO 为空
- F0\_not\_full : 输入 FIFO 未滿
- F1\_full : 输出 FIFO 已滿
- F1\_not\_empty : 输出 FIFO 非空

## 资源

移位寄存器组件放置在整個 UDB 阵列中。该组件利用以下资源。

| 配置   | 资源类型   |     |      |      |        |    |
|------|--------|-----|------|------|--------|----|
|      | 数据路径单元 | 宏单元 | 状态单元 | 控制单元 | DMA 通道 | 中断 |
| 8 位  | 1      | 2   | 1    | 1    | —      | —  |
| 16 位 | 2      | 2   | 1    | 1    | —      | —  |
| 24 位 | 3      | 2   | 1    | 1    | —      | —  |
| 32 位 | 4      | 2   | 1    | 1    | —      | —  |



## API 存储器使用

根据编译器、组件、所用 API 数量和组件配置的不同，组件内存使用会出现较大变化。下表提供指定组件配置中可用的 API 的存储器使用。

已利用释放模式中配置的相关编译器进行了测量，大小采用了优化设定。对于特定设计，可以分析编译器生成的映射文件以确定存储器使用。

| 配置   | PSoC 3 (Keil_PK51) |            | PSoC 4 (GCC) |            | PSoC 5LP (GCC) |            |
|------|--------------------|------------|--------------|------------|----------------|------------|
|      | 闪存<br>字节           | SRAM<br>字节 | 闪存<br>字节     | SRAM<br>字节 | 闪存<br>字节       | SRAM<br>字节 |
| 8 位  | 342                | 4          | 466          | 5          | 462            | 5          |
| 16 位 | 455                | 6          | 466          | 9          | 466            | 9          |
| 24 位 | 454                | 10         | 498          | 13         | 490            | 13         |
| 32 位 | 453                | 10         | 466          | 13         | 462            | 13         |

## 直流和交流电气特性

除非另有说明，否则这些规范的适用条件是  $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$  且  $T_J \leq 100^{\circ}\text{C}$ 。除非另有说明，否则这些规范的适用范围为 1.71 V 到 5.5 V。

### 直流特性

| 参数              | 说明     | 最小值 | 典型值 <sup>[1]</sup> | 最大值 | 单位     |
|-----------------|--------|-----|--------------------|-----|--------|
| I <sub>DD</sub> | 组件电流消耗 |     |                    |     |        |
|                 | 8 位    | —   | 13                 | —   | μA/MHz |
|                 | 16 位   | —   | 20                 | —   | μA/MHz |
|                 | 24 位   | —   | 27                 | —   | μA/MHz |
|                 | 32 位   | —   | 34                 | —   | μA/MHz |

### 交流特性

| 参数                 | 说明     | 最小值 | 典型值 | 最大值 <sup>[2]</sup> | 单位 |
|--------------------|--------|-----|-----|--------------------|----|
| f <sub>CLOCK</sub> | 组件时钟频率 |     |     |                    |    |

<sup>1</sup> 未包括设备 IO 和时钟分配的电流。这些值是在 25 °C 时的值。

<sup>2</sup> 这些值提供了此组件的最大安全工作频率。可以在更高的时钟频率运行组件，在该频率将需要使用 STA 结果验证时序要求。

|  |      |  |  |    |     |
|--|------|--|--|----|-----|
|  | 8 位  |  |  | 52 | MHz |
|  | 16 位 |  |  | 52 | MHz |
|  | 24 位 |  |  | 50 | MHz |
|  | 32 位 |  |  | 50 | MHz |

## 组件更改

本节介绍组件与以前版本相比的主要更改。

| 版本     | 更改说明                                                                                                                                                        | 更改/影响原因                                                                                     |
|--------|-------------------------------------------------------------------------------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------------|
| 2.20a  | 更新了数据表，添加了 PSoC 4 的内存使用情况                                                                                                                                   |                                                                                             |
| 2.20   | 已添加 MISRA 合规性章节。                                                                                                                                            | 此组件没有任何特定偏差。                                                                                |
| 2.10   | 已添加所有包括在 .cyre 文件中的带 CYREENTRANT 关键词的 API。                                                                                                                  | 并非所有 API 都是真正可重入的。组件 API 源文件中的注释指出了适用的函数。<br>需要此更改为采用安全方式使用并且不是可重入函数消除编译器警告：通过标志或关键节防止并发调用。 |
|        | 添加了 PSoC 5LP 支持。                                                                                                                                            |                                                                                             |
|        | 更新了特性数据。                                                                                                                                                    |                                                                                             |
|        | 对数据表进行了少量编辑。                                                                                                                                                | 提高可读性。                                                                                      |
| 2.0    | 将装载逻辑实现从电平触发更改为边沿触发。                                                                                                                                        | 装载功能根据要求进行了修改。使用电平敏感型装载功能的应用与此版本的组件不兼容。                                                     |
|        | 数据表更改： <ul style="list-style-type: none"> <li>更新了资源使用表。</li> <li>更正了加载信号和存储信号的描述。</li> <li>更新了 ShiftReg_Start() 函数和 ShiftReg_Wakeup() API 函数的描述。</li> </ul> |                                                                                             |
| 1.60.a | 数据表纠正                                                                                                                                                       |                                                                                             |
| 1.60   | 将 FIFO 模块状态信号重新采样到 DP 时钟中。                                                                                                                                  | 允许组件针对所有 PSoC 3 和 PSoC 5 芯片使用相同的时序结果。                                                       |
|        | 向数据表中添加了特性数据                                                                                                                                                |                                                                                             |

| 版本   | 更改说明                                                                     | 更改/影响原因                                                    |
|------|--------------------------------------------------------------------------|------------------------------------------------------------|
|      | 对数据表进行了少量编辑和更新                                                           |                                                            |
| 1.50 | 添加了睡眠/唤醒和初始化/启用 API。                                                     | 为支持低功耗模式并提供常用接口，以单独控制大多数组件的初始化和启用。                         |
|      | 更新了“配置”对话框。                                                              | 更改了“使用移出”和“使用移入”的位置并更改了“Use interrupt”（使用中断）复选框的默认值，以增强功能。 |
|      | 更改了 ShiftReg_ReadRegValue() 实现。                                          | 从而提供了更快的软件捕获运行速度。                                          |
| 1.20 | 未使用加载和存储时，将禁用用于选择 FIFO 大小的选项。<br>更新了“Configure（配置）”对话框。<br>删除了未使用参数的生成码。 | 做出了各种更改，以解决功能并不全面的版本 1.10 的各种问题。                           |

赛普拉斯半导体公司，2013-2016 年。本文件是赛普拉斯半导体公司及其子公司，包括 Spansion LLC（“赛普拉斯”）的财产。本文件，包括其包含或引用的任何软件或固件（“软件”），根据全球范围内的知识产权法律以及美国与其他国家签署条约由赛普拉斯所有。除非在本款中另有明确规定，赛普拉斯保留在该等法律和条约下的所有权利，且未就其专利、版权、商标或其他知识产权授予任何许可。如果软件并不附随有一份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议，赛普拉斯特此授予贵方属人性质的、非独家且不可转让的如下许可（无再许可权）

(1) 在赛普拉斯特软件著作权项下的下列许可权 (一) 对以源代码形式提供的软件，仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件，和 (二) 仅限于在有关赛普拉斯硬件产品上使用之目的将软件以二进制代码形式的向外部最终用户提供（无论直接提供或通过经销商和分销商间接提供），和 (2) 在被软件（由赛普拉斯公司提供，且未经修改）侵犯的赛普拉斯专利的权利主张项下，仅出于在赛普拉斯硬件产品上使用之目的制造、使用、提供和进口软件的许可。禁止对软件的任何其他使用、复制、修改、翻译或汇编。

在适用法律允许的限度内，赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保，包括但不限于关于适销性和特定用途的默示保证。赛普拉斯保留更改本文件的权利，届时将不另行通知。在适用法律允许的限度内，赛普拉斯不对因应用或使用本文件所述任何产品或电路引起的任何后果负责。本文件，包括任何样本设计信息或程序代码信息，仅为供参考之目的提供。文件使用人应负责正确设计、计划和测试信息应用和由此生产的任何产品的功能和安全性。赛普拉斯产品不应被设计为、设定为或授权用作武器操作、武器系统、核设施、生命支持设备或系统、其他医疗设备或系统（包括急救设备和手术植入物）、污染控制或有害物质管理系统中的关键部件，或产品植入之设备或系统故障可能导致人身伤害、死亡或财产损失其他用途（“非预期用途”）。关键部件指，若该部件发生故障，经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件。针对由赛普拉斯产品非预期用途产生或相关的任何主张、费用、损失和其他责任，赛普拉斯不承担全部或部分责任且贵方不应追究赛普拉斯之责任。贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关的所有索赔、费用、损失和其他责任，包括因人身伤害或死亡引起的主张，并使之免受损失。

赛普拉斯、赛普拉斯徽标、Spansion、Spansion 徽标，及上述项目的组合，及 PSoC、CapSense、EZ-USB、F-RAM 和 Traveo 应视为赛普拉斯在美国和其他国家的商标或注册商标。请访问 [cypress.com](http://cypress.com) 获取赛普拉斯商标的完整列表。其他名称和品牌可能由其各自所有者主张为该方财产。