



本ドキュメントは Cypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、「MB」から始まるシリーズ名、品名およびオーダ型格が記載されておりますが、これらはすべて「CY」から始まるシリーズ名、品名およびオーダ型格として、新規および既存のお客様に引き続き提供してまいります。

### オーダ型格の調べ方について

1. [www.cypress.com/pcn](http://www.cypress.com/pcn) にアクセスしてください。
2. SEARCH PCNS フィールドに、オーダ型格などのキーワードを入力し、「Apply」をクリックしてください。
3. 該当するタイトル(Title)をクリックしてください。
4. 「Affected Parts List」ファイルを開いてください。  
当該ファイルに記載されている各種変更情報をご利用ください。

### 詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

### サイプレスについて

サイプレスは、世界で最も革新的な車載や産業機器、スマート家電、民生機器および医療機器製品向けに、最先端の組み込みシステム ソリューションを提供するリーディングカンパニーです。サイプレスのマイクロコントローラーや、アナログ IC、ワイヤレスおよび USB ベースのコネクティビティ ソリューション、高い信頼性と高性能を提供するメモリ製品は、各種機器メーカーの差異化製品の開発と早期市場参入を支援します。サイプレスは、ベストクラスのサポートと開発リソースをグローバルに提供することで、彼らが従来市場を破壊しまったく新しい製品カテゴリを歴史的なスピードで市場投入できるよう支援します。詳細はサイプレスのウェブサイト ([japan.cypress.com](http://japan.cypress.com)) をご覧ください。



## MB9B110R シリーズ

# 32ビット ARM® Cortex®-M3 FM3 マイクロコントローラ

MB9B110R シリーズは、高速処理と低コストを求める組み込み制御用途向けに設計された、高集積 32 ビットマイクロコントローラです。本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリとともに、周辺機能として、モータ制御用タイマ、A/D コンバータ、各種通信インタフェース(UART, CSIO, I<sup>2</sup>C, LIN)により構成されます。『FM3 ファミリー パリフェラルマニュアル』において、このデータシートに記載されている製品は、TYPE4 製品に分類されます。

## 特長

### 32 ビット ARM Cortex-M3 コア

- プロセッサ版数: r2p1
- 最大動作周波数: 144 MHz
- メモリ保護ユニット(MPU): 組み込みシステムの信頼性を向上させます。
- ネスト型ベクタ割り込みコントローラ(NVIC): 1 チャネルの NMI(ノンマスカブル割り込み)と 48 チャネルの周辺割り込みに対応。16 の割り込み優先度レベルを設定できます。
- 24 ビットシステムタイマ(Sys Tick): OS タスク管理用のシステムタイマです。

### オンチップメモリ

- フラッシュメモリ  
本シリーズは、2 つの独立したフラッシュメモリを搭載します。
  - メインフラッシュ
    - ・最大 512 K バイト
    - ・16 K バイトのトレースバッファメモリを使用した Flash アクセラレータ機能を内蔵
    - ・フラッシュメモリへのリードアクセスは、動作周波数 72 MHz までは 0 wait-cycle です。72 MHz より大きい場合でも、Flash アクセラレータ機能により、0 wait-cycle と同等なアクセスを行えます。
    - ・コード保護用セキュリティ機能
  - ワークフラッシュ
    - ・32 K バイト
    - ・リードサイクル: 4 wait-cycle 動作周波数が 72 MHz を超える場合
    - ・2 wait-cycle 動作周波数が 40 MHz を超え、72 MHz 以下の場合
    - ・0 wait-cycle 動作周波数が 40 MHz 以下の場合
    - ・セキュリティ機能はコード保護用セキュリティ機能と共有

### ■SRAM

本シリーズのオンチップ SRAM は、2 つの独立した SRAM (SRAM0, SRAM1) により構成されています。SRAM0 は、Cortex-M3 コアの I-Code バス、D-Code バスに接続します。SRAM1 は、Cortex-M3 コアの System バスに接続します。

- SRAM0: 最大 32 K バイト
- SRAM1: 最大 32 K バイト

### 外部バスインタフェース

- SRAM, NOR と NAND フラッシュデバイスに対応
- 最大 8 チップセレクト
- 8/16 ビットデータ幅
- 最大 25 ビットのアドレスビット
- 最大アクセスサイズ: 256 M バイト
- アドレス/データマルチプレクスをサポート
- 外部 RDY 機能をサポート

### マルチファンクションシリアルインタフェース(最大 8 チャネル)

- 16 段 × 9 ビット FIFO あり 4 チャネル(ch.4 ~ ch.7), FIFO なし 4 チャネル(ch.0 ~ ch.3)
- チャンネルごとに動作モードを次の中から選択できます。
  - UART
  - CSIO
  - LIN
  - I<sup>2</sup>C
- UART
  - 全二重ダブルバッファ
  - パリティあり/なし選択可能
  - 専用ボーレートジェネレータ内蔵
  - 外部クロックをシリアルクロックとして使用可能
  - ハードウェアフロー・コントロール: CTS/RTS による送受信自動制御(ch.4 のみ)
  - 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)

**■CSIO**

- 全二重ダブルバッファ
- 専用ボーレートジェネレータ内蔵
- オーバランエラー検出機能

**■LIN**

- LIN プロトコル Rev.2.1 対応
- 全二重ダブルバッファ
- マスタ/スレーブモード対応
- LIN break field 生成(13 ~ 16 ビット長に変更可能)
- LIN break デリミタ生成(1 ~ 4 ビット長に変更可能)
- 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)

**■I<sup>2</sup>C**

- Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応

**DMA コントローラ(8 チャネル)**

DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。

- 8 つを独自に構成かつ動作可能なチャネル
- ソフトウェア要求または内蔵周辺機能要求による転送開始可能
- 転送アドレス空間: 32 ビット(4 G バイト)
- 転送モード: ブロック転送/ バースト転送/ デマンド転送
- 転送データタイプ: バイト/ ハーフワード/ ワード
- 転送ブロック数: 1 ~ 16
- 転送回数: 1 ~ 65536

**AD コンバータ(最大 16 チャネル)**

- 逐次比較型
- 3 ユニット搭載
- 変換時間: 1.0  $\mu$ s@5 V
- 優先変換可能(2 レベルの優先度)
- スキャン変換モード
- 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用: 4 段)

**ベースタイマ(最大 8 チャネル)**

チャネルごとに動作モードを次の中から選択できます。

- 16 ビット PWM タイマ
- 16 ビット PPG タイマ
- 16/32 ビットリロードタイマ
- 16/32 ビット PWC タイマ

**汎用 I/O ポート**

本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載しています。

- 端子ごとにプルアップ制御可能
- 端子レベルを直接読出し可能
- ポートリロケート機能
- 最大 103 本の高速汎用 I/O ポート @ 120 pin Package
- 一部のポートは、5 V トレラントに対応  
該当する端子については「端子機能説明」を参照してください。

**多機能タイマ(最大 3 ユニット)**

多機能タイマは、次のブロックで構成されます。

- 16 ビットフリーランタイマ×3 チャネル / ユニット
- インพุットキャプチャ×4 チャネル / ユニット
- アウトプットコンペア×6 チャネル / ユニット
- A/D 起動コンペア×3 チャネル / ユニット
- 波形ジェネレータ×3 チャネル / ユニット
- 16 ビット PPG タイマ×3 チャネル / ユニット

モータ制御を実現するために次の機能を用意しています。

- PWM 信号出力機能
- DC チョップパ波形出力機能
- デッドタイム機能
- インพุットキャプチャ機能
- A/D コンバータ起動機能
- DTIF(モータ緊急停止)割込み機能

**リアルタイムクロック(RTC : Real Time Clock)**

00 年 ~ 99 年までの年/月/日/時/分/秒/曜日のカウントを行います。

- 日時指定(年/月/日/時/分)での割込み機能、年/月/日/時/分だけの個別設定も可能
- 設定時間後/設定時間ごとのタイマ割込み機能
- カウントを継続して時刻書き換え可能
- うるう年の自動カウント

### クアッドカウンタ (QPRC : Quadrature Position/Revolution Counter)(最大 3 チャンネル)

クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設定によりアップダウンカウンタとしても使用できます。

- 3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
- 16 ビット位置カウンタ
- 16 ビット回転カウンタ
- 2 つの 16 ビットコンペアレジスタ

### デュアルタイマ(32/16 ビットダウンカウンタ)

デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。  
各タイマチャネルの動作モードを次の中から選択できます。

- フリーランモード
- 周期モード(=リロードモード)
- ワンショットモード

### 時計カウンタ

時計カウンタは低消費電力モードからのウェイクアップに使用します。

インターバルタイマ: 最大 64 s @ サブクロック使用時  
(32.768 kHz)

### 外部割込み制御ユニット

- 外部割込み入力端子: 最大 16 本
- ノンマスカブル割込み(NMI)入力端子: 1 本

### ウォッチドッグタイマ(2 チャンネル)

ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。

本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なるウォッチドッグがあります。

"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、ストップモード以外のすべての低消費電力モードで動作します。

### CRC(Cyclic Redundancy Check)アクセラレータ

CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの整合性確認処理負荷の軽減を実現します。

CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。

- CCITT CRC16 Generator Polynomial: 0x1021
- IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7

### クロック/リセット

#### ■ クロック

5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。

- メインクロック: 4 MHz ~ 48 MHz
- サブクロック: 32.768 kHz
- 内蔵高速 CR クロック: 4 MHz
- 内蔵低速 CR クロック: 100 kHz
- メイン PLL クロック

#### ■ リセット

- INITX 端子からのリセット要求
- 電源投入リセット
- ソフトウェアリセット
- ウォッチドッグタイマリセット
- 低電圧検出リセット
- クロックスーパーバイザリセット

### クロック監視機能(CSV : Clock Super Visor)

内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。

- 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
- 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。

### 低電圧検出機能(LVD : Low-Voltage Detect)

本シリーズは、2 段階で VCC の電圧を監視します。設定した電圧より VCC 端子の電圧が下がった場合、低電圧検出機能により割込みまたはリセットが発生します。

- LVD1: 割込みによりエラーを報告
- LVD2: オートリセット動作

**低消費電力モード**

3 種類の低消費電力モードに対応します。

- スリープ
- タイマ
- ストップ

**デバッグ**

- シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
- エンベデッド・トレース・マクロセル(ETM)

**電源**

- ワイドレンジ電圧対応:  
VCC = 2.7 V ~ 5.5 V

## Table of Contents

<b>特長</b>	<b>1</b>
1. 品種構成	7
2. パッケージと品種対応	8
3. 端子配列図	9
4. 端子機能一覧	13
5. 入出力回路形式	37
6. 取扱上のご注意	42
6.1 設計上の注意事項	42
6.2 パッケージ実装上の注意事項	43
6.3 使用環境に関する注意事項	45
7. デバイス使用上の注意	46
8. ブロックダイヤグラム	48
9. メモリサイズ	49
10. メモリマップ	50
11. 各 CPU ステートにおける端子状態	54
12. 電気的特性	58
12.1 絶対最大定格	58
12.2 推奨動作条件	60
12.3 直流規格	61
12.3.1 電流規格	61
12.3.2 端子特性	63
12.4 交流規格	64
12.4.1 メインクロック入力規格	64
12.4.2 サブクロック入力規格	65
12.4.3 内蔵 CR 発振規格	65
12.4.4 メイン PLL の使用条件 (PLL の入力クロックにメインクロックを使用)	66
12.4.5 メイン PLL の使用条件 (メイン PLL の入力クロックに内蔵高速 CR クロックを使用)	66
12.4.6 リセット入力規格	67
12.4.7 パワーオンリセットタイミング	67
12.4.8 外バスタイミング	68
12.4.9 ベースタイム入力タイミング	77
12.4.10 CSIO/UART タイミング	78
12.4.11 外部入力タイミング	87
12.4.12 クアッドカウンタ タイミング	88
12.4.13 I <sup>2</sup> C タイミング	90
12.4.14 ETM タイミング	91
12.4.15 JTAG タイミング	92
12.5 12 ビット A/D コンバータ	93
12.6 低電圧検出特性	96
12.6.1 低電圧検出リセット	96
12.6.2 低電圧検出割込み	96
12.7 メインフラッシュメモリ書込み/消去特性	97
12.8 ワークフラッシュメモリ書込み/消去特性	97
12.9 スタンバイ復帰時間	98
12.9.1 復帰要因 : 割込み	98
12.9.2 復帰要因 : リセット	100

13. オーダ型格 .....	102
14. パッケージ・外形寸法図 .....	103
15. 主な変更内容 .....	107
改訂履歴 .....	109
セールス, ソリューションおよび法律情報 .....	110

## 1. 品種構成

### メモリサイズ

品種名		MB9BF112N/R	MB9BF114N/R	MB9BF115N/R	MB9BF116N/R
メインフラッシュ		128 Kbyte	256 Kbyte	384 Kbyte	512 Kbyte
ワークフラッシュ		32 Kbyte	32 Kbyte	32 Kbyte	32 Kbyte
オンチップ SRAM		16 Kbyte	32 Kbyte	48 Kbyte	64 Kbyte
	SRAM0	8 Kbyte	16 Kbyte	24 Kbyte	32 Kbyte
	SRAM1	8 Kbyte	16 Kbyte	24 Kbyte	32 Kbyte

### ファンクション

品種名			MB9BF112N MB9BF114N MB9BF115N MB9BF116N	MB9BF112R MB9BF114R MB9BF115R MB9BF116R
端子数			100/112	120
CPU			Cortex-M3	
周波数			144 MHz	
電源電圧範囲			2.7 V ~ 5.5 V	
DMAC			8 ch.	
外部バスインタフェース			Addr:25-bit (最大) R/Wdata: 8-/16-bit (最大) CS:8 (最大) SRAM, NOR フラッシュ	Addr:25-bit (最大) R/Wdata: 8-/16-bit (最大) CS:8 (最大) SRAM, NOR フラッシュ, NAND フラッシュ
マルチファンクションシリアル (UART/CSIO/LIN/I <sup>2</sup> C)			8 ch. (最大) FIFO (16 段 × 9 ビット)あり:ch.4 ~ ch.7 FIFO なし: ch.0 ~ ch.3	
ベースタイマ (PWC/リロードタイマ/PWM/PPG)			8 ch. (最大)	
多機能タイマ	A/D 起動コンペア	3 ch.	3 unit (最大)	
	インプットキャプチャ	4 ch.		
	フリーランタイマ	3 ch.		
	アウトプットコンペア	6 ch.		
	波形ジェネレータ	3 ch.		
	PPG	3 ch.		
クアッドカウンタ			3 ch. (最大)	
デュアルタイマ			1 unit	
リアルタイムクロック			1 unit	
時計カウンタ			1 unit	
CRC アクセラレータ			Yes	
ウォッチドッグタイマ			1 ch. (SW) + 1 ch. (HW)	
外部割込み			16 pins (最大) + NMI × 1	
汎用 I/O ポート			83 pins (最大)	103 pins (最大)
12 ビット A/D コンバータ			16 ch. (3 unit)	
クロック異常検出機能(CSV)			Yes	
低電圧検出機能(LVD)			2 ch.	
内蔵 CR	高速		4 MHz	
	低速		100 kHz	
デバッグ機能			SWJ-DP/ETM	

### <注意事項>

- 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当ててはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を用いて、端子割当てを行う必要があります。  
内蔵 CR のクロック周波数精度については、『12.電気的特性 12.4.交流規格 12.4.3.内蔵 CR 発振規格』を参照してください。



## 2. パッケージと品種対応

パッケージ \ 品種名	MB9BF112N MB9BF114N MB9BF115N MB9BF116N	MB9BF112R MB9BF114R MB9BF115R MB9BF116R
QFP: PQH100 (0.65 mm pitch)	○	-
LQFP: LQI100 (0.5 mm pitch)	○	-
LQFP: LQM120 (0.5 mm pitch)	-	○
FBGA: LBC112 (0.8 mm pitch)	○	-


○：対応

### <注意事項>

- 各パッケージの詳細は「14.パッケージ・外形寸法図」を参照してください。


### 3. 端子配列図

#### LQI100




#### <注意事項>


- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の同一機能の端子が用意されていますので、拡張ポート機能レジスタ(EPFR)で使用する端子を選択してください。

**LQM120**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダーバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の同一機能の端子が用意されていますので、拡張ポート機能レジスタ(EPFR)で使用する端子を選択してください。

**PQH100**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の同一機能の端子が用意されていますので、拡張ポート機能レジスタ(EPFR)で使用する端子を選択してください。

**LBC112**

**<注意事項>**

- XXX\_1, XXX\_2 のように「\_ (アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の同一機能の端子が用意されていますので、拡張ポート機能レジスタ(EPFR)で使用する端子を選択してください。

## 4. 端子機能一覧

### 端子番号別

XXX\_1, XXX\_2 のように、「\_(アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は1つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。

拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。

端子番号				端子名	入出力回路形式	端子状態形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
1	B1	1	79	VCC	-	
2	C1	2	80	P50	E	H
				INT00_0		
				AIN0_2		
				SIN3_1		
				RTO10_0 (PPG10_0)		
				MADATA00_0		
3	C2	3	81	P51	E	H
				INT01_0		
				BIN0_2		
				SOT3_1 (SDA3_1)		
				RTO11_0 (PPG10_0)		
				MADATA01_0		
4	B3	4	82	P52	E	H
				INT02_0		
				ZIN0_2		
				SCK3_1 (SCL3_1)		
				RTO12_0 (PPG12_0)		
				MADATA02_0		
5	D1	5	83	P53	E	H
				SIN6_0		
				TIOA1_2		
				INT07_2		
				RTO13_0 (PPG12_0)		
				MADATA03_0		
6	D2	6	84	P54	E	I
				SOT6_0 (SDA6_0)		
				TIOB1_2		
				RTO14_0 (PPG14_0)		
				MADATA04_0		
7	D3	7	85	P55	E	I
				SCK6_0 (SCL6_0)		
				ADTG_1		
				RTO15_0 (PPG14_0)		
				MADATA05_0		

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
8	D5	8	86	P56	E	H
				INT08_2		
				DTTI1X_0		
				MADATA06_0		
-	-	-	-	SIN1_0 (120pin only)		
-	-	9	-	P57	E	I
				SOT1_0 (SDA1_0)		
				MADATA07_0		
-	-	10	-	P58	E	I
				SCK1_0 (SCL1_0)		
				AIN2_0		
				MADATA08_0		
-	-	11	-	P59	E	H
				SIN7_0		
				INT09_2		
				BIN2_0		
-	-	12	-	MADATA09_0	E	I
				P5A		
				SOT7_0 (SDA7_0)		
				ZIN2_0		
-	-	13	-	MADATA10_0	E	I
				P5B		
				SCK7_0 (SCL7_0)		
9	E1	14	87	MADATA11_0	E	H
				P30		
				AIN0_0		
				TIOB0_1		
-	-	14	-	INT03_2	E	H
				MADATA07_0 (100pin only)		
10	E2	15	88	MADATA12_0 (120pin only)	E	H
				P31		
				BIN0_0		
				TIOB1_1		
-	-	15	-	SCK6_1 (SCL6_1)	E	H
				INT04_2		
11	E3	16	89	MADATA08_0 (100pin only)	E	H
				MADATA13_0 (120pin only)		
				P32		
				ZIN0_0		
-	-	16	-	TIOB2_1	E	H
				SOT6_1 (SDA6_1)		
-	-	16	-	INT05_2	E	H
				MADATA09_0 (100pin only)		
-	-	-	-	MADATA14_0 (120pin only)		

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
12	E4	17	90	P33	E	H
				INT04_0		
				TIOB3_1		
				SIN6_1		
				ADTG_6		
-	-	-	-	MADATA10_0 (100pin only)	E	H
				MADATA15_0 (120pin only)		
				P34		
				FRCK0_0		
				TIOB4_1		
13	F1	18	91	MADATA11_0 (100pin only)	E	I
				MNALE_0 (120pin only)		
				P35		
				IC03_0		
				TIOB5_1		
-	-	-	-	INT08_1	E	H
				MADATA12_0 (100pin only)		
				MNCLE_0 (120pin only)		
				P36		
				IC02_0		
14	F2	19	92	SIN5_2	E	H
				INT09_1		
				MADATA13_0 (100pin only)		
				MNWEX_0 (120pin only)		
				P37		
-	-	-	-	IC01_0	E	H
				SOT5_2 (SDA5_2)		
				INT10_1		
				MADATA14_0 (100pin only)		
				MNREX_0 (120pin only)		
15	F3	20	93	P38	E	H
				IC00_0		
				SCK5_2 (SCL5_2)		
				INT11_1		
				MADATA15_0 (100pin only)		
-	-	-	-	P39	E	I
				DTTIOX_0		
				ADTG_2		
				P3A		
				RTO00_0 (PPG00_0)		
16	G1	21	94	TIOA0_1	G	I
				RTCCO_2		
				SUBOUT_2		
				VSS		
17	G2	22	95		E	H
18	F4	23	96		E	I
19	G3	24	97		G	I
-	B2	-	-		-	-



端子番号				端子名	入出力回路形式	端子状态形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
20	H1	25	98	P3B	G	I
				RTO01_0 (PPG00_0)		
				TIOA1_1		
21	H2	26	99	P3C	G	I
				RTO02_0 (PPG02_0)		
				TIOA2_1		
22	G4	27	100	P3D	G	I
				RTO03_0 (PPG02_0)		
				TIOA3_1		
23	H3	28	1	P3E	G	I
				RTO04_0 (PPG04_0)		
				TIOA4_1		
24	J2	29	2	P3F	G	I
				RTO05_0 (PPG04_0)		
				TIOA5_1		
25	L1	30	3	VSS	-	
26	J1	31	4	VCC	-	
27	J4	32	5	P40	G	H
				TIOA0_0		
				RTO10_1 (PPG10_1)		
				INT12_1		
28	L5	33	6	P41	G	H
				TIOA1_0		
				RTO11_1 (PPG10_1)		
				INT13_1		
29	K5	34	7	P42	G	I
				TIOA2_0		
				RTO12_1 (PPG12_1)		
30	J5	35	8	P43	G	I
				TIOA3_0		
				RTO13_1 (PPG12_1)		
				ADTG_7		
-	K2	-	-	VSS	-	
-	J3	-	-	VSS	-	
-	H4	-	-	VSS	-	
31	H5	36	9	P44	G	I
				TIOA4_0		
				RTO14_1 (PPG14_1)		
				MAD00_0		
32	L6	37	10	P45	G	I
				TIOA5_0		
				RTO15_1 (PPG14_1)		
				MAD01_0		
33	L2	38	11	C	-	
34	L4	39	12	VSS	-	
35	K1	40	13	VCC	-	

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
36	L3	41	14	P46 X0A	D	M
37	K3	42	15	P47 X1A	D	N
38	K4	43	16	INITX	B	C
39	K6	44	17	P48 DTTI1X_1 INT14_1 SIN3_2 MAD02_0	E	H
40	J6	45	18	P49 TIOB0_0 IC10_1 AIN0_1 SOT3_2 (SDA3_2) MAD03_0	E	I
41	L7	46	19	P4A TIOB1_0 IC11_1 BIN0_1 SCK3_2 (SCL3_2) MAD04_0	E	I
42	K7	47	20	P4B TIOB2_0 IC12_1 ZIN0_1 MAD05_0	E	I
43	H6	48	21	P4C TIOB3_0 IC13_1 SCK7_1 (SCL7_1) AIN1_2 MAD06_0	I*	I
44	J7	49	22	P4D TIOB4_0 FRCK1_1 SOT7_1 (SDA7_1) BIN1_2 MAD07_0	I*	I
45	K8	50	23	P4E TIOB5_0 INT06_2 SIN7_1 ZIN1_2 MAD08_0	I*	H
-	-	51	-	P70 TIOA4_2	E	I
-	-	52	-	P71 INT13_2 TIOB4_2	E	H
-	-	53	-	P72 SIN2_0 INT14_2 TIOA6_0	E	H

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
-	-	54	-	P73	E	H
				SOT2_0 (SDA2_0)		
				INT15_2		
				TIOB6_0		
-	-	55	-	P74	E	I
				SCK2_0 (SCL2_0)		
46	K9	56	24	PE0	C	P
				MD1		
47	L8	57	25	MD0	J	D
48	L9	58	26	PE2	A	A
				X0		
49	L10	59	27	PE3	A	B
				X1		
50	L11	60	28	VSS	-	
51	K11	61	29	VCC	-	
52	J11	62	30	P10	F	K
				AN00		
53	J10	63	31	P11	F	L
				AN01		
				SIN1_1		
				INT02_1		
				FRCK0_2		
				MAD09_0		
-	K10	-	-	VSS	-	
-	J9	-	-	VSS	-	
54	J8	64	32	P12	F	K
				AN02		
				SOT1_1 (SDA1_1)		
				IC00_2		
				MAD10_0		
55	H10	65	33	P13	F	K
				AN03		
				SCK1_1 (SCL1_1)		
				RTCCO_1		
				SUBOUT_1		
				IC01_2		
				MAD11_0		
56	H9	66	34	P14	F	L
				AN04		
				SIN0_1		
				INT03_1		
				IC02_2		
				MAD12_0		
57	H7	67	35	P15	F	K
				AN05		
				SOT0_1 (SDA0_1)		
				IC03_2		
				MAD13_0		
58	G10	68	36	P16	F	K
				AN06		
				SCK0_1 (SCL0_1)		
				MAD14_0		

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
59	G9	69	37	P17	F	L
				AN07		
				SIN2_2		
				INT04_1		
				MAD15_0		
60	H11	70	38	AVCC	-	
61	F11	71	39	AVRH	-	
62	G11	72	40	AVSS	-	
63	G8	73	41	P18	F	K
				AN08		
				SOT2_2 (SDA2_2)		
				MAD16_0		
64	F10	74	42	P19	F	K
				AN09		
				SCK2_2 (SCL2_2)		
				MAD17_0		
65	F9	75	43	P1A	F	L
				AN10		
				SIN4_1		
				INT05_1		
				IC00_1		
				MAD18_0		
-	H8	-	-	VSS	-	
66	E11	76	44	P1B	F	K
				AN11		
				SOT4_1 (SDA4_1)		
				IC01_1		
				MAD19_0		
67	E10	77	45	P1C	F	K
				AN12		
				SCK4_1 (SCL4_1)		
				IC02_1		
				MAD20_0		
68	F8	78	46	P1D	F	K
				AN13		
				CTS4_1		
				IC03_1		
				MAD21_0		
69	E9	79	47	P1E	F	K
				AN14		
				RTS4_1		
				DTTIOX_1		
				MAD22_0		
70	D11	80	48	P1F	F	K
				AN15		
				ADTG_5		
				FRCK0_1		
				MAD23_0		
-	-	81	-	P28	E	I
				TIOB6_2		
				ADTG_4		
				RTO05_1 (PPG04_1)		

端子番号				端子名	入出力回路形式	端子状態形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
-	-	82	-	P27	E	H
				TIOA6_2		
				INT02_2		
				RTO04_1 (PPG04_1)		
-	-	83	-	P26	E	I
				SCK2_1 (SCL2_1)		
				RTO03_1 (PPG02_1)		
-	-	84	-	P25	E	I
				SOT2_1 (SDA2_1)		
				RTO02_1 (PPG02_1)		
-	B10	-	-	VSS	-	
-	C9	-	-	VSS	-	
-	-	85	-	P24	E	H
				SIN2_1		
				INT01_2		
				RTO01_1 (PPG00_1)		
71	D10	86	49	P23	E	I
				SCK0_0 (SCL0_0)		
				TIOA7_1		
-	-	-	-	RTO00_1 (PPG00_1)		
72	E8	87	50	P22	E	I
				SOT0_0 (SDA0_0)		
				TIOB7_1		
				ZIN1_1		
73	C11	88	51	P21	E	H
				SIN0_0		
				INT06_1		
				BIN1_1		
74	C10	89	52	P20	E	H
				INT05_0		
				CROUT_0		
				AIN1_1		
75	A11	90	53	MAD24_0		
76	A10	91	54	VSS	-	
77	A9	92	55	VCC	-	
				P00	E	E
				TRSTX		
78	B9	93	56	MCSX7_0	E	E
				P01		
				TCK		
79	B11	94	57	SWCLK	E	E
				P02		
				TDI		
80	A8	95	58	MCSX6_0	E	E
				P03		
				TMS		
				SWDIO		

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
81	B8	96	59	P04	E	E
				TDO		
				SWO		
82	C8	97	60	P05	E	F
				TRACED0		
				TIOA5_2		
				SIN4_2		
				INT00_1		
-	D8	-	-	MCSX5_0	-	-
				VSS		
				P06		
83	D9	98	61	TRACED1	E	F
				TIOB5_2		
				SOT4_2 (SDA4_2)		
				INT01_1		
				AIN2_1		
				MCSX4_0		
84	A7	99	62	P07	E	G
				TRACED2		
				ADTG_0		
				SCK4_2 (SCL4_2)		
				BIN2_1		
				MCLKOUT_0		
85	B7	100	63	P08	E	G
				TRACED3		
				TIOA0_2		
				CTS4_2		
				ZIN2_1		
86	C7	101	64	MCSX3_0	E	G
				P09		
				TRACECLK		
				TIOB0_2		
				RTS4_2		
				RTO20_1 (PPG20_1)		
87	D7	102	65	MCSX2_0	I*	H
				P0A		
				SIN4_0		
				INT00_2		
				FRCK1_0		
				FRCK2_0		
				RTO21_1 (PPG20_1)		
88	A6	103	66	MCSX1_0	I*	I
				P0B		
				SOT4_0 (SDA4_0)		
				TIOB6_1		
				IC10_0		
				IC20_0		
				RTO22_1 (PPG22_1)		
				MCSX0_0		

端子番号				端子名	入出力回路 形式	端子状態 形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
89	B6	104	67	P0C	I*	I
				SCK4_0 (SCL4_0)		
				TIOA6_1		
				IC11_0		
				IC21_0		
				RTO23_1		
				MALE_0		
90	C6	105	68	P0D	E	I
				RTS4_0		
				TIOA3_2		
				IC12_0		
				IC22_0		
				RTO24_1 (PPG24_1)		
				MDQM0_0		
91	A5	106	69	P0E	E	I
				CTS4_0		
				TIOB3_2		
				IC13_0		
				IC23_0		
				RTO25_1 (PPG24_1)		
				MDQM1_0		
-	D4	-	-	VSS	-	-
-	C3	-	-	VSS	-	-
92	B5	107	70	P0F	E	J
				NMIX		
				CROUT_1		
				RTCCO_0		
				SUBOUT_0		
				DTTI2X_0		
				DTTI2X_1		
-	-	108	-	P68	G	H
				SCK3_0 (SCL3_0)		
				TIOB7_2		
				INT12_2		
				IC20_1		
				RTO25_0 (PPG24_0)		
-	-	109	-	P67	G	I
				SOT3_0 (SDA3_0)		
				TIOA7_2		
				IC21_1		
				RTO24_0 (PPG24_0)		
-	-	110	-	P66	G	H
				SIN3_0		
				ADTG_8		
				INT11_2		
				IC22_1		
-	-	-	-	RTO23_0 (PPG22_0)	G	H

端子番号				端子名	入出力回路形式	端子状态形式
LQFP-100	FBGA-112	LQFP-120	QFP-100			
-	-	111	-	P65	G	I
				TIOB7_0		
				SCK5_1 (SCL5_1)		
				IC23_1		
				RTO22_0 (PPG22_0)		
-	-	112	-	P64	G	H
				TIOA7_0		
				SOT5_1 (SDA5_1)		
				INT10_2		
				FRCK2_1		
				RTO21_0 (PPG20_0)		
93	D6	113	71	P63	G	H
-	-		-	INT03_0		
				SIN5_1		
				MWEX_0		
94	C5	114	72	RTO20_0 (PPG20_0)	E	I
				P62		
				SCK5_0 (SCL5_0)		
				ADTG_3		
95	B4	115	73	MOEX_0	E	I
				P61		
				SOT5_0 (SDA5_0)		
96	C4	116	74	TIOB2_2	I*	H
				P60		
				SIN5_0		
				TIOA2_2		
				INT15_1		
97	A4	117	75	MRDY_0	-	
98	A3	118	76	VCC	H	O
99	A2	119	77	P80	H	O
100	A1	120	78	P81	-	
				VSS		

\*: 5 V トレラント I/O



**端子番号別**

XXX\_1, XXX\_2 のように、「\_(アンダバー)」がついている端子の、「\_」以降の数字はリロケーションポート番号を示しています。これらの端子は 1 つのチャンネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ (EPFR) で使用する端子名を選択してください。

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
ADC	ADTG_0	A/D コンバータ 外部トリガ入力端子	84	A7	99	62
	ADTG_1		7	D3	7	85
	ADTG_2		18	F4	23	96
	ADTG_3		94	C5	114	72
	ADTG_4		-	-	81	-
	ADTG_5		70	D11	80	48
	ADTG_6		12	E4	17	90
	ADTG_7		30	J5	35	8
	ADTG_8		-	-	110	-
	AN00	A/D コンバータ アナログ入力端子。 ANxx は ADC Ch.xx を示します。	52	J11	62	30
	AN01		53	J10	63	31
	AN02		54	J8	64	32
	AN03		55	H10	65	33
	AN04		56	H9	66	34
	AN05		57	H7	67	35
	AN06		58	G10	68	36
	AN07		59	G9	69	37
	AN08		63	G8	73	41
	AN09		64	F10	74	42
	AN10		65	F9	75	43
	AN11		66	E11	76	44
	AN12		67	E10	77	45
	AN13		68	F8	78	46
	AN14		69	E9	79	47
	AN15		70	D11	80	48
ベース タイマ 0	TIOA0_0	ベースタイマ ch.0 の TIOA 端子	27	J4	32	5
	TIOA0_1		19	G3	24	97
	TIOA0_2		85	B7	100	63
	TIOB0_0	ベースタイマ ch.0 の TIOB 端子	40	J6	45	18
	TIOB0_1		9	E1	14	87
	TIOB0_2		86	C7	101	64
ベース タイマ 1	TIOA1_0	ベースタイマ ch.1 の TIOA 端子	28	L5	33	6
	TIOA1_1		20	H1	25	98
	TIOA1_2		5	D1	5	83
	TIOB1_0	ベースタイマ ch.1 の TIOB 端子	41	L7	46	19
	TIOB1_1		10	E2	15	88
	TIOB1_2		6	D2	6	84
ベース タイマ 2	TIOA2_0	ベースタイマ ch.2 の TIOA 端子	29	K5	34	7
	TIOA2_1		21	H2	26	99
	TIOA2_2		96	C4	116	74
	TIOB2_0	ベースタイマ ch.2 の TIOB 端子	42	K7	47	20
	TIOB2_1		11	E3	16	89
	TIOB2_2		95	B4	115	73
ベース タイマ 3	TIOA3_0	ベースタイマ ch.3 の TIOA 端子	30	J5	35	8
	TIOA3_1		22	G4	27	100
	TIOA3_2		90	C6	105	68
	TIOB3_0	ベースタイマ ch.3 の TIOB 端子	43	H6	48	21
	TIOB3_1		12	E4	17	90
	TIOB3_2		91	A5	106	69

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
ベース タイマ 4	TIOA4_0	ベースタイマ ch.4 の TIOA 端子	31	H5	36	9
	TIOA4_1		23	H3	28	1
	TIOA4_2		-	-	51	-
	TIOB4_0	ベースタイマ ch.4 の TIOB 端子	44	J7	49	22
	TIOB4_1		13	F1	18	91
	TIOB4_2		-	-	52	-
ベース タイマ 5	TIOA5_0	ベースタイマ ch.5 の TIOA 端子	32	L6	37	10
	TIOA5_1		24	J2	29	2
	TIOA5_2		82	C8	97	60
	TIOB5_0	ベースタイマ ch.5 の TIOB 端子	45	K8	50	23
	TIOB5_1		14	F2	19	92
	TIOB5_2		83	D9	98	61
ベース タイマ 6	TIOA6_0	ベースタイマ ch.6 の TIOA 端子	-	-	53	-
	TIOA6_1		89	B6	104	67
	TIOA6_2		-	-	82	-
	TIOB6_0	ベースタイマ ch.6 の TIOB 端子	-	-	54	-
	TIOB6_1		88	A6	103	66
	TIOB6_2		-	-	81	-
ベース タイマ 7	TIOA7_0	ベースタイマ ch.7 の TIOA 端子	-	-	112	-
	TIOA7_1		71	D10	86	49
	TIOA7_2		-	-	109	-
	TIOB7_0	ベースタイマ ch.7 の TIOB 端子	-	-	111	-
	TIOB7_1		72	E8	87	50
	TIOB7_2		-	-	108	-
デバッグ	SWCLK	シリアルワイヤ デバッグインタフェース クロック入力端子	78	B9	93	56
	SWDIO	シリアルワイヤ デバッグインタフェース データ入出力端子	80	A8	95	58
	SWO	シリアルワイヤビューワ出力端子	81	B8	96	59
	TCK	JTAG テストクロック入力端子	78	B9	93	56
	TDI	JTAG テストデータ入力端子	79	B11	94	57
	TDO	JTAG デバッグデータ出力端子	81	B8	96	59
	TMS	JTAG テストモード状態入出力端子	80	A8	95	58
	TRACECLK	ETM のトレース CLK 出力端子	86	C7	101	64
	TRACED0	ETM のトレースデータ出力端子	82	C8	97	60
	TRACED1		83	D9	98	61
	TRACED2		84	A7	99	62
	TRACED3		85	B7	100	63
	TRSTX	JTAG テストリセット入力端子	77	A9	92	55

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
外部バス	MAD00_0	外部バスインタフェース アドレスバス	31	H5	36	9
	MAD01_0		32	L6	37	10
	MAD02_0		39	K6	44	17
	MAD03_0		40	J6	45	18
	MAD04_0		41	L7	46	19
	MAD05_0		42	K7	47	20
	MAD06_0		43	H6	48	21
	MAD07_0		44	J7	49	22
	MAD08_0		45	K8	50	23
	MAD09_0		53	J10	63	31
	MAD10_0		54	J8	64	32
	MAD11_0		55	H10	65	33
	MAD12_0		56	H9	66	34
	MAD13_0		57	H7	67	35
	MAD14_0		58	G10	68	36
	MAD15_0		59	G9	69	37
	MAD16_0		63	G8	73	41
	MAD17_0		64	F10	74	42
	MAD18_0		65	F9	75	43
	MAD19_0		66	E11	76	44
	MAD20_0		67	E10	77	45
	MAD21_0		68	F8	78	46
	MAD22_0		69	E9	79	47
	MAD23_0		70	D11	80	48
	MAD24_0		74	C10	89	52
	MCSX0_0	外部バスインタフェース チップセレクト出力端子	88	A6	103	66
	MCSX1_0		87	D7	102	65
	MCSX2_0		86	C7	101	64
	MCSX3_0		85	B7	100	63
	MCSX4_0		83	D9	98	61
	MCSX5_0		82	C8	97	60
	MCSX6_0		79	B11	94	57
	MCSX7_0		77	A9	92	55
	MADATA0_0	外部バスインタフェース データバス	2	C1	2	80
	MADATA1_0		3	C2	3	81
	MADATA2_0		4	B3	4	82
	MADATA3_0		5	D1	5	83
	MADATA4_0		6	D2	6	84
	MADATA5_0		7	D3	7	85
	MADATA6_0		8	D5	8	86
	MADATA7_0		9	E1	9	87
	MADATA8_0		10	E2	10	88
	MADATA9_0		11	E3	11	89
	MADATA10_0		12	E4	12	90
	MADATA11_0		13	F1	13	91
	MADATA12_0		14	F2	14	92
	MADATA13_0		15	F3	15	93
	MADATA14_0		16	G1	16	94
	MADATA15_0		17	G2	17	95

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
外部バス	MDQM0_0	外部バスインタフェース	90	C6	105	68
	MDQM1_0	バイトマスク信号出力端子	91	A5	106	69
	MALE_0	マルチプレクス時 アドレスラッチイネーブル信号	89	B6	104	67
	MRDY_0	外部 RDY 入力信号	96	C4	116	74
	MCLKOUT_0	外部バスクロック出力端子	84	A7	99	62
	MNALE_0	NAND フラッシュ出力端子を コントロールする 外部バスインタフェース ALE 信号	-	-	18	-
	MNCLE_0	NAND フラッシュ出力端子を コントロールする 外部バスインタフェース CLE 信号	-	-	19	-
	MNREX_0	NAND フラッシュをコントロールする 外部バスインタフェースリード許可信号	-	-	21	-
	MNWEX_0	NAND フラッシュをコントロールする 外部バスインタフェースライト許可信号	-	-	20	-
	MOEX_0	SRAM の外部バスインタフェース リード許可信号	94	C5	114	72
	MWEX_0	SRAM の外部バスインタフェース ライト許可信号	93	D6	113	71
外部割込み	INT00_0	外部割込み要求 00 の入力端子	2	C1	2	80
	INT00_1		82	C8	97	60
	INT00_2		87	D7	102	65
	INT01_0	外部割込み要求 01 の入力端子	3	C2	3	81
	INT01_1		83	D9	98	61
	INT01_2		-	-	85	-
	INT02_0	外部割込み要求 02 の入力端子	4	B3	4	82
	INT02_1		53	J10	63	31
	INT02_2		-	-	82	-
	INT03_0	外部割込み要求 03 の入力端子	93	D6	113	71
	INT03_1		56	H9	66	34
	INT03_2		9	E1	14	87
	INT04_0	外部割込み要求 04 の入力端子	12	E4	17	90
	INT04_1		59	G9	69	37
	INT04_2		10	E2	15	88
	INT05_0	外部割込み要求 05 の入力端子	74	C10	89	52
	INT05_1		65	F9	75	43
	INT05_2		11	E3	16	89
	INT06_1	外部割込み要求 06 の入力端子	73	C11	88	51
	INT06_2		45	K8	50	23
	INT07_2	外部割込み要求 07 の入力端子	5	D1	5	83
	INT08_1	外部割込み要求 08 の入力端子	14	F2	19	92
	INT08_2		8	D5	8	86
	INT09_1	外部割込み要求 09 の入力端子	15	F3	20	93
	INT09_2		-	-	11	-
	INT10_1	外部割込み要求 10 の入力端子	16	G1	21	94
	INT10_2		-	-	112	-
	INT11_1	外部割込み要求 11 の入力端子	17	G2	22	95
	INT11_2		-	-	110	-
	INT12_1	外部割込み要求 12 の入力端子	27	J4	32	5
	INT12_2		-	-	108	-
	INT13_1	外部割込み要求 13 の入力端子	28	L5	33	6
	INT13_2		-	-	52	-
	INT14_1	外部割込み要求 14 の入力端子	39	K6	44	17
	INT14_2		-	-	53	-
	INT15_1	外部割込み要求 15 の入力端子	96	C4	116	74
	INT15_2		-	-	54	-
	NMIX	ノンмасカブル割込み入力端子	92	B5	107	70

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
GPIO	P00	汎用入出力ポート 0	77	A9	92	55
	P01		78	B9	93	56
	P02		79	B11	94	57
	P03		80	A8	95	58
	P04		81	B8	96	59
	P05		82	C8	97	60
	P06		83	D9	98	61
	P07		84	A7	99	62
	P08		85	B7	100	63
	P09		86	C7	101	64
	P0A		87	D7	102	65
	P0B		88	A6	103	66
	P0C		89	B6	104	67
	P0D		90	C6	105	68
	P0E		91	A5	106	69
	P0F		92	B5	107	70
	P10	汎用入出力ポート 1	52	J11	62	30
	P11		53	J10	63	31
	P12		54	J8	64	32
	P13		55	H10	65	33
	P14		56	H9	66	34
	P15		57	H7	67	35
	P16		58	G10	68	36
	P17		59	G9	69	37
	P18		63	G8	73	41
	P19		64	F10	74	42
	P1A		65	F9	75	43
	P1B		66	E11	76	44
	P1C		67	E10	77	45
	P1D		68	F8	78	46
	P1E		69	E9	79	47
	P1F		70	D11	80	48
	P20	汎用入出力ポート 2	74	C10	89	52
	P21		73	C11	88	51
	P22		72	E8	87	50
	P23		71	D10	86	49
	P24		-	-	85	-
	P25		-	-	84	-
	P26		-	-	83	-
	P27		-	-	82	-
	P28		-	-	81	-
	P30	汎用入出力ポート 3	9	E1	14	87
	P31		10	E2	15	88
	P32		11	E3	16	89
	P33		12	E4	17	90
	P34		13	F1	18	91
	P35		14	F2	19	92
	P36		15	F3	20	93
	P37		16	G1	21	94
	P38		17	G2	22	95
	P39		18	F4	23	96
	P3A		19	G3	24	97
	P3B		20	H1	25	98
	P3C		21	H2	26	99
	P3D		22	G4	27	100
	P3E		23	H3	28	1
	P3F		24	J2	29	2

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
GPIO	P40	汎用入出力ポート 4	27	J4	32	5
	P41		28	L5	33	6
	P42		29	K5	34	7
	P43		30	J5	35	8
	P44		31	H5	36	9
	P45		32	L6	37	10
	P46		36	L3	41	14
	P47		37	K3	42	15
	P48		39	K6	44	17
	P49		40	J6	45	18
	P4A		41	L7	46	19
	P4B		42	K7	47	20
	P4C		43	H6	48	21
	P4D		44	J7	49	22
	P4E		45	K8	50	23
	P50	汎用入出力ポート 5	2	C1	2	80
	P51		3	C2	3	81
	P52		4	B3	4	82
	P53		5	D1	5	83
	P54		6	D2	6	84
	P55		7	D3	7	85
	P56		8	D5	8	86
	P57		-	-	9	-
	P58		-	-	10	-
	P59		-	-	11	-
	P5A	汎用入出力ポート 6	-	-	12	-
	P5B		-	-	13	-
	P60		96	C4	116	74
	P61		95	B4	115	73
	P62		94	C5	114	72
	P63		93	D6	113	71
	P64		-	-	112	-
	P65		-	-	111	-
	P66	汎用入出力ポート 7	-	-	110	-
	P67		-	-	109	-
	P68		-	-	108	-
	P70		-	-	51	-
	P71		-	-	52	-
	P72	汎用入出力ポート 8	-	-	53	-
	P73		-	-	54	-
	P74		-	-	55	-
	P80	汎用入出力ポート E	98	A3	118	76
	P81		99	A2	119	77
	PE0	汎用入出力ポート E	46	K9	56	24
	PE2		48	L9	58	26
	PE3		49	L10	59	27

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
マルチファンクションシリアル0	SIN0_0	マルチファンクションシリアルインタフェース ch.0 の入力端子	73	C11	88	51
	SIN0_1		56	H9	66	34
	SOT0_0 (SDA0_0)	マルチファンクションシリアルインタフェース ch.0 の出力端子。 UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT0 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA0 として機能します。	72	E8	87	50
	SOT0_1 (SDA0_1)		57	H7	67	35
	SCK0_0 (SCL0_0)	マルチファンクションシリアルインタフェース ch.0 のクロック I/O 端子。 CSIO 端子(動作モード2)として使用するときは SCK0 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL0 として機能します。	71	D10	86	49
	SCK0_1 (SCL0_1)		58	G10	68	36
マルチファンクションシリアル1	SIN1_0	マルチファンクションシリアルインタフェース ch.1 の入力端子	-	-	8	-
	SIN1_1		53	J10	63	31
	SOT1_0 (SDA1_0)	マルチファンクションシリアルインタフェース ch.1 の出力端子。 UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT1 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA1 として機能します。	-	-	9	-
	SOT1_1 (SDA1_1)		54	J8	64	32
	SCK1_0 (SCL1_0)	マルチファンクションシリアルインタフェース ch.1 のクロック I/O 端子。 CSIO 端子(動作モード2)として使用するときは SCK1 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL1 として機能します。	-	-	10	-
	SCK1_1 (SCL1_1)		55	H10	65	33
マルチファンクションシリアル2	SIN2_0	マルチファンクションシリアルインタフェース ch.2 の入力端子	-	-	53	-
	SIN2_1		-	-	85	-
	SIN2_2		59	G9	69	37
	SOT2_0 (SDA2_0)	マルチファンクションシリアルインタフェース ch.2 の出力端子。 UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT2 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA2 として機能します。	-	-	54	-
	SOT2_1 (SDA2_1)		-	-	84	-
	SOT2_2 (SDA2_2)		63	G8	73	41
	SCK2_0 (SCL2_0)	マルチファンクションシリアルインタフェース ch.2 のクロック I/O 端子。 CSIO 端子(動作モード2)として使用するときは SCK2 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL2 として機能します。	-	-	55	-
	SCK2_1 (SCL2_1)		-	-	83	-
	SCK2_2 (SCL2_2)		64	F10	74	42

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
マルチファンクションシリアル 3	SIN3_0	マルチファンクションシリアルインタフェース ch.3 の入力端子	-	-	110	-
	SIN3_1		2	C1	2	80
	SIN3_2		39	K6	44	17
	SOT3_0 (SDA3_0)	マルチファンクションシリアルインタフェース ch.3 の出力端子。 UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT3 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA3 として機能します。	-	-	109	-
	SOT3_1 (SDA3_1)		3	C2	3	81
	SOT3_2 (SDA3_2)		40	J6	45	18
	SCK3_0 (SCL3_0)	マルチファンクションシリアルインタフェース ch.3 のクロック I/O 端子。 CSIO 端子(動作モード2)として使用するときは SCK3 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL3 として機能します。	-	-	108	-
	SCK3_1 (SCL3_1)		4	B3	4	82
	SCK3_2 (SCL3_2)		41	L7	46	19
マルチファンクションシリアル 4	SIN4_0	マルチファンクションシリアルインタフェース ch.4 の入力端子	87	D7	102	65
	SIN4_1		65	F9	75	43
	SIN4_2		82	C8	97	60
	SOT4_0 (SDA4_0)	マルチファンクションシリアルインタフェース ch.4 の出力端子。 UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT4 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA4 として機能します。	88	A6	103	66
	SOT4_1 (SDA4_1)		66	E11	76	44
	SOT4_2 (SDA4_2)		83	D9	98	61
	SCK4_0 (SCL4_0)	マルチファンクションシリアルインタフェース ch.4 のクロック I/O 端子。 CSIO 端子(動作モード2)として使用するときは SCK4 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL4 として機能します。	89	B6	104	67
	SCK4_1 (SCL4_1)		67	E10	77	45
	SCK4_2 (SCL4_2)		84	A7	99	62
	RTS4_0	マルチファンクションシリアルインタフェース ch.4 の RTS 出力端子	90	C6	105	68
	RTS4_1		69	E9	79	47
	RTS4_2		86	C7	101	64
	CTS4_0	マルチファンクションシリアルインタフェース ch.4 の CTS 入力端子	91	A5	106	69
	CTS4_1		68	F8	78	46
	CTS4_2		85	B7	100	63
マルチファンクションシリアル 5	SIN5_0	マルチファンクションシリアルインタフェース ch.5 の入力端子	96	C4	116	74
	SIN5_1		93	D6	113	93
	SIN5_2		15	F3	20	93
	SOT5_0 (SDA5_0)	マルチファンクションシリアルインタフェース ch.5 の出力端子。 UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT5 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA5 として機能します。	95	B4	115	73
	SOT5_1 (SDA5_1)		-	-	112	-
	SOT5_2 (SDA5_2)		16	G1	21	94
	SCK5_0 (SCL5_0)	マルチファンクションシリアルインタフェース ch.5 のクロック I/O 端子。 CSIO 端子(動作モード2)として使用するときは SCK5 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL5 として機能します。	94	C5	114	72
	SCK5_1 (SCL5_1)		-	-	111	-
	SCK5_2 (SCL5_2)		17	G2	22	95



モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
マルチファンクションシリアル 6	SIN6_0	マルチファンクションシリアルインタフェース ch.6 の入力端子	5	D1	5	83
	SIN6_1		12	E4	17	90
	SOT6_0 (SDA6_0)	マルチファンクションシリアルインタフェース ch.6 の出力端子。	6	D2	6	84
	SOT6_1 (SDA6_1)	UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT6 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA6 として機能します。	11	E3	16	89
	SCK6_0 (SCL6_0)	マルチファンクションシリアルインタフェース ch.6 のクロック I/O 端子。	7	D3	7	85
	SCK6_1 (SCL6_1)	CSIO 端子(動作モード2)として使用するときは SCK6 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL6 として機能します。	10	E2	15	88
マルチファンクションシリアル 7	SIN7_0	マルチファンクションシリアルインタフェース ch.7 の入力端子	-	-	11	-
	SIN7_1		45	K8	50	23
	SOT7_0 (SDA7_0)	マルチファンクションシリアルインタフェース ch.7 の出力端子。	-	-	12	-
	SOT7_1 (SDA7_1)	UART/CSIO/LIN 端子(動作モード0~3)として使用するときは SOT7 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SDA7 として機能します。	44	J7	49	22
	SCK7_0 (SCL7_0)	マルチファンクションシリアルインタフェース ch.7 のクロック I/O 端子。	-	-	13	-
	SCK7_1 (SCL7_1)	CSIO 端子(動作モード2)として使用するときは SCK7 として、I <sup>2</sup> C 端子(動作モード4)として使用するときは SCL7 として機能します。	43	H6	48	21

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
多機能 タイマ 0	DTTI0X_0	多機能タイマ 0 の RTO00~RTO05 出力を制御する波形ジェネレータの入力信号	18	F4	23	96
	DTTI0X_1		69	E9	79	47
	FRCK0_0	16 ビットフリーランタイム ch.0 の外部クロック入力端子	13	F1	18	91
	FRCK0_1		70	D11	80	48
	FRCK0_2		53	J10	63	31
	IC00_0	多機能タイマ 0 の 16 ビットインプットキャプチャの入力端子。 ICxx は、チャンネル数を示します。	17	G2	22	95
	IC00_1		65	F9	75	43
	IC00_2		54	J8	64	32
	IC01_0		16	G1	21	94
	IC01_1		66	E11	76	44
	IC01_2		55	H10	65	33
	IC02_0		15	F3	20	93
	IC02_1		67	E10	77	45
	IC02_2		56	H9	66	34
	IC03_0		14	F2	19	92
	IC03_1		68	F8	78	46
	IC03_2		57	H7	67	35
	RTO00_0 (PPG00_0)	多機能タイマ 0 の波形ジェネレータ出力端子。	19	G3	24	97
	RTO00_1 (PPG00_1)	PPG0 出力モードで使用するときは、PPG00 として機能します。	-	-	86	-
	RTO01_0 (PPG00_0)	多機能タイマ 0 の波形ジェネレータ出力端子。	20	H1	25	98
	RTO01_1 (PPG00_1)	PPG0 出力モードで使用するときは、PPG00 として機能します。	-	-	85	-
	RTO02_0 (PPG02_0)	多機能タイマ 0 の波形ジェネレータ出力端子。	21	H2	26	99
	RTO02_1 (PPG02_1)	PPG0 出力モードで使用するときは、PPG02 として機能します。	-	-	84	-
	RTO03_0 (PPG02_0)	多機能タイマ 0 の波形ジェネレータ出力端子。	22	G4	27	100
	RTO03_1 (PPG02_1)	PPG0 出力モードで使用するときは、PPG02 として機能します。	-	-	83	-
	RTO04_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。	23	H3	28	1
	RTO04_1 (PPG04_1)	PPG0 出力モードで使用するときは、PPG04 として機能します。	-	-	82	-
	RTO05_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。	24	J2	29	2
	RTO05_1 (PPG04_1)	PPG0 出力モードで使用するときは、PPG04 として機能します。	-	-	81	-

モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
多機能 タイマ 1	DTTI1X_0	多機能タイマ 1 の RTO10~RTO15 出力を制御する波形ジェネレータの入力信号	8	D5	8	86
	DTTI1X_1		39	K6	44	17
	FRCK1_0	16 ビットフリーランタイム ch.1 の外部クロック入力端子	87	D7	102	65
	FRCK1_1		44	J7	49	22
	IC10_0	多機能タイマ 1 の 16 ビットインプットキャプチャの入力端子。 ICxx は、チャンネル数を示します。	88	A6	103	66
	IC10_1		40	J6	45	18
	IC11_0		89	B6	104	67
	IC11_1		41	L7	46	19
	IC12_0		90	C6	105	68
	IC12_1		42	K7	47	20
	IC13_0		91	A5	106	69
	IC13_1		43	H6	48	21
	RTO10_0 (PPG10_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	2	C1	2	80
	RTO10_1 (PPG10_1)	PPG1 出力モードで使用するときは、PPG10 として機能します。	27	J4	32	5
	RTO11_0 (PPG10_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	3	C2	3	81
	RTO11_1 (PPG10_1)	PPG1 出力モードで使用するときは、PPG10 として機能します。	28	L5	33	6
	RTO12_0 (PPG12_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	4	B3	4	82
	RTO12_1 (PPG12_1)	PPG1 出力モードで使用するときは、PPG12 として機能します。	29	K5	34	7
	RTO13_0 (PPG12_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	5	D1	5	83
	RTO13_1 (PPG12_1)	PPG1 出力モードで使用するときは、PPG12 として機能します。	30	J5	35	8
	RTO14_0 (PPG14_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	6	D2	6	84
	RTO14_1 (PPG14_1)	PPG1 出力モードで使用するときは、PPG14 として機能します。	31	H5	36	9
	RTO15_0 (PPG14_0)	多機能タイマ 1 の波形ジェネレータ出力端子。	7	D3	7	85
	RTO15_1 (PPG14_1)	PPG1 出力モードで使用するときは、PPG14 として機能します。	32	L6	37	10



モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
多機能 タイマ 2	DTTI2X_0	多機能タイマ 2 の RTO20~RTO25 出力を制御する波形ジェネレータの入力信号	92	B5	107	70
	DTTI2X_1		92	B5	107	70
	FRCK2_0	16 ビットフリーランタイム ch.2 の外部クロック入力端子	87	D7	102	65
	FRCK2_1		-	-	112	-
	IC20_0	多機能タイマ 2 の 16 ビットインプットキャプチャの入力端子。 ICxx は、チャンネル数を示します。	88	A6	103	66
	IC20_1		-	-	108	-
	IC21_0		89	B6	104	67
	IC21_1		-	-	109	-
	IC22_0		90	C6	105	68
	IC22_1		-	-	110	-
	IC23_0		91	A5	106	69
	IC23_1		-	-	111	-
	RTO20_0 (PPG20_0)	多機能タイマ 2 の波形ジェネレータ出力端子。	-	-	113	-
	RTO20_1 (PPG20_1)	PPG1 出力モードで使用するときは、PPG20 として機能します。	86	C7	101	64
	RTO21_0 (PPG20_0)	多機能タイマ 2 の波形ジェネレータ出力端子。	-	-	112	-
	RTO21_1 (PPG20_1)	PPG1 出力モードで使用するときは、PPG20 として機能します。	87	D7	102	65
	RTO22_0 (PPG22_0)	多機能タイマ 2 の波形ジェネレータ出力端子。	-	-	111	-
	RTO22_1 (PPG22_1)	PPG1 出力モードで使用するときは、PPG22 として機能します。	88	A6	103	66
	RTO23_0 (PPG22_0)	多機能タイマ 2 の波形ジェネレータ出力端子。	-	-	110	-
	RTO23_1 (PPG22_1)	PPG1 出力モードで使用するときは、PPG22 として機能します。	89	B6	104	67
	RTO24_0 (PPG24_0)	多機能タイマ 2 の波形ジェネレータ出力端子。	-	-	109	-
	RTO24_1 (PPG24_1)	PPG1 出力モードで使用するときは、PPG24 として機能します。	90	C6	105	68
	RTO25_0 (PPG24_0)	多機能タイマ 2 の波形ジェネレータ出力端子。	-	-	108	-
	RTO25_1 (PPG24_1)	PPG1 出力モードで使用するときは、PPG24 として機能します。	91	A5	106	69
クアッド カウンタ 0	AIN0_0	QPRC ch.0 の AIN 入力端子	9	E1	14	87
	AIN0_1		40	J6	45	18
	AIN0_2		2	C1	2	80
	BIN0_0	QPRC ch.0 の BIN 入力端子	10	E2	15	88
	BIN0_1		41	L7	46	19
	BIN0_2		3	C2	3	81
	ZIN0_0	QPRC ch.0 の ZIN 入力端子	11	E3	16	89
	ZIN0_1		42	K7	47	20
	ZIN0_2		4	B3	4	82
クアッド カウンタ 1	AIN1_1	QPRC ch.1 の AIN 入力端子	74	C10	89	52
	AIN1_2		43	H6	48	21
	BIN1_1	QPRC ch.1 の BIN 入力端子	73	C11	88	51
	BIN1_2		44	J7	49	22
	ZIN1_1	QPRC ch.1 の ZIN 入力端子	72	E8	87	50
	ZIN1_2		45	K8	50	23
クアッド カウンタ 2	AIN2_0	QPRC ch.2 の AIN 入力端子	-	-	10	-
	AIN2_1		83	D9	98	61
	BIN2_0	QPRC ch.2 の BIN 入力端子	-	-	11	-
	BIN2_1		84	A7	99	62
	ZIN2_0	QPRC ch.2 の ZIN 入力端子	-	-	12	-
	ZIN2_1		85	B7	100	63



モジュール	端子名	機能	端子番号			
			LQFP-100	FBGA-112	LQFP-120	QFP-100
リアルタイムクロック	RTCCO_0	リアルタイムクロックの0.5 秒パルス出力端子	92	B5	107	70
	RTCCO_1		55	H10	65	33
	RTCCO_2		19	G3	24	97
	SUBOUT_0	サブクロック出力端子	92	B5	107	70
	SUBOUT_1		55	H10	65	33
	SUBOUT_2		19	G3	24	97
Reset	INITX	外部リセット入力端子。 INITX="L"のとき、リセットが有効です。	38	K4	43	16
Mode	MD0	モード0 端子。 通常動作時は、MD0="L"を入力してください。 フラッシュメモリのシリアル書き込み時は、MD0="H"を入力してください。	47	L8	57	25
	MD1	モード1 端子。 フラッシュメモリのシリアル書き込み時は、MD1="L"を入力してください。	46	K9	56	24
Power	VCC	電源端子	1	B1	1	79
	VCC	電源端子	26	J1	31	4
	VCC	電源端子	35	K1	40	13
	VCC	電源端子	51	K11	61	29
	VCC	電源端子	76	A10	91	54
	VCC	電源端子	97	A4	117	75
GND	VSS	GND 端子	-	B2	-	-
	VSS	GND 端子	25	L1	30	3
	VSS	GND 端子	-	K2	-	-
	VSS	GND 端子	-	J3	-	-
	VSS	GND 端子	-	H4	-	-
	VSS	GND 端子	34	L4	39	12
	VSS	GND 端子	50	L11	60	28
	VSS	GND 端子	-	K10	-	-
	VSS	GND 端子	-	J9	-	-
	VSS	GND 端子	-	H8	-	-
	VSS	GND 端子	-	B10	-	-
	VSS	GND 端子	-	C9	-	-
	VSS	GND 端子	75	A11	90	53
	VSS	GND 端子	-	D8	-	-
	VSS	GND 端子	-	D4	-	-
	VSS	GND 端子	-	C3	-	-
Clock	X0	メインクロック(発振)入力端子	100	A1	120	78
	X0A	サブクロック(発振)入力端子	48	L9	58	26
	X1	サブクロック(発振)入力端子	36	L3	41	14
	X1A	メインクロック(発振)I/O 端子	49	L10	59	27
	CROUT_0	内蔵高速 CR 発振クロック出力ポート	37	K3	42	15
	CROUT_1		74	C10	89	52
Analog Power	AVCC	A/D コンバータのアナログ電源端子	92	B5	107	70
	AVRH	A/D コンバータのアナログ基準電圧入力端子	60	H11	70	38
Analog GND	AVSS	A/D コンバータの GND 端子	61	F11	71	39
C 端子	C	電源安定化容量端子	62	G11	72	40
			33	L2	38	11



## <注意事項>

- 本デバイスには、JTAG 標準のテストアクセスポート(TAP)が搭載されていますが、IEEE 1149.1-2001 に完全に準拠していません。32bit の ID 番号は、他シリーズの ID 番号と重なる場合があります。また、JTAG 端子は TAP コントローラへのアクセス以外の目的に対しても使用されます。



## 5. 入出力回路形式



分類	回路	備考
A		<p>メイン発振/GPIO 切換え可能</p> <p>メイン発振機能選択時</p> <ul style="list-style-type: none"> <li>- 発振帰還抵抗: 約 1 MΩ</li> <li>- スタンバイ制御あり</li> </ul> <p>GPIO 機能選択時</p> <ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> </ul>
B		<ul style="list-style-type: none"> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> </ul>

分類	回路	備考
C		<ul style="list-style-type: none"> <li>- オープンドレイン出力</li> <li>- CMOS レベルヒステリシス入力</li> </ul>
D		<p>サブ発振/GPIO 切換え可能</p> <p>サブ発振機能選択時</p> <ul style="list-style-type: none"> <li>- 発振帰還抵抗: 約 5 M<math>\Omega</math></li> <li>- スタンバイ制御あり</li> </ul> <p>GPIO 機能選択時</p> <ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 k<math>\Omega</math></li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> </ul>

分類	回路	備考
E		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> <li>- +B 入力可</li> </ul>
F		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- 入力制御あり</li> <li>- アナログ入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> <li>- +B 入力可</li> </ul>



分類	回路	備考
G		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- ブルアップ抵抗制御あり</li> <li>- スタンバイ制御あり</li> <li>- ブルアップ抵抗: 約 50 kΩ</li> <li>- <math>I_{OH} = -12 \text{ mA}</math>, <math>I_{OL} = 12 \text{ mA}</math></li> <li>- I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> <li>- +B 入力可</li> </ul>
H		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- スタンバイ制御あり</li> <li>- <math>I_{OH} = -20.5 \text{ mA}</math>, <math>I_{OL} = 18.5 \text{ mA}</math></li> </ul>

分類	回路	備考
I		<ul style="list-style-type: none"> <li>- CMOS レベル出力</li> <li>- CMOS レベルヒステリシス入力</li> <li>- プルアップ抵抗制御あり</li> <li>- 5 V トレラント</li> <li>- スタンバイ制御あり</li> <li>- <math>I_{OH} = -4 \text{ mA}</math>, <math>I_{OL} = 4 \text{ mA}</math></li> <li>- PZR レジスタ制御可能</li> <li>- I<sup>2</sup>C 端子として使用するとき、デジタル出力 P-ch トランジスタは常にオフです。</li> </ul>
J		CMOS レベルヒステリシス入力

## 6. 取扱上のご注意

半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件、環境条件など)によっても大きく左右されます。

以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明します。

### 6.1 設計上の注意事項

ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。

#### 絶対最大定格の遵守

半導体デバイスは、過剰なストレス（電圧、電流、温度など）が加わると破壊する可能性があります。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。

#### 推奨動作条件の遵守

推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性に悪影響を及ぼすことがあります。

本資料に記載されていない項目、使用条件、論理組み合わせでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

#### 端子の処理と保護

半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。

##### 1. 過電圧・過電流の防止

各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止してください。

##### 2. 出力端子の保護

出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。

##### 3. 未使用入力端子の処理

インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。

#### ラッチアップ

半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内部の寄生 PNP 接合（サイリスタ構造）が導通して、数百 mA を越える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。これを防止するために、以下の点にご注意ください。

1. 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ、サージ等にも注意してください。
2. 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。

## 安全等の規制と規格の遵守

世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制と規格に適合するようお願いいたします。

## フェイル・セーフ設計

半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないように、お客様は、装置の冗長設計、延焼対策設計、過電流防止設計、誤動作防止設計などの安全設計をお願いいたします。

## 用途に関する注意

本資料に記載された製品は、通常の産業用、一般事務用、パーソナル用、家庭用などの一般的用途に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途（原子力施設における核反応制御、航空機自動飛行制御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵器システムにおけるミサイル発射制御をいう）、ならびに極めて高い信頼性が要求される用途（海底中継器、宇宙衛星をいう）に使用されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。

## 6.2 パッケージ実装上の注意事項

パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は、当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。

### リード挿入形

リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを使用してプリント板に実装する方法とがあります。

プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフローはんだ方法（ウェーブソルダリング法）が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してください。

ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。

### 表面実装形

表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形しやすい性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。

当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装してください。

### 鉛フリーパッケージ

FBGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがありますのでご注意ください。

### 半導体デバイスの保管について

プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意ください。

1. 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管してください。
2. 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下、温度 5°C～30°C で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
3. 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
4. 腐食性ガスの発生する場所や塵埃の多い所は避けてください。

### ベーキングについて

吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。

ベーキングは、当社の推奨する条件で実施してください。

条件: 125°C/24 時間

### 静電気

半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。

1. 作業環境の相対湿度は 40% ~ 70%RH にしてください。  
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
2. 使用するコンベア、半田槽、半田ゴテ、および周辺付帯設備は大地に接地してください。
3. 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
4. 治具、計器類は、接地または帯電防止化を実施してください。
5. 組立完了基板の収納時、発泡スチロールなどの帯電しやすい材料の使用は避けてください。

### 6.3 使用環境に関する注意事項

半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては、以下の点にご注意ください。

#### 1. 湿度環境

高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。

#### 2. 静電気放電

半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。このような場合、帯電の防止または放電の防止の処置をお願いします。

#### 3. 腐食性ガス、塵埃、油

腐食性ガス雰囲気中や、塵埃、油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策についてご検討ください。

#### 4. 放射線・宇宙線

一般のデバイスは、設計上、放射線、宇宙線にさらされる環境を想定しておりません。したがって、これらを遮蔽してご使用ください。

#### 5. 発煙・発火

樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。

その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。

## 7. デバイス使用上の注意

### 電源端子について

VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グラウンドレベルの上昇によるストロブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグラウンドに接続してください。

また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子 と GND 端子に接続してください。

さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVCC 端子と AVSS 端子の間に 0.1  $\mu\text{F}$  程度のセラミックコンデンサをバイパスコンデンサとして接続することをお勧めします。

### 電源電圧の安定化について

電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあります。安定化の基準として VCC は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピーク ピーク値) を推奨動作条件内の 10%以内にしてください。かつ電源切り換えによる瞬間変動の過渡変動率は 0.1 V/ $\mu\text{s}$  以下にしてください。

### 水晶発振回路について


X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子および水晶振動子さらにグラウンドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設計してください。

また、X0/X1, X0A/X1A 端子の回りをグラウンドで囲むようなプリント板アートワークは安定した動作を期待できますので、強くお勧めします。

実装基板にて、使用する水晶振動子の発振評価を実施してください。

### 外部クロック使用時の注意

外部クロックを使用する場合は、X0, X0A 端子のみを駆動し、X1, X1A 端子は開放としてください。




### マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合の扱いについて

マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合、デジタル出力 P-ch トランジスタは常にディセーブルです。しかし、I<sup>2</sup>C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフにしたまま外部 I<sup>2</sup>C バスシステムへ接続しないでください。

### C 端子について

本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ(Cs)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。本シリーズでは 4.7  $\mu$ F 程度の平滑コンデンサを推奨します。



### モード端子(MD0)について

モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子または VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設計してください。

### 電源投入時について

電源を投入/切断の際は同時か、あるいは次の順番で投入/切断を行ってください。  
 なお、A/D コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続してください。

投入時: VCC → AVCC → AVRH

切断時: AVRH → AVCC → VCC

### シリアル通信について

シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの設計をしてください。

また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をしてください。

### メモリサイズの異なる製品間および Flash 製品と MASK 製品の特性差について

メモリサイズの異なる製品間および Flash 製品と MASK 製品ではチップレイアウトやメモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。


お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。

### 5 V トレラント I/O のプルアップ機能について

5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力しないでください。



## 8. ブロックダイアグラム





## 9. メモリサイズ

メモリサイズについては「1.品種構成」の「メモリサイズ」を参照してください。


## 10. メモリマップ

### メモリマップ (1)



**メモリマップ (2)**


フラッシュメモリマップの詳細は、「MB9B510R/410R/310R/110R シリーズ フラッシュプログラミングマニュアル」を参照してください。

**メモリマップ (3)**


フラッシュメモリマップの詳細は、「MB9B510R/410R/310R/110R シリーズ フラッシュプログラミングマニュアル」を参照してください。

**ペリフェラル・アドレスマップ**

スタートアドレス	エンドアドレス	バス	周辺機能
0x4000_0000	0x4000_0FFF	AHB	MainFlash I/F レジスタ
0x4000_1000	0x4000_FFFF		予約
0x4001_0000	0x4001_0FFF	APB0	クロック・リセット制御
0x4001_1000	0x4001_1FFF		ハードウェアウォッチドッグタイマ
0x4001_2000	0x4001_2FFF		ソフトウェアウォッチドッグタイマ
0x4001_3000	0x4001_4FFF		予約
0x4001_5000	0x4001_5FFF		デュアルタイマ
0x4001_6000	0x4001_FFFF		予約
0x4002_0000	0x4002_0FFF	APB1	多機能タイマ unit0
0x4002_1000	0x4002_1FFF		多機能タイマ unit1
0x4002_2000	0x4002_3FFF		多機能タイマ unit2
0x4002_4000	0x4002_4FFF		PPG
0x4002_5000	0x4002_5FFF		ベースタイマ
0x4002_6000	0x4002_6FFF		クアッドカウンタ(QPRC)
0x4002_7000	0x4002_7FFF		A/D コンバータ
0x4002_8000	0x4002_DFFF		予約
0x4002_E000	0x4002_EFFF		内蔵 CR トリミング
0x4002_F000	0x4002_FFFF		予約
0x4003_0000	0x4003_0FFF	APB2	外部割込み
0x4003_1000	0x4003_1FFF		割込み要因確認レジスタ
0x4003_2000	0x4003_2FFF		予約
0x4003_3000	0x4003_3FFF		GPIO
0x4003_4000	0x4003_4FFF		予約
0x4003_5000	0x4003_5FFF		低電圧検出
0x4003_6000	0x4003_7FFF		予約
0x4003_8000	0x4003_8FFF		マルチファンクションシリアル
0x4003_9000	0x4003_9FFF		CRC
0x4003_A000	0x4003_AFFF		時計カウンタ
0x4003_B000	0x4003_BFFF		リアルタイムクロック
0x4003_C000	0x4003_EFFF		予約
0x4003_F000	0x4003_FFFF		外部バス I/F
0x4004_0000	0x4005_FFFF	AHB	予約
0x4006_0000	0x4006_0FFF		DMAC レジスタ
0x4006_1000	0x41FF_FFFF		予約
0x200E_0000	0x200E_FFFF		WorkFlash I/F レジスタ

## 11. 各 CPU ステートにおける端子状態

端子の状態として使用している語句は、以下の意味を持ちます。

### ■INITX=0

INITX 端子が"L"レベルの期間です。

### ■INITX=1

INITX 端子が"H"レベルの期間です。

### ■SPL=0

スタンバイモードコントロールレジスタ(STB\_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定された状態です。

### ■SPL=1

スタンバイモードコントロールレジスタ(STB\_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定された状態です。

### ■入力可

入力機能が使用可能な状態です。

### ■内部入力"0"固定

入力機能が使用できない状態です。内部入力は"L"に固定されます。

### ■Hi-Z

端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。

### ■設定不可

設定できません。

### ■直前状態保持

本モードに遷移する直前の状態を保持します。  
内蔵されている周辺機能が動作中であれば、その周辺機能に従います。  
ポートとして使用している場合は、その状態を保持します。

### ■アナログ入力可能

アナログ入力が許可されています。

### ■トレース出力

トレース機能が使用可能な状態です。

**端子状態一覧表**

端子状態形式	グループ機能名	パワーオンリセットもしくは低電圧検出状態	INITX 入力状態	デバイス内部リセット状態	ランモードもしくはスリープモード状態	タイマモードもしくはストップモード状態	
		電源不安定	電源安定		電源安定	電源安定	
		-	INITX=0	INITX=1	INITX=1	INITX=1	
		-	-	-	-	SPL=0	SPL=1
A	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	メイン水晶発振入力端子	入力可	入力可	入力可	入力可	入力可	入力可
B	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
	メイン水晶発振出力端子	Hi-Z/ 内部入力"0"固定 もしくは 入力可	Hi-Z/ 内部入力"0"固定	Hi-Z/ 内部入力"0"固定	直前状態保持	直前状態保持/ 発振停止時*1 は Hi-Z/内部入力"0"固定	直前状態保持/ 発振停止時*1 は Hi-Z/内部入力"0"固定
C	INITX 入力端子	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可	プルアップ/ 入力可
D	モード 入力端子	入力可	入力可	入力可	入力可	入力可	入力可
E	JTAG 選択時	Hi-Z	プルアップ/ 入力可	プルアップ/ 入力可	直前状態保持	直前状態保持	直前状態保持
	GPIO 選択時	設定不可	設定不可	設定不可			Hi-Z/ 内部入力"0"固定
F	トレース 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	トレース 出力
	外部割込み許可選択時						直前状態保持
	GPIO 選択時 上記以外のリソース 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固定
G	トレース 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	トレース 出力
	GPIO 選択時 上記以外のリソース 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固定
H	外部割込み許可選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	直前状態保持
	GPIO 選択時 上記以外のリソース 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固定



端子状態形式	グループ機能名	パワーオンリセットもしくは低電圧検出状態	INITX 入力状態	デバイス内部リセット状態	ランモードもしくはスリープモード状態	タイマモードもしくはストップモード状態	
		電源不安定	電源安定		電源安定	電源安定	
		-	INITX=0	INITX=1	INITX=1	INITX=1	
		-	-	-	-	SPL=0	SPL=1
I	GPIO 選択時 リソース 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態 保持	直前状態 保持	Hi-Z/ 内部入力"0"固 定
J	NMIX 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	直前状態 保持
	GPIO 選択時 上記以外の リソース 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可			Hi-Z/ 内部入力"0"固 定
K	アナログ入力 選択時	Hi-Z	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可
	GPIO 選択時 上記以外の リソース 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/ 内部入力"0"固 定
L	外部割込み 許可選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	直前状態 保持
	アナログ入力 選択時	Hi-Z	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可	Hi-Z/ 内部入力"0"固 定/ アナログ 入力可
	GPIO 選択時 上記以外の リソース 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/ 内部入力"0"固 定
M	GPIO 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/ 内部入力"0"固 定
	サブ水晶 発振入力端子	入力可	入力可	入力可	入力可	入力可	入力可
N	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態 保持	Hi-Z/ 内部入力"0"固 定
	サブ水晶 発振出力端子	Hi-Z/ 内部入力 "0"固定 もしくは 入力可	Hi-Z/ 内部入力"0"固 定	Hi-Z/ 内部入力"0"固 定	直前状態保持	直前状態 保持/ 発振停止時*2 は Hi-Z/内部入力 "0"固定	直前状態 保持/ 発振停止時*2 は Hi-Z/内部入力 "0"固定

端子状態形式	グループ機能名	パワーオンリセットもしくは低電圧検出状態	INITX 入力状態	デバイス内部リセット状態	ランモードもしくはスリープモード状態	タイマモードもしくはストップモード状態	
		電源不安定	電源安定		電源安定	電源安定	
		-	INITX=0	INITX=1	INITX=1	INITX=1	
		-	-	-	-	SPL=0	SPL=1
O	GPIO 選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態保持	直前状態保持	Hi-Z/ 内部入力"0"固定
P	モード入力端子	入力可	入力可	入力可	入力可	入力可	入力可
	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/ 入力可

\*1: サブタイマモード, 低速 CR タイマモード, ストップモードは発振が停止します。

\*2: ストップモードは発振が停止します。

## 12. 電気的特性

### 12.1 絶対最大定格

項目	記号	定格値		単位	備考
		最小	最大		
電源電圧*1,*2	$V_{CC}$	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
アナログ電源電圧*1,*3	$AV_{CC}$	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
アナログ基準電圧*1,*3	$AV_{RH}$	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
入力電圧*1	$V_I$	$V_{SS} - 0.5$	$V_{CC} + 0.5$ ( $\leq 6.5$ V)	V	
		$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	5 V トレラント
アナログ端子入力電圧*1	$V_{IA}$	$V_{SS} - 0.5$	$AV_{CC} + 0.5$ ( $\leq 6.5$ V)	V	
出力電圧*1	$V_O$	$V_{SS} - 0.5$	$V_{CC} + 0.5$ ( $\leq 6.5$ V)	V	
最大クランプ電流	$I_{CLAMP}$	-2	+2	mA	*7
最大総クランプ電流	$\Sigma [I_{CLAMP}]$		+20	mA	*7
"L"レベル最大出力電流*4	$I_{OL}$	-	10	mA	4 mA タイプ
			20	mA	12 mA タイプ
			39	mA	P80, P81
"L"レベル平均出力電流*5	$I_{OLAV}$	-	4	mA	4 mA タイプ
			12	mA	12 mA タイプ
			18.5	mA	P80, P81
"L"レベル最大総出力電流	$\Sigma I_{OL}$	-	100	mA	
"L"レベル平均総出力電流*6	$\Sigma I_{OLAV}$	-	50	mA	
"H"レベル最大出力電流*4	$I_{OH}$	-	- 10	mA	4 mA タイプ
			- 20	mA	12 mA タイプ
			- 39	mA	P80, P81
"H"レベル平均出力電流*5	$I_{OHAV}$	-	- 4	mA	4 mA タイプ
			- 12	mA	12 mA タイプ
			- 20.5	mA	P80, P81
"H"レベル最大総出力電流	$\Sigma I_{OH}$	-	- 100	mA	
"H"レベル平均総出力電流*6	$\Sigma I_{OHAV}$	-	- 50	mA	
消費電力	$P_D$	-	1000	mW	
保存温度	$T_{STG}$	- 55	+ 150	°C	

\*1:  $V_{SS} = AV_{SS} = 0.0$  V を基準にした値です。

\*2:  $V_{CC}$  は  $V_{SS} - 0.5$  V より低くならないでください。

\*3: 電源投入時など  $V_{CC} + 0.5$  V を超えてはいけません。


\*4: 最大出力電流は、該当する端子 1 本のピーク値を規定します。

\*5: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。

\*6: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。

\*7:

- ・該当端子については、「4 端子機能一覧」、「5 入出力回路形式」を参照してください。
- ・推奨動作条件内でご使用ください。
- ・+B 入力には直流電圧(電流)でご使用ください。
- ・+B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
- ・+B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下になるように電流制限抵抗の値を設定してください。
- ・低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイオードを通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼすことがあります。そのため+B 入力時には VCC、AVCC の電位が推奨動作条件を超えないようにしてください。
- ・本デバイスの電源が OFF 時(0 V に固定していない場合)、または電源投入時に+B 入力を行っている場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完全な動作を行うことがあります。
- ・推奨回路例(入出力等価回路)を下記に示します。



#### <注意事項>

- 絶対最大定格を超えるストレス(電圧、電流、温度など)の印加は、半導体デバイスを破壊する可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。

## 12.2 推奨動作条件

( $V_{SS} = AV_{SS} = 0.0V$ )

項目		記号	条件	規格値		単位	備考
				最小	最大		
電源電圧		$V_{CC}$	-	2.7*2	5.5	V	
アナログ電源電圧		$AV_{CC}$	-	2.7	5.5	V	$AV_{CC}=V_{CC}$
アナログ基準電圧		$AVRH$	-	2.7	$AV_{CC}$	V	
平滑コンデンサ容量		$C_S$	-	1	10	$\mu F$	内蔵 1.2 V レギュレータ用*1
動作温度	LQI100 LQM120	$T_A$	4 層基板 実装時	- 40	+ 85	°C	
	PQH100 LBC112	$T_A$	-	- 40	+ 85	°C	

\*1: 平滑コンデンサの接続方法は、「7.デバイス使用上の注意」の「C 端子について」を参照してください。

\*2: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メイン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。

### <注意事項>

- 推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。データシートに記載されていない項目、使用条件、論理の組合せでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

## 12.3 直流規格

### 12.3.1 電流規格

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件		規格値		単位	備考
					標準*3	最大*4		
ラン モード 電流	Icc	VCC	PLL ランモード	CPU: 144 MHz, 周辺: 72 MHz, Main Flash 2 Wait TraceBuffer: ON FRWTR.RWT = 10 FSYNDN.SD = 000 FBFCR.BE = 1	85	117	mA	*1, *5
				CPU: 72 MHz, 周辺: 72 MHz, Main Flash 0 Wait TraceBuffer: OFF FRWTR.RWT = 00 FSYNDN.SD = 000 FBFCR.BE = 0	52	70	mA	*1, *5
			高速 CR ランモード	CPU/周辺: 4 MHz*2 Main Flash 0 Wait FRWTR.RWT = 00 FSYNDN.SD = 000	5	17	mA	*1
			サブ ランモード	CPU/周辺: 32 kHz Main Flash 0 Wait FRWTR.RWT = 00 FSYNDN.SD = 000	1.3	14	mA	*1, *6
			低速 CR ランモード	CPU/周辺: 100 kHz Main Flash 0 Wait FRWTR.RWT = 00 FSYNDN.SD = 000	1.3	14	mA	*1
スリープ モード 電流	Iccs	VCC	PLL スリープモード	周辺: 72 MHz	28	43	mA	*1, *5
			高速 CR スリープモード	周辺: 4 MHz*2	3	16	mA	*1
			サブ スリープモード	周辺: 32 kHz	1	14	mA	*1, *6
			低速 CR スリープモード	周辺: 100 kHz	1	14	mA	*1

\*1: 全ポート固定時

\*2: トリミングにて 4 MHz に設定した場合

\*3:  $T_A = +25^{\circ}C$ ,  $V_{CC} = 5.5V$

\*4:  $T_A = +85^{\circ}C$ ,  $V_{CC} = 5.5V$

\*5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)

\*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)

項目	記号	端子名	条件		規格値		単位	備考
					標準*2	最大*2		
タイマ モード 電流	I <sub>CC</sub> T	VCC	メイン タイマモード	T <sub>A</sub> = + 25°C, LVD off 時	3.2	6	mA	*1, *3
				T <sub>A</sub> = + 85°C, LVD off 時	-	15	mA	*1, *3
			サブ タイマモード	T <sub>A</sub> = + 25°C, LVD off 時	0.9	3	mA	*1, *4
				T <sub>A</sub> = + 85°C, LVD off 時	-	12	mA	*1, *4
ストップ モード 電流	I <sub>CC</sub> H		ストップ モード	T <sub>A</sub> = + 25°C, LVD off 時	0.8	3	mA	*1
				T <sub>A</sub> = +85°C, LVD off 時	-	12	mA	*1

\*1: 全ポート固定時

\*2: V<sub>CC</sub>=5.5 V

\*3: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)

\*4: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)

### 低電圧検出回路(LVD)電流

(V<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = -40°C~+85°C)

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
低電圧検出回路(LVD)電源電流	I <sub>CC</sub> LVD	VCC	割込み発生用動作時 V <sub>CC</sub> = 5.5 V	4	7	μA	未検出時

### フラッシュメモリ電流

(V<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = -40°C~+85°C)

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
フラッシュメモリ書込み/消去電流	I <sub>CC</sub> FLASH	VCC	MainFlash 書込み/消去時	11.4	13.1	mA	*
			WorkFlash 書込み/消去時	11.4	13.1	mA	

\*: フラッシュメモリへ書込みまたは消去するときは、電源電流(I<sub>CC</sub>)にフラッシュメモリ書込み/消去電流(I<sub>CC</sub>FLASH)が加算されます。

### A/D コンバータ電流

(V<sub>CC</sub> = AV<sub>CC</sub> = 2.7V~5.5V, V<sub>SS</sub> = AV<sub>SS</sub> = AVR<sub>L</sub> = 0V, T<sub>A</sub> = -40°C~+85°C)

項目	記号	端子名	条件	規格値		単位	備考
				標準	最大		
電源電流	I <sub>CC</sub> AD	AVCC	1 unit 動作時	0.47	0.62	mA	
			停止時	0.06	25	μA	
基準電源電流	I <sub>CC</sub> AVRH	AVRH	A/D 1 unit 動作時 AVRH=5.5 V	1.1	1.96	mA	
			停止時	0.06	4	μA	

**12.3.2 端子特性**
 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
"H"レベル 入力電圧 (ヒステリシス 入力)	$V_{IHS}$	CMOS ヒステリシス 入力端子, MD0, MD1	-	$V_{CC} \times 0.8$	-	$V_{CC} + 0.3$	V	
		5 V トレラント入 力端子	-	$V_{CC} \times 0.8$	-	$V_{SS} + 5.5$	V	
"L"レベル 入力電圧 (ヒステリシス 入力)	$V_{ILS}$	CMOS ヒステリシス 入力端子, MD0, MD1	-	$V_{SS} - 0.3$	-	$V_{CC} \times 0.2$	V	
		5 V トレラント 入力端子	-	$V_{SS} - 0.3$	-	$V_{CC} \times 0.2$	V	
"H"レベル 出力電圧	$V_{OH}$	4 mA タイプ	$V_{CC} \geq 4.5 V$ $I_{OH} = -4 mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5 V$ $I_{OH} = -2 mA$					
		12 mA タイプ	$V_{CC} \geq 4.5 V$ $I_{OH} = -12 mA$	$V_{CC} - 0.5$	-	$V_{CC}$	V	
			$V_{CC} < 4.5 V$ $I_{OH} = -8 mA$					
		P80, P81	$V_{CC} \geq 4.5 V$ $I_{OH} = -20.5 mA$	$V_{CC} - 0.4$	-	$V_{CC}$	V	
			$V_{CC} < 4.5 V$ $I_{OH} = -13.0 mA$					
"L"レベル 出力電圧	$V_{OL}$	4 mA タイプ	$V_{CC} \geq 4.5 V$ $I_{OL} = 4 mA$	$V_{SS}$	-	0.4	V	
			$V_{CC} < 4.5 V$ $I_{OL} = 2 mA$					
		12 mA タイプ	$V_{CC} \geq 4.5 V$ $I_{OL} = 12 mA$	$V_{SS}$	-	0.4	V	
			$V_{CC} < 4.5 V$ $I_{OL} = 8 mA$					
		P80, P81	$V_{CC} \geq 4.5 V$ $I_{OL} = 18.5 mA$	$V_{SS}$	-	0.4	V	
			$V_{CC} < 4.5 V$ $I_{OL} = 10.5 mA$					
入力リーク 電流	$I_{IL}$	-	-	- 5	-	+5	$\mu A$	
プルアップ 抵抗値	$R_{PU}$	プルアップ 端子	$V_{CC} \geq 4.5 V$	25	50	100	k $\Omega$	
			$V_{CC} < 4.5 V$	30	80	200		
入力容量	$C_{IN}$	VCC, VSS, AVCC, AVSS, AVRH 以外	-	-	5	15	pF	



## 12.4 交流規格


### 12.4.1 メインクロック入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力周波数	f <sub>CH</sub>	X0 X1	V <sub>CC</sub> ≧4.5 V	4	48	MHz	水晶発振子接続時
			V <sub>CC</sub> < 4.5 V	4	20		
			V <sub>CC</sub> ≧4.5 V	4	48	MHz	外部クロック時
			V <sub>CC</sub> < 4.5 V	4	20		
入力クロック周期	t <sub>CYLH</sub>		V <sub>CC</sub> ≧4.5 V	20.83	250	ns	外部クロック時
			V <sub>CC</sub> < 4.5 V	50	250		
入力クロックパルス幅	-		P <sub>WH</sub> /t <sub>CYLH</sub> P <sub>WL</sub> /t <sub>CYLH</sub>	45	55	%	外部クロック時
入力クロック立上り, 立下り時間	t <sub>CF</sub> , t <sub>CR</sub>		-	-	5	ns	外部クロック時
内部動作クロック周波数*1	f <sub>CM</sub>	-	-	-	144	MHz	マスタクロック
	f <sub>CC</sub>	-	-	-	144	MHz	ベースクロック(HCLK/FCLK)
	f <sub>CP0</sub>	-	-	-	72	MHz	APB0 バスクロック*2
	f <sub>CP1</sub>	-	-	-	72	MHz	APB1 バスクロック*2
	f <sub>CP2</sub>	-	-	-	72	MHz	APB2 バスクロック*2
内部動作クロックサイクル時間*1	t <sub>CYCC</sub>	-	-	6.94	-	ns	ベースクロック(HCLK/FCLK)
	t <sub>CYCP0</sub>	-	-	13.8	-	ns	APB0 バスクロック*2
	t <sub>CYCP1</sub>	-	-	13.8	-	ns	APB1 バスクロック*2
	t <sub>CYCP2</sub>	-	-	13.8	-	ns	APB2 バスクロック*2

\*1: 各内部動作クロックの詳細については、『FM3 ファミリー ペリフェラルマニュアル』の『CHAPTER 2-1: クロック』を参照してください。


\*2: 各ペリフェラルが接続されている APB バスについては「8.ブロックダイアグラム」を参照してください。



#### 12.4.2 サブクロック入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
入力周波数	$1/t_{CYLL}$	X0A X1A	-	-	32.768	-	kHz	水晶発振接続時
			-	32	-	100	kHz	外部クロック時
入力クロック周期	$t_{CYLL}$		-	10	-	31.25	$\mu s$	外部クロック時
入力クロックパルス幅	-		$P_{WH}/t_{CYLL}$ $P_{WL}/t_{CYLL}$	45	-	55	%	外部クロック時



#### 12.4.3 内蔵 CR 発振規格

##### 内蔵高速 CR

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
クロック周波数	$f_{CRH}$	$T_A = +25^{\circ}C$	3.96	4	4.04	MHz	トリミング時*1
		$T_A = 0^{\circ}C \sim +70^{\circ}C$	3.84	4	4.16		
		$T_A = -40^{\circ}C \sim +85^{\circ}C$	3.8	4	4.2		
		$T_A = -40^{\circ}C \sim +85^{\circ}C$	3	4	5		非トリミング時
周波数安定時間	$t_{CRWT}$	-	-	-	90	$\mu s$	*2

\*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値に使用した場合

\*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なお、トリミング値設定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できます。

##### 内蔵低速 CR

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
クロック周波数	$f_{CRL}$	-	50	100	150	kHz	

#### 12.4.4 メイン PLL の使用条件 (PLL の入力クロックにメインクロックを使用)

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	規格値			単位	備考
		最小	標準	最大		
PLL 発振安定待ち時間*1 (LOCK UP 時間)	t <sub>LOCK</sub>	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	4	-	16	MHz	
PLL 通倍率	-	13	-	75	通倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	200	-	300	MHz	
メイン PLL クロック周波数*2	f <sub>CLKPLL</sub>	-	-	144	MHz	

\*1: PLL の発振が安定するまでの待ち時間

\*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 2-1: クロック』を参照してください。

#### 12.4.5 メイン PLL の使用条件 (メイン PLL の入力クロックに内蔵高速 CR クロックを使用)

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	規格値			単位	備考
		最小	標準	最大		
PLL 発振安定待ち時間*1 (LOCK UP 時間)	t <sub>LOCK</sub>	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	3.8	4	4.2	MHz	
PLL 通倍率	-	50	-	71	通倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	190	-	300	MHz	
メイン PLL クロック周波数*2	f <sub>CLKPLL</sub>	-	-	144	MHz	


\*1: PLL の発振が安定するまでの待ち時間

\*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 2-1: クロック』を参照してください。

#### <注意事項>

- 必ずトリミングした内蔵高速 CR を入力してください。

PLL 通倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を超えないようにしてください。



#### 12.4.6 リセット入力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
リセット入力時間	$t_{INITX}$	INITX	-	500	-	ns	

#### 12.4.7 パワーオンリセットタイミグ

( $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )


項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
電源断時間	$t_{OFF}$	VCC	-	50	-	-	ms	*1
電源立上り速度	$dV/dt$		$V_{CC}: 0.2V \sim 2.7V$	0.8	-	1000	mV/ $\mu s$	*2
パワーオンリセット解除までの時間	$t_{PRT}$		-	0.57	-	0.76	ms	

\*1:  $V_{CC}$  は  $t_{OFF}$  最小期間中  $0.2V$  以下である必要があります。この状態が満たせない場合、誤った初期化が発生する可能性があります。

\*2: この  $dV/dt$  規格は cold start ( $t_{OFF} > 50ms$ ) のパワーオン時に適用されます。

#### <注意事項>

- もし  $t_{OFF}$  が満たせない場合は、起動時および電圧降下発生時に「12.4.6.リセット入力規格」に従い外部リセット(INITX)を入れて下さい。



#### 用語

- $V_{DH}$ : 低電圧検出リセット解除電圧、「12.6.低電圧検出特性」をご参照ください。

## 12.4.8 外バスタイミング

### 外バスクロック出力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位
				最小	最大	
出力周波数	$t_{CYCLE}$	MCLKOUT*1	$V_{CC} \geq 4.5V$	-	50*2	MHz
			$V_{CC} < 4.5V$	-	32*3	MHz


\*1: 外バスクロック出力(MCLKOUT)は HCLK の分周クロックです。

設定の詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER: 外部バスインタフェース』を参照してください。

外バスクロック出力を行わない場合、本規格は外バス動作に影響しません。

\*2: AHB バスクロックが 100 MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。


\*3: AHB バスクロックが 64 MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。



### 外バス信号入出力規格

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	条件	規格値	単位	備考
信号入力規格	$V_{IH}$	-	$0.8 \times V_{CC}$	V	
	$V_{IL}$		$0.2 \times V_{CC}$	V	
信号出力規格	$V_{OH}$	-	$0.8 \times V_{CC}$	V	
	$V_{OL}$		$0.2 \times V_{CC}$	V	




**セパレートバスアクセス 非同期 SRAM モード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位
				最小	最大	
MOEX 最小パルス幅	$t_{OE\overline{W}}$	MOEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 3$	-	ns
MCSX $\downarrow \rightarrow$ アドレス 出力遅延時間	$t_{CSL - \overline{A}V}$	MCSX[7:0] MAD[24:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	-9 -12	+9 +12	ns
MOEX $\uparrow \rightarrow$ アドレス ホールド時間	$t_{OE\overline{H} - \overline{A}X}$	MOEX MAD[24:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MCSX $\downarrow \rightarrow$ MOEX $\downarrow$ 遅延時間	$t_{CSL - \overline{O}EL}$	MOEX MCSX[7:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MOEX $\uparrow \rightarrow$ MCSX $\uparrow$ 時間	$t_{OE\overline{H} - \overline{C}SH}$		$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MCSX $\downarrow \rightarrow$ MDQM $\downarrow$ 遅延時間	$t_{CSL - \overline{R}DQML}$	MCSX MDQM[1:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
データセットアップ $\rightarrow$ MOEX $\uparrow$ 時間	$t_{DS - \overline{O}E}$	MOEX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	20 38	- -	ns
MOEX $\uparrow \rightarrow$ データホールド時間	$t_{DH - \overline{O}E}$	MOEX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	-	ns
MWEX 最小パルス幅	$t_{WE\overline{W}}$	MWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 3$	-	ns
MWEX $\uparrow \rightarrow$ アドレス 出力遅延時間	$t_{WE\overline{H} - \overline{A}X}$	MWEX MAD[24:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MCSX $\downarrow \rightarrow$ MWEX $\downarrow$ 遅延時間	$t_{CSL - \overline{W}EL}$	MWEX MCSX[7:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 9$ $MCLK \times n - 12$	$MCLK \times n + 9$ $MCLK \times n + 12$	ns
MWEX $\uparrow \rightarrow$ MCSX $\uparrow$ 遅延時間	$t_{WE\overline{H} - \overline{C}SH}$		$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MCSX $\downarrow \rightarrow$ MDQM $\downarrow$ 遅延時間	$t_{CSL - \overline{W}DQML}$	MCSX MDQM[1:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 9$ $MCLK \times n - 12$	$MCLK \times n + 9$ $MCLK \times n + 12$	ns
MCSX $\downarrow \rightarrow$ データ出力時間	$t_{CSL - \overline{D}V}$	MCSX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK - 9$ $MCLK - 12$	$MCLK + 9$ $MCLK + 12$	ns
MWEX $\uparrow \rightarrow$ データホールド時間	$t_{WE\overline{H} - \overline{D}X}$	MWEX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns

**<注意事項>**


- 外部負荷容量  $C_L = 30\text{ pF}$  時 ( $m=0\sim 15, n=1\sim 16$ )



**セパレートバスアクセス 同期 SRAM モード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位		
				最小	最大			
アドレス遅延時間	t <sub>AV</sub>	MCLK MAD[24:0]	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12	ns		
MCSX 遅延時間	t <sub>CSL</sub>	MCLK MCSX[7:0]	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12	ns		
	t <sub>CSH</sub>		V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12	ns		
			t <sub>REL</sub>	MCLK MOEX	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12	ns
	t <sub>REH</sub>		V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V		1	9 12	ns	
データセットアップ →MCLK ↑ 時間		t <sub>DS</sub>	MCLK MADATA[15:0]		V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	19 37	-	ns
MCLK ↑ → データホールド時間	t <sub>DH</sub>	MCLK MADATA[15:0]	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V		0	-	ns	
MWEX 遅延時間	t <sub>WEL</sub>	MCLK MWEX	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12	ns		
			t <sub>WEH</sub>	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12	ns	
	MDQM[1:0] 遅延時間			t <sub>DQML</sub>	MCLK MDQM[1:0]	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12
			t <sub>DQMH</sub>			V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V	1	9 12
MCLK↑→ データ出力時間		t <sub>ODS</sub>		MCLK MADATA[15:0]		V <sub>CC</sub> ≥ 4.5 V	MCLK+1	MCLK+18
MCLK ↑ → データホールド時間		t <sub>OD</sub>	MCLK MADATA[15:0]	V <sub>CC</sub> ≥ 4.5 V V <sub>CC</sub> < 4.5 V		1	18 24	ns

**<注意事項>**

 - 外部負荷容量  $C_L = 30\text{ pF}$  時





**マルチプレクスバスアクセス 非同期 SRAM モード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位
				最小	最大	
マルチプレクス アドレス遅延時間	$t_{ALE-CHMADV}$	MALE MADATA[15:0]	$V_{CC} \geq 4.5V$	0	10	ns
			$V_{CC} < 4.5V$		20	
マルチプレクス アドレスホールド時間	$t_{CHMADH}$	MALE MADATA[15:0]	$V_{CC} \geq 4.5V$	$MCLK \times n + 0$	$MCLK \times n + 10$	ns
			$V_{CC} < 4.5V$	$MCLK \times n + 0$	$MCLK \times n + 20$	

**<注意事項>**

- 外部負荷容量  $C_L = 30 pF$  時 ( $m=0 \sim 15, n=1 \sim 16$ )




**マルチプレクスバスアクセス 同期 SRAM モード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
MALE 遅延時間	tCHAL	MCLK ALE	V <sub>CC</sub> ≥ 4.5V	1	9	ns	
			V <sub>CC</sub> < 4.5V		12	ns	
	tCHAH		V <sub>CC</sub> ≥ 4.5V	1	9	ns	
			V <sub>CC</sub> < 4.5V		12	ns	
MCLK ↑ → マルチプレクス アドレス遅延時間	tCHMADV	MCLK MADATA[15:0]	V <sub>CC</sub> ≥ 4.5V	1	t <sub>OD</sub>	ns	
	V <sub>CC</sub> < 4.5V						
MCLK ↑ → マルチプレクス データ出力時間	tCHMADX		V <sub>CC</sub> ≥ 4.5V	1	t <sub>OD</sub>	ns	
			V <sub>CC</sub> < 4.5V				

**<注意事項>**

- 外部負荷容量  $C_L = 30\text{ pF}$  時




**NAND フラッシュモード**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 


項目	記号	端子名	条件	規格値		単位
				最小	最大	
MNREX 最小パルス幅	$t_{NREW}$	MNREX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 3$	-	ns
データセットアップ ⇒MNREX ↑ 時間	$t_{DS-NRE}$	MNREX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	20 38	-	ns
MNREX ↑ ⇒ データホールド時間	$t_{DH-NRE}$	MNREX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	-	ns
MNALE ↑ ⇒ MNWEX 遅延時間	$t_{ALEH-NWEL}$	MNALE MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNALE ↓ ⇒ MNWEX 遅延時間	$t_{ALEL-NWEL}$	MNALE MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNCLE ↑ ⇒ MNWEX 遅延時間	$t_{CLEH-NWEL}$	MNCLE MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNWEX ↑ ⇒ MNCLE 遅延時間	$t_{NWEH-CLEL}$	MNCLE MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNWEX 最小パルス幅	$t_{NWEW}$	MNWEX	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	$MCLK \times n - 3$	-	ns
MNWEX ↓ ⇒ データ出力時間	$t_{NWEV-DV}$	MNWEX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	-9 -12	+9 +12	ns
MNWEX ↑ ⇒ データホールド時間	$t_{NWEH-DX}$	MNWEX MADATA[15:0]	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns

**<注意事項>**


- 外部負荷容量  $C_L = 30\text{ pF}$  時 ( $m=0 \sim 15, n=1 \sim 16$ )



### NAND フラッシュアドレスライト





### NAND フラッシュコマンドライト



**外部 RDY 入力タイミング**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
MCLK ↑ MRDY 入力 セットアップ時間	$t_{RDYI}$	MCLK MRDY	$V_{CC} \geq 4.5V$	19	-	ns	
			$V_{CC} < 4.5V$	37			


**RDY 入力時**

**RDY 解除時**


#### 12.4.9 ベースタイマ入力タイミング

##### タイマ入力タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )


項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TIWH}$ $t_{TIWL}$	TIOAn/TIOBn (ECK, TIN として 使用するとき)	-	$2t_{CYCP}$	-	ns	



##### トリガ入力タイミング

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TRGH}$ $t_{TRGL}$	TIOAn/TIOBn (TGIN として使 用するとき)	-	$2t_{CYCP}$	-	ns	



##### <注意事項>

- $t_{CYCP}$  は、APB バスクロックのサイクル時間です。  
ベースタイマが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。

#### 12.4.10 CSIO/UART タイミング



##### CSIO (SPI = 0, SCINV = 0)

( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	$V_{CC} < 4.5 V$		$V_{CC} \geq 4.5 V$		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>x</sub>	マスタ モード	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVI</sub>	SCK <sub>x</sub> SOT <sub>x</sub>		-30	+30	-20	+20	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHI</sub>	SCK <sub>x</sub> SIN <sub>x</sub>		50	-	30	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXI</sub>	SCK <sub>x</sub> SIN <sub>x</sub>		0	-	0	-	ns
シリアルクロック "L"パルス幅	t <sub>LSH</sub>	SCK <sub>x</sub>	スレーブ モード	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>x</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↓ → SOT 遅延時間	t <sub>SLOVE</sub>	SCK <sub>x</sub> SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↑ セットアップ時間	t <sub>IVSHE</sub>	SCK <sub>x</sub> SIN <sub>x</sub>		10	-	10	-	ns
SCK ↑ → SIN ホールド時間	t <sub>SHIXE</sub>	SCK <sub>x</sub> SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>x</sub>		-	5	-	5	ns

##### <注意事項>

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30 pF 時







**CSIO (SPI = 0, SCINV = 1)**

 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = - 40°C ~ + 85°C)

項目	記号	端子名	条件	V <sub>CC</sub> < 4.5 V		V <sub>CC</sub> ≥ 4.5 V		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	t <sub>SCYC</sub>	SCK <sub>X</sub>	マスタ モード	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVI</sub>	SCK <sub>X</sub> SOT <sub>X</sub>		-30	+ 30	- 20	+ 20	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLI</sub>	SCK <sub>X</sub> SIN <sub>X</sub>		50	-	30	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXI</sub>	SCK <sub>X</sub> SIN <sub>X</sub>		0	-	0	-	ns
シリアルクロック "L"パルス幅	t <sub>LSH</sub>	SCK <sub>X</sub>	スレーブ モード	2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック "H"パルス幅	t <sub>SHSL</sub>	SCK <sub>X</sub>		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK ↑ → SOT 遅延時間	t <sub>SHOVE</sub>	SCK <sub>X</sub> SOT <sub>X</sub>		-	50	-	30	ns
SIN → SCK ↓ セットアップ時間	t <sub>IVSLE</sub>	SCK <sub>X</sub> SIN <sub>X</sub>		10	-	10	-	ns
SCK ↓ → SIN ホールド時間	t <sub>SLIXE</sub>	SCK <sub>X</sub> SIN <sub>X</sub>		20	-	20	-	ns
SCK 立下り時間	t <sub>F</sub>	SCK <sub>X</sub>		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCK <sub>X</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>X\_0</sub>, SOT<sub>X\_1</sub> の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30 pF 時




**CSIO (SPI = 1, SCINV = 0)**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 


項目	記号	端子名	条件	$V_{CC} < 4.5 V$		$V_{CC} \geq 4.5 V$		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	$t_{SCYC}$	SCK <sub>x</sub>	マスタ モード	$4t_{CYCP}$	-	$4t_{CYCP}$	-	ns
SCK ↑ → SOT 遅延時間	$t_{SHOVI}$	SCK <sub>x</sub> SOT <sub>x</sub>		-30	+30	-20	+20	ns
SIN → SCK ↓ セットアップ時間	$t_{IVSLI}$	SCK <sub>x</sub> SIN <sub>x</sub>		50	-	30	-	ns
SCK ↓ → SIN ホールド時間	$t_{SLIXI}$	SCK <sub>x</sub> SIN <sub>x</sub>		0	-	0	-	ns
SOT → SCK ↓ 遅延時間	$t_{SOVLI}$	SCK <sub>x</sub> SOT <sub>x</sub>		$2t_{CYCP} - 30$	-	$2t_{CYCP} - 30$	-	ns
シリアルクロック "L"パルス幅	$t_{LSH}$	SCK <sub>x</sub>	スレーブ モード	$2t_{CYCP} - 10$	-	$2t_{CYCP} - 10$	-	ns
シリアルクロック "H"パルス幅	$t_{HSL}$	SCK <sub>x</sub>		$t_{CYCP} + 10$	-	$t_{CYCP} + 10$	-	ns
SCK ↑ → SOT 遅延時間	$t_{SHOVE}$	SCK <sub>x</sub> SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↓ セットアップ時間	$t_{IVSLE}$	SCK <sub>x</sub> SIN <sub>x</sub>		10	-	10	-	ns
SCK ↓ → SIN ホールド時間	$t_{SLIXE}$	SCK <sub>x</sub> SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	$t_F$	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	$t_R$	SCK <sub>x</sub>		-	5	-	5	ns

**<注意事項>**

- CLK 同期モード時の交流規格です。
- $t_{CYCP}$  は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイアグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量  $C_L = 30 \text{ pF}$  時



マスタモード\*



スレーブモード



\*: TDR レジスタにライトすると変化

**CSIO (SPI = 1, SCINV = 1)**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	$V_{CC} < 4.5 V$		$V_{CC} \geq 4.5 V$		単位
				最小	最大	最小	最大	
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロック サイクルタイム	tSCYC	SCK <sub>x</sub>	マスタ モード	4tCYCP	-	4tCYCP	-	ns
SCK ↓ → SOT 遅延時間	tSLOVI	SCK <sub>x</sub> SOT <sub>x</sub>		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↑ セットアップ時間	tIVSHI	SCK <sub>x</sub> SIN <sub>x</sub>		50	-	30	-	ns
SCK ↑ → SIN ホールド時間	tSHIXI	SCK <sub>x</sub> SIN <sub>x</sub>		0	-	0	-	ns
SOT → SCK ↑ 遅延時間	tSOVHI	SCK <sub>x</sub> SOT <sub>x</sub>		2tCYCP - 30	-	2tCYCP - 30	-	ns
シリアルクロック "L"パルス幅	tLSLH	SCK <sub>x</sub>		2tCYCP - 10	-	2tCYCP - 10	-	ns
シリアルクロック "H"パルス幅	tSHSL	SCK <sub>x</sub>	スレーブ モード	tCYCP + 10	-	tCYCP + 10	-	ns
SCK ↓ → SOT 遅延時間	tSLOVE	SCK <sub>x</sub> SOT <sub>x</sub>		-	50	-	30	ns
SIN → SCK ↑ セットアップ時間	tIVSHE	SCK <sub>x</sub> SIN <sub>x</sub>		10	-	10	-	ns
SCK ↑ → SIN ホールド時間	tSHIXE	SCK <sub>x</sub> SIN <sub>x</sub>		20	-	20	-	ns
SCK 立下り時間	tF	SCK <sub>x</sub>		-	5	-	5	ns
SCK 立上り時間	tR	SCK <sub>x</sub>		-	5	-	5	ns


**<注意事項>**

- CLK 同期モード時の交流規格です。
- tCYCP は、APB バスクロックのサイクル時間です。  
マルチファンクションシリアルが接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
- 本規格は同リロケート・ポート番号のみの保証です。  
例えば SCK<sub>x\_0</sub>, SOT<sub>x\_1</sub> の組み合わせは保証外です。
- 外部負荷容量  $C_L = 30 \text{ pF}$  時



**UART 外部クロック入力(EXT = 1)**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	条件	規格値		単位	備考
			最小	最大		
シリアルクロック "L" パルス幅	tSLSH	$C_L = 30\text{ pF}$	tCYCP + 10	-	ns	
シリアルクロック "H" パルス幅	tSHSL		tCYCP + 10	-	ns	
SCK 立下り時間	tF		-	5	ns	
SCK 立上り時間	tR		-	5	ns	




**12.4.11 外部入力タイミング**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{INH}$ $t_{INL}$	ADTG	-	$2t_{CYCP}^{*1}$	-	ns	A/D コンバータ トリガ入力
		FRCKx					フリーランタイム入力 クロック
		ICxx					インプットキャプチャ
		DTTIXX	-	$2t_{CYCP}^{*1}$	-	ns	波形ジェネレータ
		INTxx, NMIX	*2	$2t_{CYCP} + 100^{*1}$	-	ns	外部割込み
			*3	500	-	ns	NMI

\*1:  $t_{CYCP}$  は APB バスクロックのサイクル時間です。A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。

\*2: ランモード, スリープモード時

\*3: タイマモード, ストップモード時






**12.4.12 クアッドカウンタ タイミング**




 (V<sub>CC</sub> = 2.7V ~ 5.5V, V<sub>SS</sub> = 0V, T<sub>A</sub> = - 40°C ~ + 85°C)

項目	記号	条件	規格値		単位
			最小値	最大値	
AIN 端子"H"幅	t <sub>AHL</sub>	-	2t <sub>CYCP</sub> *	-	ns
AIN 端子"L"幅	t <sub>ALL</sub>	-			
BIN 端子"H"幅	t <sub>BHL</sub>	-			
BIN 端子"L"幅	t <sub>BLL</sub>	-			
AIN"H"レベルから BIN 立上り時間	t <sub>AUBU</sub>	PC_Mode2 または PC_Mode3			
BIN"H"レベルから AIN 立下り時間	t <sub>BUAD</sub>	PC_Mode2 または PC_Mode3			
AIN"L"レベルから BIN 立下り時間	t <sub>ADBD</sub>	PC_Mode2 または PC_Mode3			
BIN"L"レベルから AIN 立上り時間	t <sub>BDAU</sub>	PC_Mode2 または PC_Mode3			
BIN"H"レベルから AIN 立上り時間	t <sub>BUAU</sub>	PC_Mode2 または PC_Mode3			
AIN"H"レベルから BIN 立下り時間	t <sub>AUBD</sub>	PC_Mode2 または PC_Mode3			
BIN"L"レベルから AIN 立下り時間	t <sub>BDAD</sub>	PC_Mode2 または PC_Mode3			
AIN"L"レベルから BIN 立上り時間	t <sub>ADBU</sub>	PC_Mode2 または PC_Mode3			
ZIN 端子"H"幅	t <sub>ZHL</sub>	QCR:CGSC="0"			
ZIN 端子"L"幅	t <sub>ZLL</sub>	QCR:CGSC="0"			
ZIN レベル確定から AIN/BIN 立下り立上り時間	t <sub>ZABE</sub>	QCR:CGSC="1"			
AIN/BIN 立下り立上り 時間から ZIN レベル確定	t <sub>ABEZ</sub>	QCR:CGSC="1"			

 \*: t<sub>CYCP</sub> は APB バスクロックのサイクル時間です。

クアッドカウンタが接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。





**12.4.13 I<sup>2</sup>C タイミング**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	条件	Standard-mode		Fast-mode		単位	備考
			最小	最大	最小	最大		
SCL クロック周波数	f <sub>SCL</sub>	C <sub>L</sub> = 30 pF, R = (V <sub>p</sub> /I <sub>OL</sub> )* <sup>1</sup>	0	100	0	400	kHz	
(反復)「スタート」条件 ホールド時間 SDA ↓ → SCL ↓	t <sub>HDDSTA</sub>		4.0	-	0.6	-	μs	
SCL クロック"L"幅	t <sub>LOW</sub>		4.7	-	1.3	-	μs	
SCL クロック"H"幅	t <sub>HIGH</sub>		4.0	-	0.6	-	μs	
反復「スタート」条件 セットアップ時間 SCL ↑ → SDA ↓	t <sub>SUSTA</sub>		4.7	-	0.6	-	μs	
データホールド時間 SCL ↓ → SDA ↓ ↑	t <sub>HDDAT</sub>		0	3.45* <sup>2</sup>	0	0.9* <sup>3</sup>	μs	
データセットアップ時間 SDA ↓ ↑ → SCL ↑	t <sub>SUDAT</sub>		250	-	100	-	ns	
「ストップ」条件 セットアップ時間 SCL ↑ → SDA ↑	t <sub>SUSTO</sub>		4.0	-	0.6	-	μs	
「ストップ」条件と 「スタート」条件との間のバ スフリー時間	t <sub>BUF</sub>		4.7	-	1.3	-	μs	
ノイズフィルタ	t <sub>SP</sub>	8 MHz ≤ t <sub>CYCP</sub> ≤ 40 MHz	2 t <sub>CYCP</sub> * <sup>4</sup>	-	2 t <sub>CYCP</sub> * <sup>4</sup>	-	ns	*5
		40 MHz < t <sub>CYCP</sub> ≤ 60 MHz	3 t <sub>CYCP</sub> * <sup>4</sup>	-	3 t <sub>CYCP</sub> * <sup>4</sup>	-	ns	*5
		60 MHz < t <sub>CYCP</sub> ≤ 72 MHz	4 t <sub>CYCP</sub> * <sup>4</sup>	-	4 t <sub>CYCP</sub> * <sup>4</sup>	-	ns	*5


\*1: R, C<sub>L</sub> は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。V<sub>p</sub> はプルアップ抵抗の電源電圧、I<sub>OL</sub> は V<sub>OL</sub> 保証電流を示します。

\*2: 最大 t<sub>HDDAT</sub> は少なくともデバイスの SCL 信号の"L"区間(t<sub>LOW</sub>)を延長していないということを満たしていなければなりません。

\*3: Fast-mode I<sup>2</sup>C バスデバイスを Standard-mode I<sup>2</sup>C バスシステムに使用できますが、要求される条件 t<sub>SUDAT</sub> ≥ 250 ns を満足しなければなりません。

\*4: t<sub>CYCP</sub> は、APB バスクロックのサイクル時間です。  
I<sup>2</sup>C が接続されている APB バス番号については「8.ブロックダイアグラム」を参照してください。  
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。  
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。

\*5: ノイズフィルタの段数はレジスタ設定により 2, 3, 4 段に切り換えることができます。  
APB2 バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。




**12.4.14 ETM タイミング**

 ( $V_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
データホールド	$t_{ETMH}$	TRACECLK TRACED[3:0]	$V_{CC} \geq 4.5V$	2	9	ns	
			$V_{CC} < 4.5V$	2	15		
TRACECLK 周波数	$1/t_{TRACE}$	TRACECLK	$V_{CC} \geq 4.5V$	-	50	MHz	
			$V_{CC} < 4.5V$	-	32	MHz	
TRACECLK クロック周期	$t_{TRACE}$	TRACECLK	$V_{CC} \geq 4.5V$	20	-	ns	
			$V_{CC} < 4.5V$	31.25	-	ns	

**<注意事項>**

- 外部負荷容量  $C_L = 30pF$  時




**12.4.15 JTAG タイミング**
 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +85^{\circ}C)$ 

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
TMS, TDI セットアップ時間	$t_{TAGS}$	TCK, TMS, TDI	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	15	-	ns	
TMS, TDI ホールド時間	$t_{TAGH}$	TCK, TMS, TDI	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	15	-	ns	
TDO 遅延時間	$t_{TAGD}$	TCK TDO	$V_{CC} \geq 4.5V$ $V_{CC} < 4.5V$	- -	25 45	ns	

**<注意事項>**

- 外部負荷容量  $C_L = 30\text{ pF}$  時



## 12.5 12 ビット A/D コンバータ

### A/D 変換部電気的特性

( $V_{CC} = AV_{CC} = 2.7V \sim 5.5V$ ,  $V_{SS} = AV_{SS} = 0V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
分解能	-	-	-	-	12	bit	
積分直線性誤差	-	-	-	$\pm 4.0$	$\pm 4.5$	LSB	AVRH = 2.7 V ~ 5.5 V
微分直線性誤差	-	-	-	$\pm 2.3$	$\pm 2.5$	LSB	
ゼロトランジション電圧	$V_{ZT}$	ANxx	-	$\pm 10$	$\pm 15$	mV	
フルスケールトランジション電圧	$V_{FST}$	ANxx	-	AVRH $\pm 10$	AVRH $\pm 15$	mV	
変換時間	-	-	1.0*1	-	-	$\mu s$	AVCC $\geq 4.5$ V
			1.2*1	-	-		AVCC < 4.5 V
サンプリング時間	$t_s$	-	*2	-	-	ns	AVCC $\geq 4.5$ V
			*2	-	-		AVCC < 4.5 V
コンペアクロック周期 *3	tCCK	-	50	-	2000	ns	
動作許可状態遷移時間	tSTT	-	-	-	1.0	$\mu s$	
アナログ入力容量	C <sub>AIN</sub>	-	-	-	12.9	pF	
アナログ入力抵抗	R <sub>AIN</sub>	-	-	-	2	k $\Omega$	AVCC $\geq 4.5$ V
					3.8		AVCC < 4.5 V
チャンネル間ばらつき	-	-	-	-	4	LSB	
アナログポート入力リーク電流	-	ANxx	-	-	5	$\mu A$	
アナログ入力電圧	-	ANxx	AV <sub>SS</sub>	-	AVRH	V	
基準電圧	-	AVRH	2.7	-	AVCC	V	

\*1: 変換時間は サンプリング時間 ( $t_s$ ) + コンペア時間 ( $t_c$ ) の値です。

最小変換時間の条件は、以下の通りです。

AVCC  $\geq 4.5$  V    HCLK=120 MHz    サンプリング時間: 300 ns, コンペア時間: 700 ns

AVCC < 4.5 V    HCLK=120 MHz    サンプリング時間: 500 ns, コンペア時間: 700 ns

必ずサンプリング時間( $t_s$ ), コンペアクロック周期( $t_{CCK}$ )の規格を満足するようにしてください。

サンプリング時間, コンペアクロック周期の設定については、『FM3 ファミリー パリフェラルマニュアル アナログマクロ編』の『CHAPTER: 12 ビット A/D コンバータ』の章を参照してください。

A/D コンバータのレジスタ設定は APB バスクロックのタイミングで反映されます。


A/D コンバータが接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。

サンプリングおよびコンペアクロックはベースクロック(HCLK)から生成されます。

\*2: 外部インピーダンスにより必要なサンプリング時間は変わります。

必ず(式 1)を満たすようにサンプリング時間を設定してください。

\*3: コンペア時間( $t_c$ ) は (式 2)の値です。



$$(式 1) \quad t_s \geq (R_{AIN} + R_{EXT}) \times C_{AIN} \times 9$$

$t_s$ : サンプル時間

$R_{AIN}$ : A/D の入力抵抗 = 2 k $\Omega$     4.5 V  $\leq$   $AV_{CC}$   $\leq$  5.5 V の場合  
 A/D の入力抵抗 = 3.8 k $\Omega$     2.7 V  $\leq$   $AV_{CC}$  < 4.5 V の場合

$C_{AIN}$ : A/D の入力容量 = 12.9 pF    2.7 V  $\leq$   $AV_{CC}$   $\leq$  5.5 V の場合

$R_{EXT}$ : 外部回路の出力インピーダンス


$$(式 2) \quad t_c = t_{CCK} \times 14$$

$t_c$ : コンペア時間

$t_{CCK}$ : コンペアクロック周期

## 12 ビット A/D コンバータの用語の定義

- 分解能: A/D コンバータにより識別可能なアナログ変化
- 積分直線性誤差: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルスケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との偏差
- 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差



$$\text{デジタル出力 } N \text{ の直線性誤差} = \frac{V_{NT} - \{1\text{LSB} \times (N - 1) + V_{ZT}\}}{1\text{LSB}} \text{ [LSB]}$$

$$\text{デジタル出力 } N \text{ の微分直線性誤差} = \frac{V_{(N+1)T} - V_{NT}}{1\text{LSB}} - 1 \text{ [LSB]}$$

$$1\text{LSB} = \frac{V_{FST} - V_{ZT}}{4094}$$

N: A/D コンバータデジタル出力値

V<sub>ZT</sub>: デジタル出力が 0x000 から 0x001 に遷移する電圧

V<sub>FST</sub>: デジタル出力が 0xFFE から 0xFFFF に遷移する電圧

V<sub>NT</sub>: デジタル出力が 0x(N - 1)から 0xN に遷移する電圧



## 12.6 低電圧検出特性

### 12.6.1 低電圧検出リセット

(T<sub>A</sub> = - 40°C ~ + 85°C)

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
検出電圧	VDL	-	2.25	2.45	2.65	V	電圧降下時
解除電圧	VDH	-	2.30	2.50	2.70	V	電圧上昇時

### 12.6.2 低電圧検出割込み

(T<sub>A</sub> = - 40°C ~ + 85°C)

項目	記号	条件	規格値			単位	備考
			最小	標準	最大		
検出電圧	VDL	SVHI = 0000	2.58	2.8	3.02	V	電圧降下時
解除電圧	VDH		2.67	2.9	3.13	V	電圧上昇時
検出電圧	VDL	SVHI = 0001	2.76	3.0	3.24	V	電圧降下時
解除電圧	VDH		2.85	3.1	3.34	V	電圧上昇時
検出電圧	VDL	SVHI = 0010	2.94	3.2	3.45	V	電圧降下時
解除電圧	VDH		3.04	3.3	3.56	V	電圧上昇時
検出電圧	VDL	SVHI = 0011	3.31	3.6	3.88	V	電圧降下時
解除電圧	VDH		3.40	3.7	3.99	V	電圧上昇時
検出電圧	VDL	SVHI = 0100	3.40	3.7	3.99	V	電圧降下時
解除電圧	VDH		3.50	3.8	4.10	V	電圧上昇時
検出電圧	VDL	SVHI = 0111	3.68	4.0	4.32	V	電圧降下時
解除電圧	VDH		3.77	4.1	4.42	V	電圧上昇時
検出電圧	VDL	SVHI = 1000	3.77	4.1	4.42	V	電圧降下時
解除電圧	VDH		3.86	4.2	4.53	V	電圧上昇時
検出電圧	VDL	SVHI = 1001	3.86	4.2	4.53	V	電圧降下時
解除電圧	VDH		3.96	4.3	4.64	V	電圧上昇時
LVD 安定待ち時間	t <sub>LVDW</sub>	-	-	-	4032 × t <sub>CYCP</sub> *	μs	

\*: t<sub>CYCP</sub> は APB2 バスクロックのサイクル時間です。

## 12.7 メインフラッシュメモリ書込み/消去特性

### 書込み/消去時間

(V<sub>CC</sub> = 2.7V ~ 5.5V, T<sub>A</sub> = - 40°C ~ + 85°C)

項目		規格値			単位	備考
		最小	標準	最大		
セクタ消去時間	Large Sector	-	0.7	3.7	s	内部での消去前書込み時間を含む
	Small Sector		0.3	1.1		
ハーフワード(16 ビット)書込み時間		-	12	384	μs	システムレベルのオーバーヘッド時間は除く
チップ消去時間		-	8	38.4	s	内部での消去前書込み時間を含む

\*: 標準は出荷直後の代表値、最大は書換え 10 万回までの保証値です。

### 書込みサイクルとデータ保持時間

消去/書込みサイクル(cycle)	保持時間(年)
1,000	20 *
10,000	10 *
100,000	5 *

\*: 平均温度+85°C 時

## 12.8 ワークフラッシュメモリ書込み/消去特性

### 書込み/消去時間

(V<sub>CC</sub> = 2.7V ~ 5.5V, T<sub>A</sub> = - 40°C ~ + 85°C)

項目	規格値			単位	備考
	最小	標準	最大		
セクタ消去時間	-	0.3	1.5	s	内部での消去前書込み時間を含む
ハーフワード(16 ビット)書込み時間	-	20	384	μs	システムレベルのオーバーヘッド時間は除く
チップ消去時間	-	1.2	6	s	内部での消去前書込み時間を含む

\*: 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です。

### 書込みサイクルとデータ保持時間

消去/書込みサイクル(cycle)	保持時間(年)
1,000	20 *
10,000	10 *

\*: 平均温度+85°C 時

## 12.9 スタンバイ復帰時間

### 12.9.1 復帰要因：割込み

内部回路の復帰要因受付からプログラム動作開始までの時間を示します。


#### 復帰カウント時間

( $V_{CC} = 2.7V \sim 5.5V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )


項目	記号	規格値		単位	備考
		標準	最大*		
スリープモード	t <sub>ICNT</sub>	t <sub>cycc</sub>		ns	
高速 CR タイマモード, メインタイマモード, PLL タイマモード		40	80	μs	
低速 CR タイマモード		453	737	μs	
サブタイマモード		453	737	μs	
ストップモード		453	737	μs	

\*: 規格値の最大値は内蔵 CR の精度に依存します。

#### スタンバイ復帰動作例(外部割込み復帰時\*)



\*: 外部割込みは立下りエッジ検出設定時

**スタンバイ復帰動作例(内部リソース割込み復帰時\*)**


\*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。

**<注意事項>**

- 復帰要因は低消費電力モードごとに異なります。  
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
- 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してください。

### 12.9.2 復帰要因：リセット

リセット解除からプログラム動作開始までの時間を示します。


#### 復帰カウント時間


( $V_{CC} = 2.7V \sim 5.5V$ ,  $T_A = -40^{\circ}C \sim +85^{\circ}C$ )

項目	記号	規格値		単位	備考
		標準	最大*		
スリープモード	t <sub>RCNT</sub>	321	461	μs	
高速 CR タイマモード, メインタイマモード, PLL タイマモード		321	461	μs	
低速 CR タイマモード		441	701	μs	
サブタイマモード		441	701	μs	
ストップモード		441	701	μs	

\*: 規格値の最大値は内蔵 CR の精度に依存します。

#### スタンバイ復帰動作例(INITX 復帰時)



**スタンバイ復帰動作例(内部リソースリセット復帰時\*)**


\*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。

**<注意事項>**


- 復帰要因は低消費電力モードごとに異なります。  
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
- 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してください。
- パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/低電圧検出リセット時は、「12 電気的特性 12.4. 交流規格 12.4.7. パワーオンリセットタイミング」を参照してください。
- リセットからの復帰時、CPU は高速 CR ランモードに遷移します。  
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メイン PLL クロックの安定待ち時間が必要になります。
- 内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。

**13. オーダ型格**

型 格	オンチップ フラッシュ メモリ	オンチップ SRAM	パッケージ	包装
MB9BF112NPQC-G-JNE2	Main: 128 Kbyte Work: 32 Kbyte	16 Kbyte	プラスチック・QFP, 100 ピン (0.65 mm ピッチ) (PQH100)	トレイ
MB9BF114NPQC-G-JNE2	Main: 256 Kbyte Work: 32 Kbyte	32 Kbyte		
MB9BF115NPQC-G-JNE2	Main: 384 Kbyte Work: 32 Kbyte	48 Kbyte		
MB9BF116NPQC-G-JNE2	Main: 512 Kbyte Work: 32 Kbyte	64 Kbyte		
MB9BF112NPMC-G-JNE2	Main: 128 Kbyte Work: 32 Kbyte	16 Kbyte	プラスチック・LQFP, 100 ピン (0.5 mm ピッチ) (LQI100)	
MB9BF114NPMC-G-JNE2	Main: 256 Kbyte Work: 32 Kbyte	32 Kbyte		
MB9BF115NPMC-G-JNE2	Main: 384 Kbyte Work: 32 Kbyte	48 Kbyte		
MB9BF116NPMC-G-JNE2	Main: 512 Kbyte Work: 32 Kbyte	64 Kbyte		
MB9BF112RPMC-G-JNE2	Main: 128 Kbyte Work: 32 Kbyte	16 Kbyte	プラスチック・LQFP, 120 ピン (0.5 mm ピッチ) (LQM120)	
MB9BF114RPMC-G-JNE2	Main: 256 Kbyte Work: 32 Kbyte	32 Kbyte		
MB9BF115RPMC-G-JNE2	Main: 384 Kbyte Work: 32 Kbyte	48 Kbyte		
MB9BF116RPMC-G-JNE2	Main: 512 Kbyte Work: 32 Kbyte	64 Kbyte		
MB9BF112NBGL-GE1	Main: 128 Kbyte Work: 32 Kbyte	16 Kbyte	プラスチック・FBGA, 112 ピン (0.8 mm ピッチ) (LBC112)	
MB9BF114NBGL-GE1	Main: 256 Kbyte Work: 32 Kbyte	32 Kbyte		
MB9BF115NBGL-GE1	Main: 384 Kbyte Work: 32 Kbyte	48 Kbyte		
MB9BF116NBGL-GE1	Main: 512 Kbyte Work: 32 Kbyte	64 Kbyte		


## 14. パッケージ・外形寸法図

Package Type	Package Code
LQFP 100	LQI100






Package Type	Package Code
LQFP 120	LQM120



002-16172 \*\*

Package Type	Package Code
QFP 100	PQH100



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	—	—	3.35
A1	0.05	—	0.45
b	0.27	0.32	0.37
c	0.11	—	0.23
D	23.90 BSC		
D1	20.00 BSC		
e	0.65 BSC		
E	17.90 BSC		
E1	14.00 BSC		
$\theta$	0°	—	8°
L	0.73	0.88	1.03
L1	1.95 REF		
L2	0.25 BSC		


## NOTES

1. ALL DIMENSIONS ARE IN MILLIMETERS.
- △ DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- △ DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- △ TO BE DETERMINED AT SEATING PLANE C.
- △ DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.  
DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- △ DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- △ REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS, BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDED BODY.
- △ DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. THE DAMBAR PROTRUSION (S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- △ THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- △ 10. A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

PACKAGE OUTLINE, 100 LEAD QFP  
20.00X14.00X3.35 MM POH100 REV\*\*

002-15156 \*\*

Package Type	Package Code
FBGA 112	LBC112



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	-	-	1.45
A1	0.25	0.35	0.45
D	10.00 BSC		
E	10.00 BSC		
D1	8.00 BSC		
E1	8.00 BSC		
MD	11		
ME	11		
N	112		
Ø b	0.35	0.45	0.55
eD	0.80 BSC		
eE	0.80 BSC		
SD	0.00		
SE	0.00		

**NOTES:**

- ALL DIMENSIONS ARE IN MILLIMETERS.
- SOLDER BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP-020.
- "e" REPRESENTS THE SOLDER BALL GRID PITCH.
- SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D" DIRECTION.  
SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE "E" DIRECTION.  
N IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX SIZE MD X ME.
- DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C.
- "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW. WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" OR "SE" = 0.  
WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = eD/2 AND "SE" = eE/2.
- A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK METALIZED MARK, INDENTATION OR OTHER MEANS.
- "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED SOLDER BALLS.

## 15. 主な変更内容

Spansion Publication Number: DS706-00028

ページ	場所	変更箇所
Revision 2.0		
5	■特長 ・外部割込み制御ユニット	外部割込み入力端子を訂正
100	■電気的特性 5. 12 ビット A/D コンバータ ・A/D 変換部電気的特性	コンパイクロック周期の規格値を訂正 最大: 10000 → 2000
105	■オーダ型格	型格を訂正
Revision 2.1		
-	-	社名変更および記述フォーマットの変換
Revision 3.0		
2	■特長 ・外部バスインターフェース	最大アクセスサイズ 256M バイトを追記
9	■パッケージと品種対応	ES 品の記載を削除
27, 28	■端子機能一覧 ・端子番号別	P63~P68 の入出力回路形式を E→G に修正
47-49	■入出力回路形式	回路形式 E と F と G と I に PC 端子使用時の動作を追記
47, 48	■入出力回路形式	+B 入力可能な回路形式に追記
54	■デバイス使用上の注意	"・電源電圧の安定化について"を追記
54	■デバイス使用上の注意 ・水晶発振回路について	以下の文を追記 実装基板にて、使用する水晶振動子の発振評価を実施してください。
55	■デバイス使用上の注意 ・C 端子について	文を変更
56	■ブロックダイアグラム	図を修正
57	■メモリマップ ・メモリマップ(1)	"External Device Area"の領域を修正
58, 59	■メモリマップ ・メモリマップ(2)	フラッシュメモリのセクタ構成の概略と、詳細はフラッシュプログラミングマニュアルを参照するよう追記
65, 66	■電気的特性 1. 絶対最大定格	・最大クランプ電流を追加。 ・P80, P81 の出力電流を追加。 ・+B 入力について追加。
67	■電気的特性 2. 推奨動作条件	・アナログ基準電圧の最小値を AV <sub>SS</sub> →2.7V に修正 ・平滑コンデンサ容量を追記 ・電源電圧が最小値未満について追記
68, 69	■電気的特性 3. 直流規格 (1) 電流規格	・表の形式を変更 ・メインタイムモード電流を追加 ・フラッシュメモリ電流を追加 ・A/D コンバータ電流を移動 ・低電圧検出回路(LVD)電源電流の単位を修正
72	■電気的特性 4. 交流規格 (1) メインクロック入力規格	内部動作クロック周波数にマスタクロックを追加
73	■電気的特性 4. 交流規格 (3) 内蔵 CR 発振規格	内蔵高速 CR の周波数安定時間を追加
74	■電気的特性 4. 交流規格 (4-1) メイン PLL の使用条件 (4-2) メイン PLL の使用条件	・メイン PLL クロック周波数を追加 ・メイン PLL 接続図を追加
75	■電気的特性 4. 交流規格 (6) パワーオンリセットタイミング	・パワーオンリセット解除までの時間を追加 ・タイミング図を変更

ページ	場所	変更箇所
77-79	■電気的特性 4. 交流規格 (7) 外バスタイミング	データ出力時間を修正
87-94	■電気的特性 4. 交流規格 (7) CSIO/UART タイミング	<ul style="list-style-type: none"> <li>・ UART タイミング→CSIO/UART タイミングに修正</li> <li>・ 内部シフトクロック動作→マスタモードに変更</li> <li>・ 外部シフトクロック動作→スレーブモードに変更</li> </ul>
101	■電気的特性 5. 12 ビット A/D コンバータ	<ul style="list-style-type: none"> <li>・ 積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標準値を追加</li> <li>・ <math>AV_{CC} &lt; 4.5V</math> 時の変換時間を追加</li> <li>・ 動作許可状態遷移期間を最小値から最大値に修正</li> <li>・ 基準電圧の最小値を <math>AV_{SS} \rightarrow 2.7V</math> に修正</li> </ul>
104	■電気的特性 7. 低電圧検出特性 (2) 低電圧検出割込み	LVD 安定待ち時間を修正
106-109	■電気的特性 9. スタンバイ復帰時間	スタンバイ復帰時間を追加
110	■オーダ型格	型格の表記を変更
111-114	■パッケージ・外形寸法図	FPT-100P-M20 と FPT-120P-M21 を削除

注意事項: 以降の変更点に関しては、「改訂履歴」を参照してください。

## 改訂履歴

文書名: MB9B110R シリーズ 32 ビット ARM® Cortex®-M3 FM3 マイクロコントローラ

文書番号: 002-05623

版	ECN 番号	変更者	発行日	変更内容
**	-	TOYO	03/13/2015	サイプレスとしてドキュメントコード 002-05623 に登録しました。 本版の内容およびフォーマットに変更はありません。 (これは英語版の 002-05622 Rev.** を翻訳した日本語版です。)
*A	5175346	TOYO	03/18/2016	これは英語版の 002-05622 Rev.*A を翻訳した日本語版です。 社名変更と記述フォーマットの変換 パッケージコードを以下の通り変更 FPT-100P-M23 → LQI100-02 FPT-120P-M37 → LQM120-02 FPT-100P-M36 → PQH100 BGA-112P-M04 → LBC112 P.18 MD0 の入出力回路形式を修正 P.36 JTAG 端子についての注意事項を追加 P.48 ブロック図の X1A を修正 P.65 PLL マクロ発振クロック周波数の最大値を 144MHz に修正 P.102-105 パッケージ外形寸法図を変更
*B	5314951	TOYO	06/23/2016	これは英語版の 002-05622 Rev.*B を翻訳した日本語版です。 P.101 型格を修正
*C	5668294	YSKA	03/23/2017	これは英語版の 002-05622 Rev.*C を翻訳した日本語版です。 “12.4.7 パワーオンリセット タイミング”の「電源立上がり時間( $t_{VCCR}$ )[ms]」 を「電源立上り速度( $dV/dt$ )[mV/ $\mu$ s]」に変更。また、備考および<注意事項>として コメントを追記(67 ページ) “特長”のリアルタイムクロック(RTC:Real Time Clock) のカウント年数を 00〜に修 正。割込み機能の指定条件から「秒/曜日」を削除(2 ページ) パッケージコードを以下の様に変更(8-12, 60, 102 ページ) LQI100-02 -> LQI100, LQM120-02 -> LQM120 “14. パッケージ・外形寸法図”を更新(103-106 ページ) “13. オーダ型格”の誤記を修正(102 ページ) “12.4.10 CSIO/UART タイミング”の項目にボーレートを追加(78, 80, 82, 84 ページ)

## セールス、ソリューションおよび法律情報

### ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持しています。お客様の最寄りのオフィスについては、[サイプレスのロケーション ページ](#)をご覧ください。

### 製品

ARM® Cortex® Microcontrollers [cypress.com/arm](http://cypress.com/arm)

車載用 [cypress.com/automotive](http://cypress.com/automotive)

クロック&バッファ [cypress.com/clocks](http://cypress.com/clocks)

インターフェース [cypress.com/interface](http://cypress.com/interface)

IoT (モノのインターネット) [cypress.com/iot](http://cypress.com/iot)

メモリ [cypress.com/memory](http://cypress.com/memory)

マイクロコントローラ [cypress.com/mcu](http://cypress.com/mcu)

PSoC [cypress.com/psoc](http://cypress.com/psoc)

電源用 IC [cypress.com/pmic](http://cypress.com/pmic)

タッチ センシング [cypress.com/touch](http://cypress.com/touch)

USB コントローラー [cypress.com/usb](http://cypress.com/usb)

ワイヤレス/RF [cypress.com/wireless](http://cypress.com/wireless)

### PSoC® ソリューション

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#)

### サイプレス開発者コミュニティ

[フォーラム](#) | [WICED IOT Forums](#) | [Projects](#) | [ビデオ](#) | [ブログ](#) | [トレーニング](#) | [Components](#)

### テクニカルサポート

[cypress.com/support](http://cypress.com/support)

ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.

All other trademarks or registered trademarks referenced herein are the property of their respective owners.

© Cypress Semiconductor Corporation, 2012-2017. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社（以下「Cypress」という。）に帰属する財産である。本書面（本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア（以下「本ソフトウェア」という。）を含む）は、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っておらず、かつ Cypress との間で別途本ソフトウェアの使用方法を定める書面による合意がない場合、Cypress は、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためにのみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに (b) Cypress のハードウェア製品ユニットに用いるためにのみ、（直接又は再販売者及び販売代理店を介して間接のいずれかで）本ソフトウェアをバイナリーコード形式で外部エンドユーザーに配布すること、並びに (2) 本ソフトウェア（Cypress により提供され、修正がなされていないもの）が抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一専属的ライセンス（サブライセンスの権利を除く）を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

**適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示を問わず、いかなる保証（商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない）も行わない。**適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報（あらゆるサンプルデザイン情報又はプログラムコードを含む）は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が人身傷害、死亡若しくは物的損害を生じさせるようなその他の使用（以下「本目的外使用」という。）のために設計、意図又は承認されていない。重要な構成部分とは、その不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部を問わず一切の責任を負わず、かつ Cypress はそれら一切から本書により免除される。Cypress は Cypress 製品の目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任（人身傷害又は死亡に基づく請求を含む）から免責補償される。

Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、WICED、PSoC、Capsense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登録商標である。Cypress の商標のより完全なリストは、[cypress.com](http://cypress.com) を参照のこと。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。