



本ドキュメントは Cypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、「MB」から始まるシリーズ名、品名およびオーダ型格が記載されておりますが、これらはすべて「CY」から始まるシリーズ名、品名およびオーダ型格として、新規および既存のお客様に引き続き提供してまいります。

### オーダ型格の調べ方について

1. [www.cypress.com/pcn](http://www.cypress.com/pcn) にアクセスしてください。
2. SEARCH PCNS フィールドに、オーダ型格などのキーワードを入力し、「Apply」をクリックしてください。
3. 該当するタイトル(Title)をクリックしてください。
4. 「Affected Parts List」ファイルを開いてください。  
当該ファイルに記載されている各種変更情報をご利用ください。

### 詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

### サイプレスについて

サイプレスは、世界で最も革新的な車載や産業機器、スマート家電、民生機器および医療機器製品向けに、最先端の組み込みシステム ソリューションを提供するリーディングカンパニーです。サイプレスのマイクロコントローラーや、アナログ IC、ワイヤレスおよび USB ベースのコネクティビティ ソリューション、高い信頼性と高性能を提供するメモリ製品は、各種機器メーカーの差異化製品の開発と早期市場参入を支援します。サイプレスは、ベストクラスのサポートと開発リソースをグローバルに提供することで、彼らが従来市場を破壊しまったく新しい製品カテゴリを歴史的なスピードで市場投入できるよう支援します。詳細はサイプレスのウェブサイト ([japan.cypress.com](http://japan.cypress.com)) をご覧ください。

# F<sup>2</sup>MC-16LX MB90595G Series

## CMOS 16-bit Proprietary Microcontroller

MB90595G シリーズは、FULL-CAN および FLASH ROM を搭載し、自動車用および産業向けに設計された、汎用のサイプレス社の 16 ビットマイクロコントローラです。V2.0 パート A およびパート B に準拠した 2 チャネルのオンボード CAN インタフェースを備え、非常に柔軟性のあるメッセージ・バッファリング機能をサポートしています。そのため、通常のフル CAN より多くの機能が利用可能です。

F<sup>2</sup>MC-16LX CPU コアの命令体系は、F<sup>2</sup>MC ファミリの AT アーキテクチャを継承するとともに、高級言語対応命令の追加やアドレッシングモードの拡張、乗除算命令の強化、ビット処理命令の充実化を図っています。さらに、32 ビットアキュムレータの搭載により、ロングワードデータの処理も可能となっています。

周辺リソースとしては 8/10 ビット A/D コンバータ、UART (SCI)、I/O 拡張シリアルインタフェース、8/16 ビット PPG タイマ、入出力タイマ (インプットキャプチャ (ICU)、アウトプットコンペア (OCU))、ステッピングモータコントローラなどを内蔵しています。

## 特 長

- クロック
  - PLL クロック通倍回路内蔵
  - 原発振の 2 分周もしくは原発振の 1 通倍～4 通倍
  - 最小命令実行時間、62.5 ns (原発振 4 MHz, PLL クロック 4 通倍, V<sub>CC</sub> = 5.0 V 動作時)
- コントローラ用途に最適な命令体系
  - 豊富なデータタイプ (ビット、バイト、ワード、ロングワード)
  - 豊富なアドレッシングモード (23 種類)
  - 符号付き乗除算命令、RETI 命令機能強化
  - 32 ビットアキュムレータの採用による高精度演算の強化
- プログラムパッチ機能 (2 アドレスポイント分あり)
- 高級言語 (C 言語) / マルチタスクに対応する命令体系
  - システムスタックポイントの採用
  - 各種ポイント間接命令の強化
  - パレルシフト命令
- 実行速度の向上 : 4 バイトの命令キュー
- 強力な割込み機能 : 8 レベル、34 要因の強力な割込み機能
- CPU に依存しない自動データ転送機能
  - 拡張インテリジェント I/O サービス機能 (EI<sup>2</sup>OS) : 最大 10 チャネル
- 内蔵 ROM 容量と ROM タイプ
  - マスク ROM : 128 K バイト
  - フラッシュ ROM : 128 K バイト
  - 内蔵 RAM 容量 : 4 K バイト (MB90V595G : 6 K バイト)
- フラッシュ ROM
  - 自動プログラミング機能、Embedded Algorithm をサポート
  - 書き込みコマンド / 消去コマンド / 消去 - 中断コマンド / 再開コマンド
  - アルゴリズム完了フラグ
  - 固定ブート・セクタを示すためのハードワイヤード・リセット・ベクタを使用可能
  - ブロック毎の消去が可能
  - 外部プログラミング電圧によるブロック保護
- 低消費電力 (スタンバイ) モード
  - スリープモード (CPU 動作クロックを停止するモード)
  - ストップモード (原発振を停止するモード)
  - CPU 間欠動作モード
  - ハードウェアスタンバイモード
- プロセス : CMOS テクノロジ (0.5μm プロセス)
- I/O ポート
  - 汎用入出力 : 78 本
  - プッシュプル出力とシュミットトリガ入力
  - 入力 / 出力または周辺信号として、ビット単位のプログラムが可能
- タイマ
  - ウォッチドッグタイマ : 1 チャネル
  - 8/16 ビット PPG タイマ : 8/16 ビット × 6 チャネル
  - 16 ビットリロードタイマ : 2 チャネル
- 16 ビット入出力タイマ
  - 16 ビットフリーランタイマ : 1 チャネル
  - インプットキャプチャ : 4 チャネル
  - アウトプットコンペア : 4 チャネル
- I/O 拡張シリアルインタフェース : 1 チャネル
- UART0
  - 全二重ダブルバッファ (8 ビット長) 付き
  - クロック非同期またはクロック同期 (スタート / ストップビットあり) 転送が使用可能
- UART1 (SCI)
  - 全二重ダブルバッファ (8 ビット長) 付き
  - クロック非同期またはクロック同期シリアル転送 (I/O 拡張転送) が使用可能
- ステッピングモータコントローラ (4 チャネル)
- 外部割込み回路 : 8 チャネル
  - 外部入力による拡張インテリジェント I/O サービス (EI<sup>2</sup>OS) の起動、および外部割込み発生用のモジュール
- 遅延割込み発生モジュール : タスク切換え用の割込み要求を発生

- 8/10 ビット A/D コンバータ (8 チャンネル)  
8/10 ビットの分解能切換え可能  
外部トリガ入力による起動が可能
- FULL-CAN インタフェース : 1 チャンネル  
バージョン 2.0 パート A およびパート B 準拠  
柔軟性のあるメッセージバッファリング機能 ( メールボックス  
と FIFO バッファリングの併用が可能 )
- 18 ビットタイムベースカウンタ
- 外部バスインタフェース : 最大 16M バイトのアドレス空間を  
使用可能

## Contents

特 長 .....	1
1. 品種構成 .....	4
2. 端子配列図 .....	6
3. 端子機能説明 .....	7
4. 入出力回路形式 .....	9
5. デバイスの取り扱いについて .....	12
6. ブロックダイアグラム .....	15
7. メモリマップ .....	16
8. I/Oマ ップ .....	17
9. CANコ ントローラ .....	24
9.1 コントロールレジスタ一覧 .....	24
9.2 メッセージバッファ一覧 (ID レジスタ) .....	26
9.3 メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ) .....	28
10. 割込み要因と割込みベクタ , 割込み制御レジスタ .....	30
11. 電気的特性 .....	32
11.1 絶対最大定格 .....	32
11.2 推奨動作条件 .....	34
11.3 直流規格 .....	35
11.4 交流規格 .....	36
11.5 A/D コンバータ .....	44
11.6 A/D コンバータの用語の定義 .....	45
11.7 A/D 変換部の注意事項 .....	47
11.8 フラッシュメモリ .....	47
12. 特性例 .....	48
13. オーダ型格 .....	50
14. パッケージ・外形寸法図 .....	51
15. 本版での主な変更内容 .....	52
改訂履歴 .....	52
セールス , ソリューションおよび法律情報 .....	53

## 1. 品種構成

項目 \ 品名		MB90598G	MB90F598G	MB90V595G
分類		量産品 (マスク ROM)	量産品 (フラッシュ ROM)	評価・エバ品
ROM 容量		128 K バイト	128 K バイト ブートブロック ハードワイヤードリセットベクタ	なし
RAM 容量		4 K バイト	4 K バイト	6 K バイト
エミュレータ専用電源*1		—	—	なし
CPU 機能		基本命令数 : 351 命令 命令ビット長 : 8 ビット, 16 ビット 命令長 : 1 バイト~7 バイト データビット長 : 1 ビット, 8 ビット, 16 ビット 最小命令実行時間 : 62.5 ns (マシニングクロック 16 MHz 時) 割込み処理時間 : 1.5 $\mu$ s (マシニングクロック 16 MHz 時, 最小値)		
UART0		クロック同期転送 (500 K/1 M/2 Mbps) クロック非同期転送 (4808/5208/9615/10417/19230/38460/62500/500000 bps : マシニングクロック 16MHz 時) 双方向シリアル通信機能, マスタ/スレーブ型接続による通信可能		
UART1 (SCI)		クロック同期転送 (62.5 K/125 K/250 K/500 K/1 Mbps) クロック非同期転送 (1202/2404/4808/9615/31250 bps) 双方向シリアル通信機能, マスタ/スレーブ型接続による通信可能		
8/10 ビット A/D コンバータ		変換精度 : 8/10 ビット切換え可能 入力本数 : 8 本 単発変換モード (選択したチャネルを 1 回のみ変換) スキャン変換モード (連続した複数のチャネルを変換, 最大 8 チャネルプログラム可能) 連続変換モード (選択したチャネルを繰り返し変換) 停止変換モード (選択したチャネルの変換, 一時停止を繰り返す)		
8/16 ビット PPG タイマ (6 channels)		チャネル数 : 8/16 ビット $\times$ 6 チャネル 8 ビットまたは 16 ビットの PPG 動作 任意周期, 任意デューティのパルス波出力可能 パルス周期 : $f_{sys}$ , $f_{sys}/2^1$ , $f_{sys}/2^2$ , $f_{sys}/2^3$ , $f_{sys}/2^4$ ( $f_{sys}$ = マシニングクロック) 128 $\mu$ s ( $f_{OSC}$ = 4 MHz : 発振クロック周波数)		
16 ビットリロードタイマ		チャネル数 : 2 動作クロック周波数 : $f_{sys}/2^1$ , $f_{sys}/2^3$ , $f_{sys}/2^5$ ( $f_{sys}$ = マシニングクロック周波数) 外部イベントカウント可能		
16 ビット 入出力 タイマ	16-bit アウトプット コンペア	チャネル数 : 4 端子入力要因 : コンペアレジスタの一致信号による		
	インプット キャプチャ	チャネル数 : 4 端子入力 (立上り, 立下り, 両エッジ) によるレジスタの書換え		


項目 \ 品名	MB90598G	MB90F598G	MB90V595G
CAN インタフェース	チャンネル数：1 CAN 規格バージョン 2.0 パート A および B 準拠 エラー発生時は自動的に再伝送 リモートフレームに応答した自動伝送 データおよび ID 用の、優先順位のある 16 個のメッセージバッファ 複数のメッセージをサポート アクセプタンス・フィルタリングの柔軟な構成： フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個 最大 1 Mbps をサポート CAN ビットタイミング MB90598G/F598G: TSTG2 $\geq$ RSJW		
ステッピングモータ コントローラ (4 チャンネル)	各チャンネルあたり 4 本の高電流出力 各チャンネルは、8 ビット PWM と同期		
外部割込み回路	入力本数：8 本 立上りエッジ、立下りエッジ、“H” レベルおよび“L” レベル入力により起動		
シリアル IO	クロック同期転送 (31.25K/62.5K/125K/500K/1Mbps：マシンのクロック 16MHz 時) LSB ファースト / MSB ファースト		
ウォッチドッグタイマ	リセット発生周期：3.58 ms, 14.33 ms, 57.23 ms, 458.75 ms ( 原発振 4 MHz 時, 最小値 )		
フラッシュメモリ	自動プログラミング, Embedded Algorithm, 書込み / 消去 / 消去一時停止 / 消去再開コマンド をサポート アルゴリズムの完了を示すフラグ フラッシュメモリの固定ブートセクタを示すために、ハード・ワイヤド・リセット・ベク タが使用可能 ブートブロック構成 各ブロックで消去を実行可能 外部プログラミング電圧によるブロック保護 ミナトエレクトロニクス製のフラッシュライタ		
低消費電力(スタンバイ) モード	スリープ / ストップ / CPU 間欠動作 / 時計タイマ / ハードウェアスタンバイ		
プロセス	CMOS		
動作電源電圧 *2	5 V $\pm$ 10 %		
パッケージ	QFP-100		PGA-256

\*1: エバリュエーションポッド (MB2145-507) をご使用いただく際のディップスイッチ (S2) の設定です。

詳細につきましてはエバリュエーションポッド (MB2145-507) のハードウェアマニュアル (2.7 エミュレータ専用電源) を参照く  
ださい。

\*2: 使用周波数などの条件によって異なります (「11. 電気的特性」を参照)。

## 2. 端子配列図



### 3. 端子機能説明





端子番号	端子名	回路形式	機能説明
82	X0	A	水晶発振用端子です。
83	X1		
77	RST	B	外部リセット要求入力です。
52	HST	C	ハードウェアスタンバイ入力端子です。
85 ~ 88	P00 ~ P03	G	汎用の入出力ポートです。
	IN0 ~ IN3		インプットキャプチャの入力端子です。
89 ~ 92	P04 ~ P07	G	汎用の入出力ポートです。
	OUT0 ~ OUT3		アウトプットコンペアの出力端子です。
93 ~ 98	P10 ~ P15	D	汎用の入出力ポートです。
	PPG0 ~ PPG5		PPG タイマの出力端子です。
99	P16	D	汎用の入出力ポートです。
	TIN1		16 ビットリロードタイマ 1 の TIN 入力端子です。
100	P17	D	汎用の入出力ポートです。
	TOT1		16 ビットリロードタイマ 1 の TOT 出力端子です。
1 ~ 8	P20 ~ P27	G	汎用の入出力ポートです。
9 ~ 10	P30 ~ P31	G	汎用の入出力ポートです。
12 ~ 16	P32 ~ P36	G	汎用の入出力ポートです。
17	P37	D	汎用の入出力ポートです。
18	P40	G	汎用の入出力ポートです。
	SOT0		UART 0 の SOT 出力端子です。
19	P41	G	汎用の入出力ポートです。
	SCK0		UART 0 の SCK 入出力端子です。
20	P42	G	汎用の入出力ポートです。
	SIN0		UART 0 の SIN 入力端子です。
21	P43	G	汎用の入出力ポートです。
	SIN1		UART 1 の SIN 入力端子です。
22	P44	G	汎用の入出力ポートです。
	SCK1		UART 1 の SCK 入出力端子です。
24	P45	G	汎用の入出力ポートです。
	SOT1		UART 1 の SOT 出力端子です。
25	P46	G	汎用の入出力ポートです。
	SOT2		IO 拡張シリアルインタフェースの SOT 出力端子です。
26	P47	G	汎用の入出力ポートです。
	SCK2		IO 拡張シリアルインタフェースの SCK 入出力端子です。
28	P50	D	汎用の入出力ポートです。
	SIN2		IO 拡張シリアルインタフェースの SIN 入力端子です。
29 ~ 32	P51 ~ P54	D	汎用の入出力ポートです。
	INT4 ~ INT7		INT4 から INT7 の外部割込み要求入力端子です。
33	P55	D	汎用の入出力ポートです。
	ADTG		A/D コンバータの外部トリガ入力端子です。
38 ~ 41	P60 ~ P63	E	汎用の入出力ポートです。
	AN0 ~ AN3		A/D コンバータの入力端子です。






端子番号	端子名	回路形式	機能説明
43 ~ 46	P64 ~ P67	E	汎用の入出力ポートです。
	AN4 ~ AN7		A/D コンバータの入力端子です。
47	P56	D	汎用の入出力ポートです。
	TIN0		16 ビットリロードタイマ 0 の TIN 入力端子です。
48	P57	D	汎用の入出力ポートです。
	TOT0		16 ビットリロードタイマ 0 の TOT 出力端子です。
54 ~ 57	P70 ~ P73	F	汎用の入出力ポートです。
	PWM1P0		ステッピングモータコントローラのチャンネル 0 の出力端子です。
	PWM1M0		
	PWM2P0		
	PWM2M0		
59 ~ 62	P74 ~ P77	F	汎用の入出力ポートです。
	PWM1P1		ステッピングモータコントローラのチャンネル 1 の出力端子です。
	PWM1M1		
	PWM2P1		
	PWM2M1		
64 ~ 67	P80 ~ P83	F	汎用の入出力ポートです。
	PWM1P2		ステッピングモータコントローラのチャンネル 2 の出力端子です。
	PWM1M2		
	PWM2P2		
	PWM2M2		
69 ~ 72	P84 ~ P87	F	汎用の入出力ポートです。
	PWM1P3		ステッピングモータコントローラのチャンネル 3 の出力端子です。
	PWM1M3		
	PWM2P3		
	PWM2M3		
74	P90	D	汎用の入出力ポートです。
	TX		CAN インタフェースの TX 出力端子です。
75	P91	D	汎用の入出力ポートです。
	RX		CAN インタフェースの RX 入力端子です。
76	P92	D	汎用の入出力ポートです。
	INT0		INT0 の外部割込み要求入力端子です。
78 ~ 80	P93 ~ P95	D	汎用の入出力ポートです。
	INT1 ~ INT3		INT1 ~ INT3 の外部割込み要求入力端子です。
58, 68	DV <sub>CC</sub>	—	高電流出力バッファ（端子番号 54 ~ 72）用の電源端子です。
53, 63, 73	DV <sub>SS</sub>	—	高電流出力バッファ（端子番号 54 ~ 72）用の接地レベルです。
34	AV <sub>CC</sub>	電源	アナログ回路の電源です。 この電源の投入 / 切断は必ず V <sub>CC</sub> に AV <sub>CC</sub> 以上の電位が印加してある状態で行ってください。
37	AV <sub>SS</sub>	電源	アナログ回路の接地レベルです。
35	AVRH	電源	アナログ回路の基準電圧入力です。 この端子の投入 / 切断は必ず AV <sub>CC</sub> に AVRH 以上の電位が印加してある状態で行ってください。
36	AVRL	電源	アナログ回路の基準電圧入力です。
49, 50	MD0, MD1	C	動作モード指定用入力端子です。 V <sub>CC</sub> あるいは V <sub>SS</sub> に直接つないで使用してください。

端子番号	端子名	回路形式	機能説明
51	MD2	H	動作モード指定用入力端子です。 V <sub>CC</sub> あるいは V <sub>SS</sub> に直接つないで使用してください。
27	C	—	電源安定化の容量端子です。 外部に 0.1 $\mu$ F 程度のセラミックコンデンサを接続してください。
23, 84	V <sub>CC</sub>	電源	デジタル回路の電源 (5.0 V) 入力端子です。
11, 42, 81	V <sub>SS</sub>	電源	デジタル回路の接地レベル電源 (0.0 V) 入力端子です。

#### 4. 入出力回路形式

回路形式	回路	備考
A		<p>■ 発振帰還抵抗 約 1 M<math>\Omega</math></p>
B		<p>■ プルアップ付きヒステリシス入力 抵抗値 約 50 k<math>\Omega</math></p>
C		<p>■ ヒステリシス入力</p>
D		<p>■ CMOS レベル出力 ■ CMOS ヒステリシス入力</p>

回路形式	回路	備考
E		<ul style="list-style-type: none"> <li>■ CMOS レベル出力</li> <li>■ CMOS ヒステリシス入力</li> <li>■ アナログ入力</li> </ul>
F		<ul style="list-style-type: none"> <li>■ CMOS レベル出力 (高電流出力)</li> <li>■ CMOS ヒステリシス入力</li> </ul>
G		<ul style="list-style-type: none"> <li>■ CMOS レベル出力</li> <li>■ CMOS ヒステリシス入力</li> <li>■ TTL レベル入力 (MB90F598G はフラッシュモード)</li> </ul>

回路形式	回路	備考
H		<p>■ プルダウン付きヒステリシス入力  抵抗値 約 50 k<math>\Omega</math>  (MB90F598G を除く)</p>

## 5. デバイスの取り扱いについて

### (1) 最大定格を超えることのないよう注意してください (ラッチアップの防止)。

CMOS IC では、入力端子や出力端子に  $V_{CC}$  より高い電圧や  $V_{SS}$  より低い電圧が印加された場合、または  $V_{CC} \sim V_{SS}$  間に定格を超える電圧が印加された場合に、ラッチアップ現象を生じることがあります。

ラッチアップ現象が起きると電源電流が激増し、素子の熱破壊に至る場合がありますので、使用に際しては、最大定格を超えることのないよう十分注意してください。

また、アナログ電源投入時、および切断時においてもアナログ電源電圧 ( $AV_{CC}$ ,  $AVRH$ ,  $DV_{CC}$ ) とアナログ入力電圧は、デジタル電源電圧 ( $V_{CC}$ ) を超えることのないよう十分注意してください。


### (2) 未使用端子の処理について

使用していない入力端子を開放のままにした場合、誤動作、およびラッチアップによる永久破壊の原因となることがありますので、 $2\text{ k}\Omega$  以上の抵抗を介して、プルアップ、またはプルダウンなどの処理をしてください。

また、使用していない入出力端子がある場合は、出力状態に設定して開放するか、入力状態の場合は入力端子と同じ処理をしてください。

### (3) 外部クロック使用時の注意について

外部クロックを使用する場合は、X0 端子のみを駆動し、X1 端子は、開放としてください。




### (4) 電源端子について ( $V_{CC}/V_{SS}$ )

$V_{CC}$ ,  $V_{SS}$  が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するために、同電位にすべき端子はデバイス内部で接続してありますが、不要輻射の低減、グラウンドレベルの上昇によるストロブ信号の誤動作防止、総出力電流規格を守るなどのために、必ずそれらすべてを外部で電源、およびグラウンドに接続してください (下図を参照)。

また電流供給源からできる限り低インピーダンスでこのデバイスの  $V_{CC}$ ,  $V_{SS}$  に接続するように配慮してください。

さらに、このデバイスの近くで、 $V_{CC}$  と  $V_{SS}$  の間に  $0.1\text{ }\mu\text{F}$  程度のコンデンサをバイパスコンデンサとして接続することをお勧めします。



#### (5) プルアップ / プルダウン抵抗について

MB90595G シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません。必要に応じて外付けしてください。

#### (6) 水晶発振回路について

X0, X1 端子の近辺のノイズはこのデバイスの誤動作の元となります。X0, X1 端子および水晶振動子 (あるいはセラミック振動子) さらにグランドへのバイパスコンデンサはできる限り近くなるように、またその配線は、ほかの配線とできる限り交差しないようにプリント基板を設計してください。

また、X0, X1 端子の回りをグランドで囲むようなプリント基板アートワークは、安定した動作を期待できますので、強くお勧めします。

#### (7) A/D コンバータの電源、アナログ入力の投入順序について

A/D コンバータ、D/A コンバータの電源 ( $AV_{CC}$ ,  $AV_{RH}$ ,  $AV_{RL}$ ,  $DV_{CC}$ ,  $DV_{SS}$ ) およびアナログ入力 ( $AN0 \sim AN7$ ) の印加は、必ずデジタル電源 ( $V_{CC}$ ) の投入後に行ってください。

また、電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で、デジタル電源の遮断を行ってください。その際、 $AV_{R+}$ ,  $DV_{CC}$  は  $AV_{CC}$  を超えないように投入・切断を行ってください (アナログ電源とデジタル電源を同時に投入、遮断することは問題ありません)。

#### (8) A/D コンバータ未使用時の端子処理について

A/D コンバータを使用しないときは、 $AV_{CC} = V_{CC}$ ,  $AV_{SS} = AV_{RH} = DV_{CC} = V_{SS}$  に接続してください。

#### (9) N.C. 端子の処理について

N.C. (内部接続) 端子は、必ず開放にして使用してください。


#### (10) 電源投入時の注意点

内部に内蔵している降圧回路の誤動作を防ぐために、電源投入時における電圧の立上り時間は、 $50 \mu s$  ( $0.2 V \sim 2.7 V$  の間) 以上を確保してください。


#### (11) ポート 0, 1 からの出力が不定になる場合 (MB90V595G のみ)

電源を投入後、降圧回路の発振安定待ち時間 (パワーオンリセット中) に  $\overline{RST}$  端子が “H” の場合、ポート 0, 1 から不定を出力します。 $\overline{RST}$  端子が “L” の場合、ポート 0, 1 はハイ・インピーダンス状態になります。

タイミングは、下図のようになりますので注意してください。



ポート 0, 1 がハイ・インピーダンス状態になるタイミングチャート ( $\overline{\text{RST}}$  端子が “L” の場合)



\*1: 降圧回路の発振安定待ち時間  $2^{17} / \text{発振クロック周波数}$  ( 発振クロック周波数 16MHz の場合, 約 8.19ms)

\*2: 発振安定待ち時間  $2^{18} / \text{発振クロック周波数}$  ( 発振クロック周波数 16MHz の場合, 約 16.38ms)

#### (12) 初期化について

デバイス内には、パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期化を期待する場合は電源の再投入を行ってください。

#### (13) 「DIV A, Ri」, 「DIVW A, RWi」 命令の使用上の注意

符号付乗除算命令 「DIV A, Ri」, 「DIVW A, RWi」命令は、対応するバンクレジスタ (DTB, ADB, USB, SSB) の値を “00<sub>H</sub>” に設定し、使用してください。

対応するバンクレジスタ (DTB, ADB, USB, SSB) の値を “00<sub>H</sub>” 以外に設定した場合、命令実行結果により得られる余りは、命令オペランドのレジスタに格納されません。


#### (14) REALOS を使用する場合

REALOS を使用する場合は、拡張インテリジェント I/O サービス (EI<sup>2</sup>OS) が使用できません。

#### (15) PLL クロックモード動作中の注意について


本マイコンで PLL クロックを選択しているときに発振子が外れたり、あるいはクロック入力が停止した場合、本マイコンは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。

## 6. ブロックダイアグラム





## 7. メモリマップ



(注意事項) 00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが、これは C コンパイラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスと 00 バンクの下位 16 ビットアドレスは同じになるようにしてありますので、ポインタで far 指定を宣言しなくとも ROM 内のテーブルを参照することができます。例えば、00C000<sub>H</sub> をアクセスした場合に、実際には、FFC000<sub>H</sub> の ROM の内容がアクセスされることになります。ここで、FF バンクの ROM 領域は、48 K バイトを超えますので、00 バンクのイメージにすべての領域を見せることができません。したがって、FF4000<sub>H</sub> ～ FFFFFFF<sub>H</sub> の ROM データは 004000<sub>H</sub> ～ 00FFFF<sub>H</sub> のイメージに見えますので、ROM データテーブルは FF4000<sub>H</sub> ～ FFFFFFF<sub>H</sub> の領域に格納することを推奨します。

## 8. I/O マップ

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
00 <sub>H</sub>	ポート 0 データレジスタ	PDR0	R/W	ポート 0	XXXXXXXX <sub>B</sub>
01 <sub>H</sub>	ポート 1 データレジスタ	PDR1	R/W	ポート 1	XXXXXXXX <sub>B</sub>
02 <sub>H</sub>	ポート 2 データレジスタ	PDR2	R/W	ポート 2	XXXXXXXX <sub>B</sub>
03 <sub>H</sub>	ポート 3 データレジスタ	PDR3	R/W	ポート 3	XXXXXXXX <sub>B</sub>
04 <sub>H</sub>	ポート 4 データレジスタ	PDR4	R/W	ポート 4	XXXXXXXX <sub>B</sub>
05 <sub>H</sub>	ポート 5 データレジスタ	PDR5	R/W	ポート 5	XXXXXXXX <sub>B</sub>
06 <sub>H</sub>	ポート 6 データレジスタ	PDR6	R/W	ポート 6	XXXXXXXX <sub>B</sub>
07 <sub>H</sub>	ポート 7 データレジスタ	PDR7	R/W	ポート 7	XXXXXXXX <sub>B</sub>
08 <sub>H</sub>	ポート 8 データレジスタ	PDR8	R/W	ポート 8	XXXXXXXX <sub>B</sub>
09 <sub>H</sub>	ポート 9 データレジスタ	PDR9	R/W	ポート 9	__XXXXXXXX <sub>B</sub>
0A <sub>H</sub> ~ 0F <sub>H</sub>	(予約領域)				
10 <sub>H</sub>	ポート 0 方向レジスタ	DDR0	R/W	ポート 0	00000000 <sub>B</sub>
11 <sub>H</sub>	ポート 1 方向レジスタ	DDR1	R/W	ポート 1	00000000 <sub>B</sub>
12 <sub>H</sub>	ポート 2 方向レジスタ	DDR2	R/W	ポート 2	00000000 <sub>B</sub>
13 <sub>H</sub>	ポート 3 方向レジスタ	DDR3	R/W	ポート 3	00000000 <sub>B</sub>
14 <sub>H</sub>	ポート 4 方向レジスタ	DDR4	R/W	ポート 4	00000000 <sub>B</sub>
15 <sub>H</sub>	ポート 5 方向レジスタ	DDR5	R/W	ポート 5	00000000 <sub>B</sub>
16 <sub>H</sub>	ポート 6 方向レジスタ	DDR6	R/W	ポート 6	00000000 <sub>B</sub>
17 <sub>H</sub>	ポート 7 方向レジスタ	DDR7	R/W	ポート 7	00000000 <sub>B</sub>
18 <sub>H</sub>	ポート 8 方向レジスタ	DDR8	R/W	ポート 8	00000000 <sub>B</sub>
19 <sub>H</sub>	ポート 9 方向レジスタ	DDR9	R/W	ポート 9	__000000 <sub>B</sub>
1A <sub>H</sub>	(予約領域)				
1B <sub>H</sub>	アナログ入力許可レジスタ	ADER	R/W	ポート 6, A/D	11111111 <sub>B</sub>
1C <sub>H</sub> ~ 1F <sub>H</sub>	(予約領域)				
20 <sub>H</sub>	シリアルモードコントロールレジスタ 0	UMC0	R/W	UART0	00000100 <sub>B</sub>
21 <sub>H</sub>	シリアルステータスレジスタ 0	USR0	R/W		00010000 <sub>B</sub>
22 <sub>H</sub>	シリアル入出力データレジスタ 0	UIDR0/UODR0	R/W		XXXXXXXX <sub>B</sub>
23 <sub>H</sub>	転送速度データレジスタ 0	URD0	R/W		0000000X <sub>B</sub>
24 <sub>H</sub>	シリアルモードレジスタ 1	SMR1	R/W	UART1	00000000 <sub>B</sub>
25 <sub>H</sub>	シリアル制御レジスタ 1	SCR1	R/W		00000100 <sub>B</sub>
26 <sub>H</sub>	シリアル入出力データレジスタ 1	SIDR1/SODR1	R/W		XXXXXXXX <sub>B</sub>
27 <sub>H</sub>	シリアルステータスレジスタ 1	SSR1	R/W		00001_00 <sub>B</sub>
28 <sub>H</sub>	UART1 プリスケアラコントロールレジスタ	U1CDCR	R/W		0__1111 <sub>B</sub>
29 <sub>H</sub> ~ 2A <sub>H</sub>	(予約領域)				

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
2B <sub>H</sub>	シリアル IO プリスケーラレジスタ	SCDCR	R/W	シリアル I/O	0 _ _ _ 1 1 1 1 <sub>B</sub>
2C <sub>H</sub>	シリアル モード コントロールレジスタ ( 下位 )	SMCS	R/W		_ _ _ _ 0 0 0 0 <sub>B</sub>
2D <sub>H</sub>	シリアル モード コントロールレジスタ ( 上位 )	SMCS	R/W		0 0 0 0 0 0 1 0 <sub>B</sub>
2E <sub>H</sub>	シリアル データレジスタ	SDR	R/W		XXXXXXXX <sub>B</sub>
2F <sub>H</sub>	エッジセクタ	SES	R/W		_ _ _ _ _ _ 0 <sub>B</sub>
30 <sub>H</sub>	割込み許可レジスタ	ENIR	R/W	外部割込み回路	0 0 0 0 0 0 0 0 <sub>B</sub>
31 <sub>H</sub>	割込み要求レジスタ	EIRR	R/W		XXXXXXXX <sub>B</sub>
32 <sub>H</sub>	要求レベル設定レジスタ ( 下位 )	ELVR	R/W		0 0 0 0 0 0 0 0 <sub>B</sub>
33 <sub>H</sub>	要求レベル設定レジスタ ( 上位 )	ELVR	R/W		0 0 0 0 0 0 0 0 <sub>B</sub>
34 <sub>H</sub>	A/D コントロールステータス レジスタ 0 ( 下位 )	ADCS0	R/W	A/D コンバータ	0 0 0 0 0 0 0 0 <sub>B</sub>
35 <sub>H</sub>	A/D コントロールステータスレジスタ 1 ( 上位 )	ADCS1	R/W		0 0 0 0 0 0 0 0 <sub>B</sub>
36 <sub>H</sub>	A/D データレジスタ 0	ADCR0	R		XXXXXXXX <sub>B</sub>
37 <sub>H</sub>	A/D データレジスタ 1	ADCR1	R/W		0 0 0 0 1 _ XX <sub>B</sub>
38 <sub>H</sub>	PPG0 動作 モード 制御 レジスタ	PPGC0	R/W	16 ビット PPG タイマ 0/1	0 _ 0 0 0 _ _ 1 <sub>B</sub>
39 <sub>H</sub>	PPG1 動作 モード 制御 レジスタ	PPGC1	R/W		0 _ 0 0 0 0 0 1 <sub>B</sub>
3A <sub>H</sub>	PPG0 , 1 出力端子制御レジスタ	PPG01	R/W		0 0 0 0 0 0 _ _ <sub>B</sub>
3B <sub>H</sub>	( 予約領域 )				
3C <sub>H</sub>	PPG2 動作 モード 制御 レジスタ	PPGC2	R/W	16 ビット PPG タイマ 2/3	0 _ 0 0 0 _ _ 1 <sub>B</sub>
3D <sub>H</sub>	PPG3 動作 モード 制御 レジスタ	PPGC3	R/W		0 _ 0 0 0 0 0 1 <sub>B</sub>
3E <sub>H</sub>	PPG2, 3 出力端子制御レジスタ	PPG23	R/W		0 0 0 0 0 0 _ _ <sub>B</sub>
3F <sub>H</sub>	( 予約領域 )				
40 <sub>H</sub>	PPG4 動作 モード 制御 レジスタ	PPGC4	R/W	16 ビット PPG タイマ 4/5	0 _ 0 0 0 _ _ 1 <sub>B</sub>
41 <sub>H</sub>	PPG5 動作 モード 制御 レジスタ	PPGC5	R/W		0 _ 0 0 0 0 0 1 <sub>B</sub>
42 <sub>H</sub>	PPG4, 5 出力端子制御レジスタ	PPG45	R/W		0 0 0 0 0 0 _ _ <sub>B</sub>
43 <sub>H</sub>	( 予約領域 )				
44 <sub>H</sub>	PPG6 動作 モード 制御 レジスタ	PPGC6	R/W	16 ビット PPG タイマ 6/7	0 _ 0 0 0 _ _ 1 <sub>B</sub>
45 <sub>H</sub>	PPG7 動作 モード 制御 レジスタ	PPGC7	R/W		0 _ 0 0 0 0 0 1 <sub>B</sub>
46 <sub>H</sub>	PPG6, 7 出力端子制御レジスタ	PPG67	R/W		0 0 0 0 0 0 _ _ <sub>B</sub>
47 <sub>H</sub>	( 予約領域 )				
48 <sub>H</sub>	PPG8 動作 モード 制御 レジスタ	PPGC8	R/W	16 ビット PPG タイマ 8/9	0 _ 0 0 0 _ _ 1 <sub>B</sub>
49 <sub>H</sub>	PPG9 動作 モード 制御 レジスタ	PPGC9	R/W		0 _ 0 0 0 0 0 1 <sub>B</sub>
4A <sub>H</sub>	PPG8, 9 出力端子制御レジスタ	PPG89	R/W		0 0 0 0 0 0 _ _ <sub>B</sub>
4B <sub>H</sub>	( 予約領域 )				

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
4C <sub>H</sub>	PPGA 動作 モード 制御 レジスタ	PPGCA	R/W	16 ビット PPG タイマ A/B	0_000__1 <sub>B</sub>
4D <sub>H</sub>	PPGB 動作 モード 制御 レジスタ	PPGCB	R/W		0_000001 <sub>B</sub>
4E <sub>H</sub>	PPGA, B 出力端子制御レジスタ	PPGAB	R/W		000000__ <sub>B</sub>
4F <sub>H</sub>	(予約領域)				
50 <sub>H</sub>	タイマコントロール ステータス レジスタ 0 ( 下位 )	TMCSR0	R/W	16 ビット リロードタイマ 0	00000000 <sub>B</sub>
51 <sub>H</sub>	タイマコントロール ステータス レジスタ 0 ( 上位 )	TMCSR0	R/W		____0000 <sub>B</sub>
52 <sub>H</sub>	タイマレジスタ 0/ リロードレジスタ 0 ( 下位 )	TMR0/TMRLR0	R/W		XXXXXXXX <sub>B</sub>
53 <sub>H</sub>	タイマレジスタ 0/ リロードレジスタ 0 ( 上位 )	TMR0/TMRLR0	R/W		XXXXXXXX <sub>B</sub>
54 <sub>H</sub>	タイマコントロール ステータス レジスタ 1 ( 下位 )	TMCSR1	R/W	16 ビット リロードタイマ 1	00000000 <sub>B</sub>
55 <sub>H</sub>	タイマコントロール ステータス レジスタ 1 ( 上位 )	TMCSR1	R/W		____0000 <sub>B</sub>
56 <sub>H</sub>	タイマレジスタ 1/ リロードレジスタ 1 ( 下位 )	TMR1/TMRLR1	R/W		XXXXXXXX <sub>B</sub>
57 <sub>H</sub>	タイマレジスタ 1/ リロードレジスタ 1 ( 上位 )	TMR1/TMRLR1	R/W		XXXXXXXX <sub>B</sub>
58 <sub>H</sub>	アウトプットコンペアコントロール ステータスレジスタ 0	OCS0	R/W	アウトプット コンペア 0/1	0000__00 <sub>B</sub>
59 <sub>H</sub>	アウトプットコンペアコントロール ステータス レジスタ 1	OCS1	R/W		____00000 <sub>B</sub>
5A <sub>H</sub>	アウトプットコンペアコントロール ステータスレジスタ 2	OCS2	R/W	アウトプット コンペア 2/3	0000__00 <sub>B</sub>
5B <sub>H</sub>	アウトプットコンペアコントロール ステータスレジスタ 3	OCS3	R/W		____00000 <sub>B</sub>
5C <sub>H</sub>	インプットキャプチャコントロール ステータスレジスタ 0/1	ICS01	R/W	インプット キャプチャ 0/1	00000000 <sub>B</sub>
5D <sub>H</sub>	インプットキャプチャコントロール ステータスレジスタ 2/3	ICS23	R/W	インプット キャプチャ 2/3	00000000 <sub>B</sub>
5E <sub>H</sub>	PWM 制御レジスタ 0	PWC0	R/W	ステッピングモータ コントローラ 0	00000__0 <sub>B</sub>
5F <sub>H</sub>	(予約領域)				
60 <sub>H</sub>	PWM 制御レジスタ 1	PWC1	R/W	ステッピングモータ コントローラ 1	00000__0 <sub>B</sub>
61 <sub>H</sub>	(予約領域)				
62 <sub>H</sub>	PWM 制御 レジスタ 2	PWC2	R/W	ステッピングモータ コントローラ 2	00000__0 <sub>B</sub>
63 <sub>H</sub>	(予約領域)				

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
64 <sub>H</sub>	PWM 制御 レジスタ 3	PWC3	R/W	ステッピングモータ コントローラ 3	0 0 0 0 0 __ 0 <sub>B</sub>
65 <sub>H</sub>	(予約領域)				
66 <sub>H</sub>	タイマ データレジスタ ( 下位 )	TCDT	R/W	16 ビット フリーランタイム	0 0 0 0 0 0 0 0 <sub>B</sub>
67 <sub>H</sub>	タイマ データレジスタ ( 上位 )	TCDT	R/W		0 0 0 0 0 0 0 0 <sub>B</sub>
68 <sub>H</sub>	タイマ コントロールステータス レジスタ	TCCS	R/W		0 0 0 0 0 0 0 0 <sub>B</sub>
69 <sub>H</sub> ～ 6E <sub>H</sub>	(予約領域)				
6F <sub>H</sub>	ROM ミラー機能選択レジスタ	ROMM	R/W	ROM ミラー機能 選択モジュール	----- 1 <sub>B</sub>
70 <sub>H</sub>	PWM1 コンペアレジスタ 0	PWC10	R/W	ステッピングモータ コントローラ 0	XXXXXXXX <sub>B</sub>
71 <sub>H</sub>	PWM2 コンペアレジスタ 0	PWC20	R/W		XXXXXXXX <sub>B</sub>
72 <sub>H</sub>	PWM1 選択レジスタ 0	PWS10	R/W		__ 0 0 0 0 0 0 <sub>B</sub>
73 <sub>H</sub>	PWM2 選択レジスタ 0	PWS20	R/W		_ 0 0 0 0 0 0 0 <sub>B</sub>
74 <sub>H</sub>	PWM1 コンペアレジスタ 1	PWC11	R/W	ステッピングモータ コントローラ 1	XXXXXXXX <sub>B</sub>
75 <sub>H</sub>	PWM2 コンペアレジスタ 1	PWC21	R/W		XXXXXXXX <sub>B</sub>
76 <sub>H</sub>	PWM1 選択レジスタ 1	PWS11	R/W		__ 0 0 0 0 0 0 <sub>B</sub>
77 <sub>H</sub>	PWM2 選択レジスタ 1	PWS21	R/W		_ 0 0 0 0 0 0 0 <sub>B</sub>
78 <sub>H</sub>	PWM1 コンペアレジスタ 2	PWC12	R/W	ステッピングモータ コントローラ 2	XXXXXXXX <sub>B</sub>
79 <sub>H</sub>	PWM2 コンペアレジスタ 2	PWC22	R/W		XXXXXXXX <sub>B</sub>
7A <sub>H</sub>	PWM1 選択レジスタ 2	PWS12	R/W		__ 0 0 0 0 0 0 <sub>B</sub>
7B <sub>H</sub>	PWM2 選択レジスタ 2	PWS22	R/W		_ 0 0 0 0 0 0 0 <sub>B</sub>
7C <sub>H</sub>	PWM1 コンペアレジスタ 3	PWC13	R/W	ステッピングモータ コントローラ 3	XXXXXXXX <sub>B</sub>
7D <sub>H</sub>	PWM2 コンペアレジスタ 3	PWC23	R/W		XXXXXXXX <sub>B</sub>
7E <sub>H</sub>	PWM1 選択レジスタ 3	PWS13	R/W		__ 0 0 0 0 0 0 <sub>B</sub>
7F <sub>H</sub>	PWM2 選択レジスタ 3	PWS23	R/W		_ 0 0 0 0 0 0 0 <sub>B</sub>
80 <sub>H</sub> ～ 8F <sub>H</sub>	(予約領域 : CAN インタフェース)				
90 <sub>H</sub> ～ 9D <sub>H</sub>	(予約領域)				
9E <sub>H</sub>	プログラムアドレス検出コントロール/ ステータスレジスタ	PACSR	R/W	アドレス一致 検出機能	0 0 0 0 0 0 0 0 <sub>B</sub>
9F <sub>H</sub>	遅延割込み要因発生 / 解除レジスタ	DIRR	R/W	遅延割込み発生 モジュール	----- 0 <sub>B</sub>
A0 <sub>H</sub>	低消費電力モード制御レジスタ	LPMCR	R/W	低消費電力 (スタンバイ) モード	0 0 0 1 1 0 0 0 <sub>B</sub>
A1 <sub>H</sub>	クロック選択レジスタ	CKSCR	R/W	低消費電力 (スタンバイ) モード	1 1 1 1 1 1 0 0 <sub>B</sub>
A2 <sub>H</sub> ～ A7 <sub>H</sub>	(予約領域)				
A8 <sub>H</sub>	ウォッチドッグタイマ制御レジスタ	WDTC	R/W	ウォッチドッグタイマ	XXXXX 1 1 1 <sub>B</sub>

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
A9 <sub>H</sub>	タイムベースタイマ 制御レジスタ	TBTC	R/W	タイムベースタイマ	1__00100 <sub>B</sub>
AA <sub>H</sub> ～ AD <sub>H</sub>	(予約領域)				
AE <sub>H</sub>	フラッシュメモリコントロール ステータスレジスタ (MB90F598G のみ, 他は予約領域)	FMCS	R/W	フラッシュメモリ	000X0000 <sub>B</sub>
AF <sub>H</sub>	(予約領域)				
B0 <sub>H</sub>	割込み制御 レジスタ 00	ICR00	R/W	割込みコントローラ	00000111 <sub>B</sub>
B1 <sub>H</sub>	割込み制御 レジスタ 01	ICR01	R/W		00000111 <sub>B</sub>
B2 <sub>H</sub>	割込み制御 レジスタ 02	ICR02	R/W		00000111 <sub>B</sub>
B3 <sub>H</sub>	割込み制御 レジスタ 03	ICR03	R/W		00000111 <sub>B</sub>
B4 <sub>H</sub>	割込み制御 レジスタ 04	ICR04	R/W		00000111 <sub>B</sub>
B5 <sub>H</sub>	割込み制御 レジスタ 05	ICR05	R/W		00000111 <sub>B</sub>
B6 <sub>H</sub>	割込み制御 レジスタ 06	ICR06	R/W		00000111 <sub>B</sub>
B7 <sub>H</sub>	割込み制御 レジスタ 07	ICR07	R/W		00000111 <sub>B</sub>
B8 <sub>H</sub>	割込み制御 レジスタ 08	ICR08	R/W		00000111 <sub>B</sub>
B9 <sub>H</sub>	割込み制御 レジスタ 09	ICR09	R/W		00000111 <sub>B</sub>
BA <sub>H</sub>	割込み制御 レジスタ 10	ICR10	R/W		00000111 <sub>B</sub>
BB <sub>H</sub>	割込み制御 レジスタ 11	ICR11	R/W		00000111 <sub>B</sub>
BC <sub>H</sub>	割込み制御 レジスタ 12	ICR12	R/W		00000111 <sub>B</sub>
BD <sub>H</sub>	割込み制御 レジスタ 13	ICR13	R/W		00000111 <sub>B</sub>
BE <sub>H</sub>	割込み制御 レジスタ 14	ICR14	R/W		00000111 <sub>B</sub>
BF <sub>H</sub>	割込み制御 レジスタ 15	ICR15	R/W	00000111 <sub>B</sub>	
C0 <sub>H</sub> ～ FF <sub>H</sub>	(予約領域)				
1900 <sub>H</sub>	リロードレジスタ L	PRL0	R/W	16 ビット PPG タイマ 0/1	XXXXXXXX <sub>B</sub>
1901 <sub>H</sub>	リロードレジスタ H	PRLH0	R/W		XXXXXXXX <sub>B</sub>
1902 <sub>H</sub>	リロードレジスタ L	PRL1	R/W		XXXXXXXX <sub>B</sub>
1903 <sub>H</sub>	リロードレジスタ H	PRLH1	R/W		XXXXXXXX <sub>B</sub>
1904 <sub>H</sub>	リロードレジスタ L	PRL2	R/W	16 ビット PPG タイマ 2/3	XXXXXXXX <sub>B</sub>
1905 <sub>H</sub>	リロードレジスタ H	PRLH2	R/W		XXXXXXXX <sub>B</sub>
1906 <sub>H</sub>	リロードレジスタ L	PRL3	R/W		XXXXXXXX <sub>B</sub>
1907 <sub>H</sub>	リロードレジスタ H	PRLH3	R/W		XXXXXXXX <sub>B</sub>
1908 <sub>H</sub>	リロードレジスタ L	PRL4	R/W	16 ビット PPG タイマ 4/5	XXXXXXXX <sub>B</sub>
1909 <sub>H</sub>	リロードレジスタ H	PRLH4	R/W		XXXXXXXX <sub>B</sub>
190A <sub>H</sub>	リロードレジスタ L	PRL5	R/W		XXXXXXXX <sub>B</sub>
190B <sub>H</sub>	リロードレジスタ H	PRLH5	R/W		XXXXXXXX <sub>B</sub>

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
190C <sub>H</sub>	リロードレジスタ L	PRLL6	R/W	16 ビット PPG タイマ 6/7	XXXXXXXX <sub>B</sub>
190D <sub>H</sub>	リロードレジスタ H	PRLH6	R/W		XXXXXXXX <sub>B</sub>
190E <sub>H</sub>	リロードレジスタ L	PRLL7	R/W		XXXXXXXX <sub>B</sub>
190F <sub>H</sub>	リロードレジスタ H	PRLH7	R/W		XXXXXXXX <sub>B</sub>
1910 <sub>H</sub>	リロードレジスタ L	PRLL8	R/W	16 ビット PPG タイマ 8/9	XXXXXXXX <sub>B</sub>
1911 <sub>H</sub>	リロードレジスタ H	PRLH8	R/W		XXXXXXXX <sub>B</sub>
1912 <sub>H</sub>	リロードレジスタ L	PRLL9	R/W		XXXXXXXX <sub>B</sub>
1913 <sub>H</sub>	リロードレジスタ H	PRLH9	R/W		XXXXXXXX <sub>B</sub>
1914 <sub>H</sub>	リロードレジスタ L	PRLLA	R/W	16 ビット PPG タイマ A/B	XXXXXXXX <sub>B</sub>
1915 <sub>H</sub>	リロードレジスタ H	PRLHA	R/W		XXXXXXXX <sub>B</sub>
1916 <sub>H</sub>	リロードレジスタ L	PRLLB	R/W		XXXXXXXX <sub>B</sub>
1917 <sub>H</sub>	リロードレジスタ H	PRLHB	R/W		XXXXXXXX <sub>B</sub>
1918 <sub>H</sub> ～ 191F <sub>H</sub>	(予約領域)				
1920 <sub>H</sub>	インプットキャプチャレジスタ 0 ( 下位 )	IPCP0	R	インプット キャプチャ 0/1	XXXXXXXX <sub>B</sub>
1921 <sub>H</sub>	インプットキャプチャレジスタ 0 ( 上位 )	IPCP0	R		XXXXXXXX <sub>B</sub>
1922 <sub>H</sub>	インプットキャプチャレジスタ 1 ( 下位 )	IPCP1	R		XXXXXXXX <sub>B</sub>
1923 <sub>H</sub>	インプットキャプチャレジスタ 1 ( 上位 )	IPCP1	R		XXXXXXXX <sub>B</sub>
1924 <sub>H</sub>	インプットキャプチャレジスタ 2 ( 下位 )	IPCP2	R	インプット キャプチャ 2/3	XXXXXXXX <sub>B</sub>
1925 <sub>H</sub>	インプットキャプチャレジスタ 2 ( 上位 )	IPCP2	R		XXXXXXXX <sub>B</sub>
1926 <sub>H</sub>	インプットキャプチャレジスタ 3 ( 下位 )	IPCP3	R		XXXXXXXX <sub>B</sub>
1927 <sub>H</sub>	インプットキャプチャレジスタ 3 ( 上位 )	IPCP3	R		XXXXXXXX <sub>B</sub>
1928 <sub>H</sub>	アウトプットコンペアレジスタ 0 ( 下位 )	OCCP0	R/W	アウトプット コンペア 0/1	XXXXXXXX <sub>B</sub>
1929 <sub>H</sub>	アウトプットコンペアレジスタ 0 ( 上位 )	OCCP0	R/W		XXXXXXXX <sub>B</sub>
192A <sub>H</sub>	アウトプットコンペアレジスタ 1 ( 下位 )	OCCP1	R/W		XXXXXXXX <sub>B</sub>
192B <sub>H</sub>	アウトプットコンペアレジスタ 1 ( 上位 )	OCCP1	R/W		XXXXXXXX <sub>B</sub>

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	リソース名	初期値
192C <sub>H</sub>	アウトプットコンペアレジスタ 2 ( 下位 )	OCCP2	R/W	アウトプット コンペア 2/3	XXXXXXXX <sub>B</sub>
192D <sub>H</sub>	アウトプットコンペアレジスタ 2 ( 上位 )	OCCP2	R/W		XXXXXXXX <sub>B</sub>
192E <sub>H</sub>	アウトプットコンペアレジスタ 3 ( 下位 )	OCCP3	R/W		XXXXXXXX <sub>B</sub>
192F <sub>H</sub>	アウトプットコンペアレジスタ 3 ( 上位 )	OCCP3	R/W		XXXXXXXX <sub>B</sub>
1930 <sub>H</sub> ～ 19FF <sub>H</sub>	(予約領域)				
1A00 <sub>H</sub> ～ 1AFF <sub>H</sub>	(予約領域：CAN インタフェース)				
1B00 <sub>H</sub> ～ 1BFF <sub>H</sub>	(予約領域：CAN インタフェース)				
1C00 <sub>H</sub> ～ 1EFF <sub>H</sub>	(予約領域)				
1FF0 <sub>H</sub>	プログラムアドレス検出レジスタ 0 ( 下位 )	PADR0	R/W	アドレス一致 検出機能	XXXXXXXX <sub>B</sub>
1FF1 <sub>H</sub>	プログラムアドレス検出レジスタ 0 ( 中位 )				XXXXXXXX <sub>B</sub>
1FF2 <sub>H</sub>	プログラムアドレス検出レジスタ 0 ( 上位 )				XXXXXXXX <sub>B</sub>
1FF3 <sub>H</sub>	プログラムアドレス検出レジスタ 1 ( 下位 )	PADR1	R/W		XXXXXXXX <sub>B</sub>
1FF4 <sub>H</sub>	プログラムアドレス検出レジスタ 1 ( 中位 )				XXXXXXXX <sub>B</sub>
1FF5 <sub>H</sub>	プログラムアドレス検出レジスタ 1 ( 上位 )				XXXXXXXX <sub>B</sub>
1FF6 <sub>H</sub> ～ 1FFF <sub>H</sub>	(予約領域)				

■ 読み込み / 書き込みについての説明

R/W : リード / ライト可能  
 R : リードオンリ  
 W : ライトオンリ

■ 初期値についての説明

0 : このビットの初期値は“0”です。  
 1 : このビットの初期値は“1”です。  
 X : このビットの初期値は不定です。  
 - : このビットは未使用です。初期値は不定です。

(注意事項) アドレス 0000<sub>H</sub> ~ 00FF<sub>H</sub> は予約領域です。このアドレスに読み取りアクセスすると、“X”の読み取りが行われます。ただし、このアドレスへの書き込みアクセスは行わないでください。



## 9. CAN コントローラ

MB90595G シリーズには 1 チャンネルの CAN(Controller Area Network) コントローラを内蔵しています。  
CAN コントローラの特徴：

- CAN 規格バージョン 2.0, パート A および B 準拠
  - 標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート
- リモートフレームを受信することによるデータ・フレーム送信機能をサポート
- 16 本のメッセージ送信 / 受信バッファ
  - 29 ビット ID および 8 バイトデータ
  - マルチレベルメッセージバッファ構成
- 各メッセージバッファにおいて、ID アクセプタンスマスクとしてフルビットコンペア、フルビットマスク、アクセプタンスレジスタ 0/ アクセプタンスレジスタ 1 を提供
  - 標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ
- ビット伝送速度は 10 kbps から 2 Mbps の範囲内でプログラミング可能 (入力クロックが 16 MHz の場合)

### 9.1 コントロールレジスタ一覧

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	初期値
000080 <sub>H</sub>	メッセージバッファレジスタ	BVALR	R/W	00000000 00000000 <sub>B</sub>
000081 <sub>H</sub>				
000082 <sub>H</sub>	送信要求レジスタ	TREQR	R/W	00000000 00000000 <sub>B</sub>
000083 <sub>H</sub>				
000084 <sub>H</sub>	送信無効レジスタ	TCANR	W	00000000 00000000 <sub>B</sub>
000085 <sub>H</sub>				
000086 <sub>H</sub>	送信完了レジスタ	TCR	R/W	00000000 00000000 <sub>B</sub>
000087 <sub>H</sub>				
000088 <sub>H</sub>	受信完了レジスタ	RCR	R/W	00000000 00000000 <sub>B</sub>
000089 <sub>H</sub>				
00008A <sub>H</sub>	リモート要求受信レジスタ	RRTRR	R/W	00000000 00000000 <sub>B</sub>
00008B <sub>H</sub>				
00008C <sub>H</sub>	受信オーバーランレジスタ	ROVRR	R/W	00000000 00000000 <sub>B</sub>
00008D <sub>H</sub>				
00008E <sub>H</sub>	受信割込み許可レジスタ	RIER	R/W	00000000 00000000 <sub>B</sub>
00008F <sub>H</sub>				
001B00 <sub>H</sub>	コントロールステータスレジスタ	CSR	R/W, R	00---000 0---0-1 <sub>B</sub>
001B01 <sub>H</sub>				
001B02 <sub>H</sub>	最終イベント表示レジスタ	LEIR	R/W	----- 000-0000 <sub>B</sub>
001B03 <sub>H</sub>				
001B04 <sub>H</sub>	受信 / 送信エラーカウンタレジスタ	RTEC	R	00000000 00000000 <sub>B</sub>
001B05 <sub>H</sub>				
001B06 <sub>H</sub>	ビットタイミングレジスタ	BTR	R/W	-1111111 11111111 <sub>B</sub>
001B07 <sub>H</sub>				

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	初期値
001B08 <sub>H</sub>	IDE レジスタ	IDER	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001B09 <sub>H</sub>				
001B0A <sub>H</sub>	送信 RTR レジスタ	TRTRR	R/W	00000000 00000000 <sub>B</sub>
001B0B <sub>H</sub>				
001B0C <sub>H</sub>	リモートフレーム受信待機レジスタ	RFWTR	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001B0D <sub>H</sub>				
001B0E <sub>H</sub>	送信要求許可レジスタ	TIER	R/W	00000000 00000000 <sub>B</sub>
001B0F <sub>H</sub>				
001B10 <sub>H</sub>	アクセプタンスマスク選択レジスタ	AMSR	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001B11 <sub>H</sub>				XXXXXXXX XXXXXXXX <sub>B</sub>
001B12 <sub>H</sub>				
001B13 <sub>H</sub>				
001B14 <sub>H</sub>	アクセプタンスマスクレジスタ 0	AMR0	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001B15 <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001B16 <sub>H</sub>				
001B17 <sub>H</sub>				
001B18 <sub>H</sub>	アクセプタンスマスクレジスタ 1	AMR1	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001B19 <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001B1A <sub>H</sub>				
001B1B <sub>H</sub>				

**9.2 メッセージバッファ一覧 (ID レジスタ)**

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	初期値
001A00 <sub>H</sub> ～ 001A1F <sub>H</sub>	汎用 RAM	—	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001A20 <sub>H</sub> 001A21 <sub>H</sub> 001A22 <sub>H</sub> 001A23 <sub>H</sub>	ID レジスタ 0	IDR0	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A24 <sub>H</sub> 001A25 <sub>H</sub> 001A26 <sub>H</sub> 001A27 <sub>H</sub>	ID レジスタ 1	IDR1	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A28 <sub>H</sub> 001A29 <sub>H</sub> 001A2A <sub>H</sub> 001A2B <sub>H</sub>	ID レジスタ 2	IDR2	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A2C <sub>H</sub> 001A2D <sub>H</sub> 001A2E <sub>H</sub> 001A2F <sub>H</sub>	ID レジスタ 3	IDR3	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A30 <sub>H</sub> 001A31 <sub>H</sub> 001A32 <sub>H</sub> 001A33 <sub>H</sub>	ID レジスタ 4	IDR4	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A34 <sub>H</sub> 001A35 <sub>H</sub> 001A36 <sub>H</sub> 001A37 <sub>H</sub>	ID レジスタ 5	IDR5	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A38 <sub>H</sub> 001A39 <sub>H</sub> 001A3A <sub>H</sub> 001A3B <sub>H</sub>	ID レジスタ 6	IDR6	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>
001A3C <sub>H</sub> 001A3D <sub>H</sub> 001A3E <sub>H</sub> 001A3F <sub>H</sub>	ID レジスタ 7	IDR7	R/W	XXXXXXXX XXXXXXXX <sub>B</sub> XXXXXX--- XXXXXXXX <sub>B</sub>

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	初期値
001A40 <sub>H</sub>	ID レジスタ 8	IDR8	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A41 <sub>H</sub>				
001A42 <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A43 <sub>H</sub>				
001A44 <sub>H</sub>	ID レジスタ 9	IDR9	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A45 <sub>H</sub>				
001A46 <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A47 <sub>H</sub>				
001A48 <sub>H</sub>	ID レジスタ 10	IDR10	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A49 <sub>H</sub>				
001A4A <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A4B <sub>H</sub>				
001A4C <sub>H</sub>	ID レジスタ 11	IDR11	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A4D <sub>H</sub>				
001A4E <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A4F <sub>H</sub>				
001A50 <sub>H</sub>	ID レジスタ 12	IDR12	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A51 <sub>H</sub>				
001A52 <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A53 <sub>H</sub>				
001A54 <sub>H</sub>	ID レジスタ 13	IDR13	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A55 <sub>H</sub>				
001A56 <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A57 <sub>H</sub>				
001A58 <sub>H</sub>	ID レジスタ 14	IDR14	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A59 <sub>H</sub>				
001A5A <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A5B <sub>H</sub>				
001A5C <sub>H</sub>	ID レジスタ 15	IDR15	R/W	XXXXXXXX XXXXXXXX <sub>B</sub>
001A5D <sub>H</sub>				
001A5E <sub>H</sub>				XXXXXX--- XXXXXXXX <sub>B</sub>
001A5F <sub>H</sub>				

**9.3 メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ)**

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	初期値
001A60 <sub>H</sub>	DLC レジスタ 0	DLCR0	R/W	----XXXX <sub>B</sub>
001A61 <sub>H</sub>				
001A62 <sub>H</sub>	DLC レジスタ 1	DLCR1	R/W	----XXXX <sub>B</sub>
001A63 <sub>H</sub>				
001A64 <sub>H</sub>	DLC レジスタ 2	DLCR2	R/W	----XXXX <sub>B</sub>
001A65 <sub>H</sub>				
001A66 <sub>H</sub>	DLC レジスタ 3	DLCR3	R/W	----XXXX <sub>B</sub>
001A67 <sub>H</sub>				
001A68 <sub>H</sub>	DLC レジスタ 4	DLCR4	R/W	----XXXX <sub>B</sub>
001A69 <sub>H</sub>				
001A6A <sub>H</sub>	DLC レジスタ 5	DLCR5	R/W	----XXXX <sub>B</sub>
001A6B <sub>H</sub>				
001A6C <sub>H</sub>	DLC レジスタ 6	DLCR6	R/W	----XXXX <sub>B</sub>
001A6D <sub>H</sub>				
001A6E <sub>H</sub>	DLC レジスタ 7	DLCR7	R/W	----XXXX <sub>B</sub>
001A6F <sub>H</sub>				
001A70 <sub>H</sub>	DLC レジスタ 8	DLCR8	R/W	----XXXX
001A71 <sub>H</sub>				
001A72 <sub>H</sub>	DLC レジスタ 9	DLCR9	R/W	----XXXX <sub>B</sub>
001A73 <sub>H</sub>				
001A74 <sub>H</sub>	DLC レジスタ 10	DLCR10	R/W	----XXXX <sub>B</sub>
001A75 <sub>H</sub>				
001A76 <sub>H</sub>	DLC レジスタ 11	DLCR11	R/W	----XXXX <sub>B</sub>
001A77 <sub>H</sub>				
001A78 <sub>H</sub>	DLC レジスタ 12	DLCR12	R/W	----XXXX <sub>B</sub>
001A79 <sub>H</sub>				
001A7A <sub>H</sub>	DLC レジスタ 13	DLCR13	R/W	----XXXX <sub>B</sub>
001A7B <sub>H</sub>				
001A7C <sub>H</sub>	DLC レジスタ 14	DLCR14	R/W	----XXXX <sub>B</sub>
001A7D <sub>H</sub>				
001A7E <sub>H</sub>	DLC レジスタ 15	DLCR15	R/W	----XXXX <sub>B</sub>
001A7F <sub>H</sub>				
001A80 <sub>H</sub> ～ 001A87 <sub>H</sub>	データレジスタ 0 (8 バイト)	DTR0	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001A88 <sub>H</sub> ～ 001A8F <sub>H</sub>	データレジスタ 1 (8 バイト)	DTR1	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>

アドレス	レジスタ名称	レジスタ略称	読み込み / 書き込み	初期値
001A90 <sub>H</sub> ～ 001A97 <sub>H</sub>	データレジスタ 2 (8 バイト)	DTR2	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001A98 <sub>H</sub> ～ 001A9F <sub>H</sub>	データレジスタ 3 (8 バイト)	DTR3	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AA0 <sub>H</sub> ～ 001AA7 <sub>H</sub>	データレジスタ 4 (8 バイト)	DTR4	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AA8 <sub>H</sub> ～ 001AAF <sub>H</sub>	データレジスタ 5 (8 バイト)	DTR5	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AB0 <sub>H</sub> ～ 001AB7 <sub>H</sub>	データレジスタ 6 (8 バイト)	DTR6	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AB8 <sub>H</sub> ～ 001ABF <sub>H</sub>	データレジスタ 7 (8 バイト)	DTR7	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AC0 <sub>H</sub> ～ 001AC7 <sub>H</sub>	データレジスタ 8 (8 バイト)	DTR8	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AC8 <sub>H</sub> ～ 001ACF <sub>H</sub>	データレジスタ 9 (8 バイト)	DTR9	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AD0 <sub>H</sub> ～ 001AD7 <sub>H</sub>	データレジスタ 10 (8 バイト)	DTR10	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AD8 <sub>H</sub> ～ 001ADF <sub>H</sub>	データレジスタ 11 (8 バイト)	DTR11	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AE0 <sub>H</sub> ～ 001AE7 <sub>H</sub>	データレジスタ 12 (8 バイト)	DTR12	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AE8 <sub>H</sub> ～ 001AEF <sub>H</sub>	データレジスタ 13 (8 バイト)	DTR13	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AF0 <sub>H</sub> ～ 001AF7 <sub>H</sub>	データレジスタ 14 (8 バイト)	DTR14	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>
001AF8 <sub>H</sub> ～ 001AFF <sub>H</sub>	データレジスタ 15 (8 バイト)	DTR15	R/W	XXXXXXXX <sub>B</sub> ～ XXXXXXXX <sub>B</sub>

## 10. 割込み要因と割込みベクタ, 割込み制御レジスタ

割込み要因	EI <sup>2</sup> OS 対応	割込みベクタ		割込み制御レジスタ	
		番号	アドレス	番号	アドレス
リセット	N/A	# 08	FFFFDC <sub>H</sub>	—	—
INT9 命令	N/A	# 09	FFFFD8 <sub>H</sub>	—	—
例外処理	N/A	# 10	FFFFD4 <sub>H</sub>	—	—
CAN RX	N/A	# 11	FFFFD0 <sub>H</sub>	ICR00	0000B0 <sub>H</sub>
CAN TX/NS	N/A	# 12	FFFFCC <sub>H</sub>		
外部割込み (INT0/INT1)	*1	# 13	FFFFC8 <sub>H</sub>	ICR01	0000B1 <sub>H</sub>
タイムベースタイマ	N/A	# 14	FFFFC4 <sub>H</sub>		
16 ビットリロードタイマ 0	*1	# 15	FFFFC0 <sub>H</sub>	ICR02	0000B2 <sub>H</sub>
8/10 ビット A/D コンバータ	*1	# 16	FFFFBC <sub>H</sub>		
16 ビットフリーランタイマ	N/A	# 17	FFFFB8 <sub>H</sub>	ICR03	0000B3 <sub>H</sub>
外部割込み (INT2/INT3)	*1	# 18	FFFFB4 <sub>H</sub>		
シリアル I/O	*1	# 19	FFFFB0 <sub>H</sub>	ICR04	0000B4 <sub>H</sub>
外部割込み (INT4/INT5)	*1	# 20	FFFFAC <sub>H</sub>		
インプットキャプチャ 0	*1	# 21	FFFFA8 <sub>H</sub>	ICR05	0000B5 <sub>H</sub>
8/16 ビット PPG タイマ 0/1	N/A	# 22	FFFFA4 <sub>H</sub>		
アウトプットコンペア 0	*1	# 23	FFFFA0 <sub>H</sub>	ICR06	0000B6 <sub>H</sub>
8/16 ビット PPG タイマ 2/3	N/A	# 24	FFFF9C <sub>H</sub>		
外部割込み (INT6/INT7)	*1	# 25	FFFF98 <sub>H</sub>	ICR07	0000B7 <sub>H</sub>
インプットキャプチャ 1	*1	# 26	FFFF94 <sub>H</sub>		
8/16 ビット PPG タイマ 4/5	N/A	# 27	FFFF90 <sub>H</sub>	ICR08	0000B8 <sub>H</sub>
アウトプットコンペア 1	*1	# 28	FFFF8C <sub>H</sub>		
8/16 ビット PPG タイマ 6/7	N/A	# 29	FFFF88 <sub>H</sub>	ICR09	0000B9 <sub>H</sub>
インプットキャプチャ 2	*1	# 30	FFFF84 <sub>H</sub>		
8/16 ビット PPG タイマ 8/9	N/A	# 31	FFFF80 <sub>H</sub>	ICR10	0000BA <sub>H</sub>
アウトプットコンペア 2	*1	# 32	FFFF7C <sub>H</sub>		
インプットキャプチャ 3	*1	# 33	FFFF78 <sub>H</sub>	ICR11	0000BB <sub>H</sub>
8/16 ビット PPG タイマ A/B	N/A	# 34	FFFF74 <sub>H</sub>		
アウトプットコンペア 3	*1	# 35	FFFF70 <sub>H</sub>	ICR12	0000BC <sub>H</sub>
16 ビットリロードタイマ 1	*1	# 36	FFFF6C <sub>H</sub>		
UART 0 受信完了	*2	# 37	FFFF68 <sub>H</sub>	ICR13	0000BD <sub>H</sub>
UART 0 送信完了	*1	# 38	FFFF64 <sub>H</sub>		
UART 1 受信完了	*2	# 39	FFFF60 <sub>H</sub>	ICR14	0000BE <sub>H</sub>
UART 1 送信完了	*1	# 40	FFFF5C <sub>H</sub>		
フラッシュメモリ	N/A	# 41	FFFF58 <sub>H</sub>	ICR15	0000BF <sub>H</sub>
遅延割込み発生モジュール	N/A	# 42	FFFF54 <sub>H</sub>		

\*1: 割込み要求フラグは EI<sup>2</sup>OS 割込みクリア信号によりクリアされます。

\*2: 割込み要求フラグは EI<sup>2</sup>OS 割込みクリア信号によりクリアされます。停止機能が使用可能です。

(注意事項)

■ N/A: 割込み要求フラグは EI<sup>2</sup>OS 割込みクリア信号によりクリアされません。

■ 一つの割込み番号に対して 2 個の割込み要因がある周辺モジュールの場合は, EI<sup>2</sup>OS 割込みクリア信号により両方の割込み要求フラグがクリアされます。

- EI<sup>2</sup>OS 実行後、同じ割込み番号に割り当てられているすべての割込みフラグに対して EI<sup>2</sup>OS クリア信号を発生します。一つの割込みフラグが EI<sup>2</sup>OS を開始し、その間にハードウェアイベントにより他の割込みフラグがセットされると、このイベントが生じた EI<sup>2</sup>OS クリア信号によりこのフラグがクリアされ、以後のイベントは無効となります。そのため、この割込み番号に対しては EI<sup>2</sup>OS を使用しないでください。
- EI<sup>2</sup>OS の有効時に、同じ割込み制御レジスタ (ICR) 内の 2 個の割込み信号のどちらかが割込み処理されると EI<sup>2</sup>OS が実行されます。これは、異なった割込み要因が、各割込み要因に固有でなければならないはずの同じ EI<sup>2</sup>OS 記述子を共用することを意味しています。そのため、一方の割込み要因が EI<sup>2</sup>OS を使用するときは、他方の割込み要因を禁止してください。



## 11. 電気的特性

### 11.1 絶対最大定格

 $(V_{SS} = AV_{SS} = 0.0\text{ V})$ 

項目	記号	定格値		単位	備考
		最小	最大		
電源電圧	$V_{CC}$	$V_{SS} - 0.3$	$V_{SS} + 6.0$	V	
	$AV_{CC}$	$V_{SS} - 0.3$	$V_{SS} + 6.0$	V	$V_{CC} = AV_{CC}$ *1
	$AVRH, AVRL$	$V_{SS} - 0.3$	$V_{SS} + 6.0$	V	$AV_{CC} \geq AVRH/L$ , $AVRH \geq AVRL$ *1
	$DV_{CC}$	$V_{SS} - 0.3$	$V_{SS} + 6.0$	V	$V_{CC} \geq DV_{CC}$
入力電圧	$V_I$	$V_{SS} - 0.3$	$V_{SS} + 6.0$	V	*2
出力電圧	$V_O$	$V_{SS} - 0.3$	$V_{SS} + 6.0$	V	*2
最大クランプ電流	$I_{CLAMP}$	- 2.0	2.0	mA	*6
最大総クランプ電流	$\Sigma  I_{CLAMP} $	—	20	mA	*6
“L” レベル最大出力電流	$I_{OL1}$	—	15	mA	通常出力 *3
“L” レベル平均出力電流	$I_{OLAV1}$	—	4	mA	通常出力 *4
“L” レベル最大出力電流	$I_{OL2}$	—	40	mA	高電流出力 *3
“L” レベル平均出力電流	$I_{OLAV2}$	—	30	mA	高電流出力 *4
“L” レベル最大総出力電流	$\Sigma I_{OL1}$	—	100	mA	全通常出力の合計
“L” レベル最大総出力電流	$\Sigma I_{OL2}$	—	330	mA	全高電流出力の合計
“L” レベル平均総出力電流	$\Sigma I_{OLAV1}$	—	50	mA	全通常出力の合計 *5
“L” レベル平均総出力電流	$\Sigma I_{OLAV2}$	—	250	mA	全高電流出力の合計 *5
“H” レベル最大出力電流	$I_{OH1}$	—	- 15	mA	通常出力 *3
“H” レベル平均出力電流	$I_{OHAV1}$	—	- 4	mA	通常出力 *4
“H” レベル最大出力電流	$I_{OH2}$	—	- 40	mA	高電流出力 *3
“H” レベル平均出力電流	$I_{OHAV2}$	—	- 30	mA	高電流出力 *4
“H” レベル最大総出力電流	$\Sigma I_{OH1}$	—	- 100	mA	全通常出力の合計
“H” レベル最大総出力電流	$\Sigma I_{OH2}$	—	- 330	mA	全高電流出力の合計
“H” レベル平均総出力電流	$\Sigma I_{OHAV1}$	—	- 50	mA	全通常出力の合計 *5
“H” レベル平均総出力電流	$\Sigma I_{OHAV2}$	—	- 250	mA	全高電流出力の合計 *5
消費電力	$P_D$	—	500	mW	MB90F598G
		—	400	mW	MB90598G
動作温度	$T_A$	- 40	+ 85	°C	
保存温度	$T_{STG}$	- 55	+ 150	°C	

\*1:  $AV_{CC}$ ,  $AVRH$ ,  $AVRL$ ,  $DV_{CC}$  は  $V_{CC}$  を超えないよう注意してください。また,  $AVRH$ ,  $AVRL$  は  $AV_{CC}$  を,  $AVRL$  は  $AVRH$  を超えないよう注意してください。

\*2:  $V_I$ ,  $V_O$  は  $V_{CC} + 0.3\text{ V}$  を超えてはいけません。  $V_I$  は定格電圧を超えてはいけません。ただし、外部の部品を使用して入力への電流または入力からの電流の最大値を制限する場合は、  $V_I$  定格に代って  $I_{CLAMP}$  定格が適用されます。


\*3: 最大出力電流は、該当する端子 1 本のピーク値を規定します。

\*4: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します（平均値とは、動作電流 × 動作率のことです）。

\*5: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します（平均値とは、動作電流 × 動作率のことです）。

\*6:

- 該当端子：P00 ～ P07, P10 ～ P17, P20 ～ P27, P30 ～ P37, P40 ～ P47, P50 ～ P57, P70 ～ P77, P80 ～ P87, P90 ～ P95
- 推奨動作条件内でご使用ください。
- 直流電圧（電流）でご使用ください。
- + B 信号とマイコンの間には、必ず制限抵抗を接続し + B 信号を印加してください。
- + B 入力時にマイコン端子に入力される電流が、瞬時・定常を問わず規格値以下になるように制限抵抗の値を設定してください。
- 低消費電力モードなどマイコンの駆動電流が少ない動作状態では、+ B 入力電位が保護ダイオードを通して V<sub>CC</sub> 端子の電位を上昇させ、他の機器へ影響を及ぼす可能性がありますのでご注意ください。
- マイコン電源が OFF 時 (0V に固定していない場合) に + B 入力がある場合は、端子から電源が供給されているため、不完全な動作を行う可能性がありますのでご注意ください。
- 電源投入時に + B 入力がある場合は、端子から電源が供給されているため、パワーオンリセットが動作しない電源電圧になる可能性がありますのでご注意ください。
- + B 入力端子は、オープン状態にならないようご注意ください。
- A/D 入力端子を除くアナログ系入力端子 (LCD 駆動端子、コンパレータ入力端子など) は、+ B 入力できませんのでご注意ください。
- 推奨回路例：



<注意事項> 絶対最大定格を超えるストレス（電圧、電流、温度など）の印加は、半導体デバイスを破壊する可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。

## 11.2 推奨動作条件

 $(V_{SS} = AV_{SS} = 0.0\text{ V})$ 


項目	記号	規格値			単位	備考
		最小	標準	最大		
電源電圧	$V_{CC}$	4.5	5.0	5.5	V	通常動作時
	$AV_{CC}$	3.0	—	5.5	V	ストップ動作の状態保持
平滑コンデンサ	$C_S$	0.022	0.1	1.0	$\mu\text{F}$	*
動作温度	$T_A$	- 40	—	+ 85	°C	

\* : セラミックコンデンサ, または同程度の周波数特性のコンデンサを使用してください。 $V_{CC}$  端子の平滑コンデンサは  $C_S$  よりも大きい容量値のものを使用してください。

＜注意事項＞ 推奨動作条件は, 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は, すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると, 信頼性に悪影響を及ぼすことがあります。

データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は, 保証していません。記載されている以外の条件での使用をお考えの場合は, 必ず事前に営業部門までご相談ください。

### ■ C 端子接続図



**11.3 直流規格**
 $(V_{CC} = 5.0\text{ V} \pm 10\%, V_{SS} = AV_{SS} = 0.0\text{ V}, T_A = -40^\circ\text{C} \sim +85^\circ\text{C})$ 

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
“H” レベル 入力電圧	V <sub>IHS</sub>	CMOS ヒステリシス 入力端子	—	0.8 V <sub>CC</sub>	—	V <sub>CC</sub> +0.3	V	
	V <sub>IHM</sub>	MD 入力端子	—	V <sub>CC</sub> − 0.3	—	V <sub>CC</sub> +0.3	V	
“L” レベル 入力電圧	V <sub>ILS</sub>	CMOS ヒステリシス 入力端子	—	V <sub>SS</sub> − 0.3	—	0.2V <sub>CC</sub>	V	
	V <sub>ILM</sub>	MD 入力端子	—	V <sub>SS</sub> − 0.3	—	V <sub>SS</sub> + 0.3	V	
“H” レベル 出力電圧	V <sub>OH1</sub>	P70 〜 P87 以外の出力 端子	V <sub>CC</sub> = 4.5V, I <sub>OH1</sub> = − 4.0mA	V <sub>CC</sub> − 0.5	—	—	V	
	V <sub>OH2</sub>	P70 〜 P87	V <sub>CC</sub> = 4.5V, I <sub>OH2</sub> = − 30.0mA	V <sub>CC</sub> − 0.5	—	—	V	
“L” レベル 出力電圧	V <sub>OL1</sub>	P70 〜 P87 以外の出力 端子	V <sub>CC</sub> = 4.5V, I <sub>OL1</sub> = 4.0mA	—	—	0.4	V	
	V <sub>OL2</sub>	P70 〜 P87	V <sub>CC</sub> = 4.5V, I <sub>OL2</sub> = 30.0mA	—	—	0.5	V	
入力リーク 電流	I <sub>IL</sub>	—	V <sub>CC</sub> = 5.5V, V <sub>SS</sub> < V <sub>I</sub> < V <sub>CC</sub>	−5	—	5	μA	
電源電流 *	I <sub>CC</sub>	V <sub>CC</sub>	V <sub>CC</sub> = 5.0 V±10%, 内部 16 MHz 動作 , 通常動作時	—	35	60	mA	MB90598G
				—	40	60	mA	MB90F598G
	I <sub>CCS</sub>		V <sub>CC</sub> = 5.0V±10%, 内部 16 MHz 動作 , スリープ時	—	11	18	mA	
	I <sub>CTS</sub>		V <sub>CC</sub> = 5.0V±1%, 内部 2 MHz 動作 , タイマモード時	—	0.3	0.6	mA	
	I <sub>CCH</sub>		V <sub>CC</sub> = 5.0 V±10%, ストップ時 , T <sub>A</sub> = 25°C	—	—	20	μA	
			I <sub>CCH2</sub>	V <sub>CC</sub> = 5.0 V±10%, ハードウェアスタン バイモード時 , T <sub>A</sub> = 25°C	—	—	20	μA
				—	50	100	μA	MB90F598G
入力容量	C <sub>IN</sub>	AV <sub>CC</sub> , AV <sub>SS</sub> , AVR <sub>H</sub> , AVR <sub>L</sub> , C, V <sub>CC</sub> , V <sub>SS</sub> , DV <sub>CC</sub> , DV <sub>SS</sub> , P70 〜 P87 以外	—	—	5	15	pF	
		P70 〜 P87	—	—	15	30	pF	
プルアップ 抵抗	R <sub>UP</sub>	$\overline{\text{RST}}$	—	25	50	100	kΩ	
プルダウン 抵抗	R <sub>DOWN</sub>	MD2	—	25	50	100	kΩ	

\*: 電源電流の試験条件は外部のクロックを使用した場合です。



## 11.4 交流規格

### 11.4.1 クロックタイミング


( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )



項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
発振周波数	$f_C$	X0, X1	3	—	5	MHz	発振回路使用時
発振サイクルタイム	$t_{CYL}$	X0, X1	200	—	333	ns	発振回路使用時
外部クロック周波数	$f_C$	X0, X1	3	—	16	MHz	外部クロック使用時
外部クロックサイクルタイム	$t_{CYL}$	X0, X1	62.5	—	333	ns	外部クロック使用時
周波数変動率ロック時*	$\Delta f$	—	—	—	5	%	
入力クロックパルス幅	$P_{WH}, P_{WL}$	X0	10	—	—	ns	デューティ比 30%～70%を目安としてください
入力クロック立上り, 立下り時間	$t_{CR}, t_{CF}$	X0	—	—	5	ns	外部クロック使用時
内部動作クロック周波数	$f_{CP}$	—	1.5	—	16	MHz	
内部動作クロックサイクルタイム	$t_{CP}$	—	62.5	—	666	ns	
フラッシュメモリリードサイクルタイム	$t_{CYL}$	—	—	$2 \cdot t_{CP}$	—	ns	フラッシュメモリが CPU からアクセスされる時

\*: 周波数変動率とは、PLL 使用通倍時のロック中における設定中心周波数からの最大変動割合を示したものです。




■ 発振回路例



**■ PLL 動作保証範囲**


交流規格値は以下の測定基準電圧値で規定しています。



#### 11.4.2 リセット、ハードウェアスタンバイ入力タイミング


( $V_{CC} = 5.0\text{ V} \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0\text{ V}$ ,  $T_A = -40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C}$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
リセット入力時間	$t_{RSTL}$	$\overline{RST}$	—	$16 t_{CP}^{*1}$	—	ns	通常動作時
				振動子の発振時間 <sup>*2</sup> + $16 t_{CP}^{*1}$	—	ms	ストップモード時
ハードウェアスタンバイ入力時間	$t_{HSTL}$	$\overline{HST}$	—	$16 t_{CP}^{*1}$	—	ns	通常動作時
				振動子の発振時間 <sup>*2</sup> + $16 t_{CP}^{*1}$	—	ms	ストップモード時

\*1: “tcp” はマシニングクロックの 1 サイクルタイムを表します。

自動アルゴリズム実行中は、リセットによるフラッシュメモリの一時記憶の初期化はできません。

\*2: 振動子の発振時間は、振幅の 90% に達した時間です。水晶発振子は数 ms ～数十 ms、セラミック発振子は数百  $\mu\text{s}$  ～数 ms、外部クロックは 0 ms となります。





### 11.4.3 電源投入規格 (パワーオンリセット)


( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項目	記号	端子名	条件	規格値		単位	項目
				最小	最大		
電源立上り時間	$t_R$	$V_{CC}$	—	0.05	30	ms	*
電源切断時間	$t_{OFF}$	$V_{CC}$		50	—	ms	繰り返し動作のため

\*: 電源立上げ前は,  $V_{CC} < 0.2 \text{ V}$  とする必要があります。

(注意事項)

- 上記規格は, パワーオンリセットがかかるための規格です。
- デバイス内にはパワーオンリセットによってのみ初期化されるレジスタ類があります。これらの初期化を期待する場合は, この規格に従って電源を投入してください。



#### 11.4.4 UART0/1, シリアル I/O タイミング


( $V_{CC} = 5.0\text{ V} \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0\text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )


項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
シリアルクロックサイクルタイム	$t_{SCYC}$	SCK0 ~ SCK2	内部シフト クロックモード出力端子は $C_L = 80\text{ pF} + 1\text{ TTL}$	$8\ t_{CP}^*$	—	ns	
SCK ↓ → SOT 遅延時間	$t_{SLOV}$	SCK0 ~ SCK2, SOT0 ~ SOT2		-80	80	ns	
有効 SIN → SCK ↑	$t_{IVSH}$	SCK0 ~ SCK2, SIN0 ~ SIN2		100	—	ns	
SCK ↑ → 有効 SIN ホールド時間	$t_{SHIX}$	SCK0 ~ SCK2, SIN0 ~ SIN2		60	—	ns	
シリアルクロック "H" パルス幅	$t_{SHSL}$	SCK0 ~ SCK2	外部シフト クロックモード出力端子は $C_L = 80\text{ pF} + 1\text{ TTL}$	$4\ t_{CP}$	—	ns	
シリアルクロック "L" パルス幅	$t_{SLSH}$	SCK0 ~ SCK2		$4\ t_{CP}$	—	ns	
SCK ↓ → SOT 遅延時間	$t_{SLOV}$	SCK0 ~ SCK2, SOT0 ~ SOT2		—	150	ns	
有効 SIN → SCK ↑	$t_{IVSH}$	SCK0 ~ SCK2, SIN0 ~ SIN2		60	—	ns	
SCK ↑ → 有効 SIN ホールド時間	$t_{SHIX}$	SCK0 ~ SCK2, SIN0 ~ SIN2		60	—	ns	

\*:  $t_{CP}$  (内部動作クロックサイクルタイム) については、「11.4.1 クロックタイミング」を参照してください。

(注意事項)

- CLK 同期モード時の交流規格です。
- $C_L$  は、テストング時の端子に付けられる負荷容量値です。






#### 11.4.5 タイマ入力タイミング

( $V_{CC} = 5.0 V \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0 V$ ,  $T_A = -40^\circ C \sim +85^\circ C$ )


項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TIWH}$	TIN0, TIN1	—	$4 t_{CP}$	—	ns	
	$t_{TIWL}$	IN0 ~ IN3					




#### 11.4.6 トリガ入力タイミング

( $V_{CC} = 5.0 V \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0 V$ ,  $T_A = -40^\circ C \sim +85^\circ C$ )

項目	記号	端子名	条件	規格値		単位	備考
				最小	最大		
入力パルス幅	$t_{TRGH}$	INT0 ~ INT7, ADTG	—	$5 t_{CP}$	—	ns	通常動作時
	$t_{TRGL}$			1	—	$\mu s$	ストップモード時

**■ トリガ入力タイミング**

**11.4.7 高電流出カスルーレート (MB90598G, MB90F598G のみ)**
 $(V_{CC} = 5.0 V \pm 10\%, V_{SS} = AV_{SS} = 0.0 V, T_A = -40^\circ C \sim +85^\circ C)$ 

項目	記号	端子名	条件	規格値			単位	備考
				最小	標準	最大		
出力立上り / 立下り時間	$t_{R2}$ $t_{F2}$	Port P70 ~ P77, Port P80 ~ P87	—	15	40	150	ns	

**■ スルーレート出力タイミング**


$$V_H = V_{OL2} + 0.1 \times (V_{OH2} - V_{OL2})$$

$$V_L = V_{OL2} + 0.9 \times (V_{OH2} - V_{OL2})$$

## 11.5 A/D コンバータ

### ■ 電気的特性


( $V_{CC} = AV_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $V_{SS} = AV_{SS} = 0.0 \text{ V}$ ,  $3.0 \text{ V} \leq AV_{RH} - AV_{RL}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
分解能	—	—	—	—	10	bit	
総合誤差	—	—	—	—	$\pm 5.0$	LSB	
非直線性誤差	—	—	—	—	$\pm 2.5$	LSB	
微分直線性誤差	—	—	—	—	$\pm 1.9$	LSB	
ゼロトランジション電圧	$V_{OT}$	AN0 ~ AN7	$AV_{RL} - 3.5 \text{ LSB}$	$AV_{RL} + 0.5 \text{ LSB}$	$AV_{RL} + 4.5 \text{ LSB}$	V	
フルスケールトランジション電圧	$V_{FST}$	AN0 ~ AN7	$AV_{RH} - 6.5 \text{ LSB}$	$AV_{RH} - 1.5 \text{ LSB}$	$AV_{RH} + 1.5 \text{ LSB}$	V	
変換時間	—	—	—	$352t_{CP}$	—	ns	
サンプリング期間	—	—	—	$64t_{CP}$	—	ns	
アナログポート入力電流	$I_{AIN}$	AN0 ~ AN7	-10	—	10	$\mu\text{A}$	
アナログ入力電圧	$V_{AIN}$	AN0 ~ AN7	$AV_{RL}$	—	$AV_{RH}$	V	
基準電圧	—	$AV_{RH}$	$AV_{RL} + 3.0$	—	$AV_{CC}$	V	
	—	$AV_{RL}$	0	—	$AV_{RH} - 3.0$	V	
電源電流	$I_A$	$AV_{CC}$	—	5	—	mA	
	$I_{AH}$	$AV_{CC}$	—	—	5	$\mu\text{A}$	*
基準電圧供給電流	$I_R$	$AV_{RH}$	—	400	600	$\mu\text{A}$	MB90V595G, MB90F598G
			—	140	600	$\mu\text{A}$	MB90598G
	$I_{RH}$	$AV_{RH}$	—	—	5	$\mu\text{A}$	*
チャンネル間バラツキ	—	AN0 ~ AN7	—	—	4	LSB	

\*: A/D コンバータを動作させていないときは, CPU を停止させたときの電流 ( $V_{CC} = AV_{CC} = AV_{RH} = 5.0 \text{ V}$ ) になります。

## 11.6 A/D コンバータの用語の定義

- 分解能 : A/D 変換器により識別可能なアナログ変化  
 直線性誤差 : ゼロトランジション点 (“00 0000 0000” ↔ “00 0000 0001”) とフルスケールトランジション点 (“11 1111 1110” ↔ “11 1111 1111”) とを結んだ直線と、実際の変換特性との偏差  
 微分直線性誤差 : 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差  
 総合誤差 : 実際の値と論理値との差をいい、ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差を含む誤差




$$\text{デジタル出力 } N \text{ の総合誤差} = \frac{V_{NT} - \{1 \text{ LSB} \times (N - 1) + 0.5 \text{ LSB}\}}{1 \text{ LSB}} \quad [\text{LSB}]$$

$$1 \text{ LSB} = (\text{理想値}) \frac{AVRH - AVRL}{1024} \quad [\text{V}]$$

$$V_{OT} (\text{理想値}) = AVRL + 0.5 \text{ LSB} \quad [\text{V}]$$

$$V_{FST} (\text{理想値}) = AVRH - 1.5 \text{ LSB} \quad [\text{V}]$$

$V_{NT}$  : デジタル出力が  $(N - 1)$  から  $N$  に遷移する電圧



$$\text{デジタル出力 } N \text{ の直線性誤差} = \frac{V_{NT} - \{1 \text{ LSB} \times (N - 1) + V_{OT}\}}{1 \text{ LSB}} [\text{LSB}]$$

$$\text{デジタル出力 } N \text{ の微分直線性誤差} = \frac{V_{(N+1)T} - V_{NT}}{1 \text{ LSB}} - 1 \text{ LSB} [\text{LSB}]$$

$$1 \text{ LSB} = \frac{V_{FST} - V_{OT}}{1022} [\text{V}]$$

$V_{OT}$ : デジタル出力が“000<sub>H</sub>”から“001<sub>H</sub>”に遷移する電圧


$V_{FST}$ : デジタル出力が“3FE<sub>H</sub>”から“3FF<sub>H</sub>”に遷移する電圧

### 11.7 A/D 変換部の注意事項

アナログ入力の外部回路の出力インピーダンスは、以下のような条件で使用してください。

- 外部回路の出力インピーダンスは約  $15\text{k}\Omega$  以下を推奨します。
- 外部にコンデンサを使用する場合には、外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考慮して、内部コンデンサの数千倍を目安にすることを推奨します。

(注意事項) 外部回路の出力インピーダンスが高すぎる場合、アナログ電圧のサンプリング期間が不足する場合があります (サンプリング期間 =  $4.00\text{ }\mu\text{s}$  @ マシンクロック  $16\text{ MHz}$  時)。



#### ■ 誤差について

|  $AVRH - AVRL$  | が小さくなるに従って、相対的な誤差は大きくなります。

### 11.8 フラッシュメモリ



#### ■ フラッシュメモリ書込み / 消去特性

項目	条件	規格値			単位	備考	
		最小	標準	最大			
セクタ消去時間	$T_A = 25\text{ }^\circ\text{C}$ , $V_{CC} = 5.0\text{ V}$	—	1	15	s	MB90F598G	内部での消去前書込み時間を除く
チップ消去時間		—	5	—	s	MB90F598G	内部での消去前書込み時間を除く
ワード(16ビット幅)書込み時間		—	16	3600	$\mu\text{s}$	MB90F598G	システムレベルのオーバーヘッド時間を除く
書込み消去回数	—	10000	—	—	cycle		





## 12. 特性例


### ■ “H” レベル出力電圧








### ■ “L” レベル出力電圧



### ■ “H” レベル入力電圧 / “L” レベル入力電圧 (ヒステリシス入力)



## 電源電流




**13. オーダ型格**

型格	パッケージ	備考
MB90598GPF MB90F598GPF	プラスチック・QFP, 100 ピン (PQH100)	
MB90V595GCR	セラミック・PGA, 256 ピン	評価・エバリュエーション品

## 14. パッケージ・外形寸法図

Package Type	Package Code
QFP 100	PQH100



## 15. 本版での主な変更内容

Spansion Publication Number: DS07-13705-7

ページ	場所	変更箇所
—	—	旧品種の MB90598, MB90F598, MB90V595 の記載を削除
—	—	シリーズ名を MB90595G シリーズに変更
—	—	以下の名称の誤りを変更 入出力タイマ → 16 ビットフリーランタイマ
33	■ 電气的特性 4. 交流規格	(1) クロックタイミングに、外部クロック入力、フラッシュメモリリードサイクルタイムの項目を追加。
39	■ 電气的特性 5. A/D 変換部電气的特性	ゼロトランジション電圧、フルスケールトランジション電圧の表記方法を変更 単位：mV → V 規格値：AVRL/AVRH± 数値 → AVRL/AVRH± 数値 LSB

注意事項：以降の変更点に関しては、「改訂履歴」を参照してください。

## 改訂履歴

文書名：MB90598G/F598G/V595G F <sup>2</sup> MC-16LX MB90595G Series CMOS 16-bit Proprietary Microcontroller 文書番号：002-07699				
版	ECN	変更者	発行日	変更内容
**	-	AKIH	09/26/2008	サイプレスとしてドキュメントコード 002-07699 に登録しました。 本版の内容およびフォーマットに変更はありません。
*A	5590816	AKIH	01/18/2017	これは英語版の 002-07700 Rev. *A を翻訳した日本語版です。
*B	6059035	AKIH	02/06/2018	これは英語版の 002-07700 Rev. *B を翻訳した日本語版です。 Cypress の新ロゴを適用。 パッケージコードを以下のように変更 FPT-100P-M06 → PQH100

## セールス、ソリューションおよび法律情報

### ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持しています。お客様の最寄りのオフィスについては、[サイプレスのロケーション ページ](#)をご覧ください。

### 製品

Arm® Cortex® Microcontrollers	<a href="http://cypress.com/arm">cypress.com/arm</a>
車載用	<a href="http://cypress.com/automotive">cypress.com/automotive</a>
クロック & バッファ	<a href="http://cypress.com/clocks">cypress.com/clocks</a>
インターフェース	<a href="http://cypress.com/interface">cypress.com/interface</a>
IoT (モノのインターネット)	<a href="http://cypress.com/iot">cypress.com/iot</a>
メモリ	<a href="http://cypress.com/memory">cypress.com/memory</a>
マイクロコントローラ	<a href="http://cypress.com/mcu">cypress.com/mcu</a>
PSoC	<a href="http://cypress.com/psoc">cypress.com/psoc</a>
電源用 IC	<a href="http://cypress.com/pmic">cypress.com/pmic</a>
タッチ センシング	<a href="http://cypress.com/touch">cypress.com/touch</a>
USB コントローラー	<a href="http://cypress.com/usb">cypress.com/usb</a>
ワイヤレス	<a href="http://cypress.com/wireless">cypress.com/wireless</a>

### PSoC® ソリューション

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#) | [PSoC 6 MCU](#)

### サイプレス開発者コミュニティ

[コミュニティ](#) | [Projects](#) | [ビデオ](#) | [ブログ](#) | [トレーニング](#) | [Components](#)

### テクニカル サポート

[cypress.com/support](http://cypress.com/support)

Arm and Cortex are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

All other trademarks or registered trademarks referenced herein are the property of their respective owners.

© Cypress Semiconductor Corporation, 2008-2018. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社（以下、「Cypress」という。）に帰属する財産である。本書面（本書面に含まれ又は言及されているあらゆるソフトウェア又はファームウェア（以下、「本ソフトウェア」という。）を含む）は、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき、Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、また、本段落で特に記載されているものを除き、Cypress の特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾していない。本ソフトウェアにライセンス契約書が伴っておらず、かつ、あなたが Cypress との間で別途本ソフトウェアの使用方法を定める書面による合意をしていない場合、Cypress は、あなたに対して、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためにのみ、組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに (b) Cypress のハードウェア製品ユニットに用いるためにのみ、（直接又は再販売者及び販売代理店を介して間接のいずれかで）エンドユーザーに対して、バイナリコード形式で本ソフトウェアを外部に配布すること、並びに (2) 本ソフトウェア（Cypress により提供され、修正がなされていないもの）に抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一身専属的ライセンス（サブライセンスの権利を除く）を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

**適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示を問わず、いかなる保証（商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない）も行わない。**いかなるコンピューティングデバイスも絶対に安全ということはない。従って、Cypress のハードウェアまたはソフトウェア製品に講じられたセキュリティ対策にもかかわらず、Cypress は、Cypress 製品への権限のないアクセスまたは使用といったセキュリティ違反から生じる一切の責任を負わない。加えて、本書面に記載された製品には、エラーと呼ばれる設計上の欠陥またはエラーが含まれている可能性があり、公表された仕様とは異なる動作をする場合がある。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報（あらゆるサンプルデザイン情報又はプログラムコードを含む）は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が人身傷害、死亡若しくは物的損害を生じさせるようなその他の使用（以下「本目的外使用」という。）のために設計、意図又は承認されていない。重要な構成部分とは、その不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部を問わず一切の責任を負わず、かつ Cypress はそれら一切から本書により免除される。Cypress は Cypress 製品の目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任（人身傷害又は死亡に基づく請求を含む）から免責補償される。

Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、WICED、PSoC、Capsense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登録商標である。Cypress の商標のより完全なリストは、[cypress.com](http://cypress.com) を参照のこと。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。