

请注意赛普拉斯已正式并入英飞凌科技公司。

此封面页之后的文件标注有“赛普拉斯”的文件即该产品为此公司最初开发的。请注意作为英飞凌产品组合的部分,英飞凌将继续为新的及现有客户提供该产品。

文件内容的连续性

事实是英飞凌提供如下产品作为英飞凌产品组合的部分不会带来对于此文件的任何变更。未来的变更将在恰当的时候发生,且任何变更将在历史页面记录。

订购零件编号的连续性

英飞凌继续支持现有零件编号的使用。下单时请继续使用数据表中的订购零件编号。


PSoC[®] Programmable System-on-Chip™ (可编程片上系统)

1. 特性

- XRES 引脚，支持 CY8C24894 中的系统内串行编程（ISSP）和外部复位控制
- 强大的 Harvard 架构处理器
 - M8C 处理器的速度最高可达 24 MHz
 - 两个 8 × 8 乘法、32 位累加器
 - 能在高速度条件下实现低功耗操作
 - 工作电压范围：3 V ~ 5.25 V
 - 工业温度范围：-40 °C ~ +85 °C
 - USB 温度范围：-10 °C ~ +85 °C
- 高级外设（PSoC[®] 模块）
 - 6 个轨至轨模拟 PSoC 模块提供了：
 - 高达 14 位的模数转换器（ADC）
 - 高达 9 位的数模转换器（DAC）
 - 可编程增益放大器（PGA）
 - 可编程滤波器和比较器
 - 4 个数字 PSoC 模块提供了：
 - 8 到 32 位定时器、计数器和脉冲宽度调制器（PWM）
 - 循环冗余校验（CRC）和伪随机序列（PRS）模块
 - 全双工通用异步收发器（UART）
 - 多个串行外设接口（SPI）主设备或从设备
 - 可连接到所有通用 I/O（GPIO）引脚
 - 通过多个模块的组合，能够构建复杂外设
 - 电容式感应应用（CSA）功能
- 全速 USB（12 Mbps）
 - 4 个单向端点
 - 一个双向控制端点
 - 符合 USB 2.0 标准
 - 专用的 256 字节缓冲器
 - 无需使用外部晶体
- 灵活的片上存储器
 - 16 KB 闪存程序存储器，50,000 次擦 / 写周期
 - 1 KB 静态随机存取存储器（SRAM）数据存储器
 - ISSP
 - 局部闪存更新
 - 灵活的保护模式
 - 在闪存内模拟电擦除可编程只读存储器（EEPROM）
- 可编程引脚配置
 - 所有 GPIO 均支持 25 mA 的灌电流和 10 mA 的拉电流
 - 所有 GPIO 均可选择上拉、下拉、高阻、强驱动或开漏驱动等模式
 - GPIO 上最多可有 48 个模拟输入
 - GPIO 上有两个 33 mA 的模拟输出
 - 所有 GPIO 都能生成可配置中断

- 高精度、可编程时钟
 - 内部 ±4% 24- / 48 MHz 主振荡器
 - 内部振荡器，能够实现看门狗和睡眠功能
 - 有连接 USB 时精度为 0.25%，无需外部组件
- 其它系统资源
 - I²C 从设备、主设备和多主设备的频率可达 400 kHz
 - 看门狗和睡眠定时器
 - 用户可配置的低压检测（LVD）功能

2. 逻辑框图



勘误表：有关芯片勘误表的信息，请查看第 59 页上的勘误表。具体内容包括触发条件、受影响器件以及推荐的解决方案。

3. 更多有关的信息

赛普拉斯的 www.cypress.com 网站上提供了大量资料，这些资料有助于选择符合您设计的 PSoC 器件，并能够加快将该器件集成到您的设计中的速度。有关使用资源的完整列表，请参考知识库文章 [KBA92181 — CapSense® 控制器的资源](#)。下面是 CapSense 器件的简要列表：

■ 概述：CapSense 系列、CapSense 蓝图。

■ 产品选择器：CapSense、CapSense Plus、CapSense Express、采用 CapSense 技术的 PSoC3、采用 CapSense 技术的 PSoC5、PSoC4。此外，在创建新项目时 PSoC Designer 还提供器件选型工具。

■ 应用笔记：赛普拉斯提供了大量 CapSense 应用笔记，包括从基本到高级的广泛主题。下面列出的是 CapSense 入门的应用笔记：

□ AN64846: CapSense 入门

□ AN2397: CapSense® 数据查看工具

■ 技术参考手册 (TRM)：

□ CY8CPLC20、CY8CLED16P01、CY8C29x66、CY8C27x43、CY8C24x94、CY8C24x23、CY8C24x23A、CY8C22x13、CY8C21x34、CY8C21x34B、CY8C21x23、CY7C64215、CY7C603xx、CY8CNP1xx 和 CY-WUSB6953 PSoC® 可编程片上系统技术参考手册

■ 开发套件：

□ CY3280-24x94 通用的 CapSense 控制器电路板使用了预定义的控制电路和插入硬件，从而简化了原型化设计和系统调试。另外，它还包含了用于进行调校和数据采集的编程硬件和 I2C-USB 间的桥接器。

□ CY3280-BMM 阵列按键模块由 8 个 CapSense 传感器组成（以 4x4 阵列格式组织），构成 16 个物理按键和 8 个 LED。该模块可连接至任意 CY3280 通用的 CapSense 控制器电路板（包含 CY3280-20x66 通用的 CapSense 控制器）。

□ CY3280-BSM 简单按键模块由十个 CapSense 按键和十个 LED 组成。该模块可连接至任意 CY3280 通用 CapSense 控制器电路板（包含 CY3280-20x66 通用 CapSense 控制器）。


CY3217-MiniProg1 和 CY8CKIT-002 PSoC® MiniProg3 器件提供了一个用于闪存编程的接口。

3.1 PSoC Designer

PSoC Designer 是基于 Windows 的免费的集成设计环境 (IDE)。通过它可以同时在基于 CapSense 的系统中设计硬件和固件（请参见图 1）。通过 PSoC Designer，您可以：

1. 将用户模块图标施放到主要设计工作区中，以进行您的硬件系统设计。
2. 使用 PSoC Designer 集成开发环境 C 编译器对您的应用固件和 PSoC 硬件进行协同设计
3. 配置用户模块
4. 了解用户模块库
5. 查看用户模块数据手册

图 1. PSoC Designer 的功能



4. 目录

PSoC 功能概述	4	电气规范	22
PSoC 内核	4	最大绝对额定值	22
数字系统	4	工作温度	23
模拟系统	5	直流电气特性	23
其它系统资源	6	交流电气特性	37
PSoC 器件特性	6	热阻	45
入门	7	回流焊峰值规范	45
应用笔记	7	开发工具选择	46
开发套件	7	软件	46
培训	7	开发套件	46
CYPros 顾问	7	评估工具	46
解决方案库	7	器件编程器	46
技术支持	7	附件（仿真和编程）	47
开发工具	7	订购信息	48
PSoC Designer 软件子系统	7	订购代码定义	48
使用 PSoC Designer 进行设计	8	封装尺寸	49
选择用户模块	8	缩略语	54
配置用户模块	8	使用的缩略语	54
组织和连接	8	文档规范	55
生成、验证和调试	8	测量单位	55
引脚信息	9	数字规范	55
56 引脚部件的引脚分布	9	术语表	55
56 引脚器件的引脚分布（带有 XRES）	10	勘误表	59
68 引脚器件的引脚分布	11	受影响的器件型号	59
68 引脚器件的引脚分布（片上调试）	12	CY8C24x94 勘误表摘要	59
100 球形焊盘 VFBGA 器件的引脚分布	13	文档修订记录	63
100 球形焊盘 VFBGA 器件的引脚分布（片上调试）	15	销售、解决方案和法律信息	64
100 引脚器件的引脚分布（片上调试）	17	全球销售和 design 支持	64
寄存器参考	19	产品	64
寄存器规定	19	PSoC® 解决方案	64
寄存器映射表	19	赛普拉斯开发者社区	64
寄存器映射组 0 表：用户空间	20	技术支持	64
寄存器映射组 1 表：配置空间	21		

5. PSoC 功能概述

PSoC 系列包含许多带片上控制器的器件。这些器件旨在使用一个低成本的可编程元件来代替多个基于 MCU 的传统系统元件。PSoC 器件包含多个可配置的模拟和数字逻辑模块，以及各模块间的可编程连接。这种结构可帮助您根据每个应用的要求来创建可定制的外设配置。此外，在一系列方便易用的引脚布局中还包含了快速 CPU、闪存程序存储器、SRAM 数据存储器以及可配置 I/O。

如第 1 页上的逻辑框图所示，PSoC 架构由以下 4 个主要部分组成：内核、系统资源、数字系统和模拟系统。利用可配置的全局总线资源，可将所有器件资源整合到一个完全定制的系统。每个 CY8C24x94 PSoC 器件都包括 4 个数字模块和 6 个模拟模块。根据 PSoC 封装，最多还可包括 56 个 GPIO。GPIO 能够提供对全局数字和模拟互连的访问。

5.1 PSoC 内核

PSoC 内核是一个强大的引擎，支持丰富的指令集。它包含用于数据存储的 SRAM、中断控制器、睡眠和看门狗定时器，IMO（内部主振荡器）和 ILO（内部低速振荡器）。M8C CPU 内核是一个速度可高达 24 MHz 的强大处理器。M8C 是一个 4 MIPS 的 Harvard 架构 8 位微处理器。

系统资源能够提供下述附加功能：

- 用于提高灵活性的数字时钟。
- 实现 I²C 主设备和从设备的 I²C 功能
- 内部电压参考，多主控模式能够为众多 PSoC 子系统提供 1.3V 的绝对值参考电位。
- 开关电压泵（SMP），能够利用单个电池生成正常工作电压
- M8C 支持的众多系统复位功能。

数字系统包括一个数字 PSoC 模块阵列，能够将这些模块配置为各种数字外设。可通过一系列全局总线将数字模块连接到 GPIO。这些能够将任意信号布线至任意引脚，这样一来，设计将不再受固定外设控制器的限制。

模拟系统包括六个模拟 PSoC 模块，支持电压比较器以及精度高达 10 位的模数转换。

5.2 数字系统


数字系统包括 4 个数字 PSoC 模块。每个模块都是一个 8 位的资源，既可以单独使用，又可以与其他模块一起组成 8、16、24 和 32 位外设（这些模块被称为用户模块）。数字外设配置包括：

- PWM（8 到 32 位）
- 带死区的 PWM（8 到 32 位）
- 计数器（8 到 32 位）
- 定时器（8 到 32 位）
- 带可选奇偶校验位的 8 位 UART
- SPI 主 / 从接口
- I²C 从设备和多主设备
- CRC/ 发生器（8 位）
- IrDA
- PRS 生成器（8 到 32 位）

通过一系列能够将任意信号路由至任意引脚的全局总线，数字模块可被连接到任意 GPIO。此外，通过总线还可以实现信号复用和执行逻辑运算。由于具有这种可配置性，因此设计不再受固定外设控制器的限制。

数字模块采用了四个一行的排列方式，具体的模块数量因 PSoC 器件系列不同而异。这样有助于根据应用选择最佳的系统资源。关于此产品系列的资源，请参见第 6 页上的表 1。

图 2. 数字系统框图




5.3 模拟系统

模拟系统由 6 个可配置的模块组成，其中每个模块都包含一个能够创建复杂模拟信号流的运算放大器电路。模拟外设非常灵活，并能够根据具体的应用要求进行定制。一些更常用的 PSoC 模拟功能（几乎都以用户模块的方式提供）包括：

- ADC（最多两个，6 到 14 位分辨率，可选择增量、Delta Sigma 和逐次逼近寄存器（SAR））
- 滤波器（2 极和 4 极带通、低通和陷波滤波器）
- 放大器（最多 2 个，可选增益达 48x）
- 仪表放大器（1 个，可选增益达 93x）
- 比较器（最多 2 个，有 16 个可选阈值）
- DAC（多达 2 个，6 到 9 位分辨率）
- 乘法 DAC（最多两个，6 到 9 位分辨率）
- 大电流输出驱动器（两个，驱动能力为 30 mA，属于 PSoC 内核资源）
- 1.3 V 参考（属于系统资源）
- DTMF 拨号器
- 调制器
- 相关器
- 峰值检测器
- 可以使用许多其他拓扑

如图 3 所示，模拟模块都采用三个一列的排列方式，其中包括一个连续时间（CT）和两个开关电容（SC）模块。

图 3. 模拟系统框图



5.3.1 模拟复用器系统

模拟复用器总线可以连接至端口 0–5 中的每个 GPIO 引脚。引脚可以单独连接至总线，也可以采用任意组合方式连接至总线。该总线还可连接到模拟系统，以便使用比较器和模数转换器进行分析。它可以拆分成两个部分，以同时进行双通道处理。一个额外的 8:1 模拟输入复用器提供了将端口 0 引脚连接至模拟阵列的另一个通路。

借助于开关控制逻辑，可以在硬件控制下对选定的引脚进行连续预充电。从而能够对触摸感应等应用进行电容式测量。其他复用器应用包括：

- 触控板、手指感应。
- 可以从多达 48 个 I/O 引脚进行模拟输入的芯片级复用。
- 任意 I/O 引脚组合之间的交叉点连接

5.4 其它系统资源

系统资源能够提供对整个系统非常有用的附加功能。除此之外还包括乘法器、抽取滤波器、低压检测和上电复位（POR）。以下简要介绍了每种资源的优点：

- 全速 USB（12 Mbps），带 5 个可配置端点和 256 字节的 RAM。除了两个串联电阻外，不需要任何外部元件。比商业级温度范围更宽的 USB 工作温度范围（-10°C 至 +85°C）。
- 数字时钟分频器能够提供三个可定制的时钟频率，以便在应用中使用。这些时钟既可以路由到数字系统，又能路由到模拟系统。通过将数字 PSoC 模块用作时钟分频器，可以生成更多时钟。
- 两个乘累加（MAC）单元能够提供具有 32 位累加运算能力的 8 位快速乘法器，以便协助通用数学和数字滤波器。
- 抽取滤波器能够针对数字信号处理应用（包括创建 Delta Sigma ADC）提供定制硬件滤波器。
- I²C 模块能够通过两条线提供 100 kHz 和 400 kHz 的通信。支持从设备、主设备和多主设备。
- 低压检测中断可以在电压下降时向应用程序发出信号，而高级 POR 电路则消除了系统监控方面的需要。
- 内部 1.3V 电压参考为 ADC、DAC 等模拟系统提供了一个绝对电压参考。
- 通用模拟复用器系统。

5.5 PSoC 器件特性

根据 PSoC 器件的特性，数字和模拟系统可以有 16、8 或 4 个数字模块和 12、6 或 4 个模拟模块。下表列出了特定 PSoC 器件系列所提供的资源。本数据手册介绍的器件是表中加亮显示的器件。

表 1. PSoC 器件特性

PSoC 器件型号	数字 I/O	数字行	数字模块	模拟输入	模拟输出	模拟列	模拟模块	SRAM 大小	闪存大小
CY8C29x66	多达 64 个	4	16	多达 12 个	4	4	12	2K	32K
CY8C28xxx	多达 44 个	多达 3 个	多达 12 个	多达 44 个	多达 4 个	多达 6 个	多达 12 + 4 ^[1]	1K	16 K
CY8C27x43	多达 44 个	2	8	多达 12 个	4	4	12	256	16K
CY8C24x94	多达 56 个	1	4	多达 48 个	2	2	6	1K	16K
CY8C24x23A	多达 24 个	1	4	多达 12 个	2	2	6	256	4K
CY8C23x33	多达 26 个	1	4	多达 12 个	2	2	4	256	8K
CY8C22x45	多达 38 个	2	8	多达 38 个	0	4	6 ^[1]	1K	16K
CY8C21x45	多达 24 个	1	4	多达 24 个	0	4	6 ^[1]	512	8 K
CY8C21x34	多达 28 个	1	4	多达 28 个	0	2	4 ^[1]	512	8K
CY8C21x23	多达 16 个	1	4	多达 8 个	0	2	4 ^[1]	256	4 K
CY8C20x34	多达 28 个	0	0	多达 28 个	0	0	3 ^[1、2]	512	8 K
CY8C20xx6	多达 36 个	0	0	多达 36 个	0	0	3 ^[1、2]	多达 2 K	多达 32 K

注释：

1. 有限的模拟功能。
2. 两个模拟模块和一个 CapSense®。

6. 入门

有关深入的信息及详细的编程信息，请参考本 PSoC 器件的《[技术参考手册](#)》。

有关最新的订购、封装和电气规范信息，请参考 <http://www.cypress.com> 网站上最新的 PSoC 器件。

6.1 应用笔记

赛普拉斯应用笔记是对各种各样的 PSoC 设计方案提供的完美介绍。

6.2 开发套件

可在线获得 [PSoC 开发套件](#)，也可以从不断增加的地区和全球分销商（包括 Arrow、Avnet、Digi-Key、Farnell、Future Electronics 和 Newark）那里获得。

6.3 培训

网址 www.cypress.com 下所在的在线免费 PSoC 技术培训（按需提供培训、在线研讨会和专题讨论会）涵盖了有助于您进行设计的大量主题和技能。

7. 开发工具

PSoC Designer™ 是革新的集成设计环境（IDE），您可以用来自定义 PSoC 以满足特定的应用需求。PSoC Designer 软件可加快系统的设计和上市进程。在拖放式设计环境中使用预先设定的模拟和数字外设库（也称为用户模块）来开发您的应用程序。然后，利用动态生成的应用编程接口（API）代码库来自定义您的设计。最后，使用集成调试环境（包括在线仿真和标准的软件调试功能）来调试并测试您的设计。PSoC Designer 包括：

- 应用编辑器图形用户界面（GUI），用于器件和用户模块配置和动态重配置
- 内容丰富的用户模块目录
- 集成的源码编辑器（C 语言和汇编语言）
- 免费的 C 语言编译器（无大小限制或时间限制）
- 内置调试器
- 在线仿真
- 通信接口内置支持：
 - 硬件和软件 I²C 从设备和主设备
 - 全速 USB 2.0
 - 最多四个全双工通用异步收发器（UART）、SPI 主设备和从设备及无线

PSoC Designer 支持 PSoC 1 器件的整个库，并可在 Windows XP、Windows Vista 和 Windows 7 操作系统上运行。

7.1 PSoC Designer 软件子系统

7.1.1 设计入口

在芯片级视图中，选择需要使用的基本器件。然后选择不同的板上模拟和数字组件（又称用户模块）。这些组件采用了 PSoC 模块。例如，用户模块有模数转换器（ADC）、数模转换器（DAC）、放大器和滤波器。为所选应用配置用户模块，并将它们互连并连接至适当的引脚。然后生成项目。这样会在项目中加入 API 和库，您可以使用它们来对应用进行编程。

通过此工具，用户还可以轻松开发多个配置和动态重新配置。利用动态重新配置，可在运行时更改配置。实质上，通过动态重新配置，您可对某个应用使用超过 100% 的 PSoC 资源。

6.4 CYPros 顾问

从技术协助到完成 PSoC 设计，得到认证的 PSoC 顾问能够提供一切支持。要联系或成为 PSoC 顾问，请访问 [CYPros 顾问](#) 网站。

6.5 解决方案库

访问我们 [以解决方案为中心且内容不断增加的设计库](#)。在这里，您可以找到各种应用设计，包括可使您快速完成设计的固件和硬件设计文件。

6.6 技术支持

可以在线获取 [技术支持](#)（包括可搜索的知识库文章和技术论坛）。如果找不到问题的解决方案，请致电 1-800-541-4736 联系技术支持。

7.1.2 代码生成工具

这些代码生成工具能够在 PSoC Designer 界面内无缝工作，并已采用一整套调试工具进行测试，您可以使用 C 语言、汇编语言或两者进行开发设计。

汇编器。汇编器可使汇编代码与 C 语言代码无缝合并。链接库会自动使用绝对寻址，或在相对模式下进行编译，然后与其他软件模块链接，以实现绝对寻址。

C 语言编译器。C 语言编译器支持 PSoC 系列器件。这些产品可让您为 PSoC 系列器件创建完整的 C 语言程序。优化的 C 语言编译器能够对 PSoC 架构提供 C 语言的所有功能。此外，还提供了各个嵌入式库。这些库能够提供端口和总线操作、标准键盘和显示器支持，以及扩展的数学功能。

7.1.3 调试器

PSoC Designer 提供的调试环境具有硬件在线仿真功能，不仅可以提供 PSoC 器件的内部视图，而且可让您在物理系统中测试程序。借助调试器命令，可对数据存储器进行读 / 编程及读 / 写操作，对 I/O 寄存器进行读 / 写操作。可对 CPU 寄存器进行读 / 写操作、设置和清除断点，以及提供程序运行、暂停和步进控制。调试器还可让您创建相关寄存器和存储器位置的跟踪缓冲区。

7.1.4 在线帮助系统

在线帮助系统可提供上下文关联的在线帮助。每个功能子系统都有与上下文关联的帮助，以便提供程式化的快速参考。在线帮助系统还提供相关教程以及指向常见问题和在线支持论坛的链接，以帮助设计人员。

7.1.5 在线仿真器

功能强大的低成本在线仿真器（ICE）可用于提供开发支持。该硬件可编程单个器件。

仿真器包含一个通过 USB 端口连接到 PC 的基本装置。该基本装置是通用的，能够用于所有 PSoC 器件。您可以单独购买任意器件系列的仿真转接板（Emulation Pod）。仿真转接板（Emulation Pod）取代了目标电路板中的 PSoC 器件并执行全速（24 MHz）操作。

8. 使用 PSoC Designer 进行设计

PSoC®器件的开发过程与传统的固定功能微处理器不同。可配置的模拟和数字硬件模块赋予 PSoC 架构独特的灵活性，有助于在开发期间管理规范变更，并降低库存成本。这些可配置的资源（称为 PSoC 模块）能够实现众多可供用户选择的功能。PSoC 开发过程可概括为以下四个步骤：

1. 选择用户模块
2. 配置用户模块
3. 组织和连接
4. 生成、验证和调试

8.1 选择用户模块

PSoC Designer 提供了一个预建且预测试的硬件外设组件库，被称为“用户模块”。使用用户模块可使选择和实现外设器件（包括模拟和数字器件）变得非常简单。

8.2 配置用户模块

所选择的每个用户模块都能够建立基本寄存器设置用于实现所选功能。此外，它们还提供了各个参数和属性，使您能够针对特定应用自定义精确配置。例如，PWM 用户模块能够配置一个或多个数字 PSoC 模块（每个模块的分辨率均为 8 位）。借助用户模块参数，您可以确定脉冲宽度和占空比。请根据所选应用配置参数和属性。您可以直接输入某个值或从下拉菜单中选择。所有用户模块都记录在数据手册内，可在 PSoC Designer 中或赛普拉斯网站上直接查看。这些[用户模块数据手册](#)介绍了用户模块的内部操作并提供了性能规范。每个数据手册都介绍了每个用户模块参数的使用，以及成功实现设计可能需要的其他信息。

8.3 组织和连接

您可以通过用户模块互连及与 I/O 引脚相连来构建芯片级的信号链。通过进行选择、配置和布线操作，可完全控制所有片上资源的使用。

8.4 生成、验证和调试

当您准备测试硬件配置或需要开发项目代码时，请执行“生成配置文件”这一步骤。这会使 PSoC Designer 生成源代码，而该源代码会自动按照您的规范配置器件，并为系统提供软件。生成的代码提供具有高级功能的应用编程接口（API），以便在运行时控制与响应硬件事件，并中断可根据需要调整的服务例程。

完善的代码开发环境可让你使用 C 语言和 / 或汇编语言来开发和定制应用程序。

开发过程的最后一步是在 PSoC Designer 的调试器（单击“Connect”（连接）图标访问）中完成的。PSoC Designer 会将 HEX 图像下载到 ICE 中并全速运行。PSoC Designer 的调试功能可以与较其成本高出数倍的系统相媲美。除了传统的单步执行、运行到断点和监视变量功能外，调试接口还提供大型跟踪缓冲器，并允许您定义复杂断点事件。这些事件包括监控地址和数据总线值、存储器位置和外部信号。

9. 引脚信息

本节说明、列出并展示了 CY8C24x94 PSoC 器件的引脚和引脚分布配置。


CY8C24x94 PSoC 器件有下列封装可供选择，具体如以下页面中所示。每个端口引脚（标有“P”）均能用作数字 I/O。然而，V_{SS}、V_{DD} 和 XRES 不能用作数字 I/O。

9.1 56 引脚部件的引脚分布

表 2. 56 引脚器件的引脚分布 (QFN^[6]) 请参见第 10 页上的表 3 中的图标详细信息和脚注。

引脚 编号	类型		名称	说明
	数字	模拟		
1	I/O	I、M	P2[3]	直接开关电容模块输入
2	I/O	I、M	P2[1]	直接开关电容模块输入
3	I/O	M	P4[7]	
4	I/O	M	P4[5]	
5	I/O	M	P4[3]	
6	I/O	M	P4[1]	
7	I/O	M	P3[7]	
8	I/O	M	P3[5]	
9	I/O	M	P3[3]	
10	I/O	M	P3[1]	
11	I/O	M	P5[7]	
12	I/O	M	P5[5]	
13	I/O	M	P5[3]	
14	I/O	M	P5[1]	
15	I/O	M	P1[7]	I ² C 串行时钟（SCL）
16	I/O	M	P1[5]	I ² C 串行数据（SDA）
17	I/O	M	P1[3]	
18	I/O	M	P1[1]	I ² C SCL、ISSP SCLK ^[4]
19	电源		V _{SS}	接地 ^[5]
20	USB		D+	
21	USB		D-	
22	电源		V _{DD}	供电电压
23	I/O		P7[7]	
24	I/O		P7[0]	
25	I/O	M	P1[0]	I ² C SDA、ISSP SDA ^[4]
26	I/O	M	P1[2]	
27	I/O	M	P1[4]	可选的外部时钟输入（EXTCLK）
28	I/O	M	P1[6]	
29	I/O	M	P5[0]	
30	I/O	M	P5[2]	
31	I/O	M	P5[4]	
32	I/O	M	P5[6]	
33	I/O	M	P3[0]	
34	I/O	M	P3[2]	
35	I/O	M	P3[4]	
36	I/O	M	P3[6]	
37	I/O	M	P4[0]	
38	I/O	M	P4[2]	
39	I/O	M	P4[4]	
40	I/O	M	P4[6]	
41	I/O	I、M	P2[0]	直接开关电容模块输入
42	I/O	I、M	P2[2]	直接开关电容模块输入
43	I/O	M	P2[4]	外部模拟地（AGND）输入

图 4. CY8C24794 56 引脚 PSoC 器件^[3]



引脚 编号	类型		名称	说明
	数字	模拟		
44	I/O	M	P2[6]	外部参考电压（VREF）输入
45	I/O	I、M	P0[0]	模拟列复用器输入
46	I/O	I、M	P0[2]	模拟列复用器输入
47	I/O	I、M	P0[4]	模拟列复用器输入 VREF
48	I/O	I、M	P0[6]	模拟列复用器输入
49	电源		V _{DD}	供电电压
50	电源		V _{SS}	接地 ^[5]
51	I/O	I、M	P0[7]	模拟列复用器输入
52	I/O	I/O、M	P0[5]	模拟列复用器输入和列输出
53	I/O	I/O、M	P0[3]	模拟列复用器输入和列输出
54	I/O	I、M	P0[1]	模拟列复用器输入
55	I/O	M	P2[7]	
56	I/O	M	P2[5]	

注释:


3. 使用复位模式无法编程此器件；编程时使用电源循环模式。
4. 这些是 ISSP 引脚，在 POR 时不处于高阻态。有关详细信息，请参考 [PSoC 技术参考手册](#)。
5. 应将所有 V_{SS} 引脚接地（GND）。

9.2 56 引脚器件的引脚分布（带有 XRES）

表 3. 56 引脚器件的引脚分布（QFN^[6]）

引脚 编号	类型		名称	说明
	数字	模拟		
1	I/O	I、M	P2[3]	直接开关电容模块输入
2	I/O	I、M	P2[1]	直接开关电容模块输入
3	I/O	M	P4[7]	
4	I/O	M	P4[5]	
5	I/O	M	P4[3]	
6	I/O	M	P4[1]	
7	I/O	M	P3[7]	
8	I/O	M	P3[5]	
9	I/O	M	P3[3]	
10	I/O	M	P3[1]	
11	I/O	M	P5[7]	
12	I/O	M	P5[5]	
13	I/O	M	P5[3]	
14	I/O	M	P5[1]	
15	I/O	M	P1[7]	I ² C SCL
16	I/O	M	P1[5]	I ² C SDA
17	I/O	M	P1[3]	
18	I/O	M	P1[1]	I ² C SCL、ISSP SCLK ^[7]
19	电源		V _{SS}	接地 ^[8]
20	USB		D+	
21	USB		D-	
22	电源		V _{DD}	供电电压
23	I/O		P7[7]	
24	I/O		P7[0]	
25	I/O	M	P1[0]	I ² C SDA、ISSP SDATA ^[7]
26	I/O	M	P1[2]	
27	I/O	M	P1[4]	可选的 EXTCLK
28	I/O	M	P1[6]	
29	I/O	M	P5[0]	
30	I/O	M	P5[2]	
31	I/O	M	P5[4]	
32	I/O	M	P5[6]	
33	I/O	M	P3[0]	
34	I/O	M	P3[2]	
35	I/O	M	P3[4]	
36	输入		XRES	采用内部下拉电阻的高电平有效外部复位
37	I/O	M	P4[0]	
38	I/O	M	P4[2]	
39	I/O	M	P4[4]	
40	I/O	M	P4[6]	
41	I/O	I、M	P2[0]	直接开关电容模块输入
42	I/O	I、M	P2[2]	直接开关电容模块输入
43	I/O	M	P2[4]	外部 AGND 输入

图 5. CY8C24894 56 引脚 PSoc 器件



引脚 编号	类型		名称	说明
	数字	模拟		
44	I/O	M	P2[6]	外部 VREF 输入
45	I/O	I、M	P0[0]	模拟列复用器输入
46	I/O	I、M	P0[2]	模拟列复用器输入
47	I/O	I、M	P0[4]	模拟列复用器输入 VREF
48	I/O	I、M	P0[6]	模拟列复用器输入
49	电源		V _{DD}	供电电压
50	电源		V _{SS}	接地 ^[8]
51	I/O	I、M	P0[7]	模拟列复用器输入
52	I/O	I/O、M	P0[5]	模拟列复用器输入和列输出
53	I/O	I/O、M	P0[3]	模拟列复用器输入和列输出
54	I/O	I、M	P0[1]	模拟列复用器输入
55	I/O	M	P2[7]	
56	I/O	M	P2[5]	

图例：A = 模拟，I = 输入，O = 输出和 M = 模拟复用器输入。

注释：

- 应将 QFN 封装上的中心焊盘接地（V_{SS}），以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能连接到任何其他信号。
- 这些是 ISSP 引脚，在 POR 时不处于高阻态。有关详细信息，请参考 [PSoc 技术参考手册](#)。
- 应将所有 V_{SS} 引脚连接地（GND）。


9.3 68 引脚器件的引脚分布

下列 68 引脚 QFN 器件表和绘图适用于 CY8C24994 PSoC 器件。

表 4. 68 引脚器件的引脚分布 (QFN^[9])

引脚 编号	类型		名称	说明
	数字	模拟		
1	I/O	M	P4[7]	
2	I/O	M	P4[5]	
3	I/O	M	P4[3]	
4	I/O	M	P4[1]	
5			NC	无连接。引脚必须处于悬空状态
6			NC	无连接。引脚必须处于悬空状态
7	电源		V _{SS}	接地 ^[10]
8	I/O	M	P3[7]	
9	I/O	M	P3[5]	
10	I/O	M	P3[3]	
11	I/O	M	P3[1]	
12	I/O	M	P5[7]	
13	I/O	M	P5[5]	
14	I/O	M	P5[3]	
15	I/O	M	P5[1]	
16	I/O	M	P1[7]	I ² C SCL
17	I/O	M	P1[5]	I ² C SDA
18	I/O	M	P1[3]	
19	I/O	M	P1[1]	I2C SCL ISSP SCLK ^[11]
20	电源		V _{SS}	接地 ^[10]
21	USB		D+	
22	USB		D-	
23	电源		V _{DD}	供电电压
24	I/O		P7[7]	
25	I/O		P7[6]	
26	I/O		P7[5]	
27	I/O		P7[4]	
28	I/O		P7[3]	
29	I/O		P7[2]	
30	I/O		P7[1]	
31	I/O		P7[0]	
32	I/O	M	P1[0]	I ² C SDA、ISSP SDATA ^[11]
33	I/O	M	P1[2]	
34	I/O	M	P1[4]	可选的 EXTCLK
35	I/O	M	P1[6]	
36	I/O	M	P5[0]	
37	I/O	M	P5[2]	
38	I/O	M	P5[4]	
39	I/O	M	P5[6]	
40	I/O	M	P3[0]	
41	I/O	M	P3[2]	
42	I/O	M	P3[4]	
43	I/O	M	P3[6]	
44			NC	无连接。引脚必须处于悬空状态
45			NC	无连接。引脚必须处于悬空状态
46	输入		XRES	采用内部下拉电阻的高电平有效引脚复位
47	I/O	M	P4[0]	
48	I/O	M	P4[2]	
49	I/O	M	P4[4]	

图 6. CY8C24994 68 引脚 PSoC 器件



引脚 编号	类型		名称	说明
	数字	模拟		
50	I/O	M	P4[6]	
51	I/O	I、M	P2[0]	直接开关电容模块输入
52	I/O	I、M	P2[2]	直接开关电容模块输入
53	I/O	M	P2[4]	外部 AGND 输入
54	I/O	M	P2[6]	外部 VREF 输入
55	I/O	I、M	P0[0]	模拟列复用器输入
56	I/O	I、M	P0[2]	模拟列复用器输入和列输出
57	I/O	I、M	P0[4]	模拟列复用器输入和列输出
58	I/O	I、M	P0[6]	模拟列复用器输入
59	电源		V _{DD}	供电电压
60	电源		V _{SS}	接地 ^[10]
61	I/O	I、M	P0[7]	模拟列复用器输入，积分输入 #1
62	I/O	I/O、M	P0[5]	模拟列复用器和列输出，积分输入 #2
63	I/O	I/O、M	P0[3]	模拟列复用器输入和列输出
64	I/O	I、M	P0[1]	模拟列复用器输入
65	I/O	M	P2[7]	
66	I/O	M	P2[5]	
67	I/O	I、M	P2[3]	直接开关电容模块输入
68	I/O	I、M	P2[1]	直接开关电容模块输入

图标: A = 模拟, I = 输入, O = 输出, NC = 无连接。引脚必须处于悬空状态, M = 模拟复用器输入。

注释:

9. QFN 封装上的中心焊盘应连接到接地 (V_{SS}), 以获得最佳机械、热学和电气性能。如果未接地, 则应处于电气悬空状态, 而不能连接到任何其他信号。

10. 应将所有 V_{SS} 引脚接地 (GND)。

11. 这些是 ISSP 引脚，上电复位时不处于 High Z 模式。有关详细信息，请参考《PSoC 技术参考手册》。

9.4 68 引脚器件的引脚分布（片上调试）


下列 68 引脚 QFN 器件表和绘图适用于 CY8C24094 OCD PSoc 器件。

注意：此器件仅用于在线调试。它不能用于生产。

表 5. 68 引脚器件的引脚分布（QFN^[12]）

引脚 编号	类型		名称	说明
	数字	模拟		
1	I/O	M	P4[7]	
2	I/O	M	P4[5]	
3	I/O	M	P4[3]	
4	I/O	M	P4[1]	
5			OCDE	OCD 偶数据 I/O
6			OCDO	OCD 奇数据输出
7	电源		V _{SS}	接地 ^[13]
8	I/O	M	P3[7]	
9	I/O	M	P3[5]	
10	I/O	M	P3[3]	
11	I/O	M	P3[1]	
12	I/O	M	P5[7]	
13	I/O	M	P5[5]	
14	I/O	M	P5[3]	
15	I/O	M	P5[1]	
16	I/O	M	P1[7]	I ² C SCL
17	I/O	M	P1[5]	I ² C SDA
18	I/O	M	P1[3]	
19	I/O	M	P1[1]	I ² C SCL、ISSP SCLK ^[14]
20	电源		V _{SS}	接地 ^[13]
21	USB		D+	
22	USB		D-	
23	电源		V _{DD}	供电电压
24	I/O		P7[7]	
25	I/O		P7[6]	
26	I/O		P7[5]	
27	I/O		P7[4]	
28	I/O		P7[3]	
29	I/O		P7[2]	
30	I/O		P7[1]	
31	I/O		P7[0]	
32	I/O	M	P1[0]	I ² C SDA、ISSP SDA ^[14]
33	I/O	M	P1[2]	
34	I/O	M	P1[4]	可选的 EXTCLK
35	I/O	M	P1[6]	
36	I/O	M	P5[0]	
37	I/O	M	P5[2]	
38	I/O	M	P5[4]	
39	I/O	M	P5[6]	
40	I/O	M	P3[0]	
41	I/O	M	P3[2]	
42	I/O	M	P3[4]	
43	I/O	M	P3[6]	
44			HCLK	OCD 高速时钟输出
45			CCLK	OCD CPU 时钟输出
46	输入		XRES	采用内部下拉电阻的高电平有效引脚复位
47	I/O	M	P4[0]	
48	I/O	M	P4[2]	
49	I/O	M	P4[4]	

图 7. CY8C24094 68 引脚 OCD PSoc 器件



引脚 编号	类型		名称	说明
	数字	模拟		
50	I/O	M	P4[6]	
51	I/O	I、M	P2[0]	直接开关电容模块输入
52	I/O	I、M	P2[2]	直接开关电容模块输入
53	I/O	M	P2[4]	外部 AGND 输入
54	I/O	M	P2[6]	外部 VREF 输入
55	I/O	I、M	P0[0]	模拟列复用器输入
56	I/O	I、M	P0[2]	模拟列复用器输入和列输出
57	I/O	I、M	P0[4]	模拟列复用器输入和列输出
58	I/O	I、M	P0[6]	模拟列复用器输入
59	电源		V _{DD}	供电电压
60	电源		V _{SS}	接地 ^[13]
61	I/O	I、M	P0[7]	模拟列复用器输入，积分输入 #1
62	I/O	I/O、M	P0[5]	模拟列复用器和列输出，积分输入 #2
63	I/O	I/O、M	P0[3]	模拟列复用器输入和列输出
64	I/O	I、M	P0[1]	模拟列复用器输入
65	I/O	M	P2[7]	
66	I/O	M	P2[5]	
67	I/O	I、M	P2[3]	直接开关电容模块输入
68	I/O	I、M	P2[1]	直接开关电容模块输入

图标：A = 模拟，I = 输入，O = 输出，M = 模拟复用器输入，OCD = 片上调试器。

注释：

12. 应将 QFN 封装上的中心焊盘接地（V_{SS}），以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能连接到任何其他信号。

13. 应将所有 V_{SS} 引脚接地（GND）。

14. 这些是 ISSP 引脚，上电复位时不处于 High Z 模式。有关详细信息，请参考《PSoc 技术参考手册》。

9.5 100 球形焊盘 VFBGA 器件的引脚分布

100 球形焊盘 VFBGA 器件适用于 CY8C24994 PSoc 器件。

表 6. 100 球形焊盘器件的引脚分布 (VFBGA^[15])

引脚 编号	引脚 名称	引脚 名称	名称	说明	引脚 编号	引脚 名称	引脚 名称	名称	说明
A1	电源		V _{SS}	接地	F1			NC	无连接。引脚必须处于悬空状态
A2	电源		V _{SS}	接地	F2	I/O	M	P5[7]	
A3			NC	无连接。引脚必须处于悬空状态	F3	I/O	M	P3[5]	
A4			NC	无连接。引脚必须处于悬空状态	F4	I/O	M	P5[1]	
A5			NC	无连接。引脚必须处于悬空状态	F5	电源		V _{SS}	接地
A6	电源		V _{DD}	供电电压	F6	电源		V _{SS}	接地
A7			NC	无连接。引脚必须处于悬空状态	F7	I/O	M	P5[0]	
A8			NC	无连接。引脚必须处于悬空状态	F8	I/O	M	P3[0]	
A9	电源		V _{SS}	接地	F9			XRES	采用内部下拉电阻的高电平有效引脚复位
A10	电源		V _{SS}	接地	F10	I/O		P7[1]	
B1	电源		V _{SS}	接地	G1			NC	无连接。引脚必须处于悬空状态
B2	电源		V _{SS}	接地	G2	I/O	M	P5[5]	
B3	I/O	I、M	P2[1]	直接开关电容模块输入	G3	I/O	M	P3[3]	
B4	I/O	I、M	P0[1]	模拟列复用器输入	G4	I/O	M	P1[7]	I ² C SCL
B5	I/O	I、M	P0[7]	模拟列复用器输入	G5	I/O	M	P1[1]	I ² C SCL、ISSP SCLK ^[16]
B6	电源		V _{DD}	供电电压	G6	I/O	M	P1[0]	I ² C SDA、ISSP SDATA ^[16]
B7	I/O	I、M	P0[2]	模拟列复用器输入	G7	I/O	M	P1[6]	
B8	I/O	I、M	P2[2]	直接开关电容模块输入	G8	I/O	M	P3[4]	
B9	电源		V _{SS}	接地	G9	I/O	M	P5[6]	
B10	电源		V _{SS}	接地	G10	I/O		P7[2]	
C1			NC	无连接。引脚必须处于悬空状态	H1			NC	无连接。引脚必须处于悬空状态
C2	I/O	M	P4[1]		H2	I/O	M	P5[3]	
C3	I/O	M	P4[7]		H3	I/O	M	P3[1]	
C4	I/O	M	P2[7]		H4	I/O	M	P1[5]	I ² C SDA
C5	I/O	I/O、M	P0[5]	模拟列复用器输入和列输出	H5	I/O	M	P1[3]	
C6	I/O	I、M	P0[6]	模拟列复用器输入	H6	I/O	M	P1[2]	
C7	I/O	I、M	P0[0]	模拟列复用器输入	H7	I/O	M	P1[4]	可选的 EXTCLK
C8	I/O	I、M	P2[0]	直接开关电容模块输入	H8	I/O	M	P3[2]	
C9	I/O	M	P4[2]		H9	I/O	M	P5[4]	
C10			NC	无连接。引脚必须处于悬空状态	H10	I/O		P7[3]	
D1			NC	无连接。引脚必须处于悬空状态	J1	电源		V _{SS}	接地
D2	I/O	M	P3[7]		J2	电源		V _{SS}	接地
D3	I/O	M	P4[5]		J3	USB		D+	
D4	I/O	M	P2[5]		J4	USB		D-	
D5	I/O	I/O、M	P0[3]	模拟列复用器输入和列输出	J5	电源		V _{DD}	供电电压
D6	I/O	I、M	P0[4]	模拟列复用器输入	J6	I/O		P7[7]	
D7	I/O	M	P2[6]	外部 VREF 输入	J7	I/O		P7[0]	
D8	I/O	M	P4[6]		J8	I/O	M	P5[2]	
D9	I/O	M	P4[0]		J9	电源		V _{SS}	接地
D10			NC	无连接。引脚必须处于悬空状态	J10	电源		V _{SS}	接地
E1			NC	无连接。引脚必须处于悬空状态	K1	电源		V _{SS}	接地
E2			NC	无连接。引脚必须处于悬空状态	K2	电源		V _{SS}	接地
E3	I/O	M	P4[3]		K3			NC	无连接。引脚必须处于悬空状态
E4	I/O	I、M	P2[3]	直接开关电容模块输入	K4			NC	无连接。引脚必须处于悬空状态
E5	电源		V _{SS}	接地	K5	电源		V _{DD}	供电电压
E6	电源		V _{SS}	接地	K6	I/O		P7[6]	
E7	I/O	M	P2[4]	外部 AGND 输入	K7	I/O		P7[5]	
E8	I/O	M	P4[4]		K8	I/O		P7[4]	
E9	I/O	M	P3[6]		K9	电源		V _{SS}	接地
E10			NC	无连接。引脚必须处于悬空状态	K10	电源		V _{SS}	接地


图例: A = 模拟, I = 输入, O = 输出, M = 模拟复用器输入, NC = 无连接。引脚必须处于悬空状态。

注释:

15. 应将所有 V_{SS} 引脚连接地 (GND)。

16. 这些是 ISSP 引脚, 上电复位时不处于 High Z 模式。有关详细信息, 请参考 PSoc 技术参考手册。

图 8. CY8C24094 OCD (不用于生产)



9.6 100 球形焊盘 VFBGA 器件的引脚分布（片上调试）

下列 100 引脚 VFBGA 器件表和绘图适用于 CY8C24094 OCD PSoC 器件。

注意：此器件仅用于在线调试。它不能用于生产。

表 7. 100 球形焊盘器件的引脚分布（VFBGA^[17]）

引脚 编号	引脚 名称	引脚 名称	说明	引脚 编号	引脚 名称	引脚 名称	说明
A1	电源	V _{SS}	接地	F1		OCDE	OCD 偶数据 I/O
A2	电源	V _{SS}	接地	F2	I/O	M	P5[7]
A3		NC	无连接。引脚必须处于悬空状态	F3	I/O	M	P3[5]
A4		NC	无连接。引脚必须处于悬空状态	F4	I/O	M	P5[1]
A5		NC	无连接。引脚必须处于悬空状态	F5	电源	V _{SS}	接地
A6	电源	V _{DD}	供电电压。	F6	电源	V _{SS}	接地
A7		NC	无连接。引脚必须处于悬空状态	F7	I/O	M	P5[0]
A8		NC	无连接。引脚必须处于悬空状态	F8	I/O	M	P3[0]
A9	电源	V _{SS}	接地	F9		XRES	采用内部下拉电阻的高电平有效引脚复位
A10	电源	V _{SS}	接地	F10	I/O		P7[1]
B1	电源	V _{SS}	接地	G1		OCDO	OCD 奇数据输出
B2	电源	V _{SS}	接地	G2	I/O	M	P5[5]
B3	I/O	I, M	P2[1] 直接开关电容模块输入	G3	I/O	M	P3[3]
B4	I/O	I, M	P0[1] 模拟列复用器输入	G4	I/O	M	P1[7] I ² C SCL
B5	I/O	I, M	P0[7] 模拟列复用器输入	G5	I/O	M	P1[1] I ² C SCL、ISSP SCLK ^[18]
B6	电源	V _{DD}	供电电压	G6	I/O	M	P1[0] I ² C SDA、ISSP SDATA ^[18]
B7	I/O	I, M	P0[2] 模拟列复用器输入	G7	I/O	M	P1[6]
B8	I/O	I, M	P2[2] 直接开关电容模块输入	G8	I/O	M	P3[4]
B9	电源	V _{SS}	接地	G9	I/O	M	P5[6]
B10	电源	V _{SS}	接地	G10	I/O		P7[2]
C1		NC	无连接。引脚必须处于悬空状态	H1		NC	无连接。引脚必须处于悬空状态
C2	I/O	M	P4[1]	H2	I/O	M	P5[3]
C3	I/O	M	P4[7]	H3	I/O	M	P3[1]
C4	I/O	M	P2[7]	H4	I/O	M	P1[5] I ² C SDA
C5	I/O	I/O, M	P0[5] 模拟列复用器输入和列输出	H5	I/O	M	P1[3]
C6	I/O	I, M	P0[6] 模拟列复用器输入	H6	I/O	M	P1[2]
C7	I/O	I, M	P0[0] 模拟列复用器输入	H7	I/O	M	P1[4] 可选的 EXTCLK
C8	I/O	I, M	P2[0] 直接开关电容模块输入	H8	I/O	M	P3[2]
C9	I/O	M	P4[2]	H9	I/O	M	P5[4]
C10		NC	无连接。引脚必须处于悬空状态	H10	I/O		P7[3]
D1		NC	无连接。引脚必须处于悬空状态	J1	电源	V _{SS}	接地
D2	I/O	M	P3[7]	J2	电源	V _{SS}	接地
D3	I/O	M	P4[5]	J3	USB	D+	
D4	I/O	M	P2[5]	J4	USB	D-	
D5	I/O	I/O, M	P0[3] 模拟列复用器输入和列输出	J5	电源	V _{DD}	供电电压
D6	I/O	I, M	P0[4] 模拟列复用器输入	J6	I/O		P7[7]
D7	I/O	M	P2[6] 外部 VREF 输入	J7	I/O		P7[0]
D8	I/O	M	P4[6]	J8	I/O	M	P5[2]
D9	I/O	M	P4[0]	J9	电源	V _{SS}	接地
D10		CCCLK	OCD CPU 时钟输出	J10	电源	V _{SS}	接地
E1		NC	无连接。引脚必须处于悬空状态	K1	电源	V _{SS}	接地
E2		NC	无连接。引脚必须处于悬空状态	K2	电源	V _{SS}	接地
E3	I/O	M	P4[3]	K3		NC	无连接。引脚必须处于悬空状态
E4	I/O	I, M	P2[3] 直接开关电容模块输入	K4		NC	无连接。引脚必须处于悬空状态
E5	电源	V _{SS}	接地	K5	电源	V _{DD}	供电电压
E6	电源	V _{SS}	接地	K6	I/O		P7[6]
E7	I/O	M	P2[4] 外部 AGND 输入	K7	I/O		P7[5]
E8	I/O	M	P4[4]	K8	I/O		P7[4]
E9	I/O	M	P3[6]	K9	电源	V _{SS}	接地
E10		HCCLK	OCD 高速时钟输出	K10	电源	V _{SS}	接地


图标：A = 模拟，I = 输入，O = 输出，M = 模拟复用器输入，NC = 无连接。引脚必须处于悬空状态，OCD = 片上调试器。

注释：

17. 应将所有 V_{SS} 引脚连接地（GND）。

18. 这些是 ISSP 引脚，上电复位时不处于 HIGH Z 模式。有关详细信息，请参考 PSOC 技术参考手册。

图 9. CY8C24094 OCD (不用于量产)



BGA (Top View)

9.7 100 引脚器件的引脚分布（片上调试）

100 引脚 TQFP 器件适用于 CY8C24094 OCD PSoc 器件。

注意：此器件仅用于在线调试。它不能用于生产。

表 8. 100 引脚器件的引脚分布（TQFP^[19]）

引脚 编号	补 码	名称	说明	引脚 编号	补 码	名称	说明
1		NC	无连接。引脚必须处于悬空状态	51	I/O	M	P1[6]
2		NC	无连接。引脚必须处于悬空状态	52	I/O	M	P5[0]
3	I/O	I、M	P0[1] 模拟列复用器输入	53	I/O	M	P5[2]
4	I/O	M	P2[7]	54	I/O	M	P5[4]
5	I/O	M	P2[5]	55	I/O	M	P5[6]
6	I/O	I、M	P2[3] 直接开关电容模块输入	56	I/O	M	P3[0]
7	I/O	I、M	P2[1] 直接开关电容模块输入	57	I/O	M	P3[2]
8	I/O	M	P4[7]	58	I/O	M	P3[4]
9	I/O	M	P4[5]	59	I/O	M	P3[6]
10	I/O	M	P4[3]	60			HCLK OCD 高速时钟输出
11	I/O	M	P4[1]	61			CCLK OCD CPU 时钟输出
12		OCDE	OCD 偶数据 I/O	62	输入		XRES 采用内部下拉电阻的高电平有效引脚复位
13		OCDO	OCD 奇数据输出	63	I/O	M	P4[0]
14		NC	无连接。引脚必须处于悬空状态	64	I/O	M	P4[2]
15	电源	V _{SS}	接地	65	电源		V _{SS} 接地
16	I/O	M	P3[7]	66	I/O	M	P4[4]
17	I/O	M	P3[5]	67	I/O	M	P4[6]
18	I/O	M	P3[3]	68	I/O	I、M	P2[0] 直接开关电容模块输入
19	I/O	M	P3[1]	69	I/O	I、M	P2[2] 直接开关电容模块输入
20	I/O	M	P5[7]	70	I/O		P2[4] 外部 AGND 输入
21	I/O	M	P5[5]	71			NC 无连接。引脚必须处于悬空状态
22	I/O	M	P5[3]	72	I/O		P2[6] 外部 VREF 输入
23	I/O	M	P5[1]	73			NC 无连接。引脚必须处于悬空状态
24	I/O	M	P1[7] I ² C SCL	74	I/O	I	P0[0] 模拟列复用器输入
25		NC	无连接。引脚必须处于悬空状态	75			NC 无连接。引脚必须处于悬空状态
26		NC	无连接。引脚必须处于悬空状态	76			NC 无连接。引脚必须处于悬空状态
27		NC	无连接。引脚必须处于悬空状态	77	I/O	I、M	P0[2] 模拟列复用器输入和列输出
28	I/O		P1[5] I ² C SDA	78			NC 无连接。引脚必须处于悬空状态
29	I/O		P1[3]	79	I/O	I、M	P0[4] 模拟列复用器输入和列输出
30	I/O		P1[1] 晶体输入（XTALin）、I ² C SCL、ISSP SCLK ^[20]	80			NC 无连接。引脚必须处于悬空状态
31		NC	无连接。引脚必须处于悬空状态	81	I/O	I、M	P0[6] 模拟列复用器输入
32	电源	V _{SS}	接地	82	电源		V _{DD} 供电电压
33	USB	D+		83			NC 无连接。引脚必须处于悬空状态
34	USB	D-		84	电源		V _{SS} 接地
35	电源	V _{DD}	供电电压	85			NC 无连接。引脚必须处于悬空状态
36	I/O		P7[7]	86			NC 无连接。引脚必须处于悬空状态
37	I/O		P7[6]	87			NC 无连接。引脚必须处于悬空状态
38	I/O		P7[5]	88			NC 无连接。引脚必须处于悬空状态
39	I/O		P7[4]	89			NC 无连接。引脚必须处于悬空状态
40	I/O		P7[3]	90			NC 无连接。引脚必须处于悬空状态
41	I/O		P7[2]	91			NC 无连接。引脚必须处于悬空状态
42	I/O		P7[1]	92			NC 无连接。引脚必须处于悬空状态
43	I/O		P7[0]	93			NC 无连接。引脚必须处于悬空状态
44		NC	无连接。引脚必须处于悬空状态	94			NC 无连接。引脚必须处于悬空状态
45		NC	无连接。引脚必须处于悬空状态	95	I/O	I、M	P0[7] 模拟列复用器输入
46		NC	无连接。引脚必须处于悬空状态	96			NC 无连接。引脚必须处于悬空状态
47		NC	无连接。引脚必须处于悬空状态	97	I/O	I/O、M	P0[5] 模拟列复用器输入和列输出
48	I/O		P1[0] 晶体输出（XTALout）、I ² C SDA、ISSP SDA ^[20]	98			NC 无连接。引脚必须处于悬空状态
49	I/O		P1[2]	99	I/O	I/O、M	P0[3] 模拟列复用器输入和列输出
50	I/O		P1[4] 可选的 EXTCLK	100			NC 无连接。引脚必须处于悬空状态


图标：A = 模拟，I = 输入，O = 输出，NC = 无连接。引脚必须处于悬空状态，M = 模拟复用器输入，OCD = 片上调试器。

注释：

19. 应将所有 V_{SS} 引脚连接地（GND）。

20. 这些是 ISSP 引脚，上电复位时不处于 High Z 模式。有关详细信息，请参考 PSoc 技术参考手册。

图 10. CY8C24094 OCD (不用于生产)



10. 寄存器参考

本节列出了 CY8C24x94 PSoC 器件系列的寄存器。有关寄存器的详细信息，请参见《[PSoC 技术参考手册](#)》。

10.1 寄存器规定

下表列出了针对本节的寄存器规范。

规范	说明
R	读取寄存器或位
W	写入寄存器或位
L	逻辑寄存器或位
C	可清除的寄存器或位
#	根据位决定访问类型

10.2 寄存器映射表

PSoC 器件共有 512 个字节的寄存器地址空间。该寄存器空间也被称为 I/O 空间，并分为两组，分别为组 0 和组 1。标记寄存器（CPU_F）中的 XOI 位用于确定用户当前位所在的组。将 XOI 位置 1 时，用户位于组 1 中。

注意：在以下寄存器映射表中，空白字段为保留字段，请勿访问。

10.3 寄存器映射组 0 表：用户空间

名称	地址 (0、十六进制)	访问	名称	地址 (0、十六进制)	访问	名称	地址 (0、十六进制)	访问	名称	地址 (0、十六进制)	访问
PRT0DR	00	RW	PMA0_DR	40	RW	ASC10CR0	80	RW		C0	
PRT0IE	01	RW	PMA1_DR	41	RW	ASC10CR1	81	RW		C1	
PRT0GS	02	RW	PMA2_DR	42	RW	ASC10CR2	82	RW		C2	
PRT0DM2	03	RW	PMA3_DR	43	RW	ASC10CR3	83	RW		C3	
PRT1DR	04	RW	PMA4_DR	44	RW	ASD11CR0	84	RW		C4	
PRT1IE	05	RW	PMA5_DR	45	RW	ASD11CR1	85	RW		C5	
PRT1GS	06	RW	PMA6_DR	46	RW	ASD11CR2	86	RW		C6	
PRT1DM2	07	RW	PMA7_DR	47	RW	ASD11CR3	87	RW		C7	
PRT2DR	08	RW	USB_SOF0	48	R		88			C8	
PRT2IE	09	RW	USB_SOF1	49	R		89			C9	
PRT2GS	0A	RW	USB_CR0	4A	RW		8A			CA	
PRT2DM2	0B	RW	USB/O_CR0	4B	#		8B			CB	
PRT3DR	0C	RW	USB/O_CR1	4C	RW		8C			CC	
PRT3IE	0D	RW		4D			8D			CD	
PRT3GS	0E	RW	EP1_CNT1	4E	#		8E			CE	
PRT3DM2	0F	RW	EP1_CNT	4F	RW		8F			CF	
PRT4DR	10	RW	EP2_CNT1	50	#	ASD20CR0	90	RW	CUR_PP	D0	RW
PRT4IE	11	RW	EP2_CNT	51	RW	ASD20CR1	91	RW	STK_PP	D1	RW
PRT4GS	12	RW	EP3_CNT1	52	#	ASD20CR2	92	RW		D2	
PRT4DM2	13	RW	EP3_CNT	53	RW	ASD20CR3	93	RW	IDX_PP	D3	RW
PRT5DR	14	RW	EP4_CNT1	54	#	ASC21CR0	94	RW	MVR_PP	D4	RW
PRT5IE	15	RW	EP4_CNT	55	RW	ASC21CR1	95	RW	MVW_PP	D5	RW
PRT5GS	16	RW	EP0_CR	56	#	ASC21CR2	96	RW	I2C_CFG	D6	RW
PRT5DM2	17	RW	EP0_CNT	57	#	ASC21CR3	97	RW	I2C_SCR	D7	#
	18		EP0_DR0	58	RW		98		I2C_DR	D8	RW
	19		EP0_DR1	59	RW		99		I2C_MSCR	D9	#
	1A		EP0_DR2	5A	RW		9A		INT_CLR0	DA	RW
	1B		EP0_DR3	5B	RW		9B		INT_CLR1	DB	RW
PRT7DR	1C	RW	EP0_DR4	5C	RW		9C		INT_CLR2	DC	RW
PRT7IE	1D	RW	EP0_DR5	5D	RW		9D		INT_CLR3	DD	RW
PRT7GS	1E	RW	EP0_DR6	5E	RW		9E		INT_MSK3	DE	RW
PRT7DM2	1F	RW	EP0_DR7	5F	RW		9F		INT_MSK2	DF	RW
DBB00DR0	20	#	AMX_IN	60	RW		A0		INT_MSK0	E0	RW
DBB00DR1	21	W	AMUXCFG	61	RW		A1		INT_MSK1	E1	RW
DBB00DR2	22	RW		62			A2		INT_VC	E2	RC
DBB00CR0	23	#	ARF_CR	63	RW		A3		RES_WDT	E3	W
DBB01DR0	24	#	CMP_CR0	64	#		A4		DEC_DH	E4	RC
DBB01DR1	25	W	ASY_CR	65	#		A5		DEC_DL	E5	RC
DBB01DR2	26	RW	CMP_CR1	66	RW		A6		DEC_CR0	E6	RW
DBB01CR0	27	#		67			A7		DEC_CR1	E7	RW
DCB02DR0	28	#		68		MUL1_X	A8	W	MUL0_X	E8	W
DCB02DR1	29	W		69		MUL1_Y	A9	W	MUL0_Y	E9	W
DCB02DR2	2A	RW		6A		MUL1_DH	AA	R	MUL0_DH	EA	R
DCB02CR0	2B	#		6B		MUL1_DL	AB	R	MUL0_DL	EB	R
DCB03DR0	2C	#	TMP_DR0	6C	RW	ACC1_DR1	AC	RW	ACC0_DR1	EC	RW
DCB03DR1	2D	W	TMP_DR1	6D	RW	ACC1_DR0	AD	RW	ACC0_DR0	ED	RW
DCB03DR2	2E	RW	TMP_DR2	6E	RW	ACC1_DR3	AE	RW	ACC0_DR3	EE	RW
DCB03CR0	2F	#	TMP_DR3	6F	RW	ACC1_DR2	AF	RW	ACC0_DR2	EF	RW
	30		ACB00CR3	70	RW	RDI0RI	B0	RW		F0	
	31		ACB00CR0	71	RW	RDI0SYN	B1	RW		F1	
	32		ACB00CR1	72	RW	RDI0IS	B2	RW		F2	
	33		ACB00CR2	73	RW	RDI0LT0	B3	RW		F3	
	34		ACB01CR3	74	RW	RDI0LT1	B4	RW		F4	
	35		ACB01CR0	75	RW	RDI0RO0	B5	RW		F5	
	36		ACB01CR1	76	RW	RDI0RO1	B6	RW		F6	
	37		ACB01CR2	77	RW		B7		CPU_F	F7	RL
	38			78			B8			F8	
	39			79			B9			F9	
	3A			7A			BA			FA	
	3B			7B			BB			FB	
	3C			7C			BC			FC	
	3D			7D			BD		DAC_D	FD	RW
	3E			7E			BE		CPU_SCR1	FE	#
	3F			7F			BF		CPU_SCR0	FF	#

空白字段为保留字段，请勿访问。

表示由位决定的访问。

10.4 寄存器映射组 1 表：配置空间

名称	地址 (1、十六进制)	访问	名称	地址 (1、十六进制)	访问	名称	地址 (1、十六进制)	访问	名称	地址 (1、十六进制)	访问
PRT0DM0	00	RW	PMA0_WA	40	RW	ASC10CR0	80	RW	USB/O_CR2	C0	RW
PRT0DM1	01	RW	PMA1_WA	41	RW	ASC10CR1	81	RW	USB_CR1	C1	#
PRT0IC0	02	RW	PMA2_WA	42	RW	ASC10CR2	82	RW			
PRT0IC1	03	RW	PMA3_WA	43	RW	ASC10CR3	83	RW			
PRT1DM0	04	RW	PMA4_WA	44	RW	ASD11CR0	84	RW	EP1_CR0	C4	#
PRT1DM1	05	RW	PMA5_WA	45	RW	ASD11CR1	85	RW	EP2_CR0	C5	#
PRT1IC0	06	RW	PMA6_WA	46	RW	ASD11CR2	86	RW	EP3_CR0	C6	#
PRT1IC1	07	RW	PMA7_WA	47	RW	ASD11CR3	87	RW	EP4_CR0	C7	#
PRT2DM0	08	RW		48			88			C8	
PRT2DM1	09	RW		49			89			C9	
PRT2IC0	0A	RW		4A			8A			CA	
PRT2IC1	0B	RW		4B			8B			CB	
PRT3DM0	0C	RW		4C			8C			CC	
PRT3DM1	0D	RW		4D			8D			CD	
PRT3IC0	0E	RW		4E			8E			CE	
PRT3IC1	0F	RW		4F			8F			CF	
PRT4DM0	10	RW	PMA0_RA	50	RW		90		GDI_O_IN	D0	RW
PRT4DM1	11	RW	PMA1_RA	51	RW	ASD20CR1	91	RW	GDI_E_IN	D1	RW
PRT4IC0	12	RW	PMA2_RA	52	RW	ASD20CR2	92	RW	GDI_O_OU	D2	RW
PRT4IC1	13	RW	PMA3_RA	53	RW	ASD20CR3	93	RW	GDI_E_OU	D3	RW
PRT5DM0	14	RW	PMA4_RA	54	RW	ASC21CR0	94	RW		D4	
PRT5DM1	15	RW	PMA5_RA	55	RW	ASC21CR1	95	RW		D5	
PRT5IC0	16	RW	PMA6_RA	56	RW	ASC21CR2	96	RW		D6	
PRT5IC1	17	RW	PMA7_RA	57	RW	ASC21CR3	97	RW		D7	
	18			58			98		MUX_CR0	D8	RW
	19			59			99		MUX_CR1	D9	RW
	1A			5A			9A		MUX_CR2	DA	RW
	1B			5B			9B		MUX_CR3	DB	RW
PRT7DM0	1C	RW		5C			9C			DC	
PRT7DM1	1D	RW		5D			9D		OSC_GO_EN	DD	RW
PRT7IC0	1E	RW		5E			9E		OSC_CR4	DE	RW
PRT7IC1	1F	RW		5F			9F		OSC_CR3	DF	RW
DBB00FN	20	RW	CLK_CR0	60	RW		A0		OSC_CR0	E0	RW
DBB00IN	21	RW	CLK_CR1	61	RW		A1		OSC_CR1	E1	RW
DBB00OU	22	RW	ABF_CR0	62	RW		A2		OSC_CR2	E2	RW
	23		AMD_CR0	63	RW		A3		VLT_CR	E3	RW
DBB01FN	24	RW	CMP_GO_EN	64	RW		A4		VLT_CMP	E4	R
DBB01IN	25	RW		65			A5			E5	
DBB01OU	26	RW	AMD_CR1	66	RW		A6			E6	
	27		ALT_CR0	67	RW		A7			E7	
DCB02FN	28	RW		68			A8		IMO_TR	E8	W
DCB02IN	29	RW		69			A9		ILO_TR	E9	W
DCB02OU	2A	RW		6A			AA		BDG_TR	EA	RW
	2B			6B			AB		ECO_TR	EB	W
DCB03FN	2C	RW	TMP_DR0	6C	RW		AC		MUX_CR4	EC	RW
DCB03IN	2D	RW	TMP_DR1	6D	RW		AD		MUX_CR5	ED	RW
DCB03OU	2E	RW	TMP_DR2	6E	RW		AE			EE	
	2F		TMP_DR3	6F	RW		AF			EF	
	30		ACB00CR3	70	RW	RDI0RI	B0	RW		F0	
	31		ACB00CR0	71	RW	RDI0SYN	B1	RW		F1	
	32		ACB00CR1	72	RW	RDI0IS	B2	RW		F2	
	33		ACB00CR2	73	RW	RDI0LT0	B3	RW		F3	
	34		ACB01CR3	74	RW	RDI0LT1	B4	RW		F4	
	35		ACB01CR0	75	RW	RDI0RO0	B5	RW		F5	
	36		ACB01CR1	76	RW	RDI0RO1	B6	RW		F6	
	37		ACB01CR2	77	RW		B7		CPU_F	F7	RL
	38			78			B8			F8	
	39			79			B9			F9	
	3A			7A			BA			FA	
	3B			7B			BB			FB	
	3C			7C			BC			FC	
	3D			7D			BD		DAC_CR	FD	RW
	3E			7E			BE		CPU_SCR1	FE	#
	3F			7F			BF		CPU_SCR0	FF	#

空白字段为保留字段，请勿访问。


表示由位决定的访问。

11. 电气规范

本节提供 CY8C24x94 PSoC 器件系列的直流和交流电气规范。若需要最新的电气规范，请访问 <http://www.cypress.com> 网站，以确保您有最新的数据手册。

除非另有说明，否则这些规范的适用条件是： $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 和 $T_J \leq 100^{\circ}\text{C}$ 。对于运行频率超过 12 MHz 的器件，此规范为： $-40^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$ 和 $T_J \leq 82^{\circ}\text{C}$ 。

图 11. 电压与 CPU 频率



11.1 最大绝对额定值

表 9. 绝对最大额定值

符号	说明	最小值	典型值	最大值	单位	注意
T_{STG}	存储温度	-55	25	+100	$^{\circ}\text{C}$	存储温度越高，数据保留时间就越短。推荐的存储温度为 $+25^{\circ}\text{C} \pm 25^{\circ}\text{C}$ 。存储温度长期保持在 65°C 以上会降低可靠性。
$T_{BAKETEMP}$	烘烤温度	-	125	请参见封装标签	$^{\circ}\text{C}$	
$t_{BAKETIME}$	烘烤时间	请参见封装标签	-	72	小时	
T_A	加电时的环境温度	-40	-	+85	$^{\circ}\text{C}$	
V_{DD}	相对于 V_{SS} 的 V_{DD} 供电电压	-0.5	-	+6.0	V	
$V_{I/O}$	直流输入电压	$V_{SS} - 0.5$	-	$V_{DD} + 0.5$	V	
$V_{I/O2}$	适用于三态的直流电压	$V_{SS} - 0.5$	-	$V_{DD} + 0.5$	V	
$I_{MI/O}$	任意端口引脚的最大输入电流	-25	-	+50	mA	
$I_{MAI/O}$	被配置为模拟驱动器的任意端口引脚的最大输入电流	-50	-	+50	mA	
ESD	静电放电电压	2000	-	-	V	人体模型 ESD
LU	栓锁电流	-	-	200	mA	

11.2 工作温度

表 10. 工作温度

符号	说明	最小值	典型值	最大值	单位	注意
T_A	环境温度	-40	—	+85	°C	
T_{AUSB}	使用 USB 的环境温度	-10	—	+85	°C	
T_J	结温	-40	—	+100	°C	从环境温度到结温的升温情况会因封装不同而存在变化。请参见第 45 页上的热阻。用户必须限制功耗，以满足此要求。

11.3 直流电气特性

11.3.1 直流芯片级规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40\text{ °C} \leq T_A \leq 85\text{ °C}$ ，或 3.0 V 至 3.6 V 和 $-40\text{ °C} \leq T_A \leq 85\text{ °C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 11. 直流芯片级规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{DD}	供电电压	3.0	—	5.25	V	请参见第 35 页上的表 22 中的直流 POR 和 LVD 规范。
I_{DD5}	供电电流，IMO = 24 MHz（5 V）	—	14	27	mA	条件为 $V_{DD} = 5.0\text{ V}$ ， $T_A = 25\text{ °C}$ ，CPU = 3 MHz，SYSCLK 倍频器处于禁用状态，VC1 = 1.5 MHz，VC2 = 93.75 kHz，VC3 = 93.75 kHz，模拟电源 = 关闭。
I_{DD3}	供电电流，IMO = 24 MHz（3.3 V）	—	8	14	mA	条件为 $V_{DD} = 3.3\text{ V}$ ， $T_A = 25\text{ °C}$ ，CPU = 3 MHz，SYSCLK 倍频器处于禁用状态，VC1 = 1.5 MHz，VC2 = 93.75 kHz，VC3 = 0.367 kHz，模拟电源 = 关闭。
I_{SB}	使用 POR、LVD、睡眠定时器和 WDT ^[22] 时的睡眠 ^[21] （模式）电流。	—	3	6.5	μA	条件为使用内部低速振荡器， $V_{DD} = 3.3\text{ V}$ ， $-40\text{ °C} \leq T_A \leq 55\text{ °C}$ ，模拟电源 = 关闭。
I_{SBH}	在高温度情况下使用 POR、LVD、睡眠定时器和 WDT ^[22] 时的睡眠（模式）电流。	—	4	25	μA	条件为内部低速振荡器， $V_{DD} = 3.3\text{ V}$ ， $55\text{ °C} < T_A \leq 85\text{ °C}$ ，模拟电源 = 关闭。

注释：

21. **勘误表：**当器件的工作电压位于 4.75 V 至 5.25 V 的范围内，且使能了 3.3 V 电压调节器时，在器件被唤醒期间，DP 信号线上将出现短路低脉冲信号。主机计算机会将 DP 线的 15-20 μs 低脉冲翻译为分离或唤醒过程的开始。更多信息，请参见第 59 页上的勘误表。
22. 待机电流包括实现可靠系统操作所需的所有功能（POR、LVD、WDT、睡眠定时器）。必须将该电流与拥有类似功能的器件的待机电流进行比较。

11.3.2 直流 GPIO 规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 12. 直流 GPIO 规范

符号	说明	最小值	典型值	最大值	单位	注意
R_{PU}	上拉电阻	4	5.6	8	k Ω	
R_{PD}	下拉电阻	4	5.6	8	k Ω	
V_{OH}	输出高电平	$V_{DD} - 1.0$	—	—	V	$I_{OH} = 10\text{ mA}$, $V_{DD} = 4.75\text{ V} \sim 5.25\text{ V}$ 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 或 $V_{DD} = 3.0\text{ V} \sim 3.6\text{ V}$ 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ (共 8 个负载, 其中 4 个在偶数端口引脚上 (如 P0[2]、P1[4]), 另外 4 个在奇数端口引脚上 (如 P0[3]、P1[5]))。 最大总计为 80 mA 的 I_{OH} 预算。
V_{OL}	输出低电压	—	—	0.75	V	$I_{OL} = 25\text{ mA}$, $V_{DD} = 4.75\text{ V} \sim 5.25\text{ V}$ 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 或 $V_{DD} = 3.0\text{ V} \sim 3.6\text{ V}$ 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ (共 8 个负载, 其中 4 个在偶数端口引脚上 (如 P0[2]、P1[4]), 另外 4 个在奇数端口引脚上 (如 P0[3]、P1[5]))。 最大总计为 200 mA 的 I_{OL} 预算。
I_{OH}	高电平拉电流	10	—	—	mA	$V_{OH} = V_{DD} - 1.0\text{ V}$, 请参见 V_{OH} 注释中的总电流限制
I_{OL}	低电平灌电流	25	—	—	mA	$V_{OL} = 0.75\text{ V}$, 请参见 V_{OL} 注释中的总电流限制
V_{IL}	输入低电平	—	—	0.8	V	$V_{DD} = 3.0 \sim 5.25\text{ V}$ 。
V_{IH}	输入高电平	2.1	—	—	V	$V_{DD} = 3.0 \sim 5.25\text{ V}$ 。
V_H	输入迟滞	—	60	—	mV	
I_{IL}	输入漏电流 (绝对值)	—	1	—	nA	粗略测试结果至 1 μA 。
C_{IN}	输入引脚上的电容负载	—	3.5	10	pF	取决于封装和引脚。 温度 = 25 °C。
C_{OUT}	输出引脚上的电容负载	—	3.5	10	pF	取决于封装和引脚。 温度 = 25 °C。

11.3.3 直流全速 USB 规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-10^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 或 3.0 V 至 3.6 V 和 $-10^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 $^{\circ}\text{C}$ 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 13. 直流全速（12 Mbps）USB 规范

符号	说明	最小值	典型值	最大值	单位	注意
USB 接口						
V_{DI}	差分输入灵敏度	0.2	—	—	V	$ (D+) - (D-) $
V_{CM}	差分输入共模范围	0.8	—	2.5	V	
V_{SE}	单端接收器阈值	0.8	—	2.0	V	
C_{IN}	收发器电容	—	—	20	pF	
$I_{I/O}$	高阻状态数据线漏电	−10	—	10	μA	$0\text{ V} < V_{IN} < 3.3\text{ V}$ 。
R_{EXT}	外部 USB 串联电阻	23	—	25	Ω	与每个 USB 引脚串联。
V_{UOH}	静态输出高电平，驱动	2.8	—	3.6	V	15 $\text{k}\Omega \pm 5\%$ 接地。使能内部上拉电阻。
V_{UOHI}	静态输出高电平，闲置	2.7	—	3.6	V	15 $\text{k}\Omega \pm 5\%$ 接地。使能内部上拉电阻。
V_{UOL}	静态输出低电平	—	—	0.3	V	15 $\text{k}\Omega \pm 5\%$ 接地。使能内部上拉电阻。
Z_O	USB 驱动器输出阻抗	28	—	44	Ω	包含 R_{EXT} 电阻。
V_{CRS}	D+/D− 交变电压	1.3	—	2.0	V	

11.3.4 直流运算放大器规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

运算放大器既是模拟连续时间 PSoC 模块的组件，也是模拟开关电容 PSoC 模块的组件。许可的规范是在模拟连续时间 PSoC 模块中测得的。

表 14. 5 V 直流运算放大器规范

符号	说明	最小值	典型值	最大值	单位	注意
V_{OSOA}	输入偏移电压（绝对值）	—	1.6	10	mV	
	功耗 = 低，运算放大器偏压 = 高	—	1.3	8	mV	
	功耗 = 中，运算放大器偏压 = 高	—	1.2	7.5	mV	
	功耗 = 高，运算放大器偏压 = 高	—	—	—	—	
TCV_{OSOA}	平均输入偏移电压漂移	—	7.0	35.0	$\mu\text{V}/^{\circ}\text{C}$	
I_{EBOA}	输入漏电流（端口 0 模拟引脚）	—	20	—	pA	粗略测试结果为 $1\ \mu\text{A}$ 。
C_{INOA}	输入电容（端口 0 模拟引脚）	—	4.5	9.5	pF	取决于封装和引脚。 温度 = 25°C 。
V_{CMOA}	共模电压范围	0.0	—	V_{DD}	V	共模输入电压范围是通过模拟输出缓冲器测得的。该规范包含了模拟输出缓冲器特性所造成的限制。
	共模电压范围 （高功耗或高运算放大器偏压）	0.5	—	$V_{\text{DD}} - 0.5$	V	
G_{OLOA}	开环增益	—	—	—	—	
	功耗 = 低，运算放大器偏压 = 高	60	—	—	dB	
	功耗 = 中，运算放大器偏压 = 高	60	—	—	dB	
	功耗 = 高，运算放大器偏压 = 高	80	—	—	dB	
V_{OHIGHOA}	输出高电压摆幅（内部信号）	—	—	—	—	
	功耗 = 低，运算放大器偏压 = 高	$V_{\text{DD}} - 0.2$	—	—	V	
	功耗 = 中，运算放大器偏压 = 高	$V_{\text{DD}} - 0.2$	—	—	V	
	功耗 = 高，运算放大器偏压 = 高	$V_{\text{DD}} - 0.5$	—	—	V	
V_{OLOWOA}	输出低电压摆幅（内部信号）	—	—	—	—	
	功耗 = 低，运算放大器偏压 = 高	—	—	0.2	V	
	功耗 = 中，运算放大器偏压 = 高	—	—	0.2	V	
	功耗 = 高，运算放大器偏压 = 高	—	—	0.5	V	
I_{SOA}	供电电流（含相关的 AGND 缓冲器）	—	—	—	—	
	功耗 = 低，运算放大器偏压 = 低	—	400	800	μA	
	功耗 = 低，运算放大器偏压 = 高	—	500	900	μA	
	功耗 = 中，运算放大器偏压 = 低	—	800	1000	μA	
	功耗 = 中，运算放大器偏压 = 高	—	1200	1600	μA	
	功耗 = 高，运算放大器偏压 = 低	—	2400	3200	μA	
	功耗 = 高，运算放大器偏压 = 高	—	4600	6400	μA	
PSRR_{OA}	供电电压抑制比	65	80	—	dB	$V_{\text{SS}} \leq V_{\text{IN}} \leq (V_{\text{DD}} - 2.25)$ 或 $(V_{\text{DD}} - 1.25\text{ V}) \leq V_{\text{IN}} \leq V_{\text{DD}}$ 。

表 15. 3.3 V 直流运算放大器规范

符号	说明	最小值	典型值	最大值	单位	注意
V_{OSOA}	输入偏移电压（绝对值）	—	1.65	10	mV	对于 $V_{DD} = 3.3\text{ V}$ 时进行的操作，不允许功耗 = 高、运算放大器偏压 = 高的设置
	功耗 = 低，运算放大器偏压 = 高	—	1.32	8	mV	
	功耗 = 中，运算放大器偏压 = 高	—	—	—	mV	
	功耗 = 高，运算放大器偏压 = 高	—	—	—	mV	
TCV_{OSOA}	平均输入偏移电压漂移	—	7.0	35.0	$\mu\text{V}/^\circ\text{C}$	
I_{EBOA}	输入漏电流（端口 0 模拟引脚）	—	20	—	pA	粗略测试结果为 $1\text{ }\mu\text{A}$ 。
C_{INOA}	输入电容（端口 0 模拟引脚）	—	4.5	9.5	pF	取决于封装和引脚。温度 = $25\text{ }^\circ\text{C}$ 。
V_{CMOA}	共模电压范围	0.2	—	$V_{DD} - 0.2$	V	共模输入电压范围是通过模拟输出缓冲器测得的。该规范包含了模拟输出缓冲器特性所造成的限制。
G_{OLOA}	开环增益	—	—	—	dB	该规范适用于低运算放大器偏压。对于高运算放大器偏压模式（高功耗、高运算放大器偏压除外），最小值为 60 dB 。
	功耗 = 低，运算放大器偏压 = 低	60	—	—	dB	
	功耗 = 中，运算放大器偏压 = 低	60	—	—	dB	
	功耗 = 高，运算放大器偏压 = 低	80	—	—	dB	
$V_{OHIGHOA}$	高输出电压摆幅（内部信号）	—	—	—	V	对于 $V_{DD} = 3.3\text{ V}$ 时进行的操作，不允许功耗 = 高，运算放大器偏压 = 高的设置
	功耗 = 低，运算放大器偏压 = 低	$V_{DD} - 0.2$	—	—	V	
	功耗 = 中，运算放大器偏压 = 低	$V_{DD} - 0.2$	—	—	V	
	功耗 = 高，运算放大器偏压 = 低	$V_{DD} - 0.2$	—	—	V	
V_{OLOWOA}	输出低电压摆幅（内部信号）	—	—	0.2	V	对于 $V_{DD} = 3.3\text{ V}$ 时进行的操作，不允许功耗 = 高，运算放大器偏压 = 高的设置
	功耗 = 低，运算放大器偏压 = 低	—	—	0.2	V	
	功耗 = 中，运算放大器偏压 = 低	—	—	0.2	V	
	功耗 = 高，运算放大器偏压 = 低	—	—	0.2	V	
I_{SOA}	供电电流（含相关的 AGND 缓冲器）	—	—	—	—	对于 $V_{DD} = 3.3\text{ V}$ 时进行的操作，不允许功耗 = 高、运算放大器偏压 = 高的设置
	功耗 = 低，运算放大器偏压 = 低	—	400	800	μA	
	功耗 = 低，运算放大器偏压 = 高	—	500	900	μA	
	功耗 = 中，运算放大器偏压 = 低	—	800	1000	μA	
	功耗 = 中，运算放大器偏压 = 高	—	1200	1600	μA	
	功耗 = 高，运算放大器偏压 = 低	—	2400	3200	μA	
	功耗 = 高，运算放大器偏压 = 高	—	—	—	μA	
$PSRR_{OA}$	供电电压抑制比	65	80	—	dB	$V_{SS} \leq V_{IN} \leq (V_{DD} - 2.25)$ 或 $(V_{DD} - 1.25\text{ V}) \leq V_{IN} \leq V_{DD}$

11.3.5 直流低功耗电压比较器规范

分别列出了以下电压和温度范围内允许的最大和最小规范： 4.75 V 至 5.25 V 和 $-40\text{ }^\circ\text{C} \leq T_A \leq 85\text{ }^\circ\text{C}$ 或 3.0 V 至 3.6 V 和 $-40\text{ }^\circ\text{C} \leq T_A \leq 85\text{ }^\circ\text{C}$ 。典型参数的测量条件为 $25\text{ }^\circ\text{C}$ 下且电压为 5 V 或 3.3 V ，这些参数仅供设计指导使用。

表 16. 直流低功耗电压比较器规范

符号	说明	最小值	典型值	最大值	单位	注意
V_{REFLPC}	低功耗比较器（LPC）的参考电压范围	0.2	—	$V_{DD} - 1$	V	
I_{SLPC}	LPC 供电电流	—	10	40	μA	
V_{OSLPC}	LPC 电压偏移	—	2.5	30	mV	

11.3.6 直流模拟输出缓冲器规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 $^{\circ}\text{C}$ 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 17. 5 V 模拟输出缓冲器的直流规范

符号	说明	最小值	典型值	最大值	单位	注释
C_L	负载电容	—	—	200	pF	本规范适用于由模拟输出缓冲器驱动的外部电路。
V_{OSOB}	输入偏移电压（绝对值）	—	3	12	mV	
TCV_{OSOB}	平均输入偏移电压漂移	—	+6	—	$\mu\text{V}/^{\circ}\text{C}$	
V_{CMOB}	共模输入电压范围	0.5	—	$V_{DD} - 1.0$	V	
R_{OUTOB}	输出电阻 功耗 = 低 功耗 = 高	— —	0.6 0.6	— —	Ω Ω	
$V_{OHIGHOB}$	输出高电压摆幅 （负载 = 32 Ω 至 $V_{DD}/2$ ） 功耗 = 低 功耗 = 高	$0.5 \times V_{DD} + 1.1$ $0.5 \times V_{DD} + 1.1$	— —	— —	V V	
V_{LOWOB}	输出低电压摆幅 （负载 = 32 Ω 至 $V_{DD}/2$ ） 功耗 = 低 功耗 = 高	— —	— —	$0.5 \times V_{DD} - 1.3$ $0.5 \times V_{DD} - 1.3$	V V	
I_{SOB}	供电电流，包含运算放大器偏压单元 （无负载） 功耗 = 低 功耗 = 高	— —	1.1 2.6	5.1 8.8	mA mA	
$PSRR_{OB}$	供电电压抑制比	53	64	—	dB	$(0.5 \times V_{DD} - 1.3) \leq V_{OUT} \leq (V_{DD} - 2.3)$ 。

表 18. 3.3 V 直流模拟输出缓冲器规范

符号	说明	最小值	典型值	最大值	单位	注释
C_L	负载电容	—	—	200	pF	本规范适用于由模拟输出缓冲器驱动的外部电路。
V_{OSOB}	输入偏移电压（绝对值）	—	3	12	mV	
TCV_{OSOB}	平均输入偏移电压漂移	—	+6	—	$\mu V/^\circ C$	
V_{CMOB}	共模输入电压范围	0.5	—	$V_{DD} - 1.0$	V	
R_{OUTOB}	输出电阻 功耗 = 低 功耗 = 高	— —	1 1	— —	Ω Ω	
$V_{OHIGHOB}$	输出高电压摆幅 （负载 = 1 k Ω 至 $V_{DD}/2$ ） 功耗 = 低 功耗 = 高	$0.5 \times V_{DD} + 1.0$ $0.5 \times V_{DD} + 1.0$	— —	— —	V V	
V_{LOWOB}	输出低电压摆幅 （负载 = 1 k Ω 至 $V_{DD}/2$ ） 功耗 = 低 功耗 = 高	— —	— —	$0.5 \times V_{DD} - 1.0$ $0.5 \times V_{DD} - 1.0$	V V	
I_{SOB}	供电电流，包含运算放大器偏压单元 （无负载） 功耗 = 低 功耗 = 高	— —	0.8 2.0	2.0 4.3	mA mA	
$PSRR_{OB}$	供电电压抑制比	34	64	—	dB	$(0.5 \times V_{DD} - 1.0) \leq V_{OUT} \leq (0.5 \times V_{DD} + 0.9)$ 。

11.3.7 直流模拟参考规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 $^{\circ}\text{C}$ 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

RefHi 和 RefLo 许可的规范是通过模拟连续时间 PSoC 模块测得的。RefHi 和 RefLo 的功耗级别是指模拟参考控制寄存器的功耗。在 AGND 旁路模式下，在 P2[4] 测量 AGND。每个模拟连接时间 PSoC 模块将最大值为 10 mV 的额外偏移误差添加到本地 AGND 缓冲器所许可的 AGND 规范。除非另行规定，否则参考控制功耗可以设置为中或高。

注意：当使用由模拟参考决定的模拟源时，避免将 P2[4] 作为数字信号使用。AGND 上可能出现数字信号的某些耦合。

表 19. 5 V 直流模拟参考规范

参考电压 ARF_CR [5:3]	参考电压 功耗设置	符号	参考电压	说明	最小值	典型值	最大值	单位
0b000	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.229	V _{DD} /2 + 1.290	V _{DD} /2 + 1.346	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.038	V _{DD} /2	V _{DD} /2 + 0.040	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.356	V _{DD} /2 - 1.295	V _{DD} /2 - 1.218	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.220	V _{DD} /2 + 1.292	V _{DD} /2 + 1.348	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.036	V _{DD} /2	V _{DD} /2 + 0.036	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.357	V _{DD} /2 - 1.297	V _{DD} /2 - 1.225	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.221	V _{DD} /2 + 1.293	V _{DD} /2 + 1.351	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.036	V _{DD} /2	V _{DD} /2 + 0.036	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.357	V _{DD} /2 - 1.298	V _{DD} /2 - 1.228	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.219	V _{DD} /2 + 1.293	V _{DD} /2 + 1.353	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.037	V _{DD} /2 - 0.001	V _{DD} /2 + 0.036	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.359	V _{DD} /2 - 1.299	V _{DD} /2 - 1.229	V
0b001	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4]+P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] + P2[6] - 0.092	P2[4] + P2[6] - 0.011	P2[4] + P2[6] + 0.064	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4]-P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] - P2[6] - 0.031	P2[4] - P2[6] + 0.007	P2[4] - P2[6] + 0.056	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4]+P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] + P2[6] - 0.078	P2[4] + P2[6] - 0.008	P2[4] + P2[6] + 0.063	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4]-P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] - P2[6] - 0.031	P2[4] - P2[6] + 0.004	P2[4] - P2[6] + 0.043	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4]+P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] + P2[6] - 0.073	P2[4] + P2[6] - 0.006	P2[4] + P2[6] + 0.062	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4]-P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] - P2[6] - 0.032	P2[4] - P2[6] + 0.003	P2[4] - P2[6] + 0.038	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4]+P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] + P2[6] - 0.073	P2[4] + P2[6] - 0.006	P2[4] + P2[6] + 0.062	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4]-P2[6] (P2[4] = V _{DD} /2, P2[6] = 1.3 V)	P2[4] - P2[6] - 0.034	P2[4] - P2[6] + 0.002	P2[4] - P2[6] + 0.037	V

表 19. 5 V 直流模拟参考规范 (续)

参考电压 ARF_CR [5:3]	参考电压 功耗设置	符号	参考电压	说明	最小值	典型值	最大值	单位
0b010	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.037	V _{DD} - 0.007	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.036	V _{DD} /2 - 0.001	V _{DD} /2 + 0.036	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.005	V _{SS} + 0.029	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.034	V _{DD} - 0.006	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.036	V _{DD} /2 - 0.001	V _{DD} /2 + 0.035	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.004	V _{SS} + 0.024	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.032	V _{DD} - 0.005	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.036	V _{DD} /2 - 0.001	V _{DD} /2 + 0.035	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.003	V _{SS} + 0.022	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.031	V _{DD} - 0.005	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.037	V _{DD} /2 - 0.001	V _{DD} /2 + 0.035	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.003	V _{SS} + 0.020	V
0b011	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	3 × 带隙	3.760	3.884	4.006	V
		V _{AGND}	AGND	2 × 带隙	2.522	2.593	2.669	V
		V _{REFLO}	参考电压为低	带隙	1.252	1.299	1.342	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	3 × 带隙	3.766	3.887	4.010	V
		V _{AGND}	AGND	2 × 带隙	2.523	2.594	2.670	V
		V _{REFLO}	参考电压为低	带隙	1.252	1.297	1.342	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	3 × 带隙	3.769	3.888	4.013	V
		V _{AGND}	AGND	2 × 带隙	2.523	2.594	2.671	V
		V _{REFLO}	参考电压为低	带隙	1.251	1.296	1.343	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	3 × 带隙	3.769	3.889	4.015	V
		V _{AGND}	AGND	2 × 带隙	2.523	2.595	2.671	V
		V _{REFLO}	参考电压为低	带隙	1.251	1.296	1.344	V
0b100	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	2 × 带隙 + P2[6] (P2[6] = 1.3 V)	2.483 + P2[6]	2.582 + P2[6]	2.674 + P2[6]	V
		V _{AGND}	AGND	2 × 带隙	2.522	2.593	2.669	V
		V _{REFLO}	参考电压为低	2 × 带隙 - P2[6] (P2[6] = 1.3 V)	2.524 - P2[6]	2.600 - P2[6]	2.676 - P2[6]	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	2 × 带隙 + P2[6] (P2[6] = 1.3 V)	2.490 + P2[6]	2.586 + P2[6]	2.679 + P2[6]	V
		V _{AGND}	AGND	2 × 带隙	2.523	2.594	2.669	V
		V _{REFLO}	参考电压为低	2 × 带隙 - P2[6] (P2[6] = 1.3 V)	2.523 - P2[6]	2.598 - P2[6]	2.675 - P2[6]	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	2 × 带隙 + P2[6] (P2[6] = 1.3 V)	2.493 + P2[6]	2.588 + P2[6]	2.682 + P2[6]	V
		V _{AGND}	AGND	2 × 带隙	2.523	2.594	2.670	V
		V _{REFLO}	参考电压为低	2 × 带隙 - P2[6] (P2[6] = 1.3 V)	2.523 - P2[6]	2.597 - P2[6]	2.675 - P2[6]	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	2 × 带隙 + P2[6] (P2[6] = 1.3 V)	2.494 + P2[6]	2.589 + P2[6]	2.685 + P2[6]	V
		V _{AGND}	AGND	2 × 带隙	2.523	2.595	2.671	V
		V _{REFLO}	参考电压为低	2 × 带隙 - P2[6] (P2[6] = 1.3 V)	2.522 - P2[6]	2.596 - P2[6]	2.676 - P2[6]	V

表 19. 5 V 直流模拟参考规范 (续)

参考电压 ARF_CR [5:3]	参考电压 功耗设置	符号	参考电压	说明	最小值	典型值	最大值	单位
0b101	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.218	P2[4] + 1.291	P2[4] + 1.354	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.335	P2[4] - 1.294	P2[4] - 1.237	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.221	P2[4] + 1.293	P2[4] + 1.358	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.337	P2[4] - 1.297	P2[4] - 1.243	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.222	P2[4] + 1.294	P2[4] + 1.360	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.338	P2[4] - 1.298	P2[4] - 1.245	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.221	P2[4] + 1.294	P2[4] + 1.362	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.340	P2[4] - 1.298	P2[4] - 1.245	V
0b110	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	2 × 带隙	2.513	2.593	2.672	V
		V _{AGND}	AGND	带隙	1.264	1.302	1.340	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.008	V _{SS} + 0.038	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	2 × 带隙	2.514	2.593	2.674	V
		V _{AGND}	AGND	带隙	1.264	1.301	1.340	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.005	V _{SS} + 0.028	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	2 × 带隙	2.514	2.593	2.676	V
		V _{AGND}	AGND	带隙	1.264	1.301	1.340	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.004	V _{SS} + 0.024	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	2 × 带隙	2.514	2.593	2.677	V
		V _{AGND}	AGND	带隙	1.264	1.300	1.340	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.003	V _{SS} + 0.021	V
0b111	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	3.2 × 带隙	4.028	4.144	4.242	V
		V _{AGND}	AGND	1.6 × 带隙	2.028	2.076	2.125	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.008	V _{SS} + 0.034	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	3.2 × 带隙	4.032	4.142	4.245	V
		V _{AGND}	AGND	1.6 × 带隙	2.029	2.076	2.126	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.005	V _{SS} + 0.025	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	3.2 × 带隙	4.034	4.143	4.247	V
		V _{AGND}	AGND	1.6 × 带隙	2.029	2.076	2.126	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.004	V _{SS} + 0.021	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	3.2 × 带隙	4.036	4.144	4.249	V
		V _{AGND}	AGND	1.6 × 带隙	2.029	2.076	2.126	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.003	V _{SS} + 0.019	V

表 20. 3.3 V 直流模拟参考规范

参考电压 ARF_CR [5:3]	参考电压 功耗 设置	符号	参考电压	说明	最小值	典型值	最大值	单位
0b000	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.200	V _{DD} /2 + 1.290	V _{DD} /2 + 1.365	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.030	V _{DD} /2	V _{DD} /2 + 0.034	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.346	V _{DD} /2 - 1.292	V _{DD} /2 - 1.208	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.196	V _{DD} /2 + 1.292	V _{DD} /2 + 1.374	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.029	V _{DD} /2	V _{DD} /2 + 0.031	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.349	V _{DD} /2 - 1.295	V _{DD} /2 - 1.227	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.204	V _{DD} /2 + 1.293	V _{DD} /2 + 1.369	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.030	V _{DD} /2	V _{DD} /2 + 0.030	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.351	V _{DD} /2 - 1.297	V _{DD} /2 - 1.229	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD} /2 + 带隙	V _{DD} /2 + 1.189	V _{DD} /2 + 1.294	V _{DD} /2 + 1.384	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.032	V _{DD} /2	V _{DD} /2 + 0.029	V
		V _{REFLO}	参考电压为低	V _{DD} /2 - 带隙	V _{DD} /2 - 1.353	V _{DD} /2 - 1.297	V _{DD} /2 - 1.230	V
0b001	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4] + P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] + P2[6] - 0.105	P2[4] + P2[6] - 0.008	P2[4] + P2[6] + 0.095	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	-
		V _{REFLO}	参考电压为低	P2[4] - P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] - P2[6] - 0.035	P2[4] - P2[6] + 0.006	P2[4] - P2[6] + 0.053	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4] + P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] + P2[6] - 0.094	P2[4] + P2[6] - 0.005	P2[4] + P2[6] + 0.073	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	-
		V _{REFLO}	参考电压为低	P2[4] - P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] - P2[6] - 0.033	P2[4] - P2[6] + 0.002	P2[4] - P2[6] + 0.042	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4] + P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] + P2[6] - 0.094	P2[4] + P2[6] - 0.003	P2[4] + P2[6] + 0.075	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	-
		V _{REFLO}	参考电压为低	P2[4] - P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] - P2[6] - 0.035	P2[4] - P2[6]	P2[4] - P2[6] + 0.038	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4] + P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] + P2[6] - 0.095	P2[4] + P2[6] - 0.003	P2[4] + P2[6] + 0.080	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	-
		V _{REFLO}	参考电压为低	P2[4] - P2[6] (P2[4] = V _{DD} /2, P2[6] = 0.5 V)	P2[4] - P2[6] - 0.038	P2[4] - P2[6]	P2[4] - P2[6] + 0.038	V
0b010	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.119	V _{DD} - 0.005	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.028	V _{DD} /2	V _{DD} /2 + 0.029	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.004	V _{SS} + 0.022	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.131	V _{DD} - 0.004	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.028	V _{DD} /2	V _{DD} /2 + 0.028	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.003	V _{SS} + 0.021	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.111	V _{DD} - 0.003	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.029	V _{DD} /2	V _{DD} /2 + 0.028	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.002	V _{SS} + 0.017	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	V _{DD}	V _{DD} - 0.128	V _{DD} - 0.003	V _{DD}	V
		V _{AGND}	AGND	V _{DD} /2	V _{DD} /2 - 0.029	V _{DD} /2	V _{DD} /2 + 0.029	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.002	V _{SS} + 0.019	V

表 20. 3.3 V 直流模拟参考规范 (续)

参考电压 ARF_CR [5:3]	参考电压 功耗 设置	符号	参考电压	说明	最小值	典型值	最大值	单位
0b011	所有功耗设置。 不适用于 3.3 V。	—	—	—	—	—	—	—
0b100	所有功耗设置。 不适用于 3.3 V。	—	—	—	—	—	—	—
0b101	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.214	P2[4] + 1.291	P2[4] + 1.359	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.335	P2[4] - 1.292	P2[4] - 1.200	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.219	P2[4] + 1.293	P2[4] + 1.357	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.335	P2[4] - 1.295	P2[4] - 1.243	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.222	P2[4] + 1.294	P2[4] + 1.356	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.337	P2[4] - 1.296	P2[4] - 1.244	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	P2[4] + 带隙 (P2[4] = V _{DD} /2)	P2[4] + 1.224	P2[4] + 1.295	P2[4] + 1.355	V
		V _{AGND}	AGND	P2[4]	P2[4]	P2[4]	P2[4]	—
		V _{REFLO}	参考电压为低	P2[4] - 带隙 (P2[4] = V _{DD} /2)	P2[4] - 1.339	P2[4] - 1.297	P2[4] - 1.244	V
0b110	参考功耗 = 高 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	2 × 带隙	2.510	2.595	2.655	V
		V _{AGND}	AGND	带隙	1.276	1.301	1.332	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.006	V _{SS} + 0.031	V
	参考功耗 = 高 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	2 × 带隙	2.513	2.594	2.656	V
		V _{AGND}	AGND	带隙	1.275	1.301	1.331	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.004	V _{SS} + 0.021	V
	参考功耗 = 中 运算放大器偏压 = 高	V _{REFHI}	参考电压为高	2 × 带隙	2.516	2.595	2.657	V
		V _{AGND}	AGND	带隙	1.275	1.301	1.331	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.003	V _{SS} + 0.017	V
	参考功耗 = 中 运算放大器偏压 = 低	V _{REFHI}	参考电压为高	2 × 带隙	2.520	2.595	2.658	V
		V _{AGND}	AGND	带隙	1.275	1.300	1.331	V
		V _{REFLO}	参考电压为低	V _{SS}	V _{SS}	V _{SS} + 0.002	V _{SS} + 0.015	V
0b111	所有功耗设置。 不适用于 3.3 V。	—	—	—	—	—	—	—

11.3.8 直流模拟 PSoC 模块规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 21. 直流模拟 PSoC 模块规范

符号	说明	最小值	典型值	最大值	单位	注释
R_{CT}	电阻元件值（连续时间）	—	12.2	—	k Ω	
C_{SC}	电容元件值（开关电容）	—	80	—	fF	

11.3.9 直流 POR 和 LVD 规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

注意：下表中的 PORLEV 和 VM 位数是指 VLT_CR 寄存器中的位数。有关 VLT_CR 寄存器的详细信息，请参考《PSoC 技术参考手册》。

表 22. 直流 POR 和 LVD 规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{PPOR0R} V_{PPOR1R} V_{PPOR2R}	PPOR 被激发时的 V_{DD} 值（上升供电） PORLEV[1:0] = 00b PORLEV[1:0] = 01b PORLEV[1:0] = 10b	—	2.91 4.39 4.55	—	V V V	
$V_{PPOR0}^{[23]}$ $V_{PPOR1}^{[23]}$ $V_{PPOR2}^{[23]}$	PPOR 期间的 V_{DD} 值（下降供电） PORLEV[1:0] = 00b PORLEV[1:0] = 01b PORLEV[1:0] = 10b	—	2.82 4.39 4.55	—	V V V	
V_{PH0} V_{PH1} V_{PH2}	PPOR 迟滞 PORLEV[1:0] = 00b PORLEV[1:0] = 01b PORLEV[1:0] = 10b	— — —	92 0 0	— — —	mV mV mV	
V_{LVD0} V_{LVD1} V_{LVD2} V_{LVD3} V_{LVD4} V_{LVD5} V_{LVD6} V_{LVD7}	LVD 激发的 V_{DD} 值 VM[2:0] = 000b VM[2:0] = 001b VM[2:0] = 010b VM[2:0] = 011b VM[2:0] = 100b VM[2:0] = 101b VM[2:0] = 110b VM[2:0] = 111b	2.86 2.96 3.07 3.92 4.39 4.55 4.63 4.72	2.92 3.02 3.13 4.00 4.48 4.64 4.73 4.81	2.98 ^[24] 3.08 3.20 4.08 4.57 4.74 ^[25] 4.82 4.91	V V V V V V V V	

注释：

23. **勘误表：**如果将器件的 V_{DD} 下拉到低于接地电压，那么每个 8K 闪存页面的最早读取都有可能受损害。这个问题不会影响到闪存页面 0，因为它是复位时选定的页面。更多信息，请参见第 59 页上的勘误表。

24. 对于下降供电，始终比 PPOR（PORLEV = 00）高 50 mV。

25. 对于下降供电，始终比 PPOR（PORLEV = 10）高 50 mV。

11.3.10 直流编程规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 23. 直流编程规范

符号	说明	最小值	典型值	最大值	单位	注意
V_{DDP}	用于编程和清除的 V_{DD}	4.5	5	5.5	V	该规范适用于外部编程工具的功能要求
$V_{DDL V}$	用于验证的低电平 V_{DD}	3	3.1	3.2	V	该规范适用于外部编程工具的功能要求
V_{DDHV}	进行验证时使用的高电压 V_{DD}	5.1	5.2	5.3	V	该规范适用于外部编程工具的功能要求
$V_{DDIWRITE}$	闪存写入操作的供电电压	3		5.25	V	该规范适用于器件的内部闪存写入操作
I_{DDP}	编程或验证期间的供电电流	—	15	30	mA	
V_{ILP}	编程或验证期间的输入低电平电压	—	—	0.8	V	
V_{IHP}	编程或验证期间的输入高电平电压	2.1	—	—	V	
I_{ILP}	编程或验证期间为 P1[0] 或 P1[1] 采取 V_{ILP} 电压时的输入电流	—	—	0.2	mA	驱动内部下拉电阻
I_{IHP}	编程或验证期间为 P1[0] 或 P1[1] 采取 V_{IHP} 电压时的输入电流	—	—	1.5	mA	驱动内部下拉电阻
V_{OLV}	编程或验证期间输出低电平电压	—	—	$V_{SS} + 0.75$	V	
V_{OHV}	编程或验证期间输出高电平电压	$V_{DD} - 1.0$	—	V_{DD}	V	
Flash _{ENPB}	(每个模块的) 闪存耐久性 [26]	50,000	—	—	—	每个模块的擦 / 写次数。
Flash _{ENT}	闪存擦写次数 (总计) [27]	1,800,000	—	—	—	擦除 / 写周期次数。
Flash _{DR}	闪存数据保持时间	10	—	—	年	

11.3.11 I²C 直流规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 24. 直流 I²C 规范 [28]

符号	说明	最小值	典型值	最大值	单位	注释
V_{ILI2C}	输入低电平	—	—	$0.3 \times V_{DD}$	V	$3.0\text{ V} \leq V_{DD} \leq 3.6\text{ V}$
		—	—	$0.25 \times V_{DD}$	V	$4.75\text{ V} \leq V_{DD} \leq 5.25\text{ V}$
V_{IHI2C}	输入高电平	$0.7 \times V_{DD}$	—	—	V	$3.0\text{ V} \leq V_{DD} \leq 5.25\text{ V}$

注释:

26. 仅当闪存存在一个电压范围内工作时，才能保证每个模块均有 50,000 次擦 / 写循环的闪存耐久性。电压范围为 3.0 V 至 3.6 V 和 4.75 V 至 5.25 V。

27. 每个模块的最多擦 / 写周期数为 36 x 50,000 次。这可以在使用 36 x 1 个模块 (每个模块最多 50,000 次擦 / 写周期)、36 x 2 个模块 (每个模块最多 25,000 次擦 / 写周期) 或 36 x 4 个模块 (每个模块最多 12,500 次擦 / 写周期) 之间进行平衡 (将总擦 / 写周期次数限制为 36 x 50,000 次，而且单个模块的擦 / 写周期次数不超过 50,000 次)。

对于整个工业级范围，用户必须采用温度传感器用户模块 (FlashTemp)，并在写入闪存前将结果添加到温度参数内。更多有关信息，请参考闪存 API 应用笔记设计辅助 — 读取和写入 PSoC® 闪存 — AN2015。

28. 所有 GPIO 都符合“直流 GPIO 规范”部分中的直流 GPIO V_{IL} 和 V_{IH} 规范。此外，I²C GPIO 引脚也满足上述规范。

11.4 交流电气特性

11.4.1 交流芯片级规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 25. 交流芯片级规范

符号	说明	最小值	典型值	最大值	单位	注意
F _{IMO245V}	24 MHz (5 V) 对应的内部主振荡器 (IMO) 频率	23.04	24	24.96 ^[29]	MHz	已使用出厂预设值对 5 V 工作电压进行调整。
F _{IMO243V}	24 MHz (3.3 V) 对应的内部主振荡器 (IMO) 频率	22.08	24	25.92 ^[30]	MHz	已使用出厂预设值对 3.3 V 工作电压进行调整。
F _{IMOUSB5V}	带 USB 的内部主振荡器频率 (5 V) 使能频率锁定并存在 USB 通讯	23.94	24	24.06	MHz	$-10^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ $4.35 \leq V_{DD} \leq 5.15$
F _{IMOUSB3V}	带 USB 的内部主振荡器频率 (3.3 V) 使能频率锁定并存在 USB 通讯	23.94	24	24.06	MHz	$-0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$ $3.15 \leq V_{DD} \leq 3.45$
F _{CPU1}	CPU 频率 (5 V 额定值)	0.093	24	24.96 ^[29]	MHz	SLIMO 模式 = 0。
F _{CPU2}	CPU 频率 (3.3 V 额定值)	0.086	12	12.96 ^[30]	MHz	SLIMO 模式 = 0。
F _{BLK5}	数字 PSoC 模块频率 (5 V 额定值)	0	48	49.92 ^[29, 31]	MHz	请参考交流数字模块规范。
F _{BLK3}	数字 PSoC 模块的频率 (3.3 V 额定值)	0	24	25.92 ^[31]	MHz	
F _{32K1}	内部低速振荡器频率	15	32	64	kHz	
F _{32K_U}	内部低速振荡器的未调整频率	5	—	100	kHz	复位后和 M8C 开始运行前，未对 ILO 进行调整。欲了解有关此调整的详细信息，请参见《PSoC 技术参考手册》的“系统复位”一节。
t _{xRST}	外部复位脉冲宽度	10	—	—	μs	
DC _{24M}	24 MHz 占空比	40	50	60	%	
DC _{ILO}	内部低速振荡器占空比	20	50	80	%	
Step _{24M}	24 MHz 晶振的设置步长大小	—	50	—	kHz	
F _{out48M}	48 MHz 输出频率	46.08	48.0	49.92 ^[29, 30]	MHz	已经过调整。使用出厂预设值。
F _{MAX}	行输入或行输出上信号的最大频率	—	—	12.96	MHz	
SR _{POWER UP}	电源转换速率	—	—	250	V/ms	上电期间 V _{DD} 的转换速率。
t _{POWERUP}	从上电复位结束到 CPU 执行代码时的时间	—	16	100	ms	从 0 V 开始上电。请参见《PSoC 技术参考手册》的“系统复位”一节。
t _{jit_IMO} ^[32]	24 MHz IMO 周期期间的抖动 (RMS)	—	2000	1200	ps	
	24 MHz IMO 长期 N 周期期间的抖动 (RMS)	—	900	6000	ps	N = 32
	24 MHz IMO 期间抖动 (RMS)	—	2000	900	ps	

注释：

29. $4.75\text{ V} < V_{DD} < 5.25\text{ V}$ 。

30. $3.0\text{ V} < V_{DD} < 3.6\text{ V}$ 。有关在工作电压为 3.3 V 时进行调整的信息，请参考应用笔记工作电压为 2.7 V 和 3.3 V 时调整 PSoC® — AN2012。

31. 有关用户模块的最大频率的信息，请参见相应的用户模块数据手册。

32. 更多有关信息，请参考赛普拉斯抖动规范 应用笔记，了解赛普拉斯时序产品数据手册的抖动规范 — AN5054。


11.4.2 交流 GPIO 规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 26. 交流 GPIO 规范

符号	说明	最小值	典型值	最大值	单位	注意
F_{GPIO}	GPIO 的工作频率	0	—	12	MHz	常规强驱动模式
t_{RiseF}	上升时间，常规强驱动模式， $\text{Cload} = 50 \text{ pF}$	3	—	18	ns	$V_{\text{DD}} = 4.5 \text{ 至 } 5.25 \text{ V}$ ， 10% 至 90%
t_{FallF}	下降时间，常规强驱动模式， $\text{Cload} = 50 \text{ pF}$	2	—	18	ns	$V_{\text{DD}} = 4.5 \text{ 至 } 5.25 \text{ V}$ ， 10% 至 90%
t_{RiseS}	上升时间，慢速强驱动模式， $\text{Cload} = 50 \text{ pF}$	10	27	—	ns	$V_{\text{DD}} = 3 \text{ 至 } 5.25 \text{ V}$ ， 10% 至 90%
t_{FallS}	下降时间，慢速强驱动模式， $\text{Cload} = 50 \text{ pF}$	10	22	—	ns	$V_{\text{DD}} = 3 \text{ 至 } 5.25 \text{ V}$ ， 10% 至 90%

图 12. GPIO 时序图



11.4.3 交流全速 USB 规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-10^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 或 3.0 V 至 3.6 V 和 $-10^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 27. 交流全速（12 Mbps）USB 规范

符号	说明	最小值	典型值	最大值	单位	注意
t_{RFS}	跃变上升时间	4	—	20	ns	对于 50 pF 负载
t_{FSS}	跃变下降时间	4	—	20	ns	对于 50 pF 负载
t_{RFMS}	上升 / 下降时间匹配：($t_{\text{R}}/t_{\text{F}}$)	90	—	111	%	对于 50 pF 负载
t_{DRATEFS}	全速数据速率	12 - 0.25%	12	12 + 0.25%	Mbps	

11.4.4 交流运算放大器规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

建立时间、转换速率和增益带宽依赖于模拟连续时间 PSoC 模块。

电压为 3.3 V 时不支持下面设置：电源 = 高，运算放大器偏压 = 高。

表 28. 5 V 交流运算放大器规范


符号	说明	最小值	典型值	最大值	单位
t_{ROA}	从 ΔV 的 80% 到 ΔV 的 0.1% 的上升建立时间 (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	—	—	3.9	μs
	功耗 = 中, 运算放大器偏压 = 高	—	—	0.72	μs
	功耗 = 高, 运算放大器偏压 = 高	—	—	0.62	μs
t_{SOA}	从 ΔV 的 20% 到 ΔV 的 0.1% 的下降建立时间 (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	—	—	5.9	μs
	功耗 = 中, 运算放大器偏压 = 高	—	—	0.92	μs
	功耗 = 高, 运算放大器偏压 = 高	—	—	0.72	μs
SR_{ROA}	上升转换速率 (20% - 80%) (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	0.15	—	—	V/ μs
	功耗 = 中, 运算放大器偏压 = 高	1.7	—	—	V/ μs
	功耗 = 高, 运算放大器偏压 = 高	6.5	—	—	V/ μs
SR_{FOA}	下降转换速率 (20% - 80%) (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	0.01	—	—	V/ μs
	功耗 = 中, 运算放大器偏压 = 高	0.5	—	—	V/ μs
	功耗 = 高, 运算放大器偏压 = 高	4.0	—	—	V/ μs
BW_{OA}	增益带宽积				
	功耗 = 低, 运算放大器偏压 = 低	0.75	—	—	MHz
	功耗 = 中, 运算放大器偏压 = 高	3.1	—	—	MHz
	功耗 = 高, 运算放大器偏压 = 高	5.4	—	—	MHz
E_{NOA}	在频率为 1 kHz 时的噪声 (功耗 = 中, 运算放大器偏压 = 高)	—	100	—	nV/rt-Hz

表 29. 3.3 V 交流运算放大器规范

符号	说明	最小值	典型值	最大值	单位
t_{ROA}	从 ΔV 的 80% 到 ΔV 的 0.1% 的上升建立时间 (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	—	—	3.92	μs
	功耗 = 中, 运算放大器偏压 = 高	—	—	0.72	μs
t_{SOA}	从 ΔV 的 20% 到 ΔV 的 0.1% 的下降建立时间 (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	—	—	5.41	μs
	功耗 = 中, 运算放大器偏压 = 高	—	—	0.72	μs
SR_{ROA}	上升转换速率 (20% - 80%) (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	0.31	—	—	V/ μs
	功耗 = 中, 运算放大器偏压 = 高	2.7	—	—	V/ μs
SR_{FOA}	下降转换速率 (20% - 80%) (10 pF 负载, 单位增益)				
	功耗 = 低, 运算放大器偏压 = 低	0.24	—	—	V/ μs
	功耗 = 中, 运算放大器偏压 = 高	1.8	—	—	V/ μs
BW_{OA}	增益带宽积				
	功耗 = 低, 运算放大器偏压 = 低	0.67	—	—	MHz
	功耗 = 中, 运算放大器偏压 = 高	2.8	—	—	MHz
E_{NOA}	在频率为 1 kHz 时的噪声 (功耗 = 中, 运算放大器偏压 = 高)	—	100	—	nV/rt-Hz


P2[4] 上的电容旁路时，分布到每个模块的模拟接地信号的噪声最多可降至原来的 1/5（14 dB）。这种情况所采用的频率高于通过片上 8.1 K 电阻和外部电容定义的转折频率。

图 13. 采用 P2[4] 旁路时的典型 AGND 噪声



在较低频率下，运算放大器的噪声与 $1/f$ 成正比，与功率无关，并且取决于器件的形状。在较高频率下，功耗水平越高，噪声谱级会越低。

图 14. 典型的运算放大器噪声



11.4.5 交流低功耗电压比较器规范

分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 30. 交流低功耗比较器规范

符号	说明	最小值	典型值	最大值	单位	注释
t_{RLPC}	LPC 响应时间	—	—	50	μs	$\geq 50\text{ mV}$ 过驱动比较器参考（比较器参考在 V_{REFLPC} 中设置）。

11.4.6 交流数字模块规范

下表分别列出了以下电压和温度范围内许可的最大和最小规格：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 31. 交流数字模块规范

功能	说明	最小值	典型值	最大值	单位	注意
所有功能	模块输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$	—	—	49.92	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	25.92	MHz	
定时器	输入时钟频率					
	无捕获功能, $V_{DD} \geq 4.75\text{ V}$	—	—	49.92	MHz	
	无捕获功能, $V_{DD} < 4.75\text{ V}$	—	—	25.92	MHz	
	具有捕获功能	—	—	25.92	MHz	
	捕获脉冲宽度	50 ^[33]	—	—	ns	
计数器	输入时钟频率					
	无使能输入, $V_{DD} \geq 4.75\text{ V}$	—	—	49.92	MHz	
	无使能输入, $V_{DD} < 4.75\text{ V}$	—	—	25.92	MHz	
	有使能输入	—	—	25.92	MHz	
	使能输入脉冲宽度	50 ^[33]	—	—	ns	
	停止脉冲宽度					
	异步重启模式	20	—	—	ns	
	同步重启模式	50 ^[33]	—	—	ns	
	禁用模式	50 ^[33]	—	—	ns	
	输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$	—	—	49.92	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	25.92	MHz	
CRCPRS (PRS 模式)	输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$	—	—	49.92	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	25.92	MHz	
CRCPRS (CRC 模式)	输入时钟频率	—	—	24.6	MHz	
SPIM	输入时钟频率	—	—	8.2	MHz	SPI 串行时钟（SCLK）频率等于输入时钟被二分频后得到的频率。 输入时钟在 SPIS 模式下为 SPI SCLK。
SPIS	输入时钟（SCLK）频率	—	—	4.1	MHz	
	相邻传输之间的 SS_Negated 宽度	50 ^[33]	—	—	ns	
发送器	输入时钟频率					波特率等于输入时钟 8 分频时的频率。
	$V_{DD} \geq 4.75\text{ V}$, 两个停止位	—	—	49.92	MHz	
	$V_{DD} \geq 4.75\text{ V}$, 一个停止位	—	—	24.6	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	

注释:

33. 50 ns 的最小输入脉宽基于在 24 MHz（42 ns 额定周期）下运行的输入同步器。

表 31. 交流数字模块规范 (续)

功能	说明	最小值	典型值	最大值	单位	注意
接收器	输入时钟频率					波特率等于输入时钟 8 分频时的频率。
	$V_{DD} \geq 4.75 \text{ V}$, 两个停止位	—	—	49.92	MHz	
	$V_{DD} \geq 4.75 \text{ V}$, 一个停止位	—	—	24.6	MHz	
	$V_{DD} < 4.75 \text{ V}$	—	—	24.6	MHz	

11.4.7 交流外部时钟规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 32. 交流外部时钟规范

符号	说明	最小值	典型值	最大值	单位	注意
F_{OSCEXT}	USB 应用的频率	23.94	24	24.06	MHz	
—	占空比	47	50	53	%	
—	从上电至 IMO 开关	150	—	—	μs	

11.4.8 交流模拟输出缓冲器规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 33. 5 V 交流模拟输出缓冲器规范

符号	说明	最小值	典型值	最大值	单位	注释
t_{ROB}	上升建立时间可达到最终值的 0.1%，步长为 1 V，100 pF 负载 功耗 = 低 功耗 = 高	— —	— —	2.5 2.5	μs μs	
t_{SOB}	下降建立时间可达到最终值的 0.1%，步长为 1 V，100 pF 负载 功耗 = 低 功耗 = 高	— —	— —	2.2 2.2	μs μs	
SR_{ROB}	上升转换速率 (20% - 80%)，1 V 步长，100 pF 负载 功耗 = 低 功耗 = 高	0.65 0.65	— —	— —	V/ μs V/ μs	
SR_{FOB}	下降转换速率 (80% - 20%)，1 V 步长，100 pF 负载 功耗 = 低 功耗 = 高	0.65 0.65	— —	— —	V/ μs V/ μs	
BW_{OBSS}	小信号带宽，20 mV _{pp} ，3dB BW，100 pF 负载 功耗 = 低 功耗 = 高	0.8 0.8	— —	— —	MHz MHz	
BW_{OBLS}	大信号带宽，1 V _{pp} ，3 dB BW，100 pF 负载 功耗 = 低 功耗 = 高	300 300	— —	— —	kHz kHz	

表 34. 3.3 V 交流模拟输出缓冲器规范

符号	说明	最小值	典型值	最大值	单位	注释
t_{ROB}	上升建立时间可达到最终值的 0.1%，步长为 1 V，100 pF 负载 功耗 = 低 功耗 = 高	— —	— —	3.8 3.8	μs μs	
t_{SOB}	下降建立时间可达到最终值的 0.1%，步长为 1 V，100 pF 负载 功耗 = 低 功耗 = 高	— —	— —	2.6 2.6	μs μs	

表 34. 3.3 V 交流模拟输出缓冲器规范 (续)

符号	说明	最小值	典型值	最大值	单位	注释
SR _{ROB}	上升转换速率 (20% - 80%), 1 V 步长, 100 pF 负载 功耗 = 低 功耗 = 高	0.5 0.5	— —	— —	V/μs V/μs	
SR _{FOB}	下降转换速率 (80% - 20%), 1 V 步长, 100 pF 负载 功耗 = 低 功耗 = 高	0.5 0.5	— —	— —	V/μs V/μs	
BW _{OBSS}	小信号带宽, 20 mV _{pp} , 3dB BW, 100 pF 负载 功耗 = 低 功耗 = 高	0.7 0.7	— —	— —	MHz MHz	
BW _{OBL}	大信号带宽, 1 V _{pp} , 3dB BW, 100 pF 负载 功耗 = 低 功耗 = 高	200 200	— —	— —	kHz kHz	

11.4.9 交流编程规范

下表分别列出了以下电压和温度范围内许可的最大和最小规格: 4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$, 或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况, 这些参数仅供设计指导之用。

表 35. 交流编程规范

符号	说明	最小值	典型值	最大值	单位	注释
t _{RSCLK}	SCLK 的上升时间	1	—	20	ns	
t _{FSCLK}	SCLK 的下降时间	1	—	20	ns	
t _{SSCLK}	从数据建立时间到 SCLK 下降沿的时间	40	—	—	ns	
t _{HSCLK}	从 SCLK 下降沿后的数据保持时间	40	—	—	ns	
F _{SCLK}	SCLK 的频率	0	—	8	MHz	
t _{ERASEB}	闪存擦除时间 (模块)	—	10	—	ms	
t _{WRITE}	闪存模块写入时间	—	40	—	ms	
t _{DSCLK}	从 SCLK 下降沿开始后的数据输出延迟时间	—	—	45	ns	V _{DD} > 3.6
t _{DSCLK3}	从 SCLK 下降沿开始后的数据输出延迟时间	—	—	50	ns	3.0 ≤ V _{DD} ≤ 3.6
t _{ERASEALL}	闪存擦除时间 (批量)	—	40	—	ms	一次性擦除所有模块和保护字段的时间
t _{PROGRAM_HOT}	闪存块擦除 + 闪存块写入的时间	—	—	100 ^[34]	ms	0 °C ≤ T _j ≤ 100 °C
t _{PROGRAM_COLD}	闪存块擦除 + 闪存块写入的时间	—	—	200 ^[34]	ms	-40 °C ≤ T _j ≤ 0 °C

注释:

34. 对于整个工业级范围, 用户必须采用温度传感器用户模块 (FlashTemp), 并在写入闪存前将结果添加到温度参数内。更多有关信息, 请参考闪存 API 应用笔记设计辅助 — 读取和写入 PSoC® 闪存 — AN2015。


11.4.10 I²C 交流规范

下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ ，或 3.0 V 至 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 下且电压为 5 V 或 3.3 V，这些参数仅供设计指导使用。

表 36. V_{DD} 的 I²C SDA 和 SCL 引脚的交流电气特性

符号	说明	标准模式		快速模式		单位	注意
		最小值	最大值	最小值	最大值		
F _{SCL I2C}	SCL 时钟频率	0	100	0	400	kHz	
t _{HDSTA I2C}	(重复) 启动条件的保持时间。经过该时间段后，会生成第一个时钟脉冲	4.0	—	0.6	—	μs	
t _{LOW I2C}	SCL 时钟的低电平周期	4.7	—	1.3	—	μs	
t _{HIGH I2C}	SCL 时钟的高电平周期	4.0	—	0.6	—	μs	
t _{SUSTA I2C}	重复 START 条件的建立时间	4.7	—	0.6	—	μs	
t _{HDDAT I2C}	数据保持时间	0	—	0	—	μs	
t _{SUDAT I2C}	数据建立时间	250	—	100 ^[35]	—	ns	
t _{SUSTOI2C}	停止条件的建立时间	4.0	—	0.6	—	μs	
t _{BUFI2C}	停止和启动条件之间的总线空闲时间	4.7	—	1.3	—	μs	
t _{SPI2C}	输入滤波器抑制了尖峰脉冲宽度	—	—	0	50	ns	

图 15. I²C 总线在快速 / 标准模式下的时序定义



注释:

35. 快速模式 I²C 总线器件可以用于标准模式 I²C 总线系统，但必须满足 t_{SU, DAT} ≥ 250 ns 的要求。如果器件不会延长 SCL 信号的低周期，这种情况会自动发生。如果该器件延长 SCL 信号的低周期，则必须在 SDA 线被释放之前将下一个数据位输出到 SDA 线 t_{rmax} + t_{SU, DAT} = 1000 + 250 = 1250 ns（根据标准模式 I2C 总线规范）。

11.5 热阻

表 37. 每种封装的热阻

封装	典型 θ_{JA} ^[36]
56 引脚 QFN ^[37]	12.93 °C/W
68 引脚 QFN ^[37]	13.05 °C/W
100 球形焊盘 VFBGA	65 °C/W
100 引脚 TQFP	51 °C/W

11.6 回流焊峰值规范

表 38 显示不可超过的回流焊温度限制。

表 38. 回流焊规范

封装	最大峰值温度 (T_C)	最长时间高于 $T_C - 5\text{ °C}$
56 引脚 QFN	260 °C	30 秒
68 引脚 QFN	260 °C	30 秒
100 球形焊盘 VFBGA	260 °C	30 秒
100 引脚 TQFP	260 °C	30 秒

注释:

36. $T_J = T_A + \text{POWER} \times \theta_{JA}$.

37. 要达到 QFN 封装指定的热阻, 请参考 <http://www.amkor.com> 网站所提供的 *Amkor MicroLeadFrame (MLF)* 封装的表面贴装汇编应用笔记。

12. 开发工具选择

12.1 软件

12.1.1 PSoC Designer

PSoC Designer 是 PSoC 开发软件套装的核心，用于生成 PSoC 固件应用程序。<http://www.cypress.com> 网站免费提供 PSoC Designer，并附带免费的 C 语言编译器。

12.1.2 PSoC 编程器

PSoC Programmer 非常灵活，它不仅可用于开发，而且还适用于工厂编程，因此可作为独立的编程应用，也可从 PSoC Designer 中直接调用。PSoC Programmer 软件与 PSoC ICE-Cube 在线仿真器和 PSoC MiniProg 相兼容。PSoC Programmer 在 <http://www.cypress.com> 网站上是免费提供的。

12.2 开发套件

所有开发套件都可从赛普拉斯在线商店购买。

12.2.1 CY3215-DK 基本开发套件

CY3215-DK 适用于通过 PSoC Designer 进行原型设计和开发。此套件支持在线仿真功能，其软件界面可让您运行、暂停和单步执行处理器，并查看特定存储器位置的内容。此外，PSoC Designer 还支持高级仿真功能。该套件包括：

- PSoC Designer 软件 CD
- ICE-Cube 在线仿真器
- 用于 CY8C29x66 系列的 ICE Flex-Pod
- Cat-5 适配器
- Mini-Eval 编程板
- 110 ~ 240 V 电源，Euro-Plug 适配器
- iMAGEcraft C 编译器（需要注册）
- ISSP 线缆
- USB 2.0 线缆和蓝色 Cat-5 线缆
- 2 个 CY8C29466-24PXI 28-PDIP 芯片样品

12.3 评估工具

所有评估工具都可从赛普拉斯在线商店购买。

12.3.1 CY3210-MiniProg1

CY3210-MiniProg1 套件允许您通过 MiniProg1 编程单元对 PSoC 器件进行编程。MiniProg 是一种紧凑的小型原型设计编程器，通过随附的 USB 2.0 线缆连接到 PC。该套件包括：

- MiniProg 编程单元
- MiniEval Socket 编程和评估板
- 28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品
- 28 引脚 CY8C27443-24PXI PDIP PSoC 器件样品
- PSoC Designer 软件 CD
- 入门指南
- USB 2.0 线缆

12.3.2 CY3210-PSoCEval1

CY3210-PSoCEval1 套件包含一个评估板和一个 MiniProg1 编程单元。评估板包括 LCD 模块、电位器、LED 和大量实验板空间，可满足您所有的评估需要。该套件包括：

- 带 LCD 模块的评估板
- MiniProg 编程单元
- 28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品（2）
- PSoC Designer 软件 CD
- 入门指南
- USB 2.0 线缆

12.3.3 CY3214-PSoCEvalUSB

CY3214-PSoCEvalUSB 评估套件主要用作 CY8C24794-24LFXI PSoC 器件的开发电路板。该电路板支持 USB 和电容式感应开发和调试。此评估板还包括 LCD 模块、电位器、LED、报警器和大量实验板空间，可满足所需的评估需要。该套件包括：

- PSoCEvalUSB 电路板
- LCD 模块
- MiniProg 编程单元
- Mini USB 线缆
- PSoC Designer 和示例工程 CD
- 入门指南
- 线缆

12.4 器件编程器

所有器件编程器都可从赛普拉斯在线商店购买。

12.4.1 CY3216 模块化编程器

CY3216 模块编程器 (MP) 套件主要用作模块编程器和 MiniProg1 编程单元。模块化编程器包括三个编程模块卡，并支持多个赛普拉斯产品。该套件包括：

- 模块编程器基础
- 3 个编程模块卡
- MiniProg 编程单元
- PSoC Designer 软件 CD
- 入门指南
- USB 2.0 线缆

12.4.2 CY3207ISSP 系统内串行编程器 (ISSP)

CY3207ISSP 是一个生产用的编程器。它包括保护电路和一个工业级外壳，该工业外壳在生产编程环境中比 MiniProg 更强大。

注意：CY3207ISSP 需要特殊软件，它与 PSoC 编程器不兼容。该套件包括：

- CY3207 编程器单元
- PSoC ISSP 软件 CD
- 110 ~ 240V 电源，Euro-Plug 适配器
- USB 2.0 线缆

12.5 附件（仿真和编程）

表 39. 仿真和编程配件

器件编号	引脚封装	Flex-Pod 套件 ^[38]	支脚套件 ^[39]	适配器 ^[40]
CY8C24794-24LQXI	56 引脚 QFN	CY3250-24X94QFN	无	有关适配器的信息，请访问： http://www.emulation.com 。

注释：

38. Flex-Pod 套件包含一个练习 flex-pod 和一个练习 PCB，另外附带两个 flex-pod。

39. 底层套件（Foot Kit）包括可焊接到目标 PCB 上的表面贴装脚。

40. 通过编程适配器，可以将非 DIP 封装改成 DIP 封装。有关每种适配器的详细信息和订购信息，请访问 <http://www.emulation.com>。

13. 订购信息


表 40. CY8C24x94 PSoC 器件系列的重要功能和订购信息

封装	封装图	订购代码	闪存 (字节)	SRAM (字节)	温度范围	数字模块	模拟模块	数字 I/O 引脚	模拟输入	模拟输出	XRES 引脚
100 引脚 OCD TQFP ^[41]	51-85048	CY8C24094-24AXI	16K	1K	-40°C 至 +85°C	4	6	56	48	2	有
56 引脚 (7 × 7 mm) QFN	001-58740	CY8C24794-24LQXI	16K	1K	-40°C 至 +85°C	4	6	50	48	2	无
56 引脚 (7 × 7 mm) QFN (盘带包装)		CY8C24794-24LQXIT	16K	1K	-40°C 至 +85°C	4	6	50	48	2	无
56 引脚 (8 × 8 mm) QFN (Sawn)	001-53450	CY8C24794-24LTXI	16K	1K	-40°C 至 +85°C	4	6	50	48	2	无
56 引脚 (8 × 8 mm) QFN (Sawn) (盘带包装)		CY8C24794-24LTXIT	16K	1K	-40°C 至 +85°C	4	6	50	48	2	无
56 引脚 (8 × 8 mm) QFN (Sawn)	001-53450	CY8C24894-24LTXI	16K	1K	-40°C 至 +85°C	4	6	49	47	2	有
56 引脚 (8 × 8 mm) QFN (Sawn) (盘带包装)		CY8C24894-24LTXIT	16K	1K	-40°C 至 +85°C	4	6	49	47	2	有
68 引脚 (8 × 8 mm) QFN (Sawn)	001-09618	CY8C24994-24LTXI	16K	1K	-40°C 至 +85°C	4	6	56	48	2	有
68 引脚 QFN (8 × 8 mm) (Sawn) (盘带包装)		CY8C24994-24LTXIT	16K	1K	-40°C 至 +85°C	4	6	56	48	2	有

注意：有关裸片 (Die) 的销售信息，请与当地的赛普拉斯销售办事处或现场应用工程师 (FAE) 联系。

13.1 订购代码定义

CY 8 C 24 XXX-SP XXT



封装类型：T = 盘带封装

PX = PDIP 无铅

SX = SOIC 无铅

PVX = SSOP 无铅

LFX = QFN (打孔、8 × 8 mm)，无铅

LTX = QFN (sawn、8 × 8 mm)，无铅

LQX = QFN (sawn、7 × 7 mm)，无铅

AX = TQFP 无铅

BVX = VFBGA 无铅

速度：24 MHz

器件型号

系列代码

技术代码：C = CMOS

销售代码：8 = PSoC

公司 ID：CY = 赛普拉斯

耐热等级：

C = 商业级

I = 工业级

E = 扩展型

注释：


41. 该器件也可用于进行在线调试。它不能用于生产。

14. 封装尺寸


本节介绍的是 CY8C24x94 PSoC 器件的封装规范、每个封装的热阻及回流焊峰值温度。

重要注意： 仿真工具在目标 PCB 上可能需要比芯片空间更大的面积。有关仿真工具尺寸的详细说明，请参见 <http://www.cypress.com/design/MR10161> 网站上的仿真器转接板尺寸图。

图 16. 56 引脚 QFN (7 × 7 × 0.6 mm) LR56A/LQ56A 5.6 × 5.6 E-Pad (Sawn 型) 封装外形, 001-58740




NOTES:


1.  HATCH AREA IS SOLDERABLE EXPOSED PAD
2. BASED ON REF JEDEC # MO-248
3. ALL DIMENSIONS ARE IN MILLIMETERS

001-58740 *C

图 17. 56 引脚 QFN (8 × 8 × 1.0 mm) LF56A/LY56A 4.5 × 5.21 E-Pad (Subcon Punch 型封装) 封装外形, 001-12921




NOTES:

1.  HATCH AREA IS SOLDERABLE EXPOSED METAL.
2. REFERENCE JEDEC#: MO-220
3. PACKAGE WEIGHT: 0.162g
4. ALL DIMENSIONS ARE IN MM [MIN/MAX]
5. PACKAGE CODE


PART #	DESCRIPTION
LF56A	STANDARD
LY56A	PB-FREE

001-12921 *C

图 18. 56 引脚 QFN (8 × 8 × 1.0 mm) LT56B 4.5 × 5.2 E-Pad (Sawn 型) 封装外形, 001-53450




NOTES:

1.  HATCH AREA IS SOLDERABLE EXPOSED METAL.
2. REFERENCE JEDEC#: MO-220
3. PACKAGE WEIGHT: 162 ± 16 mg
4. ALL DIMENSIONS ARE IN MILLIMETERS

001-53450 *D

图 19. 68 引脚 QFN (8 × 8 × 1.0 mm) LT68 5.7 × 5.7 E-Pad (Sawn 型) 封装外形, 001-09618




NOTES:

1. HATCH AREA IS SOLDERABLE EXPOSED METAL.
2. REFERENCE JEDEC#: MO-220
3. PACKAGE WEIGHT: 17 ± 2mg
4. ALL DIMENSIONS ARE IN MILLIMETERS

001-09618 *E


图 20. 100 球形焊盘 VFBGA (6 × 6 × 1.0 mm) BZ100 封装外形, 51-85209



REFERENCE JEDEC MO-195C
 PKG. WEIGHT: TBD (NEW PKG.)


51-85209 *E

图 21. 100 引脚 TQFP (14 × 14 × 1.4 mm) A100SA 封装外形, 51-85048




NOTE:

1. JEDEC STD REF MS-026
2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH
MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.25 mm) PER SIDE
BODY LENGTH DIMENSIONS ARE MAX PLASTIC BODY SIZE INCLUDING MOLD MISMATCH
3. DIMENSIONS IN MILLIMETERS



NOTE: PKG. CAN HAVE



51-85048 *I

重要说明

- 有关安装 QFN 封装尺寸信息, 请参考 <http://www.amkor.com> 网站上提供的应用笔记: *Amkor MicroLeadFrame (MLF) 封装的表面贴装应用笔记*。
- 低功耗 PSoC 器件不要求热导引脚的过孔。

15. 缩略语

15.1 使用的缩略语

下表列出了本文档中使用的缩略语。

缩略语	说明	缩略语	说明
AC	交流	MIPS	每秒百万条指令
ADC	模数转换器	OCD	片上调试
API	应用编程接口	PCB	印刷电路板
CMOS	互补金属氧化物半导体	PDIP	塑料双列直插式封装
CPU	中央处理器	PGA	可编程增益放大器
CRC	循环冗余校验	POR	上电复位
CT	连续时间	PPOR	精确上电复位
DAC	数模转换器	PRS	伪随机序列
DC	直流电	PSoC [®]	可编程片上系统 (Programmable System-on-Chip [™])
DTMF	双音多频	PWM	脉冲宽度调制器
EEPROM	电可擦除可编程只读存储器	QFN	四方扁平无引脚器件
GPIO	通用 I/O	SAR	逐次逼近寄存器
ICE	在线仿真器	SC	开关电容
IDE	集成开发环境	SLIMO	慢速 IMO
ILO	内部低速振荡器	SOIC	小外形集成电路
IMO	内部主振荡器	SPI [™]	串行外设接口
I/O	输入 / 输出	SRAM	静态随机存取存储器
IrDA	红外数据关联性	SROM	监控只读存储器
ISSP	系统内串行编程	TQFP	薄型四方扁平封装
LCD	液晶显示器	UART	通用异步接收器 / 发送器
LED	发光二极管	USB	通用串行总线
LPC	低功耗电压比较器	VFBGA	细间距球栅阵列
LVD	欠压检测	WDT	看门狗定时器
MAC	乘法累加器	XRES	外部复位
MCU	微控制器单元		

16. 文档规范

16.1 测量单位

符号	测量单位	符号	测量单位
°C	摄氏度	mV	毫伏
dB	分贝	nA	纳安
fF	飞法	ns	纳秒
kHz	千赫兹	nV	纳伏
kΩ	千欧	Ω	欧姆
MHz	兆赫兹	pA	皮安
μA	微安	pF	皮法
μs	微秒	ps	皮秒
μV	微伏	%	百分比
mA	毫安	rt-Hz	根赫兹
mm	毫米	V	伏特
ms	毫秒	W	瓦特

16.2 数字规范

十六进制数字中的所有字母均为大写，结尾带小写的 ‘h’（例如，‘14h’ 或 ‘3Ah’）。十六进制数字还可以通过前缀 ‘0x’ 来表示（C 编码规范）。二进制数字在结尾带小写的 ‘b’（例如，‘01010100b’ 或 ‘01000011b’）。不带 ‘h’ 或 ‘b’ 的数字是十进制数字。

17. 术语表

高电平有效	<ol style="list-style-type: none"> 1. 一种逻辑信号，它的激活状态为逻辑 1 状态。 2. 一种逻辑信号，它的逻辑 1 状态作为两个状态中较高电压的状态。
模拟模块	基本的可编程运算放大器电路。它们是 SC（开关电容）和 CT（连续时间）模块。这些模块内部互联时能够提供 ADC、DAC、多极滤波器、增益级等功能。
模数转换器（ADC）	是将模拟信号转换为相应量级的数字信号的器件。通常，ADC 可以将电压转换为数字量。数模转换器（DAC）可用于执行逆向操作。
API（应用编程接口）	一系列软件程序，包括计算机应用与低层服务和函数（例如，用户模块和库）之间的接口。应用编程接口（API）用作程序员在创建软件应用时使用的基本模块。
异步	该信号的数据被立即确认或作出响应，与任何时钟信号无关。
带隙参考	指的是一种稳定的电压参考设计，它将 VT 温度正系数与 VBE 温度负系数相互匹配，从而生成零温度系数（理想的）参考。
带宽	<ol style="list-style-type: none"> 1. 指的是消息或信息处理系统的频率范围（单位为赫兹）。 2. 放大器（或吸收器）在其频谱区会有大量增益（或损益）；有时，它表示更为具体，例如，半峰全宽。
偏置	<ol style="list-style-type: none"> 1. 数值与参考值之间的系统偏差。 2. 一组值的平均值偏离参考值的幅度。 3. 针对器件建立运行该器件所需的参考电平所适用的电力、机械力、磁场或其他力（场）。
模块	<ol style="list-style-type: none"> 1. 用于执行单项功能的功能单元，例如振荡器。 2. 用于执行某个功能而配置的功能单元，例如，数字 PSoC 模块或模拟 PSoC 模块。

17. 术语表 (续)

缓冲区	<ol style="list-style-type: none">1. 数据存储区，当将数据从一个器件传输至另一个器件时，用于补偿速度之差。通常是指针对 IO 操作保留的区域，可以对该区进行读写操作。2. 一部分专门用于存储数据的储存器空间，通常在数据发送到外部器件之前或从外部器件接受到数据时使用。3. 是用于降低系统的输出阻抗的放大器。
总线	<ol style="list-style-type: none">1. 网络的命名连接。将网络捆绑到总线中，便于使用类似的布线模式来对网络进行布线。2. 执行通用功能并携带类似数据的一组信号。通常使用矢量符号来表示；例如，地址 [7:0]。3. 作为一组相关器件上通用连接的一个或多个导体。
时钟	是指生成具有固定频率和占空比的周期信号的器件。有时，时钟可以用来同步化各个不同的逻辑模块。
比较器	两个输入电平同时满足预定幅度要求时，产生输出电压或电流的电气电路。
编译器	是一种将高级语言（例如 C 语言）转换成机器语言的程序。
配置空间	在 PSoC 器件中，当 CPU_F 寄存器中的 XIO 位被设置为 ‘1’ 时，可以访问的寄存器空间。
晶体振荡器	由压电晶体控制频率的振荡器。通常情况下，压电晶体对环境温度的敏感度低于其他电路组件。
循环冗余校验 (CRC)	检测数据通讯中的错误时使用的计算方法，通常采用线性反馈移位寄存器来执行。相似算法可用于其他多种用途，例如：数据压缩。
数据总线	计算机使用以将信息从存储器位置传输到中央处理单元（CPU）或反向传输信息的双向信号组。更为普遍的是，用来传送数字功能之间数据的信号组。
调试器	允许用户用进行分析正在开发系统操作的软件和硬件系统。调试器通常允许开发人员逐步执行固件操作，设置断点及分析存储器。
死区	两个或多个信号都没有处于活跃状态或切换状态的一段时间。
数字模块	可用作计数器、定时器、串行接收器、串行发送器、CRC 发生器、伪随机数发生器或 SPI 的 8 位逻辑模块。
数模转换器 (DAC)	可将数字信号转换为相应量级的模拟信号的器件。模数转换器（ADC）可用于执行逆向操作。
占空比	时钟周期的高电平时间与其低电平时间的关系，表示为一个百分比。
仿真器	将某个系统的功能复制（仿真）到另一个系统，从而使第二个系统的操作类似于第一个系统的操作。
外部复位 (XRES)	传入 PSoC 器件的高电平有效信号。这会停止 CPU 的所有操作和模块，并返回到预定义的状态。
闪存	可电编程和电擦除、非易失性得技术，可为用户提供可编程功能和数据存储以及系统内可擦除功能的 EPROM。非易失性意味着断电时，数据仍被保留。
闪存模块	可一次性程序化的闪存 ROM 最小空间及受保护的闪存最小空间。闪存模块的大小为 64 字节。
频率	是指一个周期功能中每个时间单位内的周期数或事件数。
增益	输出电流、电压或功率与相应的输入电流、电压或功率之间的比率。增益的单位通常为分贝（dB）。

17. 术语表 (续)

I ² C	由飞利浦半导体（现更名为 NXP 半导体）生产的两线串行计算机总线。I ² C 是内部集成电路。它用于连接嵌入式系统中的低速外设。原始系统创建于 20 世纪 80 年代初期，当时只作为电池控制接口，但后来被用作构建控制电子器件的简单的内部总线系统。I ² C 仅使用两个双向引脚，即时钟和数据，二者均以 +5 V 的电压运行，并采用电阻上拉。在标准模式下，总线每秒运行 100 Kb，而在快速模式下，总线每秒运行 400 Kb。
ICE	在线仿真系统允许您使用硬件测试项目，并且使用软件（PSoC Designer）来查看调试器件活动。
输入 / 输出 (I/O)	将数据引入系统或从系统中提取数据的器件。
中断	流程暂停（例如，执行计算机程序），由流程外事件导致的，且在暂停后可以恢复该流程。
中断服务子程序 (ISR)	M8C 收到硬件中断时常规代码执行转入的代码模块。许多中断源均有各自的优先级和单个 ISR 代码模块。各个 ISR 代码模块均以 RETI 指令结束，并将器件返回到退出常规程序执行的程序点。
抖动	<ol style="list-style-type: none">1. 从其理想位置转换的时序错位。在串行数据流中发生的典型损坏。2. 一个或多个信号特性的突发和无必要变化，例如连续脉冲之间的间隔、连续周期的振幅或连续周期的频率或相位。
低压检测 (LVD)	是指在 V _{DD} 降低到选定阈值以下时，可检测 V _{DD} 并实现系统中断的电路。
M8C	8 位哈佛（Harvard）架构微处理器。微处理器通过连接至闪存、SRAM 和寄存器空间来协调 PSoC 内部的所有活动。
主设备	用于控制两个器件间数据交换时序的器件。或者，以脉冲宽度级联器件时，主设备是用来控制级联器件与外部接口之间数据交换时序的器件。受控制的器件被称为从设备。
微控制器	主要用于控制系统和产品的集成电路芯片。除 CPU 外，微控制器通常还包含存储器、定时电路和 I/O 电路。这样做的原因是允许实现包含最小芯片数量的控制器，从而达到最大程度的微型化。相反，这会降低控制器的体积和成本。微控制器通常不能用作微处理器执行通用计算功能。
混合信号	是指包含模拟和数字技术及组件的电路参考。
调制器	指的是在载波上附加信号的器件。
噪声	<ol style="list-style-type: none">1. 影响信号，且使信号携带的信息失真的干扰。2. 电压、电流或数据等任何实体的一种或多种特性的随机变化。
振荡器	可受晶控，并用于生成时钟频率的电路。
奇偶校验	用于测试传输数据的技术。通常，将一个二进制数字添加到数据中，以便使所有二进制数据之和始终为奇数（奇校验）或偶数（偶校验）。
锁相环 (PLL)	用来控制振荡器以便维持参考信息相关的常相角的电气电路。
引脚分布	引脚号分配：印刷电路板（PCB）封装中 PSoC 器件及其物理对立方的逻辑输入与输出之间的关系。引脚分布涉及引脚号（如原理图与 PCB 设计（两者均为计算机生成的文件）之间的链接），也涉及引脚名称。
端口	一组引脚，通常有八个。
上电复位 (POR)	当电压低于预设电平时，用于强制 PSoC 器件复位的电路。这是一种硬件复位的类型。
PSoC [®]	PSoC [®] 是赛普拉斯半导体公司的注册商标，PSoC [™] 是赛普拉斯公司的商标。

17. 术语表 (续)

PSoC Designer™ 赛普拉斯的可编程片上系统技术的软件。

脉宽调制器 (PWM)	以占空比形式表示的输出，随着应用测量对象的不同而变化
RAM	随机存取存储器的缩略语。数据存储器件，可以对该器件进行读写操作。
寄存器	具有特定容量（例如一位或字节）的存储器件。
复位	它是一种使系统返回已知状态的方法。请参见硬件复位和软件复位部分的内容。
ROM	只读存储器的缩略语。数据存储器件，可以读取该器件，但无法对它进行写操作。
串行	<ol style="list-style-type: none"> 1. 是指所有事件在其中连续发生的流程。 2. 表示在单个器件或通道中两个或多个相关活动连续发生。
建立时间	输入从一个值改为另一个值后，输出信号或值进入稳定状态需要的时长。
移位寄存器	按顺序向左或向右转移一个文字以便输出串行数据流的存储器存储器件
从设备	允许另一个器件控制两个器件之间数据交换的时序的器件。或者，以脉冲宽度级联器件时，从设备是允许另一个器件控制级联器件与外部接口之间数据交换的时序的器件。控制器件被称为主设备。
SRAM	静态随机存取存储器的缩略语。允许用户能高速存储和检索数据的存储器件。之所以使用术语“静态”，是因为在将某一值加载到 SRAM 单元时，该值会保持不变，直至它被明确更改，或直至器件断电为止。
SROM	只读管理存储器的缩略语。SROM 保留代码，用于引导器件、校准电路和执行闪存操作。使用普通用户代码访问 SROM 功能，并从闪存中运行。
停止位	是字符或模块带有的信号，用于准备接收器来接收下一个字符或模块。
同步	<ol style="list-style-type: none"> 1. 指的是一个信号，其数据未被确认或做出响应，直到时钟信号的下一个边沿有效为止。 2. 指的是一个系统，其操作根据时钟信号进行同步。
三态	该功能的输出可采用三种状态：0、1 和 Z（高阻抗）。该功能不在 Z 状态下驱动任何值，在许多方面，它可以被视为从其余电路断开，允许另一次输出以驱动相同网络。
UART	UART 或通用异步接收器 - 发送器在数据并行位和串行位之间转换。
用户模块	负责全面管理和配置低级模拟和数字 PSoC 模块的预构建、预测试硬件 / 固件外设功能。此外，用户模块还针对外设功能提供高级 API（应用编程接口）。
用户空间	寄存器映射的组 0 的空间。在执行常规程序和初始化期间，很可能对该组中的寄存器进行修改。在程序初始化阶段，很可能对组 1 中的寄存器进行了修改。
V _{DD}	电源网络名称，意为“电压漏极”。最正极的电源信号。电压通常为 5 V 或 3.3 V。
V _{SS}	电源网络名称，意为“电压源”。最负极的电源信号。
看门狗定时器	它是一个必须定期处理的定时器。如果未定期处理，则 CPU 会在指定时间期间后复位。

18. 勘误表

本节介绍了 CY8C24x94 器件的勘误表。勘误表中包括勘误触发条件、影响范围、可用解决方案和芯片修订适用性。若有任何问题，请联系本地赛普拉斯销售代表。

受影响的器件型号

器件型号
CY8C24x94

CY8C24x94 勘误表摘要

下表定义了可用器件系列的勘误表适用性。

条目	器件型号
1. 当 PSoC 器件因从睡眠模式唤醒而导致主机计算机的意外唤醒时，USB 接口的 DP 线将为脉冲低电平。	CY8C24x94
2. 如果就在上电之前 Vdd 被下拉到 -0.5 V，可能发生无效闪存读取。	CY8C24x94
3. 如果将 CPU_Clock 设置为 SysClk/1 (24 MHz)，PMA 索引寄存器将无法进行自动递增。	CY8C24x94
4. 现场使用期间，内部主振荡器 (IMO) 频率参数 (FIMO245V) 可能会递增，并且超过规范的最大限制值 (24.96 MHz)	CY8C24x94

1. 当 PSoC 器件因从睡眠模式唤醒而导致主机计算机的意外唤醒时，USB 接口的 DP 线将为脉冲低电平。

■ 问题定义

当器件的工作电压位于 4.75 V 至 5.25 V 的范围内，且使能了 3.3 V 电压调节器时，在器件被唤醒期间，DP 信号线上将出现短路低脉冲信号。主机计算机会将 DP 线的 15-20 μs 低脉冲翻译为分离或唤醒过程的开始。

■ 触发条件 (S)

在睡眠模式下，由于存在漏电流，因此 3.3 V 电压调节器所使用的带隙参考电压会降低。当器件被唤醒时，带隙被重新使能；建立延迟后，3.3 V 的电压调节器将被使能。在某些器件上，用于生成 USB DP 信号的 3.3 V 电压调节器会在完全稳定前被使能。这样会在该带隙稳定前的这段时间内，使电压调节器输出和 DP 信号线保持为低电平脉冲。在某些应用中，Vdd 为 3.3 V，并且不适用电压调节器，因此不会生成 DP 低电平脉冲。

■ 解决方案

为防止 DP 信号进入低电平脉冲状态，在睡眠期间必须使能带隙。最有效的方法是设置 OSC_CR0 寄存器中的 No Buzz (不繁忙) 位。在睡眠期间，No Buzz 位保持带隙的供电状态并保持输出状态。设置 No Buzz 位后，睡眠电流的额定值将增加到 100 μA。在睡眠期间使能模拟参考模块也可以解决该问题，因为该操作会强制带隙保持使能状态。禁用 No Buzz 位的示例如下所示。

汇编语言

```
M8C_SetBank1
or     reg[OSC_CR0], 0x20
M8C_SetBank0
```

C

```
OSC_CR0 |= 0x20;
```

2. 如果就在上电之前 Vdd 被下拉到 -0.5 V，可能发生无效闪存读取。

■ 问题定义

就在上电前，如果将器件的 Vdd 下拉到低于接地电压，那么每个 8K 闪存页面的最早读取都有可能受损害。这个问题不会影响到闪存页面 0，因为它是复位时选定的页面。

■ 触发条件 (S)

如果在上电前下拉 Vdd 到低于接地电压，则内部闪存参考电压可能会偏离其额定电压。参考偏差往往会导致第一个闪存读取该页面返回 0xFF。当第一次读取每个页面时，复位参考电压将导致所有将来读取都返回正确值。在第一次真正读取之前，需要 5 μs 的短暂延迟使参考电压变为稳定状态。

■ 解决方案

为了防止无效的闪存读取，在使用这些闪存页面前必须进行模拟读取。在模拟读取之后和真正读取之前，必须发生 5 μs 的延迟。应尽早进行模拟读取，并在读取其他闪存页面之前，将其放置在闪存页面 0 中。下述实例显示的是从每个闪存页面中读取一个存储器字节。应将该示例放在 boot.tpl 和 boot.asm 文件中的 ‘start:’ 标签后面。

```
// dummy read from each 8K Flash page
// page 1
mov  A, 0x20          // MSB
mov  X, 0x00          // LSB
romx
// wait at least 5 μs
mov  X, 14
loop1:
dec  X
jnz  loop1
```


3. 如果将 CPU_Clock 设置为 SysClk/1 (24 MHz)，PMA 索引寄存器将无法进行自动递增。

■ 问题定义

当器件的工作电压位于 4.75 至 5.25 V 的范围内，并且将 CPU_Clock 设置为 SysClk/1 (24 MHz) 时，在全速模式下的 OUT 端点配置中，USB PMA 索引寄存器将无法自动递增。当应用程序尝试使用 bReadOutEP() 函数时，将始终返回 PMA 缓冲器中的第一个字节。

■ 触发条件 (S)

内部触发器存在与索引寄存器递增函数相关的问题。所有与 RAM 相关的读取操作都是从第一个字节开始读取的。该问题不会对器件中的其他电路或函数产生影响。

■ 解决方案

为了确保索引寄存器正确递增，在读取 PMA 缓冲器期间，需要将 CPU_Clock 设置为 SysClk/2 (12 MHz)。时钟调整方法示例如下所示。

PSoC Designer™ 4.3 用户模块解决方案：PSoC Designer 版本 4.3 和后续版本包含全速 USB 用户模块和修订固件的解决方案（请参考以下示例）。

```
;;
;; 24 MHz read PMA workaround
;;
M8C_SetBank1
mov A, reg[OSC_CR0]
push A
and A, 0xf8 ;clear the clock bits (briefly chg the cpu_clk to 3 MHz)
or A, 0x02 ;will set clk to 12Mhz

mov reg[OSC_CR0],A ;clk is now set at 12 MHz
M8C_SetBank0
.loop:
    mov A, reg[PMA0_DR] ; Get the data from the PMA space
    mov [X], A ; save it in data array
    inc X ; increment the pointer
    dec [USB_APITemp+1] ; decrement the counter
    jnz .loop ; wait for count to zero out
;;
;; 24MHz read PMA workaround (back to previous clock speed)
;;
pop A ;recover previous reg[OSC_CR0] value
M8C_SetBank1
mov reg[OSC_CR0],A ;clk is now set at previous value
M8C_SetBank0
;;
;; end 24Mhz read PMA workaround
```


4. 现场使用期间，内部主振荡器（IMO）频率参数（FIMO245V）可能会递增，并且超过规范的最大限制值（24.96 MHz）

■ **问题定义**

如果器件长时间运行于 4.75 V ~ 5.25 V 的工作电压，现场使用期间，它的 IMO 频率会慢慢递增，甚至超过规范的最大限制值（24.96 MHz）。这样会使对最大 IMO 频率灵敏的各种应用（如：使用 UART 通信的应用）产生不利影响，并会使其性能失效。

■ **触发条件（S）**

器件长时间（累加的使用量）运行于 4.75 V ~ 5.25 V 的工作电压，并且 IMO 时钟保持连续运行时，可能引起器件退化。供电电压越高、工作环境温度越低，器件退化就越快。

■ **解决方案**

保持器件运行于 3.0 V ~ 3.6 V 的工作电压范围内，可以避免 IMO 频率超过规范限制的最大值（24.96 MHz）。

■ **修复状态**

可解决这种问题的新型芯片版本，期待将在 2015 年 8 月 1 日发布。

19. 文档修订记录

文档标题: CY8C24094/CY8C24794/CY8C24894/CY8C24994, PSoC® Programmable System-on-Chip™ (可编程片上系统) 文档编号: 001-47288				
版本	ECN	变更者	提交日期	变更说明
**	2526064	VLX	07/03/2008	新数据手册。
*A	2899723	VLX	03/26/2010	删除了订购信息中的无效器件。 更新了封装图。
*B	3566849	VLX	03/30/2012	译自英文版 38-12018 Rev AD。
*C	3783262	ANBA	10/17/2012	更新了技术参考手册的链接。
*D	4564283	YLIU	11/19/2014	本文档版本号为 Rev*D, 译自英文版 38-12018 Rev AH。
*E	4966547	YANS	10/21/2015	本文档版本号为 Rev*E, 译自英文版 38-12018 Rev AK。

20. 销售、解决方案和法律信息

全球销售和设计支持

赛普拉斯公司具有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要想找到离您最近的办事处，请访问[赛普拉斯所在地](#)。

产品

汽车级产品

cypress.com/go/automotive

时钟与缓冲器

cypress.com/go/clocks

接口

cypress.com/go/interface

照明与电源控制

cypress.com/go/powerpsoc

存储器

cypress.com/go/memory

PSoC

cypress.com/go/psoc

触摸感应产品

cypress.com/go/touch

USB 控制器

cypress.com/go/USB

无线 / 射频

cypress.com/go/wireless

PSoC® 解决方案

psoc.cypress.com/solutions

PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP

赛普拉斯开发者社区

[社区](#) | [论坛](#) | [博客](#) | [视频](#) | [培训](#)

技术支持

cypress.com/go/support

© 赛普拉斯半导体公司，2004-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

所有源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用可能受适用于赛普拉斯软件许可协议的限制。