

EZ-PD CCG2 EMCA/Cable 的硬件设计指南作者: **Rahul Raj Sharma**

相关项目: 无

相关器件系列: **CYPD210x**软件版本: **NA**相关应用文档: **AN95615**要想获得最新版本的应用文档或相关项目文件, 请访问网站 <http://www.cypress.com/go/AN95599>。

AN95599 提供了 EZ-PD™ CCG2 EMCA/Cable 的硬件设计和 PCB 布局指南。这些指南可以帮助保证获得最佳性能, 包括信号完整性以及确保完全符合 USB 电源供应 (PD) 和 Type-C 规格中的电气特性。如需寻找更多 CCG2 的参考设计, 请点击[这裡](#)。

目录

1. 简介	1	5.3 信号过孔路由	13
2. USB Type-C 简介	2	6. 总结	15
2.1 USB Type-C 中的信号	3	附录 A. BOM 和原理图	16
2.2 基本术语	3	A.1 基于 CCG2 的 EMCA Paddle 卡的参考 BOM	16
2.3 USB Type-C 连接方向检测	3	16
3. 原理图设计需求	4	A.2 单/双 CCG2 EMCA 的 Paddle 卡参考原理图 — CSP CYPD2103-20FNXIT	16
4. 电源系统	7	A.3 单/双 CCG2 EMCA 的 Paddle 卡参考原理图 — DFN CYPD2103-14LHXIT	18
4.1 VCONN 选择	8	文档修订记录	20
4.2 连接至一个认证芯片	9	全球销售和设计支持	21
5. PCB 布局指南	9		
5.1 电压范围	9		
5.2 USB 数据线的路由	10		

1. 简介

EZ-PD CCG2 是赛普拉斯的第二代 USB Type-C 电子标识线缆 (EMCA) 控制器, 符合 USB 电源供应 (PD) 规范 2.0 的要求。CCG2 为被动线缆 (Passive Cable)、主动线缆 (Active Cable) 以及电源配件提供一个完整的 USB Type-C 和 USB PD 解决方案。该芯片带有一个符合行业标准且高性能的 32 位 Arm® Cortex®-M0 CPU, 带有助于支持标准的串行通信协议 (如 I2C、SPI、UART) 的多个串行通信模块 (SCB) 以及一个集成的 USB Type-C 收发器 (包括 RD、RP 和 RA 等终端电阻¹)。

在 Type-C EMCA 设计中, 包括 CCG2 在内的主动器件被放置在一个 Paddle 卡上 (图 2) —, 该卡放置在线缆两端, 用于固定 USB Type-C 插头并连接至线缆束。本应用文档中的硬件指南适用于 Paddle 卡设计。表 1 列出了适用于各种应用的 CCG2 产品选项。更多有关这些应用的详细信息, 请参考 AN95615。更多有关 USB Type-C 和 USB PD 的详细信息, 请参考 www.usb.org。

¹ 请查看 Type-C 规范以便更加了解终端电阻。

表 1. EZ-PD CCG2 产品选项

特性	CYPD2103	CYPD2104	CYPD2105
应用	被动线缆 (Passive Cable)	配件 ²	主动线缆 (Active Cable) ³
封装	20-ball WLCSP, 14-pin DFN	20-ball WLCSP	20-ball WLCSP

2. USB Type-C 简介

USB Type-C 线缆和连接器规范定义了厚度为 2.4 mm 的新式插座和插头。设计这些插头的目的是为便于用户使用，用户可以按任何方向插入这些插头。USB Type-C 线缆提供高达 100 W 的电源。USB Type-C 规范允许线缆进行 USB 3.0 通信的同时并行传输高清视频。


USB Type-C 插座、插头和线缆提供了一种更小，更薄且更加健壮的方案，代替现有的 USB 3.1 互联 (标准的 micro USB 线缆和连接器)。目标应用范围包括超薄笔记本 PC 到智能手机，认为现有的标准 A 和微型 AB 插座尺寸过大、难以使用或不够健壮的都可以采用该方案。

USB Type-C 规范的主要优点如下：

- 插头高度为 2.4 mm 的纤细工业设计
- 支持插头和线缆的正反插
- 可以在同一个连接器上传输 USB 信号和 PCIe 或 DisplayPort 信号
- 能够实现低成本且高达 100 W 的电源供应

USB Type-C 为支持当前的高带宽和功耗要求的应用提供了一个一体化的解决方案，如图 1 所示。

图 1. USB Type-C 一体化组合



² 上行方向端口 (UFP) 与线缆或 Dongle 的外形一样。


³ 带有 Re-driver 的电子标识线缆 (EMCA)，用于调理 USB 数据信号。

2.1 USB Type-C 中的信号

全功能的 USB Type-C 线缆包含以下信号线：

- **V_{CONN}**：为 Type-C 线缆中的主动器件提供 5 V 的电源。V_{CONN} 最初由下行方向端口 (DFP) 或主机提供电压；电源角色交换 (power-role swap) 后，它也可以由上行方向端口 (UFP) 或者设备供电。
- **V_{BUS}**：根据主机和外设间的供电协商情况 (在 USB PD 规范中所定义)，可以提供高达 20 V 的电源 (电流为 5 A)。
- **CC**：专用于 USB-PD 通信以及 USB 主机、线缆和外设间共享的配置通道。
- **Dn/Dp**：标准 USB 2.0 线，用于主机和外设间的 USB 2.0 通信。
- **RX/TX 线**：全功能的 USB Type-C 线缆中的两组 RX 和 TX 差分对。任何时候，都只有一套 RX 和 TX 对用于 USB3.0 通讯。至于哪一套被用到，取决于插头插入的方向。请参考 [USB Type-C 连接方向检测](#) 一节。
- **SBU1/SBU2**：在交替模式下 (Alternate)，边带被用来传输辅助信号 (如音频)。有关这些信号的更多信息，请查看 [USB Type-C 规范](#)。

图 2. USB Type-C 连接器的外壳设计



2.2 基本术语


SOP*：SOP 表示数据包开始；PD 以一个 SOP* 序列开始。请参考 [USB PD 规范](#)。

DFP：下行方向端口 (DFP) 是主机或集线器上的 Type-C 口，用于与外设相连。

UFP：上行方向端口 (UFP) 是外设或集线器上的 Type-C 口，用于与主机或集线器 DFP 相连。

2.3 USB Type-C 连接方向检测

DFP 在其 CC 引脚 (CC1 和 CC2) 上提供了 R_p 终端，UFP 则在其 CC 引脚上提供 R_d 终端，具体情况如 [图 3](#) 所示。线缆会在 V_{CONN} 引脚上提供 R_a 终端。在 CC 引脚上使用 R_p 和 R_d 是为了定义从 DFP 到 UFP 的连接，CC 将用于 DFP 和 UFP 的通信。当连接线缆时，DFP 会监控两个 CC 引脚上的电压，以便及时发现其电压是否低于非终止电压。

图 3. USB Type-C 连接/方向检测⁴


通过检测 Type-C 插座中的 CC 引脚，CC1 或 CC2 (该引脚由 UFP 的 R_d 进行终结)，DFP 确定两对超高速 (SS) USB 信号对之一将用于连接，从而控制相应的功能开关，来路由合适的 SS USB 信号对。

同样，UFP 检测到被 DFP 终结的 CC 引脚状态，因而控制功能开关，路由到合适的超高速 (SS) 信号对上。建立连接后，DFP 会重新分配 CC1 或 CC2 引脚，以便通过插头的 VCONN 引脚为 Cable 提供电源。请参考 [Type-C 规范](#) 以深入了解 Type-C 连接和方向检测机制。

3. 原理图设计需求

本节介绍的是基于 CCG2 的 EMCA 的原理图设计需求。以下列举了三种应用情况作为参考。


3.1.1 每条线缆带有一个 CCG2 芯片的 EMCA 解决方案

该 EMCA 解决方案中，仅有一个插头中放置了一个 CCG2 芯片。这种情况下，需要 VCONN 线横跨整个 Cable (而不是通过芯片)，因此该芯片 (位于 cable 中的一端) 能被 VCONN1 或者 VCONN2 供电，而不需要考虑哪一头将连接到 Host (DFP)。

枚举线缆后，主机可能会关闭 VCONN 电源。该应用的一个关键且独特的要求是通过两个分开的 VCONN 引脚为芯片供电，如图 4 所示。该解决方案需要一条专用导线，用于在连接 2 个插头。对于该应用，必须保持 CCG2 器件的 GPIO 引脚 (晶圆级芯片尺寸封装 (WLCSP) 中的球型焊盘 D3 或 DFN 封装中的引脚 13) 为悬空状态。

⁴ 插图来源：USB Type-C 规范

图 4. 基于单 CCG2 的 EMCA 线缆解决方案的电源系统建议




注意： 图 4 是基于 WLCSP 封装的典型设计方案。有关 DFN 封装参考原理图的信息，请参考附录。

3.1.2 每条线缆带有两个 CCG2 芯片 (每次只有一个 CCG2 有效) 的 EMCA 解决方案

该 EMCA 解决方案包含了两个 CCG2 芯片，每个插头中都放置了一个芯片，每次只能给一个芯片供电。在该解决方案中，VCONN 信号不是从 cable 的一端通向另一端的。它终止于每个插头的 CCG2 芯片。另外，只有靠近 DFP (给 VCONN 供电) 的 CCG2 芯片才被供电。线缆被枚举后，主机可能会关闭 VCONN 电源。由于该线缆中的 VCONN 不需要从一头连向另外一头，因此节省了一根铜线的费用 (如图 5 所示)。

图 5. 基于两个 CCG2 的 EMCA 线缆解决方案的电源系统建议




注意： 图 5 是典型解决方案，基于 WLCSP 封装。有关 DFN 参考原理图的信息，请参考附录。

3.1.3 主动的 (Active) EMCA 解决方案，每条线缆带有两个 CCG2 芯片 (两个 CCG2 都有效)

该 EMCA 解决方案包含两个 CCG2 芯片，每个插头中放置一个芯片，可以同时给两个芯片供电。解决方案的典型应用是主动线缆 (Active Cable)。一个主动 EMCA 线缆的主要功能就是在数据通路上加一个 Re-driver 以提高信号调理能力。需要进行配置或信号调理的主动线缆 (Active Cable) 被称为“受控制的主动线缆” (Active Cable)。当某个受控制的主动线缆 (Active Cable) 需要在线缆任意一端进行独立管理或信号调理时，必须在每一个插头上安装单独的 USB PD 控制器 (响应 USB PD 结构化供应商自定义信息 (VDM))。有关 VDM 的更多信息，请查看 [USB PD 规范](#)。

该主动线缆 (Active Cable) 解决方案包括两个 CCG2 芯片，每个插头一个。VCONN 横贯整个线缆，但不能在两个连接器间短接。在该解决方案中，布线完成后线缆支持正反插，具体如图 6 所示。在该应用中，各 CCG2 器件的 GPIO 引脚 (WLCSP 封装中的 D3 或 DFN 封装中的引脚 13) 将被下拉接地。

图 6. 电源系统建议 (两个芯片被供电)



注意：图 6 是典型应用，它基于 WLCSP 封装。

4. 电源系统

CCG2 可由两个电源轨中的一个供电，这 2 个电源轨称作为 VCONN1 和 VCONN2。图 4 和图 5 显示的是电源供电的去耦方案，推荐用于基于单个和两个 CCG2 的 EMCA 线缆。

每个 CCG2 芯片至少需要以下五个被动组件：

- 复位上拉组件：该组件可确保 CCG2 芯片的 XRES 线始终上拉到 VDDIO 电源轨，因此芯片不会保持复位状态。
- VCONN 电源轨的去耦电容：这个 0.1 uF 的电容应该安装在 VCONN 线上，从而可以符合 CCG2 芯片的 ESD 性能 (基于 IEC61000-4-2 的 4C 级标准 ± 8 kV 接触放电和 ± 15 kV 气隙放电)。
- VDDD 电源轨去耦电容：CCG2 电压调节器和所有外设都由 VDDD 电源轨内部供电。要想确保芯片的可靠性，要为该引脚提供稳定的直流电压。需要使用一个 1 uF 的去耦电容来降低该电源轨中的波动。
- VCCD 电源轨去耦电容：VCCD 是 1.8 V 内部电压调节器输出。必须安装一个 1 uF 的去耦电容，用于稳定电源并清除电源波动。
- VDDIO 电源轨的去耦电容：CCG2 的内部 GPIO 缓冲区由该电源轨供电。如果该电源轨由一个专用电源供电，那么需要一个 1 uF 的去耦电容以降低波动。在线缆应用中，该电源轨可以与 VDDD 短接，如图 4、图 5 和图 6 所示。

注意：此外，根据 Type-C 规范，需要在 Type-C 连接器的 VBUS 引脚上安装四个电容。VBUS 引脚 (在功能齐全的线缆的每端中) 需要一个 10 nF 的旁路电容 (最小电压额定值为 30 V)。应该尽量将旁路电容安装在靠近 Type-C 连接器 VBUS 引脚的位置。更多有关信息，请参考 Type-C 规范。

表 2 列出了这些无源组件的推荐值。

表 2. 被动器件的推荐值

被动器件	建议值
XRES 上拉	4.7 kΩ
VCONN 去耦电容	(每个被使用的电源轨) 0.1 μF
VDDD 去耦电容	1 μF
VCCD 去耦电容	1 μF
VDDIO 去耦电容 (如果由单独的电源轨供电)	1 μF
VBUS 旁路电容	每个 VBUS 引脚的电容为 10 nF

对于各种不同的 CCG2 应用，表 3 中列出了所需组件的最少数量。


表 3. 各种应用中 CCG2 的 BOM

应用	参考图	最少的组件数量	说明
每条线缆带有一个 CCG2 芯片的 EMCA 解决方案	图 4	5	四个去耦电容，一个 XRES 上拉电阻
每条线缆带有两个 CCG2 的 EMCA 解决方案 (仅给一个 CCG2 供电)	图 5	8	每个芯片三个去耦电容，每个芯片一个 XRES 上拉电阻
主动的 EMCA 解决方案，带有每条线缆两个 CCG2 芯片 (两个芯片都被供电)	图 6	8	每个芯片三个去耦电容，每个芯片一个 XRES 上拉电阻

4.1 VCONN 选择

CCG2 具有两个 VCONN (VCONN_1 和 VCONN_2)，带有内部二极管的，用于为芯片的 VDDD 焊盘供电，然后该焊盘将给芯片其余部分供电 (图 7)。


图 7. CCG2 电源和旁路原理图



4.2 连接至一个认证芯片

对于需要实现防篡改验证的应用，可将 **CCG2** 连接到一个外部认证芯片。这个附加的芯片可确保只有供应商提供的特定线缆与供应商的主机配合使用，如果认证失败，主机可以立即终止协商。认证芯片可以按照图 8 所示连接，其中 U2 表示带有 I²C 从设备接口的认证器件。

图 8. 认证芯片连接



5. PCB 布局指南

本节介绍 **PCB 设计指南**：电源信号线和 **USB** 信号线路由。它提供了在电路板上放置组件的建议。请参考**电源系统**以便深入了解建议的组件值。

5.1 电压范围

CCG2 器件由 DFP 的 VCONN 电源供电。设计电源系统网络时，请考虑以下几点：


- 大电容和去耦电容的位置
- 电源和接地层的位置

5.1.1 大电容和去耦电容的放置位置

将去耦电容安装在靠近 VCONN、VDDD 和 VCCD 引脚的位置，如图 9 所示。应尽量将大电容 (用作是给电源引脚供电的本地电源) 安装在靠近 CCG2 的 VDDD 引脚的位置。

使电源走线宽度与电源焊盘宽度相同。如果想将电源引脚连接至电源层，那么过孔就要靠近电源焊盘。这样有助于最大限度地减少线路中分布电感和 IR 下降。

图 9. 电容布局



5.1.2 电源层和接地层的布局

将电源层放在靠近接地层的位置，这样可以得到较好的平面电容。各层之间的平面电容作为分布式去耦电容，这样可以过滤高频噪声，从而降低电磁辐射。


5.2 USB 数据线的路由

USB Type-C 线缆包含一个或两个 PCB (称为 Paddle 卡)，取决于线缆的设计。根据 Type-C 的规格说明，所有全功能的 TypeC 线缆必须是电子可标识的，因此，就需要用到这些 Paddle 卡。

虽然 USB 数据线路没有直接连接 CCG2，但在 Paddle 卡设计中仍然要特别注意如何处理这些线路。USB 数据线路由是获取质量好、辐射低的信号的非常重要因素。设计一个 Paddle 卡时，请按照下面的指南进行操作：


- 使用高性能的基板材料作为 Paddle 卡。
- 尽量缩短 USB 超高速线的走线长度。请确保这些走线的额定差分特性阻抗为 90 Ω 。
- 差分 SS 对的走线长度相差必须小于 0.12 mm (5 mil)。
- 高速 (Dp 和 Dn) 信号的走线长度相差必须小于 1.25 mm (50 mil)。
- 请确保差分对间的最小间隔为 0.5 mm。
- 如果需要，应调整高速信号走线的长度使之靠近 USB 插座。
- 调整 SS Rx 信号走线的长度使之靠近 USB 插座。调整 SS Tx 信号走线的长度使之靠近设备端。
- 选择一个接地的共面波导 (CPWG) 系统作为传输线法，如图 10 所示。

图 10. CPWG 示例



- 尽量少用过孔。
- 将 V_{BUS} 引脚组合在一起 (通过使用过孔将所有 V_{BUS} 引脚连接到同一个接地层)，如图 11 所示。

图 11. 将所有 VBUS 引脚组合在一起




- 同样，将 GND 引脚组合在一起 (通过使用过孔将所有 GND 引脚连接到同一个接地层)。
- 需要额外的接地焊盘来焊接同轴电缆的屏蔽壳。

5.2.1 典型值为 32 mil，六层的 PCB 示例

对于标准厚度为 32 mil (0.8 mm) 的 PCB，推荐如图 12 所示情况进行多层板设计。如果多层板设计中，同时使用了两个并行走线，每个走线的宽度 (W) 为 ‘x’ mil，且走线间距为 ‘y’ mil，则计算得出的差分阻抗为 90 Ω。

图 12. PCB 叠层



5.2.2 阻抗匹配

保持差分对中的走线宽度和位置不变，以避免发生阻抗的不匹配情况，具体如图 13 所示。


图 13. 差分对的布局



- ‘g’ 是走线与其他层间的最小间隙 (8 mil)。
- ‘W’ 是信号走线的宽度
- ‘S’ 是差分对信号间的间隙


应将所有 SS 信号路由到相邻的接地层上，这样可以提供良好的返回电流路径。

图 14. 差分对的阻抗匹配技术




拆分 SS 信号下方的接地层会引入阻抗不匹配问题，从而增大环路电感以及电气辐射。图 15 显示的是 SS 信号下方的推荐实心接地层。

图 15. SS 信号下方的实心接地层



一旦两对 USB 走线在不同层中彼此交叉，将在两个 USB 信号层间放置一个接地层，具体如图 16 所示。

图 16. 接地层插入




5.3 信号过孔路由

本节将介绍通用路由 SS 信号的建议。在某些应用 (如 Type-C 线缆的 Paddle 卡) 中, 由于尺寸限制, 可能无法按照上述指南进行操作。

SS 信号应该在单层中路由。过孔会使信号线不连续, 并影响 SS 信号的质量。


如果需要将信号路由到另一层, 必须保持接地, 这样可以确保阻抗的一致性。为了实现这个目的, 接地过孔必须位于信号过孔的旁边, 如图 17 所示。信号过孔和接地过孔间的距离不能小于 40 mil。

图 17. 接地过孔




SS 信号走线上的过孔空隙应该相同以保证差分对存在。与单独过孔相比, 差分对共有的空隙会保持更高的阻抗匹配, 如图 18 所示。

图 18. SS 走线的空隙过孔放置



在 USB 信号线上，尽量减少将要使用的弯曲布线。请勿使用 90 度的弯曲布线。如果需要，请使用 45 度的弯曲或圆形 (曲线) 弯曲，如图 19 所示。

图 19. USB 信号弯曲



6. 总结

USB PD 需要小心的设计硬件。按照本应用文档中的指南进行操作，您基于 CCG2 的线缆设计便很可能获得成功。

附录 A. BOM 和原理图

A.1 基于 CCG2 的 EMCA Paddle 卡的参考 BOM

表 4. 基于 CCG2Paddle 卡的参考 BOM

项目	每个 Paddle 卡所需的 BOM 数量	参考编号	说明
1	1	R1	4.7 kΩ 的电阻
2	1 (2*)	C3*、C4	电容为 0.1 μF, 电压为 16 V
3	2	C1、C2	电容为 1 μF, 电压为 16 V
4	1	U1	CCG2 控制器 IC
5	1	J1	USB Type-C 插头连接器
6	4	C5、C6、C7、C8	电容为 10 nF, 电压为 35 V

*仅适用于单芯片 CCG2 EMCA 解决方案。

A.2 单/双 CCG2 EMCA 的 Paddle 卡参考原理图 — CSP CYPD2103-20FNXIT

图 20. 基于 WLCSP 封装的参考原理图 (Type-C 连接器部分)





图 21. 基于 WLCSP 封装的参考原理图 (CCG2 控制器部分)



注意： 只有单芯片解决方案才需要连接至 VCONN_FAR 和电容 C3。双芯片解决方案则无需连接引脚（保持该引脚为开路状态）。

图 22. 基于 DFN 封装的参考原理图 (Type-C 连接器部分)





图 23. 基于 DFN 封装的参考原理图 (CCG2 控制器部分)



注意： 只有单芯片解决方案才需要连接至 VCONN_FAR 和电容 C3。双芯片解决方案则无需连接引脚 (保持该引脚为开路状态)。

文档修订记录

文档标题: AN95599 — EZ-PD CCG2 EMCA/Cable 的硬件设计指南

文档编号: 001-97313

版本	ECN	变更者	提交日期	变更说明
**	4769152	XIZU	05/20/2015	本文档版本号为 Rev**, 译自英文版 001-95599 Rev**。
*A	5797446	AESATMP9	07/04/2017	更新徽标和版权。
*B	6177722	TCYL	05/17/2018	更新标题, 译自英文版 001-95599 Rev. *B。

全球销售和设计支持

赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。如果想要查找离您最近的办事处，请访问[赛普拉斯所在地](#)。

产品

Arm® Cortex® 微控制器	cypress.com/arm
汽车级产品	cypress.com/automotive
时钟与缓冲器	cypress.com/clocks
接口	cypress.com/interface
物联网	cypress.com/iot
存储器	cypress.com/memory
微控制器	cypress.com/mcu
PSoC	cypress.com/psoc
电源管理 IC	cypress.com/pmhc
触摸感应	cypress.com/touch
USB 控制器	cypress.com/usb
无线连接	cypress.com/wireless

PSoC®解决方案

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#) | [PSoC 6 MCU](#)

赛普拉斯开发者社区

[社区](#) | [项目](#) | [视频](#) | [博客](#) | [培训](#) | [组件](#)

技术支持

cypress.com/go/support

Arm and Cortex are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.



©赛普拉斯半导体公司，2015-2018 年。本文件是赛普拉斯半导体公司及其子公司，包括 Spansion LLC（“赛普拉斯”）的财产。本文件，包括其包含或引用的任何软件或固件（“软件”），根据全球范围内的知识产权法律以及美国与其他国家签署条约由赛普拉斯所有。除非在本款中另有明确规定，赛普拉斯保留在该等法律和条约下的所有权利，且未就其专利、版权、商标或其他知识产权授予任何许可。如果软件并不附随有一份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议，赛普拉斯特此授予贵方属人性质的、非独家且不可转让的如下许可（无再许可权）（1）在赛普拉斯特软件著作权项下的下列许可权（一）对以源代码形式提供的软件，仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件，和（二）仅限于在有关赛普拉斯硬件产品上使用之目的将软件以二进制代码形式的向外部最终用户提供（无论直接提供或通过经销商和分销商间接提供），和（2）在被软件（由赛普拉斯公司提供，且未经修改）侵犯的赛普拉斯专利的权利主张项下，仅出于在赛普拉斯硬件产品上使用之目的制造、使用、提供和进口软件的许可。禁止对软件的任何其他使用、复制、修改、翻译或汇编。

在适用法律允许的限度内，赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保，包括但不限于关于适销性和特定用途的默示保证。没有任何电子设备是绝对安全的。因此，尽管赛普拉斯在其硬件和软件产品中采取了必要的安全措施，但是赛普拉斯并不承担任何由于使用赛普拉斯产品而引起的安全问题及安全漏洞的责任，例如未经授权的访问或使用赛普拉斯产品。此外，本材料中所介绍的赛普拉斯产品有可能存在设计缺陷或设计错误，从而导致产品的性能与公布的规格不一致。（如果发现此类问题，赛普拉斯会提供勘误表）赛普拉斯保留更改本文件的权利，届时将不另行通知。在适用法律允许的限度内，赛普拉斯不对因应用或使用本文件所述任何产品或电路引起的任何后果负责。本文件，包括任何样本设计信息或程序代码信息，仅为供参考之目的提供。文件使用人应负责正确设计、计划和测试信息应用和由此生产的任何产品的功能和安全性。赛普拉斯产品不应被设计为、设定为或授权用作武器操作、武器系统、核设施、生命支持设备或系统、其他医疗设备或系统（包括急救设备和手术植入物）、污染控制或有害物质管理系统中的关键部件，或产品植入之设备或系统故障可能导致人身伤害、死亡或财产损失其他用途（“非预期用途”）。关键部件指，若该部件发生故障，经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件。针对由赛普拉斯产品非预期用途产生或相关的任何主张、费用、损失和其他责任，赛普拉斯不承担全部或部分责任且贵方不应追究赛普拉斯之责任。贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关的所有索赔、费用、损失和其他责任，包括因人身伤害或死亡引起的主张，并使之免受损失。

赛普拉斯、赛普拉斯徽标、Spansion、Spansion 徽标，及上述项目的组合，WICED，及 PSoC、CapSense、EZ-USB、F-RAM 和 Traveo 应视为赛普拉斯在美国和其他国家的商标或注册商标。请访问 cypress.com 获取赛普拉斯商标的完整列表。其他名称和品牌可能由其各自所有者主张为该方财产。