

HX3 ローコスト スーパースピード ハブの設計

著者: Hasib Mannil

関連プロジェクト: なし

関連製品ファミリ: CYUSB330x、CYUSB331x、CYUSB332x

ソフトウェア バージョン: 該当なし

関連アプリケーション ノート: [AN91378](#)、[AN92554](#)

AN94150 は、HX3 を用いてスーパースピード ハブを設計するあらましを述べ、部材費を削減するために能動素子と受動素子を減らして最適化したスーパースピード ハブを構築する際の推奨事項を提示します。

目次

はじめに.....	1
設計の注意事項.....	2
電源.....	2
電源デカップリング.....	3
コンフィギュレーション モードの選択.....	6
リセット.....	6
クロック.....	7
ダウンストリーム ポートの電源管理.....	7
アップストリーム VBUS 検出.....	8
USB 高精度抵抗.....	8
アップストリーム (US) コネクタ.....	8
ダウンストリーム (DS) コネクタ.....	8
Apple 充電イネーブル.....	9
ESD 保護.....	9
ローコスト版回路図と部材リスト.....	9
まとめ.....	10
関連アプリケーション ノート.....	10
ワールドワイドな販売と設計サポート.....	12
製品.....	12
PSoC® ソリューション.....	12
サイプレス開発者コミュニティ.....	12
テクニカルサポート.....	12

はじめに


HX3 は USB 3.0 仕様 Rev. 1.0 に準拠したサイプレス製の USB 3.0 ハブ コントローラ ファミリです。HX3 はすべてのポートでスーパースピード (SS)、ハイスピード (HS)、フルスピード (FS)、ロースピード (LS) に対応しています。

HX3 は 3 つの製品ファミリで提供されています:

- **基本品:** CYUSB330x (68-QFN および 100 ボール BGA パッケージで提供): 基本的なハブ動作、連動ポート電源やバッテリー充電機能をサポートしています。[CY4609](#) リファレンス デザイン キットを使用して CYUSB330x ファミリを評価します。
- **中級品:** CYUSB331x (88-QFN および 100 ボール BGA パッケージで提供): 基本的なハブ機能に加え、ポート インジケータや連動/個別ポート電源、ピン ストラップ コンフィギュレーションをサポートしています。[CY4603](#) 開発キットを使用して CYUSB331x ファミリを評価します。
- **上級品:** CYUSB332x (88-QFN および 100 ボール BGA パッケージで提供): Shared Link や ACA-Dock などの高度な機能をサポートしています。[CY4613](#) 開発キットを使用して CYUSB332x ファミリを評価します。

製品の動作や機能、コンフィギュレーションの詳細については、[HX3 データシート](#)を参照してください。[図 1](#) に CYUSB3304 を使用した HX3 ベースのスーパースピード ハブ システムのブロック図を示します。部材費とプリント基板の寸法はスーパースピード ハブ設計の主要課題です。本アプリケーション ノートで説明する設計例は部材費を削減するためにステータス インジケータ LED やコンフィギュレーション選択オプション、Shared Link、ACA-Dock などの選択機能と高度な機能を除外します。部材リストと回路図については [CYUSB330x-68LTXC/I \(68QFN パッケージ\)](#)、[CYUSB331x-88LTXC/I \(88QFN パッケージ\)](#)、[CYUSB332x-LTXC/I \(88QFN パッケージ\)](#)、[CYUSB331x-BVXC/I \(100 ボール BGA パッケージ\)](#) のリファレンス デザインを参照してください。

図 1. CY4609 (CYUSB3304 を使用した HX3 リファレンス デザイン キット) のブロック図



設計の注意事項

本節は電源や電源ドメイン デカップリング、クロック、リセット、ポート電源制御を含む HX3 ベース システム設計内のブロックのハードウェア設計要件について説明します。

本アプリケーション ノートのすべての説明と図は CYUSB330x ファミリーをベースとしています。CYUSB330x とその他の HX3 ファミリーとの相違点は必要に応じて説明します。

電源

HX3 は 3.3V と 1.2V の DC 電源で動作します。電源はスイッチング電源 (SMPS) またはリニアレギュレータ (LDO) を使用して 5V の外部電源から生成できます。HX3 アナログ電源 (AVDD) ピンとデジタル電源 (DVDD) ピンへの電源の最大ノイズ仕様 (ピークツーピーク) はそれぞれ 20mV と 100mV です。表 1 に HX3 の電源ドメインおよびそれらが電源供給するブロックの詳細を示します。

スイッチング電源を用いる電源設計

SMPS は DC/DC コンバータです。SMPS 電源の出力ドライバーは効率を向上させるためにスイッチされるので、連続的に電流を供給するためにインダクタが必要となります。

図 2 に 5V (VCC_5V) を 3.3V (V3P3) に降圧するスイッチングレギュレータの回路図を示します。

図 2. 5V を 3.3V に降圧するスイッチングレギュレータ





図 3 に 3.3V (V3P3) を 1.2V (V1P2) に降圧するスイッチングレギュレータの回路図を示します。


図 3. 3.3V を 1.2V に降圧するスイッチング レギュレータ



LDO レギュレータを用いる電源設計

LDO レギュレータが 5V 電源から 3.3V と 1.2V 電源を生成するために使用できます。SMPS に比べてノイズの少ない安定化された出力を提供します。HX3 のノイズ レベルやリップル要件を満たすにはすべての LDO 出力を 10µF バイパス コンデンサに接続する必要があります。図 4 に LDO 電圧レギュレータを使用して 5V 電源から 3.3V (V3P3) 電源を生成する回路図を示します。

図 4. LDO を用いて生成される 3.3V (V3P3) 電源



電源デカップリング


表 1 に HX3 IC の電源ドメインと対応するブロックを示します。ここでは各々の電源ピンに必要なデカップリング コンデンサを説明し、スーパースピード ハブを最適化する推奨事項を述べます。

表 1. HX3 電源ドメイン

電源ドメイン	I/O 名称	用途	I/O ピン番号			許容ノイズ ピーク ツー ピーク (mV)	電圧 (V)			最大電流
			68-QFN	88-QFN	100 ボール BGA		Min	Typ	Max	
1.2V	AVDD12	クロック電源	53	67	A10、D8	20	1.14	1.2	1.26	すべての 1.2V 電源を 組み合わせて 526mA
	AVDD12	USB 3.0 RX	10、16、34、46、52	15、21、44、56、62	C9、F9、H1、H10、J2	20				
	DVDD12	USB 3.0 TX	7、13、37、43、49	12、18、47、53、59	B10、E1、E10、K3、K9	100				
	DVDD12	コア電源	1、3、27	8、33、83	D4、D6、F5	100				
	VDD_EFUSE	eFuse	19	24	H3	100				
3.3V	AVDD33	USB 3.0 PHY	4	9	F3	20	3	3.3	3.6	すべての 3.3V 電源を 組み合わせて 286mA
	AVDD33	USB 2.0	56、61、66	70、75、80	A4、A7、B6	20				
	VDD_IO	I/O 電源	28	34、66、88	B4、E7、G6	100				

図 5 に LDO 電圧レギュレータを使用して 5V 電源から 1.2V (V1P2) 電源を生成する回路図を示します。

図 5. LDO を用いて生成される 1.2V 電源



部材の少ない設計を実現するには LDO を用いる電源設計を考慮すべきです。その場合電源部は 2 個のレギュレータと 4 個のバルクコンデンサで済みます。

AVDD12 電源ドメイン


AVDD12 は以下のブロックに電源供給する 1.2V アナログ電源です。各ブロックの推奨回路図を示します。

AVDD12 (クロック)

AVDD12 は HX3 の水晶発振ブロックに電源を供給します。[図 6](#) に AVDD12 (クロック) ラインの HX3 水晶発振ブロックへの接続を示します。

高周波ノイズを取り除くため 0.1 μ F コンデンサをこの電源ピンに接続します。このコンデンサはリファレンス クロック信号のジッタを低減します。

図 6. AVDD12 (クロック)



AVDD12 (USB 3.0 RX)


AVDD12 は USB 3.0 受信ブロックに電源を供給します。

[図 7](#) に USB 3.0 RX 部分に必要な AVDD12 (USB 3.0 RX) 電源ドメインの接続を示します。

高周波ノイズを取り除くため 0.01 μ F コンデンサをすべての AVDD12 ラインに接続します。

注: [図 8](#) に示す 10 μ F バルク コンデンサは DVDD12 TX と AVDD12 RX 電源間で共有されます。このコンデンサは DS ポートの電圧降下を防止します。

図 7. AVDD12 (USB 3.0 RX)



AVDD12 電源ドメインは 6 個のデカップリング コンデンサを使用します。

DVDD12 電源ドメイン

DVDD12 は以下のブロックに電源供給する 1.2V デジタル電源です。各ブロックの推奨回路図を示します。


DVDD12 (USB 3.0 TX)

DVDD12 は USB 3.0 の PHY ブロックの送信セクションに電源を供給します。[図 8](#) に DVDD12 (USB 3.0 TX) ラインの推奨接続を示します。

高周波ノイズを取り除くため 0.01 μ F コンデンサをすべてのラインに接続します。さらに電圧降下を防ぐために 10 μ F バルク コンデンサを DVDD12 (V1P2) 電源に接続します。

注: [図 8](#) に示す 10 μ F バルク コンデンサは DVDD12 TX と AVDD12 RX 電源間で共有されます。

図 8. DVDD12 USB 3.0 TX



DVDD12 (コア)、VDD_EFUSE (eFuse)

[図 9](#) に DVDD12 (コア) ラインと VDD_EFUSE (eFuse) ラインの接続回路を示します。DVDD12 は HX3 デジタル コアに電源を供給します。VDD_EFUSE はワンタイム プログラマブル (OTP) ブロックへ電源を供給します。


高周波ノイズを取り除くため 0.1 μ F コンデンサをすべての DVDD12 ラインに接続します。USB 3.0 ラインの信号品質要件を満たすにはこのコンデンサが必要です。ピン 1 とピン 3 は HX3 パッケージでは隣接しているため、それらのピンのコンデンサは共有できます。

さらに電圧降下を防ぐために 4.7 μ F バルク コンデンサを DVDD12 電源に接続します。

SMPS 電源のリップル電圧は HX3 リップル仕様より高いと予想されます。1.2V (V1P2) 電源からリップルを分離するにはフェライト ビーズを利用します。LDO を用いて 1.2V 電源を生成し、HX3 リップル仕様を満たせばフェライト ビーズは必要ありません。

DVDD12 電源ドメインは 7 個のデカップリング コンデンサ、2 個のバルク コンデンサ (4.7 μ F と 10 μ F) を使用します。

図 9. DVDD12 コア、EFUSE



AVDD33 電源

AVDD33 は以下のブロックに電源供給する 3.3V アナログ電源です。各部の推奨電源接続を示します。


AVDD33 (USB 3.0 PHY)

AVDD33 電源は USB 3.0 PHY の CDR (クロックとデータ復元) ブロックへ電源を供給します。図 10 は AVDD33 (USB 3.0 PHY) ラインの回路図を示します。

高周波ノイズを取り除くため 0.1μF コンデンサをすべての AVDD33 電源ピンに接続します。

SMPS 電源のリップル電圧は HX3 リップル仕様 (ピーク ツーピーク 20mV) より高いと予想されます。アナログ電源を他のシステムから分離するにはフェライト ビーズを利用します。LDO を用いて 3.3V (V3P3) 電源を生成し、この電源のリップルが 20mV 以下であればフェライト ビーズは必要ありません。

図 10. AVDD33 (USB 3.0 PHY)




AVDD33 (USB 2.0)

AVDD33 (USB 2.0) は USB 2.0 トランシーバーへ電源を供給します。図 11 に AVDD33 (USB 2.0) ラインの接続を示します。

高周波ノイズを取り除くため 0.1μF コンデンサを AVDD33 (USB 2.0) ラインに接続します。USB 2.0 ラインの USB-IF 信号品質の要件を満たすにはこのコンデンサが必要です。ピン 56、ピン 61、ピン 66 は HX3 パッケージで隣接しているため、それらのピンのコンデンサは共有できます。BGA パッケージの対応するボール番号については、表 1 を参照してください。

さらに電圧降下を防ぐために 4.7μF バルク コンデンサを AVDD33 電源に接続します。

図 11. AVDD33 (USB 2.0)




AVDD33 (VDD_IO)

VDD_IO は HX3 の I/O 回路への電源です。図 12 に VDD_IO ラインの接続を示します。

高周波ノイズを取り除くため 0.1μF コンデンサを VDD_IO ラインに接続します。

図 12. VDD_IO 電源の接続



コンフィギュレーション モードの選択

HX3 のコンフィギュレーション モード選択の詳細については [HX3 データシート](#) の表 4 を参照してください。初期設定では HX3 は内部 ROM からすべてのコンフィギュレーションをロードします (内部 ROM モード)。また HX3 は外部 I²C EEPROM からカスタム コンフィギュレーションをロードすることも可能です (I²C EEPROM モード)。コンフィギュレーション パラメータは VID、PID、アクティブなポート数、取り外し可能なポート数、充電サポートのイネーブル/ディスエーブルなどを含みます。コンフィギュレーション オプションと初期設定のリストは [HX3 データシート](#) の表 6 を参照してください。


以下の節にコンフィギュレーション選択の内部 ROM モードと外部 I²C EEPROM モードのハードウェア設計の注意事項を示します。

内部 ROM モード

図 13 は内部 ROM モードにおける MODE_SEL [1:0] と I2C ラインを示す回路図です。

内部 ROM コンフィギュレーションを選択するには MODE_SEL[1:0] ピンを HIGH (V3P3) に接続する必要があります。このコンフィギュレーションでは I2C ラインは使用されません。このモードでは I2C_DATA と I2C_CLK ラインは開放のままにすることができます。

図 13. 内部 ROM コンフィギュレーションにおける MODE_SEL と I2C ラインの接続



外部 I²C EEPROM モード

外部 I²C EEPROM モードでは、HX3 の I²C インターフェースに接続した外部 EEPROM からカスタム コンフィギュレーションをロードするために HX3 MODE_SEL[1:0] を 2'b01 に設定する必要があります (I²C マスター モード)。MODE_SEL[1] を GND、MODE_SEL[0] を VDD_IO に接続する必要があります。


サイプレスが提供している GUI ベースの [Blaster Plus ツール](#) を使用してカスタム コンフィギュレーション ファイルを生成できます。ファイル生成の詳細については [Blaster Plus ユーザーガイド](#) を参照してください。

コンフィギュレーション データの長さは 11~197 バイトです。このモードで推奨される EEPROM サイズは 256 バイト以上で、EEPROM タイプ番号は 24LC02B です。

コンフィギュレーション設定を含むカスタム ファームウェアを外部 EEPROM からロードできます。HX3 ファームウェア イメージ サイズは約 10KB であり、推奨の EEPROM サイズは 16KB、推奨の EEPROM タイプ番号は 24LC128 です。

図 14 は外部 EEPROM コンフィギュレーション モードにおける MODE_SEL と I2C ラインを示す回路図です。


図 14. EEPROM コンフィギュレーションにおける MODE_SEL と I2C ラインの接続



リセット

3.3V (V3P3) と 1.2V (V1P2) 両方の電源が安定するまで RESETN ピンを LOW に維持する必要があります。RESETN ピンは図 15 に示すように、外付け抵抗を介して 3.3V (V3P3) 電源に、外付けコンデンサを介してグラウンド (GND) に接続できます。RC 回路はパワーオン リセット (POR) サイクルで誤動作のないリセット信号を生成するために少なくとも 5ms の時定数を持つ必要があります。


図 15. リセット回路



クロック

HX3には、基本波モードで偏差が ± 150 ppmの26MHz水晶振動子が必要です。水晶駆動回路は低電力駆動 ($< 200\mu\text{W}$) が可能です。図16にXTL_OUTとXTL_INピンへの水晶振動子の接続を示します。

図 16. 水晶振動子の接続



水晶振動子のドライブ レベルと負荷容量の計算については「AN91378 – HX3 Hardware Design Guidelines and Schematic Checklist」の「Crystal Requirements」を参照してください。

ダウンストリーム ポートの電源管理

電源スイッチ

図 17 に連動ポート モードの動作における電源接続の回路図を示します。すべてのダウンストリーム ポートへの電源制御は1つの電源スイッチで行われます。これはHX3のパワー イネーブル (PWR_EN) 信号によって制御されます。電源スイッチは(OVRCURRにより) HX3に過電流状態を通知してダウンストリーム ポートへの電源を切断します。


HX3のCYUSB330xファミリ (68ピン QFN および 100ボール BGA パッケージ) は連動ポート電源スイッチングに対応しています。このモードでは、すべての4個のDSポートへの電源は1本のパワー イネーブル (PWR_EN) 信号によって制御されます。連動モードの利点は、1つの電源スイッチですべてのDSポートへの電源を制御でき、部材が少なくなることです。

連動モードの欠点は、ポートの電源制御が連動するため、1つのDSポートに過電流が発生するとすべてのDSポートへの電源が切断されることです。

PWR_ENとOVRCURRピンはオープンドレインであるため10k Ω 抵抗を介してVDD_IOにプルアップする必要があります。

DSポートのVBUSに接続される150 μF コンデンサを速く放電するために電源スイッチの出力にMOSFET (Q1) を接続することをお勧めします。

図 17. 連動モードにおける電源スイッチ




HX3のCYUSB331xとCYUSB332xファミリ (88ピン QFNと100ボール BGA パッケージ) は個別ポート電源スイッチングに対応しています。このモードでは各DSポートの電源は個別のパワー イネーブル信号によって制御されます。DSポートへの電源を個別に制御するためにデュアル チャネル電源スイッチを使用します。

図 18に個別ポート電源モードにおける2個のDSポートのデュアル チャネル電源スイッチの接続を示します。

個別ポート電源スイッチングの利点は、DSポートの電源が個別に制御されるため、1つのDSポートに過電流が発生すると当該DSポートの電源のみ切断され、残りのDSポートが正常に機能し続けることです。

個別ポート電源スイッチングの欠点は、DSポートが個別に制御されるため、1つのDSポート当たり2本の制御信号(PWR_EN_DSとOVCUR_DS)が必要であることです。これはより多くの消費電力と過電流検出ICを必要とします。

図 18. 個別モードでのポート電源スイッチ




ポリヒューズ

ポリヒューズはダウストリーム ポートでは電源スイッチの代わりに使用できます。過電流状態が発生した時ポリヒューズの抵抗が増加して、最終的に DS ポートへの電源をオフにさせる開放状態となります。過電流の故障状態が解除されると抵抗が自動的にリセットされ、DS ポートへの電源が再開します。ポリヒューズを使用する場合、ダウストリーム ポートには、過電流状態が発生した時にのみ切れ VBUS は連続的に出力されます。ダウストリーム ポートの VBUS が連続的に出力されるため USB コンプライアンス テストが不合格となります。そのため、DS ポートの電源を制御するためにポート電源スイッチを使用することをお勧めします。

アップストリーム VBUS 検出

HX3 は VBUS_US ピンを介して USB ホスト コントローラーとの接続を検出します。US ポートが USB ホストに接続した時 HX3 が VBUS 接続を検出するためにこのピンを US ポートから VBUS に接続する必要があります。VBUS_US ピンの電圧が 2.1V より小さくなると HX3 は VBUS との切断を検出します。VBUS との接続と切断をより速く検出できるように図 19 に示すように VBUS_US に分圧器を使用することをお勧めします。

図 19. US VBUS 検出




USB 高精度抵抗

図 20 に使用される USB 高精度抵抗を示します。

スーパースピード PHY 終端インピーダンスを校正するために RREF_SS を高精度抵抗 (200Ω±1%) に接続します。

USB 2.0 PHY に電流リファレンスを生成するために RREF_USB2 ピンを高精度抵抗 (6.04kΩ±1%) に接続します。

図 20. USB 高精度抵抗




アップストリーム (US) コネクタ

図 21 に US (アップストリーム) ポート接続の回路図を示します。

1μF バイパス コンデンサを VBUS 入力ラインに接続します。0.1μF カップリング コンデンサを US_TXM および US_TXP ラインに接続します。

図 21. US コネクタ




ダウストリーム (DS) コネクタ

図 22 に DS1 ポートの DS ポート接続を示します。DS2、DS3、DS4 ポートの接続回路も同様です。

150μF バイパス コンデンサをすべての DS ポートの VBUS_DS 出力ラインに接続します。

0.1μF カップリング コンデンサをすべての DS ポートの DS_TXM および DS_TXP ラインに接続します。


図 22. DS コネクタ



Apple 充電イネーブル

HX3 では VBUS_DS ピンは Apple 充電を有効にするために使用されます。Apple 充電回路を有効にする時、バッテリー充電 v1.2 (BC v1.2) コンプライアンス テストが不合格となります。そのため、通常動作のためには VBUS_DS ピンをローカル 5V 電源に接続し、BC v1.2 コンプライアンス テストのためにはそのピンを GND に接続することをお勧めします。図 23 に推奨される VBUS_DS ピンの接続を示します。R2 は通常動作では DNP (未実装) です。詳細は [バッテリー充電機能のアプリケーション ノート \(AN92554\)](#) を参照してください。

図 23. Apple 充電イネーブル




ESD 保護

HX3 は単体で 2.2kV の人体モデル (HBM) ESD に対応しているため、ESD ダイオードはハブに必須ではありません。より高い ESD 保護が必要な場合、ESD ダイオードをすべての USB 2.0 と USB 3.0 ラインに追加することができます。

図 24 に USB 3.0 ポートでの ESD 保護のリファレンス回路図を示します。この ESD 保護回路はローコスト版の回路図では「NL – No Load」の印を付けてあります。

図 24. USB ラインと ESD ダイオードの接続



ローコスト版回路図と部材リスト

表 2 に HX3 ローコスト ハブの最適化した部材リストを示します。詳細については [CYUSB330x-68LTXC/I \(68-QFN パッケージ\)](#)、[CYUSB331x-88LTXC/I \(88-QFN パッケージ\)](#)、[CYUSB332x-LTXC/I \(88-QFN パッケージ\)](#)、[CYUSB331x-BVXC/I \(100 ボール BGA パッケージ\)](#) のローコスト版回路図と部材リストを参照してください。

表 2. HX3 部材リスト

セクション	CYUSB3304		CYUSB3314		推奨部品*	
	品種	数量	品種	数量	メーカー	製品番号
電源レギュレータ	レギュレータ	2	レギュレータ	2	オン セミコンダクター	NCP1117DT33RKG
					Microchip Technology	MCP1826S-1202E/EB
	コンデンサ - 10μF	4	コンデンサ - 10μF	4	AVX	TPSB106K025R1800
					太陽誘電	LMK212B7106KG-TD
電源デカップリング	コンデンサ - 10μF	1	コンデンサ - 10μF	1	太陽誘電	LMK212B7106KG-TD
	コンデンサ - 4.7μF	2	コンデンサ - 4.7μF	2	Samsung Electro-Mechanics America, Inc.	CL21A475KPFNNNE
	コンデンサ - 0.1μF	6	コンデンサ - 0.1μF	8	Yageo	CC0402KRX7R7BB104
	コンデンサ - 0.01μF	10	コンデンサ - 0.01μF	10	Kemet	C0402C103K8RACTU
リセット回路	コンデンサ - 1.5μF	1	コンデンサ - 1.5μF	1	TDK	C1608X5R1C155K080AB
	抵抗 - 10kΩ	1	抵抗 - 10kΩ	1	パナソニック	ERJ-3EKF1002V
クロック	水晶振動子	1	水晶振動子	1	NDK	NX3225SA-26.000000MHZ-G4
	コンデンサ - 10pF	2	コンデンサ - 10pF	2	Kemet	C0603C100J4GACTU

セクション	CYUSB3304		CYUSB3314		推奨部品*	
	品種	数量	品種	数量	メーカー	製品番号
電源スイッチ					Texas Instruments	TPS2556DRBT
	電源スイッチ	1	電源スイッチ	2	Texas Instruments	TPS2560DRCT
	コンデンサ - 0.1μF	1	コンデンサ - 0.1μF	2	Yageo	CC0402KRX7R7BB104
	抵抗 - 22.1kΩ	1	抵抗 - 26.7kΩ	2	パナソニック	ERJ-2RKF2212X
	抵抗 - 10kΩ	2	抵抗 - 10kΩ	8	パナソニック	ERJ-3EKF1002V
	抵抗 - 200Ω	1	抵抗 - 200Ω	4	Stackpole Electronics, Inc.	RMCF0805JT200R
	MOSFET	1	MOSFET	4	Diodes Inc	BSN20-7
US VBUS 検出	抵抗 - 10kΩ	2	抵抗 - 10kΩ	2	パナソニック	ERJ-3EKF1002V
USB 高精度抵抗	抵抗 - 200Ω	1	抵抗 - 200Ω	1	パナソニック	ERJ-2RKF2000X
	抵抗 - 6.04kΩ	1	抵抗 - 6.04kΩ	1	パナソニック	ERJ-2RKF6041X
US コネクタ	US コネクタ	1	US コネクタ	1	ヒロセ電機	ZX360D-B-10P
	コンデンサ - 1μF	1	コンデンサ - 1μF	1	TDK	C1005X5R1C105M
	コンデンサ - 0.1μF	2	コンデンサ - 0.1μF	2	Yageo	CC0402KRX7R7BB104
DS コネクタ	DS コネクタ	4	DS コネクタ	4	FOXCONN	UEA1112C-4HK1-4H
	コンデンサ - 150μF	4	コンデンサ - 150μF	4	パナソニック	EEE-FK1C151XP
	コンデンサ - 0.1μF	8	コンデンサ - 0.1μF	8	Yageo	CC0402KRX7R7BB104
Apple 充電イネーブル	抵抗 - 0.0Ω	1	抵抗 - 0.0Ω	1	Yageo	RC0603JR-070RL
DC ジャック	電源ジャック	1	電源ジャック	1	CUI, Inc.	PJ-102BH
	合計	63	合計	80		

* 注: 推奨メーカーと製品番号はガイドラインとして使用してください。適用可能な限り、同等仕様の部品を使用することができます。

まとめ

本アプリケーション ノートは部材費を削減して製造と設計コストを減少させる HX3 ベースのスーパースピード ハブの設計ガイドラインを説明しました。部材リストと回路図はオンラインで入手できます。

関連アプリケーション ノート

[AN91378 - HX3 Hardware Design Guidelines and Schematic Checklist](#)

[AN92554 - Implementing Battery Charging Features using HX3](#)

改訂履歴

文書名: AN94150 - HX3 ローコスト スーパースピード ハブの設計

文書番号: 001-97307

版	ECN 番号	変更者	発行日	変更内容
**	4733724	HZEN	04/16/2015	これは英語版 001-94150 Rev. **を翻訳した日本語版 001-97307 Rev. **です。
*A	6158014	HBM	04/27/2018	新しいテンプレートに更新されました。 サンセットレビューを完了する。

ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店および販売代理店の世界的なネットワークを持っています。お客様の最寄りのオフィスについては、[サイプレスのロケーション ページ](#)をご覧ください。

製品

Arm® Cortex® Microcontrollers	cypress.com/arm
車載用	cypress.com/automotive
クロック&バッファ	cypress.com/clocks
インターフェース	cypress.com/interface
IoT (モノのインターネット)	cypress.com/iot
メモリ	cypress.com/memory
マイクロコントローラ	cypress.com/mcu
PSoC	cypress.com/psoc
電源用 IC	cypress.com/pmuc
タッチ センシング	cypress.com/touch
USB コントローラー	cypress.com/usb
ワイヤレス	cypress.com/wireless

PSoC® ソリューション

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#) | [PSoC 6 MCU](#)

サイプレス開発者コミュニティ

[フォーラム](#) | [WICED IOT Forums](#) | [Projects](#) | [ビデオ](#) | [ブログ](#)
| [トレーニング](#) | [Components](#)

テクニカルサポート

cypress.com/support



Cypress Semiconductor
198 Champion Court
San Jose, CA 95134-1709

© Cypress Semiconductor Corporation, 2015-2018. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社 (以下「Cypress」という。) に帰属する財産である。本書面 (本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア (以下「本ソフトウェア」という。)) を含むは、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っておらず、かつ Cypress との間で別途本ソフトウェアの使用方法を定める書面による合意がない場合、Cypress は、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためにのみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに (b) Cypress のハードウェア製品ユニットに用いるためにのみ、(直接又は再販売者及び販売代理店を介して間接のいずれかで) 本ソフトウェアをバイナリーコード形式で外部エンドユーザーに配布すること、並びに (2) 本ソフトウェア (Cypress により提供され、修正がなされていないもの) が抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一身専属的ライセンス (サブライセンスの権利を除く) を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示をとわず、いかなる保証 (商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない) も行わない。いかなるコンピューティングデバイスも絶対に安全ということはない。従って、Cypress のハードウェアまたはソフトウェア製品に講じられたセキュリティ対策にもかかわらず、Cypress は、Cypress 製品への権限のないアクセスまたは使用といったセキュリティ違反から生じる一切の責任を負わない。加えて、本書面に記載された製品には、エラッタと呼ばれる設計上の欠陥またはエラーが含まれている可能性があり、公表された仕様とは異なる動作をする場合がある。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報 (あらゆるサンプルデザイン情報又はプログラムコードを含む) は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が人身傷害、死亡若しくは物的損害を生じさせるようなその他の使用 (以下「本目的外使用」という。) のためには設計、意図又は承認されていない。重要な構成部分とは、その不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部をとわず一切の責任を負わず、かつ Cypress はそれら一切から本書により免除される。Cypress は Cypress 製品の本来目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任 (人身傷害又は死亡に基づく請求を含む) から免責補償される。

Cypress, Cypress のロゴ, Spansion, Spansion のロゴ及びこれらの組み合わせ、WICED, PSoC, Capsense, EZ-USB, F-RAM, 及び Traveo は、米国及びその他の国における Cypress の商標又は登録商標である。Cypress のより完全な商標のリストは、cypress.com を参照すること。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。