

AN84868

サイプレスの EZ-USB FX3 を使用した USB 経由での Xilinx FPGA コンフィギュレーション 著者: Rama Sai Krishna Vakkantula 関連プロジェクト: あり 関連製品ファミリ: CYUSB3014 最新の FX3 SDK: こちらをクリック

更にサンプルコードをお求めでしょうか?以下をご参照ください。

豊富な FX3 サンプルコードにアクセスするには、USB SuperSpeed サンプルコードウェブページをご覧ください。

AN84868 は、次世代 USB 3.0 ペリフェラル コントローラーである EZ-USB[®] FX3™を使用してスレーブ シリアル イン ターフェース経由で Xilinx 社の FPGA をコンフィギュレーションする方法について説明します。このインターフェース により、USB 2.0 または 3.0 経由で Xilinx 社の FPGA にコンフィギュレーション ファイルをダウンロードすることがで きます。本アプリケーション ノートと共に提供されたファームウェア ファイルは Xilinx 社の FPGA に対応して設計お よびテストされていますが、同様のインターフェースを持つ他の FPGA に対応してそれらをカスタマイズすることがで きます。

Contents

1	はじ	.めに1	
2	Xilin	x 社のスレーブ シリアル コンフィギュレーショ	
ン	インタ	フェース	2
3	実装	4	ł
	3.1	ハードウェアの詳細4	ł
	3.2	FX3 ファームウェア	ł
	3.3	I/Oマトリックスのコンフィギュレーション7	7
	3.4	スレーブ シリアル インターフェースの実装11	
	3.5	I/O マトリックスのリコンフィギュレーション	
			2

3.6 コンフィギュレーション ファームウ	ェアを
ユーザーの設計に統合	13
3.7 ソフトウェアの詳細	14
4 動作説明	15
5 まとめ	22
6 関連プロジェクト ファイル	23
7 参考資料	23
著者について	23
改版履歴	24
セールス,ソリューションおよび法律情報	25

1 はじめに

FX3 にはイメージセンサー, 外部プロセッサ, ASIC または FPGA のような外部デバイスに繋がれるコンフィギュレー ション可能なパラレル汎用プログラマブルインターフェース (GPIF II) があります。その結果ユーザーは、ほぼどん なシステムにも USB 3.0 機能を統合することができます。

また FX3 は、UART, SPI, I²C, および I²S などのシリアル ペリフェラルに接続するインターフェースも提供しています。

FX3 により、スーパースピード機能をいかなる FPGA ベースの設計にも追加することができます。殆どのアプリ ケーションで、FPGA はマスターとして機能し、GPIF II は同期スレーブ FIFO インターフェースで動作します。ス レーブ FIFO インターフェースの詳細については、AN65974 – EZ-USB® FX3™スレーブ FIFO インターフェースに よる設計を参照してください。



FPGA に接続されているコントローラー(この場合は FX3)を使用してその FPGA をコンフィギュレーションすること ができます。FX3 を使用すると、FPGA 用に専用のコンフィギュレーション チップ (例えば PROM またはプロセッ サ) が不要になります。さらに、この方法は基板上の JTAG コネクタを必要とする広く使用されている JTAG コン フィギュレーション インターフェースの代替として作動できます。この方法により、コストと基板スペースが低減 されます。また、FPGA コンフィギュレーションファイルをプリロードされた外部 SPI フラッシュまたは EEPROM から FX3 を使用して FPGA コンフィギュレーションをロードすることもできます。FX3 + FPGA + HelionVision ISP ベース インダストリアルカメラ リファレンスデザイン – KBA222700 を参照して下さい。ここでは、FX3 はイメージング アプリケーション用の FPGA とインターフェースされています。

マスターとして機能する FX3 は、スレーブ パラレル (SelectMAP) とスレーブ シリアルの 2 モードで Xilinx 社の FPGA を設定することができます。FPGA をコンフィギュレーションする様々なオプションの情報については、 Xilinx Spartan-6 FPGA コンフィギュレーションユーザーガイドを参照してください。このアプリケーション ノート では、スレーブ シリアル モードのみについて説明します。FPGA のコンフィギュレーションが完了した後、FX3 ファームウェアがスレーブ FIFO インターフェースに切り替わる方法も説明します。図 1 には、FX3 がまず FPGA をコンフィギュレーションして、コンフィギュレーションが正常に完了した後にスレーブ FIFO インターフェースに 切り替わるブロック図を示します。

このアプリケーションノートでは、ホストアプリケーションを使用してベンダーコマンドを使用して FPGA コン フィギュレーションファイルをロードします。 ベンダーコマンドは、SPI インターフェースを介してホストから受 信した FPGA コンフィギュレーションデータにより FPGA コンフィギュレーションプロセスを開始します。

次のセクションでは、Xilinx 社のスレーブ シリアル コンフィギュレーション インターフェースの詳細と FX3 を使用 した設計実装を説明します。



図 1. システム レベルのアプリケーションのブロック図

2 Xilinx 社のスレーブ シリアル コンフィギュレーション インタフェース

このセクションは Xilinx 社のスレーブ シリアル コンフィギュレーション インターフェースの詳細を説明します。図 2 は Xilinx 社のスレーブ シリアル インターフェースに関連したインターフェースのピンを示します。表 2 ではス レーブ シリアル インターフェース ピンを説明します。





図 2. FX3 と Xilinx Spartan-6 FPGA 間のハードウェア接続

PROGRAM_B、INIT_B および DONE はオープンドレイン信号です。これらのラインに適切な値のプルアップ抵抗 を接続します。図2に記載されている抵抗値は Xilinx Spartan-6 FPGA コンフィギュレーション ユーザーガイドを参 照しています。FX3 CYUSB3KIT-001 ボードを使用する場合は、これらのプルアップ抵抗を接続する必要がありませ んが、最終のデザインではプルアップ抵抗を配置する必要があることに注意してください。

表1にはスレーブ シリアル インターフェースでのインターフェースの信号を示します。

ピン名	ピン方向 (FPGA へ)	ピンの説明
PROGRAM_B	入力	FPGA をプログラム。アクティブ LOW。
		500ns 以上 (Spartan-3 FPGA の場合は 300ns) LOW にアサートされた場合、コン フィギュレーション メモリをクリアすることによって FPGA にそのコンフィギュ レーション プロセスを再起動させる
INIT_B	オープン ドレインの双方向 I/O	FPGA の初期化インジケータ。パワーオン リセット (POR) の後、または PROGRAM_B が LOW にパルスされ FPGA がそのコンフィギュレーション メモ リをクリアしている間、LOW に駆動。コンフィギュレーション中に CRC エラー が検出されると、FPGA は再び INIT_B を LOW に駆動
CCLK	入力	コンフィギュレーションクロック
DIN	入力	データ入力。 シリアル データ。FPGA は立ち上がり CCLK エッジでデータを取り 込む
DONE	オープンドレインの双方向 I/O	FPGA コンフィギュレーション完了。 コンフィギュレーション中に LOW。FPGA がコンフィギュレーションを正常に完了させた場合は HIGH になる

表 1. Xilinx スレーフ	「シリアル コ	コンフィギュレ-	ーション	ピンの説明
------------------	---------	----------	------	-------

図 3 に、Xilinx 社のスレーブ シリアル コンフィギュレーションのクロッキング シーケンス図を示します。





図 3. Xilinx 社のスレーブシリアル コンフィギュレーションのクロッキング シーケンス

3 実装

FX3 は、PROGRAM_B をパルスし、INIT_B ピンを監視することによってコンフィギュレーションを開始します。 INIT_B のピンは HIGH になると、FPGA はデータを受信する準備ができます。そして FX3 は、DONE ピンが正常な コンフィギュレーションを示す HIGH になるか、または INIT_B のピンがコンフィギュレーションエラーを示す LOW になるまで、データ信号とクロック信号の供給を開始します。コンフィギュレーション プロセスはコンフィ ギュレーション ファイル サイズから指定されたより多くのクロック サイクルを必要とします。これらの追加クロッ クは FPGA の起動中に必要です(図 3 を参照)。

3.1 ハードウェアの詳細

3.1.1 ハードウェア基盤

- Xilinx SP601 評価キット
- スーパー スピード エクスプローラー キット(CYUSB3KIT-003)または EZ-USB FX3 DVK(CYUSB3KIT-001)
- Samtec と FMC の相互接続基板(CYUSB3KIT-001 用)または CYUSB3ACC005 インターコネクション基板 (CYUSB3KIT-003 用)
- コンフィギュレーション信号を相互接続するための配線

FX3 内の SPI ハードウェア ブロックは PC からのコンフィギュレーション データをシリアル化します。FX3 の SPI_SSN (スレーブ選択), SPI_CLOCK および SPI_MOSI は、それぞれ Xilinx 社 FPGA の PROGRAM_B, CCLK およ び DIN に接続されています。FPGA の INIT_B と DONE ピンはそれぞれ GPIO[52]と GPIO[50]に接続されています。 図 2 は FX3 と Xilinx 社の FPGA との接続を示します。

3.2 FX3 ファームウェア

添付されているファームウェアには以下の部分があります。

- スレーブ シリアル インターフェースを介して FX3 に接続する Xilinx FPGA のコンフィギュレーション。
- Xilinx 社の FPGA のコンフィギュレーションが成功すると AN65974 で説明したのと同じ動作をするスレーブ FIFO インターフェース コンフィギュレーション。

FX3 内の SPI ハードウェア ブロックは、図 1 に示されるように、FX3 が PC アプリケーション"FPGA コンフィギュ レーション ユーティリティ"から受信するデータをシリアル化します。FPGA コンフィギュレーション ユーティリ ティは、サイプレスの VID – 0x04B4 と PID − 0x00F1 の USB デバイスを識別するために設計されています。



アプリケーション ファームウェアの構造については、FX3 プログラマのマニュアルの FX3 アプリケーション構造の 章を確認してください。FX3 SDK APIの詳細については、FX3 ファーム ウェア API ガイドを参考資料として使用し てください。

表2はこのアプリケーションノートに添付されているファームウェアソースコードにあるファイルを説明します。

ファイル名	説明
cyfx_gcc_startup.S	サイプレスの FX3 ファームウェア起動コード
cyfxconfigfpga.c	 このファイルはスレーブシリアルモードでのFPGAのコンフィギュレーションの例を示す。以下の関数を含む Main: FX3 デバイスを初期化し、キャッシュをセットアップし、FX3 I/O をコンフィギュレーションし、RTOSカーネルを起動 CyFxConfigFpgaApplnInit: FX3 GPIO および SPI モジュールを初期化。GPIO[50]とGPIO[52]を入力信号として設定。エニュメレーションのために FX3 USB ブロックを初期化 CyFxConfigFpgaApplnStart: USB 転送のためのエンドポイントのコンフィギュレーションと FX3 の USB ブロックから SPI ブロックへのデータ転送のための DMA チャネル コンフィギュレーション CyFxConfigFpgaApplnStop: I/O マトリックスのリコンフィギュレーションを可能にするために FX3 GPIO および SPI モジュールを非初期化 CyFxConfigFpga: スレーブシリアル インターフェースを介してコンフィギュレーションデータを Xilinx 社の FPGA に書き込む
cyfxconfigfpga.h	このファイルは Configure FPGA アプリケーションの例で使われる定数および定義を含む
cyfxslfifosync.c	 このファイルはスレーブ FIFO 同期モードの例を示す。以下の関数を含む CyFxApplicationDefine: スレーブ FIFO インターフェースを介してデータ転送を実行 するためのアプリケーションスレッドを作成 S1FifoAppThread_Entry: FX3 の内部ブロックのためのそれらの初期化関数を呼び出す アプリケーション、スレッド関数。FPGA コンフィギュレーションの一連の動作が終わるのを 待ち、FPGA のコンフィギュレーションが正常に完了したら、スレーブ FIFO インターフェー スへ切り替える CyFxSWitchtos1Fifo: スレーブ FIFO インターフェースの要件ごとに FX3 I/O マトリッ クスをリコンフィギュレーション CyFxSIFifoAppInInit: プロセッサインターフェース ブロックを初期化し、スレーブ FIFO インターフェース用の GPIF コンフィギュレーションをロードし、GPIF のステートマシンを 起動 CyFxConfigFpgaAppInStart: USB 転送のためのエンドポイント コンフィギュレー ションと FX3 の GPIF II ブロックから USB ブロックへのデータ転送のための DMA チャネル コンフィギュレーション CyFxS1FifoAppInIstop: この関数はスレーブ FIFO アプリケーションを中止。RESET ま たは DISCONNECT イベントが USB ホストから受け取られる度に、この関数が呼ばれる。こ の関数によってエンドポイントは無効になり、DMA チャネルは破棄される CyFxS1FifoAppInUSBEventCB: 停止, ケーブル切断, リセット, 再開などの USB イベント を処理 CyFxS1FifoAppInDebugInit: デバッグ メッセージのプリント用の FX3 の UART ブ ロックを初期化。デバッグ プリントは UART にルートされ、115200 ボーで動作する UART コンソールを使用して見ることが可能
cyfxslfifosync.h	このファイルはスレーブ FIFO アプリケーションで使われる定数および定義を含む。
cyfxslfifousbdscr.c	このファイルはスレーブ FIFO の例に必要な USB ディスクリプタを含む
cyfxtx.c	このファイルは ThreadX RTOS 用に要求される移植を定義。このファイルはソース形式で提供され、ア プリケーション ソースコードと共にコンパイルする必要がある
cyfxgpif2config.h	このファイルは 16 ビットと 32 ビットのスレーブ FIFO インターフェース用の GPIF II ディスクリプタ を含む

表 2. FX3 ファームウェア ソース	ファイルの説明
----------------------	---------



注: FX3 に特定される用語については、「Getting Started with EZ-USB FX3」アプリケーションノートの「FX3 Terminology」の節を参照してください。

図4のフローチャートはFX3ファームウェアを説明します。



図 4. FX3 ファームウェアのフローチャート



3.3 I/O マトリックスのコンフィギュレーション

main() 関数では、I/O マトリックス (以下のコードに示す) をアプリケーションの要件に応じてコンフィギュレー ションします。SPI インターフェースを有効にするために、GPIF II インターフェースは 16 ビットにコンフィギュ レーションされます。GPIO[50]と GPIO[52]は有効にされ、Xilinx 社の FPGA の DONE ピンと INIT_B ピンに接続し ます (ハードウェア インターフェース図については図 2 を参照)。cyfxconfigfpga.c ファイルに存在する main() 関数内に、この抜粋したコードがあります。

```
io cfg.useUart
                = CyTrue;
io cfg.useI2C
                = CyFalse;
io cfg.useI2S
                = CyFalse;
io cfg.useSpi
                = CyTrue;
io_cfg.isDQ32Bit = CyFalse;
io cfg.lppMode = CY U3P IO MATRIX LPP DEFAULT;
/* GPIOs 50 and 52 are enabled. */
io_cfg.gpioSimpleEn[0] = 0x00000000;
io cfg.gpioSimpleEn[1] = 0x00140000;
io cfg.gpioComplexEn[0] = 0;
io cfg.gpioComplexEn[1] = 0;
status = CyU3PDeviceConfigureIOMatrix (&io cfg);
```

3.3.1 SPI モジュールの初期化

SPI モジュールは以下のコードによって初期化され、コンフィギュレーションされます。25MHz のクロック周波数 で動作するようにコンフィギュレーションされます。FX3 SPI ハードウェア ブロックは最大 33MHz のクロック周波 数をサポートできます。cyfxconfigfpga.c ファイルにある CyFxConfigFpgaApplnStart() 関数内に、 この抜粋したコードがあります。

```
/* Start the SPI module and configure the master. */
apiRetStatus = CyU3PSpiInit();
/* Start the SPI master block. Run the SPI clock at 25MHz and configure
   the word length to 8 bits. Also configure the slave select using FW. */
       CyU3PMemSet ((uint8 t *)&spiConfig, 0, sizeof(spiConfig));
       spiConfig.isLsbFirst = CyFalse;
       spiConfig.cpol
                           = CyTrue;
       spiConfig.ssnPol
                           = CyFalse;
       spiConfig.cpha = CyTrue;
       spiConfig.leadTime = CY U3P SPI SSN LAG LEAD HALF CLK;
       spiConfig.lagTime = CY U3P SPI SSN LAG LEAD HALF CLK;
       spiConfig.ssnCtrl = CY U3P SPI SSN CTRL FW;
       spiConfig.clock
                         = 25000000; /* Maximum value of SPI clock is 33
MHz*/
       spiConfig.wordLen = 8;
apiRetStatus = CyU3PSpiSetConfig (&spiConfig, NULL);
```



3.3.2 GPIO コンフィギュレーション

GPIO モジュールは以下のコードによって初期化され、コンフィギュレーションされます。GPIO[52]と GPIO[50]は 入力として設定され、GPIO[52]が Xilinx 社の FPGA からの INIT_B のピンを、GPIO[50]が Xilinx FPGA からの DONE 信号を監視するために使われます。cyfxconfigfpga.c ファイルにある CyFxConfigFpgaApplnInit () 関 数内に、この抜粋したコードがあります。

```
/* Init the GPIO module */
        gpioClock
.fastClkDiv = 2;
        gpioClock.slowClkDiv = 0;
      qpioClock.simpleDiv = CY U3P GPIO SIMPLE DIV BY 2;
       gpioClock.clkSrc = CY U3P SYS CLK;
       gpioClock.halfDiv = 0;
apiRetStatus = CyU3PGpioInit(&gpioClock, NULL);
/* Configure GPIO 52 as input */
      gpioConfig.outValue = CyTrue;
        gpioConfig.inputEn = CyTrue;
        gpioConfig.driveLowEn = CyFalse;
        gpioConfig.driveHighEn = CyFalse;
        gpioConfig.intrMode = CY U3P GPIO INTR BOTH EDGE;
apiRetStatus = CyU3PGpioSetSimpleConfig(FPGA INIT B, & gpioConfig);
/* Configure GPIO 50 as input */
apiRetStatus = CyU3PGpioSetSimpleConfig(FPGA DONE, &gpioConfig);
```

3.3.3 データ転送をセットアップするために DMA チャネルの作成

DMA マニュアル チャネルはプロデューサーUSB ソケットとコンシューマーCPU ソケット間で作成され、よって FX3のバルク OUT エンドポイント (0x01) で受信したコンフィギュレーション データは手動で SPI モジュールに向 けられることができます。DMA マニュアル チャネルを生成するために役立つコードを以下に示します。 cyfxconfigfpga.c ファイルにある CyFxConfigFpgaApplnStart() 関数内に、この抜粋したコードがあ ります。

```
/* Create a DMA MANUAL channel for U2CPU transfer. The DMA size is set
based on the USB speed. */
   dmaCfg.size = size;
   dmaCfg.count = CY FX SLFIFO DMA BUF COUNT;
   dmaCfg.prodSckId = CY FX PRODUCER USB SOCKET;
   dmaCfg.consSckId = CY_U3P_CPU_SOCKET_CONS;
   dmaCfg.dmaMode = CY U3P DMA MODE BYTE;
/* Enabling the callback for produce event. */
   dmaCfg.notification = 0;
   dmaCfg.cb = NULL;
   dmaCfg.prodHeader = 0;
   dmaCfg.prodFooter = 0;
   dmaCfg.consHeader = 0;
   dmaCfg.prodAvailCount = 0;
apiRetStatus = CyU3PDmaChannelCreate
(&glChHandleUtoCPU,CY U3P DMA TYPE MANUAL IN,
                                       &dmaCfg);
```



3.3.4 FPGA コンフィギュレーション ユーティリティと FX3 ファームウェア間の通信

PCのFPGAコンフィギュレーションユーティリティで動作するアプリケーションからのFX3のファームウェア機 能を制御するには2つのベンダーコマンドを使用します。FX3のファームウェアは受信するベンダーコマンドに基 づいてイベントをセットします。コンフィギュレーションビットファイルの長さと共にベンダーコマンド0xB2 (VND_CMD_SLAVESER_CFGLOAD)を受信した後、FPGAコンフィギュレーションを開始するためにイベント CY_FX_CONFIGFPGAAPP_START_EVENTをセットします。ファームウェアはまた、ベンダーコマンド0xB1 (VND_CMD_SLAVESER_CFGSTAT)を受信した後、FPGAコンフィギュレーションが正常に完了した場合だけ、 スレーブ FIFO インターフェースに切り替えるためにイベント

CY_FX_CONFIGFPGAAPP_SW_TO_SLFIFO_EVENT をセットします。以下のコードの抜粋は、それをするため に使用されています。cyfxslfifosync.c ファイルにある CyFxSlFifoApplnUSBSetupCB () 関数内に、 このコードがあります。

```
if (bRequest == VND CMD SLAVESER CFGLOAD)
     if ((bReqType \& 0x80) == 0)
          CyU3PUsbGetEP0Data (wLength, glEp0Buffer, NULL);
          filelen = uint32 t) (glEp0Buffer[3]<<24) | (glEp0Buffer[2]<<16) |</pre>
                              (glEp0Buffer[1]<<8) |glEp0Buffer[0];</pre>
          glConfigDone = CyTrue;
/* Set CONFIGFPGAAPP START EVENT to start configuring FPGA */
          CyU3PEventSet(&glFxConfigFpgaAppEvent,
                         CY FX CONFIGFPGAAPP START EVENT, CYU3P EVENT OR);
          isHandled = CyTrue;
         }
   }
if (bRequest == VND CMD SLAVESER CFGSTAT)
      if ((bReqType & 0x80) == 0x80)
          glEp0Buffer [0]= glConfigDone;
          CyU3PUsbSendEP0Data (wLength, glEp0Buffer);
/* Switch to slaveFIFO interface when FPGA is configured successfully*/
          if (glConfigDone)
           CyU3PEventSet(&glFxConfigFpgaAppEvent,
                          CY FX CONFIGFPGAAPP SW TO SLFIFO EVENT,
                          CYU3P EVENT OR);
          isHandled = CyTrue;
          }
```



3.3.5 イベントに基づいたアクション

FX3 のファームウェアは連続して上述のイベントを検索し、それらのイベントに対応するアクションを実施します。 cyfxslfifosync.c内のSlFifoAppThread Entry()は以下のコードを含みます。

```
/* Wait for events to configure FPGA */
txApiRetStatus = CyU3PEventGet (&glFxConfigFpgaAppEvent,
                                (CY FX CONFIGFPGAAPP START EVENT |
                                 CY FX CONFIGFPGAAPP SW TO SLFIFO EVENT),
                                   CYU3P EVENT OR CLEAR, & eventFlag,
                                 CYU3P WAIT FOREVER);
if (txApiRetStatus == CY_U3P_SUCCESS)
         if (eventFlag & CY FX CONFIGFPGAAPP START EVENT)
          {
           /* Start configuring FPGA */
         CyFxConfigFpga(filelen);
          }
         else if ((eventFlag & CY FX CONFIGFPGAAPP SW TO SLFIFO EVENT))
          {
           /* Switch to SlaveFIFO interface */
      CyFxConfigFpgaApplnStop();
      CyFxSwitchtoslFifo();
      CyFxSlFifoApplnInit();
      CyFxSlFifoApplnStart();
         }
```



3.4 スレーブ シリアル インターフェースの実装

CyFxConfigFpga は Xilinx 社のスレーブ シリアル インターフェースを実装するための関数です。コンフィギュ レーション プロセスを開始するために、FX3 は PROGRAM_B を LOW に駆動します。FX3 は INIT_B が LOW にな るまで待機し、INIT_B が再び HIGH になるとデータをクロックし始めます。FPGA にすべてのコンフィギュレー ション データを送信した後、FX3 は DONE 信号に基づいてコンフィギュレーションが正常に完了したかどうかを判 定します。コンフィギュレーションが正常に完了した場合、DONE 信号は HIGH にされます。タイミング図として、 より判り易くした図 1 をご覧ください。この関数は cyfxconfigfpga.c にあります。

```
/* This is the function that writes configuration data to the Xilinx FPGA
*/
CyU3PReturnStatus t CyFxConfigFpga(uint32 t uiLen)
{
      uint32 t uiIdx;
      CyU3PReturnStatus t apiRetStatus;
      CyU3PDmaBuffer t inBuf p;
      CyBool t xFpga Done, xFpga Init B;
/* Pull PROG B line to reset FPGA */
      apiRetStatus = CyU3PSpiSetSsnLine (CyFalse);
      CyU3PGpioSimpleGetValue (FPGA INIT B, &xFpga Init B);
      CyU3PGpioSimpleGetValue (FPGA INIT B, &xFpga Init B);
              if (xFpga Init B)
              glConfigDone = CyFalse;
              return apiRetStatus;
              }
      CyU3PThreadSleep(10);
/* Release PROG B line */
      apiRetStatus |= CyU3PSpiSetSsnLine (CyTrue);
      CyU3PThreadSleep(10); // Allow FPGA to startup
/* Check if FPGA is now ready by testing the FPGA Init B signal */
    apiRetStatus |= CyU3PGpioSimpleGetValue (FPGA INIT B, &xFpga Init B);
    if( (xFpga Init B != CyTrue) || (apiRetStatus != CY U3P SUCCESS) ){
          return apiRetStatus;
    }
/* Start shifting out configuration data */
   for(uiIdx = 0; (uiIdx < uiLen) && glIsApplnActive; uiIdx +=</pre>
uiPacketSize )
      if(CyU3PDmaChannelGetBuffer (&glChHandleUtoCPU, &inBuf p, 2000) !=
      CY U3P SUCCESS) {
        glConfigDone = CyFalse;
        apiRetStatus = CY U3P ERROR TIMEOUT;
      break;
      apiRetStatus = CyU3PSpiTransmitWords (inBuf p.buffer , uiPacketSize);
      if (apiRetStatus != CY U3P SUCCESS)
        glConfigDone = CyFalse;
        break;
      if (CyU3PDmaChannelDiscardBuffer (&qlChHandleUtoCPU) !=
CY U3P SUCCESS)
```



```
{
    glConfigDone = CyFalse;
    apiRetStatus = CY_U3P_ERROR_TIMEOUT;
    break;
    }
}
CyU3PThreadSleep(1);
apiRetStatus |= CyU3PGpioSimpleGetValue (FPGA_DONE, &xFpga_Done);
if( (xFpga_Done != CyTrue) )
{
    glConfigDone = CyFalse;
    apiRetStatus = CY_U3P_ERROR_FAILURE;
}
return apiRetStatus;
```

3.5 I/O マトリックスのリコンフィギュレーション

すべてのコンフィギュレーション データが FX3 に送信された後、FPGA コンフィギュレーション ユーティリティは 自動的に 0xB1 (VND_CMD_SLAVESER_CFGSTAT) ベンダー コマンドを送信します。FX3 ファームウェアは、 FPGA の設定が正常に完了した場合にのみ、スレーブ FIFO インターフェースに切り替えます。以下のコード部分は I/O マトリックスを再設定するために使用されます。同じ I/O リソースが最終アプリケーションで使用されている場 合は、I/O マトリックスをリコンフィギュレーションする必要がありません。しかし、この場合では、(AN65974 か ら入手した) スレーブ FIFO ファームウェアが GPIF II で 32 ビットのインターフェースを使用するため、I/O マト リックスをリコンフィギュレーションする必要があります。影響を受けたすべての周辺モジュールは、I/O のマト リックスをリコンフィギュレーションする前に非初期化されていることを確認します。このアプリケーションでは、 I/O のマトリックスを再設定する前に GPIO および SPI モジュールは非初期化されます。I/O マトリックスのコン フィギュレーションは以下に示す 32 ビットのスレーブ FIFO インターフェースとして動作する必要があります。 cyfxslfifosync.c ファイルにある CyFxSwitchtoslFifo () 関数内に、この抜粋コードがあります。

```
io cfg.useUart
                    = CvTrue;
    io cfg.useI2C
                    = CyFalse;
                   = CyFalse;
    io cfq.useI2S
    io cfq.useSpi
                   = CyFalse;
#if (CY FX SLFIFO GPIF 16 32BIT CONF SELECT == 0)
    io cfg.isDQ32Bit = CyFalse;
    io cfg.lppMode = CY U3P IO MATRIX LPP UART ONLY;
#else
    io cfg.isDQ32Bit = CyTrue;
   io cfg.lppMode = CY U3P IO MATRIX LPP DEFAULT;
#endif
    /* No GPIOs are enabled. */
    io_cfg.gpioSimpleEn[0] = 0x0000000;
    io cfg.gpioSimpleEn[1] = 0;
    io cfg.gpioComplexEn[0] = 0;
    io cfg.gpioComplexEn[1] = 0;
    status = CyU3PDeviceConfigureIOMatrix (&io cfg);
```





3.5.1 エンドポイント コンフィギュレーションおよびシーケンス番号の復元

同じプロデューサーのエンドポイント (EP1 OUT BULK) は FPGA コンフィギュレーションのためにまたは FPGA の コンフィギュレーションが正常に完了した後、スレーブ FIFO インターフェースを介して FX3 に接続している FPGA に USB からのデータを転送するために使用されます。しかし、スレーブ FIFO インターフェースが有効にさ れた後、EP1 はバースト転送で広帯域のデータ転送をサポートできるように再設定されます。従って、 CyU3PSetEpConfig API は同じエンドポイントを設定するために二度呼び出されます。この API は、エンドポイ ントと関連したシーケンス番号をクリアします。USB 3.0 のホストと FX3 デバイスがシーケンス番号で不適当な組 合せを発見すれば、データ転送は失敗します。従って、USB 3.0 のホストが EP1 を再設定した後にさえ正常にデー タ転送を行うことができるようにユーザーはシーケンス番号を復元する必要があります。これは USB3.0 データの転 送だけに有効です。

CyU3PUsbGetEpSeqNum **API は現時点のシーケンス番号をエンドポイントに取り、**CyU3PUsbSetEpSeqNum **はアクティブシーケンス番号をエンドポイントに設定します**。

3.6 コンフィギュレーション ファームウェアをユーザーの設計に統合

本節では、コンフィギュレーション ファームウェアをユーザーの設計に統合する方法について説明します。以下に 説明する手順を読む際、本アプリケーションノートに添付されているプロジェクトを参照してください。

- 1. cyfxconfigfpga.c および cyfxconfigfpga.h ファイルをユーザーのプロジェクトにインポートします。
- 2. main() 関数が cyfxconfigfpga.c に実装されているため、ユーザー設計の中で main() をコメントにします。
- 3. ユーザー アプリケーションの初期化関数の代わりにスレッドのエントリ関数内で CyFxConfigFpgaApplnInit()を呼び出します。この例では、CyFxConfigFpgaApplnInit()は CyFxSlFifoApplnInit()の代わりに関数 SlFifoAppThread_Entry()内で呼び出されます。
- USB イベント コールバック関数内でユーザーのアプリケーション スタート関数の代わりに CyFxConfigFpgaAppInStart()を呼び出します。この例では、CyFxConfigFpgaAppInStart()は、 CyFxSlFifoAppInStart()の代わりに CyFxSlFifoAppInUSBEventCB 関数内で呼び出されます。
- 5. CyFxConfigFpgaAppInInit() が既に USB エニュメレーション部分を処理しているため、同じ処理をする コード部分である CyFxSlFifoAppInInit() をコメントアウトします。
- 6. このサンプルに実装されているように、ベンダー コマンドおよびイベントに応じたサポートを追加します。
- ユーザーのアプリケーションが異なるリソース セットを必要とする場合は、I/Oマトリックスを再設定する必要 があります。この例では、I/Oマトリックスのリコンフィギュレーション コードは cyfxslfifosync.c にある CyFxSwitchtoslFifo () 関数で見つけられます。
- 8. SlFifoAppThread Entry()と同様に、アプリケーションのスレッドのエントリ関数を変更します。



3.7 ソフトウェアの詳細

本節では、本アプリケーションノートに添付されたプロジェクト ファイルを実行するために必要な USB 3.0 ドライ バとホスト アプリケーションを説明します。図 5 は PC で FPGA を FX3 にインターフェースするための設定に必要 となるドライバとホスト アプリケーションを含むシステム レベルのブロック図を示します。



図 5. PC 側でソフトウェア詳細を示すシステム レベルのブロック図

3.7.1 ホストアプリケーション

FPGA コンフィギュレーション ユーティリティはこのアプリケーション専用に開発され、添付ファイルとして提供されています。

USB ドライバ: cyusb3.inf および cyusb3.sys は EZ-USB FX3 SDK の一部です。

FPGA をコンフィギュレーションするために作成されたサンプルのホスト アプリケーションである FPGA コンフィ ギュレーション ユーティリティはデザインに含まれています。アプリケーションはサイプレスの <u>SuperSpeed</u> <u>USBSuite</u>に含まれるサイプレス アプリケーション開発ライブラリ *CyUSB.dll* を使用して Visual C# 2008 Express Edition 内で開発されます。デバイスは、サイプレスによって開発された汎用ドライバである *CyUSB3.sys* に結合さ れる必要があります。このアプリケーション ノートと共に提供されるホスト アプリケーションは FPGA コンフィ ギュレーション ユーティリティを開発するためのリファレンスとして役立ちます。これは、FX3 の RAM 内に ファームウェア イメージをダウンロードするための一つのオプション、および Xilinx 社の FPGA コンフィギュレー ションに対応した bitstream (.*bin*) ファイルを選択するための柔軟性を提供しています。さらに、デモを正常に実行 するために、このアプリケーションは各ステップの状態を付与して次のステップを示します。FPGA コンフィギュ レーション ユーティリティの要素の注釈を図 6 に示します。



Section FPGA Configuration Utility	5
Download Firmware	[1]
Select Bitstream Configure	<u>3</u>
No EZ-USB FX3 device is connected	
	-4
NEXT STEP: Connect EZ-USB FX3 board to PC using an USB cable	5

図 6. PGA コンフィギュレーション ユーティリティの要素の注釈

- 1: FX3 の RAM にファームウェア イメージをダウンロード
- 2: Xilinx FPGA のコンフィギュレーション ファイル (.bin ファイル) を選択
- 3: 選択したコンフィギュレーション ファイルを FX3 経由でダウンロード
- 4: Xilinx FPGA のコンフィギュレーション中に各ステップの状態を表示
- 5: 次のステップを表示

4 動作説明

このセクションでは、このアプリケーション ノートに添付されているソフトウェアとファームウェア プロジェクト を使用して FX3 スーパー スピード エクスプローラー キットに接続する Xilinx 社の FPGA を設定する方法について 説明します。表 3 に示すように、Xilinx Spartan-6 SP601 評価キットと FX3 スーパー スピード エクスプローラー キット(または CYUSB3KIT-001)間のハードウェア接続を行います。これらの接続はハードウェア相互接続図(図 2) に示されたものと同様です。また、Samtec—FMC コネクタを使用して FX3 スーパー スピード エクスプローラー キット(または CYUSB3KIT-001)を Xilinx Spartan-6 SP601 評価キットに接続します。このアプリケーション ノート に使用されるハードウェア セットアップは AN65974 に使用されるものと同じですが、FPGA の設定に必要な信号を 接続するために 5 本のワイヤーが必要なことに注意してください。

表 3. Xilinx SP601 評価キットと FX3 エクスプローラキット(または CYUSB3KIT-001) 間のハードウェア接続

信 号 名	SP601 評価キットのピン配置	FX3 スーパースピード エクスプ ローラキットのピン配置	FX3 DVK のピン配置
PROGRAM_B	J12のピン 1	J7のピン 23	J102のピン 2
INIT_B	抵抗 R90 の一端 (図 7 を参照)	J7のピン 31	J20のピン 6
CCLK	J12のピン7	J7 のピン 27	J101 のピン 2
DIN	J12のピン6	J7のピン 19	J104 のピン 2
DONE	R113 または LED DS9 の一端 (図 7 を参照)	J7のピン 37	J20のピン4



図 7. Xilinx SP601 評価キットのハードウェア接続

Itin SP501 Evaluation til

- 1. FPGA_Config_Utility\bin\Debug フォルダにある Template.exe を実行すると、画面にユーティリティが表示 されます。次のステータス メッセージが表示されます: No EZ-USB FX3 device is connected
- 図 8 のように USB ケーブルを使用して EZ-USB FX3 エクスプローラキットまたは CYUSB3KIT-001 を PC に接続します。そして、図 9 が示すように、テキストボックスに表示される「EZ-USB FX3 Bootloader device connected」 (EZ-USB FX3 ブートローダ デバイスが接続中) というステータス メッセージを確認します。
- 図 10 に示すように、FX3 RAM にファームウェア イメージをダウンロードする、または ConfigFpgaSlaveFifoSync.img ファイルのロケーションにブラウズするために「Download Firmware」 (ファームウェアをダウンロード)をクリックします。そして、「Open」をクリックします。

図 8. EZ-USB FX3 デバイスが接続されていない時の FPGA コンフィギュレー	ション ユーティリティ
---	-------------

🐨 FPGA Configuration Utility					
	Download Firmware				
Select Bitstream		Configure			
No EZ-USB FX3 device is co	onnected				
NEXT STEP: Connect EZ-USB FX3 board to PC using an USB cable					



図 9. EZ-USB FX3 DVK を PC に接続した後の FPGA コンフィギュレーション ユーティリティ

FPGA Configuration Utility					
Download Fimware Select Bitstream	Configure				
No EZ-USB FX3 device is connected EZ-USB FX3 Bootloader Device connected					
NEXT STEP: Use Download Firmware button to load image into FX3					

図 10. FX3 のファームウェア イメージを選択

Open						? 🔀
Look in:	🚞 Debug		~	3 🕫	• 🖽	
My Recent Documents	ConfigFpgaS	laveFifoSync.img				
Desktop						
My Documents						
My Computer						
	File name:	ConfigFpgaSlaveF	ifoSync.img		~	Open
My Network	Files of type:	Firmware Image file	es (*.img)		*	Cancel
NEX	T STEP: Use Dov	vnload Firmware	button to load	image int	o FX3	:

図 11 に示すように、以下のステータス メッセージが表示されます。

Programming RAM of Cypress EZ-USB FX3 BootLoader......

Programming Succeeded

FX3 – Xilinx Slave Serial Programmer detected



図 11. イメージ ファイルが FX3 の RAM にダウンロードされた後の FPGA コンフィギュレーション ユーティリティ

FPGA Configuration Utility		
Download Firmware Select Bitstream	Configure	
No EZ-USB FX3 device is connected EZ-USB FX3 Bootloader Device connected Programming RAM of Cypress EZ-USB FX3 BootLoader ProgrammingSucceeded FX3 - Xilinx Slave Serial Programmer detected		
NEXT STEP: Use Select Bitstream button to select the .bin file for FPGA		

4. メッセージがユーティリティに表示された時に、「Select Bitstream」 (ビットストリームを選択) をクリック して FPGA 用の.bin ファイルを選択します。

.bin ファイルが無く、.bit ファイルだけがある場合は、PromGen コマンドラインを使用して、.bit を.bin に変換 してください。あるいは、iMPACT PROM ファイルフォーマッタを使用して Xilinx 社の PROM 用の.bin を作成 できます。.bin ファイルの生成のサポートは www.xilinx.com/support.html を参照してください。

- 5. 図 12 に示すように、fpga_master.bin ファイルのロケーションをブラウズします。**Open** をクリックしてください。
 - 図 12. Xilinx 社の FPGA に対応したコンフィギュレーション ビット ファイル (.bin) を選択します。

Select the	e file to sen	d				? 🗙
Look in:	🗁 fpga_write		~	3 🦻	► 🔝 🏷	
My Recent Documents Desktop My Documents	<pre>ngo xmsgs auto_project ipcore_dir iseconfig planAhead_r planAhead_r xlnx_auto_0_ xst ▲ fpga_master</pre>	_xdb un_1 un_2 _xdb .bin				
	File name:	fpga_master.bin			✓	Open
My Network	Files of type:	bin files (*.bin)			~	Cancel
NEXT	STEP: Use Selec	t Bitstream button to	o select the	e .bin file f	for FPGA	



6. 図 13 が示すように、Xilinx 社の FPGA をコンフィギュレーションするために「**Configure**」ボタンをクリック します。FPGA が正常にコンフィギュレーションされた場合は、FX3 のファームウェアはスレーブ FIFO イン ターフェースに切り替わります。図 14 に示すように、以下のステータス メッセージが表示されます。

Writing data to FPGA

Configuration data has been sent to FPGA

Configurations Successful

FX3 Slave FIFO interface is activated

図 13. .bin ファイルを選択した後の FPGA コンフィギュレーション ユーティリティ

Download Firmware Select Bitstream
IND EZ-USB FX3 device is connected EZ-USB FX3 Bootloader Device connected Programming RAM of Cypress EZ-USB FX3 BootLoader ProgrammingSucceeded FX3 - Xilinx Slave Serial Programmer detected Bitstream File Selected C:\Work\work_proj\Configuring FPGA over USB using FX3\AN65974\fpga_write \fpga_write\fpga_master.bin
NEXT STEP: Use Configure button to start Configuration



図 14. FPGA コンフィギュレーションが正常に完了した後の FPGA コンフィギュレーション ユーティリティ

TPGA Configuration	ation Utility	
Select Bitstream	Download Firmware	Configure
ProgrammingSucceeded FX3 - Xilinx Slave Serial Progra Bitstream File Selected C:\Work\work_proj\Configurin, \fpga_write\fpga_master.bin Writing data to FPGA Configuration data has been se Configuration Successful FX3 Slave FIFO interface is act	mmer detected g FPGA over USB using FX3\4 ent to FPGA tivated	AN65974\fpga_write
		▼
NEXT STEP: Use Control (Center/Streamer application	on to do data transfers 🚊

コンフィギュレーションに成功した後に Xilinx 社の FPGA 基板上で DS9 LED が点灯することが確認できます。コンフィギュレーション中に何か問題が発生した場合は点灯しません。図 15 は点灯している DS9 LED を示します。



図 15. FPGA が正常にコンフィギュレーションされた後のハードウェア セットアップ

7. FX3 と Xilinx 社の FPGA の間のループバック動作を確認するために、Control Center アプリケーションを使用し ます。SP601 評価キットの SW8 スイッチが次のモードで保持されていることを確認してください。

SW8[1]	SW8[2]	SW8[3]	SW8[4]
OFF	OFF	OFF	ON



「Bulk out endpoint (0x01)」 (バルク OUT エンドポイント(0x01)) に移動して、「Transfer File-OUT」ボタン をクリックし同じフォルダにある *TEST.txt* と呼ばれるファイルを転送します。そして、図 16 に示すように、一 連の A5 A5 A5 A5 A5 A5 A5 A5 A が「Bulk out endpoin」 (バルク OUT エンドポイント) に正常に転送されることを確認できます。

図 16. バルク OUT エンドポイント経由で TEST.txt ファイルを転送した後の USB Control Center

USB Control Center	
File Program Help	
: 📭 回 🖸 🖂 🕼 🕨	URB Stat Abort Pipe Reset Pipe 🗶 🌐 🥲 🌮
Cypress USB StreamerExample Configuration 1 Control endpoint (0x00) Control endpoint (0x00) Control endpoint (0x01) Control endpoint (0x01) Control endpoint (0x01) Control endpoint (0x01) Control endpoint (0x1)	URB Stat Abort Pipe Reset Pipe X 🖗 C 🜮 Descriptor Info Data Transfers Device Class Selection Text to send Data to send (Hex) Bytes to Transfer 512 PktMode Transfer Data-OUT Transfer File-OUT Clear Box 02F0 A5
	03A0 A5 A5 A5 A5 5A 5A 5A 5A 5A A5 A5 A5 A5
	03C0 A5 A5 A5 A5 5A 5A 5A 5A A5 A5 A5 A5 5A 5A
	03D0 A5 A5 A5 A5 5A 5A 5A 5A A5 A5 A5 A5 5A 5A
	03E0 A5 A5 A5 A5 5A 5A 5A 5A A5 A5 A5 A5 A5
	BULK OUT transfer completed

8. 「Bulk in endpoint」 (バルク IN エンドポイント) を選択し、「Transfer Data-IN」をクリックします。図 17 に 示すように、受信したデータが「Bulk out endpoint」 (バルク OUT エンドポイント) に転送されたデータと同 じであることを観察できます。データパスは、Control Center > Bulk out endpoint of FX3 > FPGA reads the data from Bulk out endpoint > FPGA writes the same data to Bulk in endpoint of FX3 > Control Center で す。



図 17. Data-IN を実行してバルク IN エンドポイントからデータを取得した後の USB Control Center

🐨 USB Control Center	
File Program Help	
📫 亘 🖸 🖂 🦄 🖨 💽	URB Stat Abort Pipe Reset Pipe 🗶 🕀 伊 🜮
Cypress USB StreamerExample Configuration 1 Control endpoint (0x00) Control endpoint (0x01) Control endpoint (0x01) Control endpoint (0x01) Control endpoint (0x81) Control e	Descriptor Info Data Transfers Device Class Selection Text to send Data to send (Hex) Bytes to Transfer 512 PktMode Transfer Data-IN Transfer File-IN Clear Box 00C0 AS AS AS AS SA SA SA SA SA AS AS AS AS

5 まとめ

本アプリケーション ノートは、サイプレスの FX3 を使用して USB 経由で Xilinx 社の FPGA を効率的にコンフィ ギュレーションするためのソリューションを説明しました。FPGA が USB 3.0 機能に対応して FX3 とのインター フェースとして作動するシステムにこのソリューションを統合できます。これにより、FPGA をコンフィギュレー ションする専用のプログラミング回路が不要になります。



6 関連プロジェクト ファイル

表4は、本アプリケーションノートに添付されているファイルについて説明します。

表 4. 添付のファイルの説明

フォルダ名	内容
FPGA Configuration Utility	PC 側のアプリケーションのソースコード
FX3 Firmware	FX3のファームウェアのソースコード
fpga_write	マスター デバイスとして機能する Xilinx 社 FPGA のソースコード。AN65974。で紹介した FPGA の コードと同じです。
bin	以下のファイルを含みます。 TEST.txt – FX3 と FPGA 間のループバック動作をテストするために使えるデータ ファイル。 ConfigFpgaSlaveFifoSync.img – FX3 のファームウェアのイメージ ファイル Template.exe – FPGA コンフィギュレーション ユーティリティの実行ファイル

7 参考資料

- CYUSB3014 データシート
- EZ-USB FX3 入門
- スレーブ FIFO インターフェース
- Spartan-6 ジェネレーション コンフィギュレーション ユーザーガイド– Xilinx 社の UG380
- Spartan-6 FPGA SP601 評価キット
- マイクロプロセッサを使用してスレーブ シリアルまたは SelectMAP モードで Xilinx FPGA をコンフィギュレーション
- FX3 + FPGA + HelionVision ISP ベースインダストリアルカメラ リファレンスデザイン KBA222700

著者について _{氏名:}

Rama Sai Krishna

役職: アプリケーション エンジニアスタッフ



改版履歴

文書名: AN84868 – サイプレスの EZ-USB FX3 を使用した USB 経由での Xilinx FPGA コンフィギュレーション

文書番号: 001-98028

版	ECN	変更者	発行日	変更内容
**	4802516	HZEN	07/13/2015	これは英語版 001-84868 Rev. *B を翻訳した日本語版 001-98028 Rev. **です。
*A	5801166	AESATMP8	07/06/2017	更新されたロゴと著作権。
*В	5814743	HIKA	07/13/2017	これは英語版 001-84868 Rev. *D を翻訳した日本語版 001-98028 Rev. *B です。
*C	6250166	HIKA	0724//2018	これは英語版 001-84868 Rev. *E を翻訳した日本語版 001-98028 Rev. *C です。



セールス、ソリューションおよび法律情報

ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューションセンター、メーカー代理店、および販売代理店の世界的なネットワークを保持してい ます。お客様の最寄りのオフィスについては、サイプレスのロケーションページをご覧ください。

製品

Arm [®] Cortex [®] Microcontrollers	cypress.com/arm
車載用	cypress.com/automotive
クロック&バッファ	cypress.com/clocks
インターフェース	cypress.com/interface
loT (モノのインターネット)	cypress.com/iot
メモリ	cypress.com/memory
マイクロコントローラ	cypress.com/mcu
PSoC	cypress.com/psoc
電源用 IC	cypress.com/pmic
タッチ センシング	cypress.com/touch
USB コントローラー	cypress.com/usb
ワイヤレス	cypress.com/wireless

PSoC[®] ソリューション PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP | PSoC 6 MCU

サイプレス開発者コミュニティ コミュニティ | Projects | ビデオ | ブログ | トレーニング | Components

テクニカルサポート cypress.com/support

All other trademarks or registered trademarks referenced herein are the property of their respective owners.



Cypress Semiconductor 198 Champion Court San Jose, CA 95134-1709

© Cypress Semiconductor Corporation, 2013-2018. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社(以下「Cypress」という。)に帰属する財産である。本書面(本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア(以下「本ソフトウェア」という。)を含む)は、アメリカ 合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っておらず、かつ Cypress との間で別途本ソフトウェアの使用方法を定める書面による合意がない場合、Cypress は、(1) 本ソフトウェアの著作権に基づき、(a) ソースコード形式で提供さ れている本ソフトウェアについて、Cypress ハードウェア製品と共に用いるためにのみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに(b) Cypress のハードウェア製品ユニットに用いるためにのみ、(直接又は再販売者及び販売代理店を介して間接のいずれかで)本ソフトウェアをパイナリーコード形式で外部 エンドユーザーに配布すること、並びに(2) 本ソフトウェア(Cypress により提供され、修正がなされていないもの)が抵触する Cypress の特許権のクレームに基づき、 Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独占的で譲渡不能な一身専属的ライセンス(サブ ライセンスの権利を除く)を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。

適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても、明示又は黙示をとわず、いかなる 保証(商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない)も行わない。いかなるコンビューティングデバイスも絶対に安全ということはない。 従って、Cypress のハードウェアまたはソフトウェア製品に講じられたセキュリティ対策にもかかわらず、Cypress は、Cypress 製品への権限のないアクセスまたは使用と いったセキュリティ違反から生じる一切の責任を負わない。加えて、本書面に記載された製品には、エラッタと呼ばれる設計上の欠陥またはエラーが含まれている可能性が あり、公表された仕様とは異なる動作をする場合がある。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。 Cypress は、本書面に記載のある、いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報(あらゆるサンプルデザ イン情報又はプログラムコードを含む)は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアブリケーション及びその結果としてのあらゆる製 品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、 原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは医療システム、汚染管理若しくは有害物質管理の運用 のために設計されたとくは気容されたシステムの重要な構成部分としての使用、又は装置若しくはシステムの不具合が入身傷害、死亡若しくは物的損害を生じさせるような その他の使用(以下「本目的外使用」という。)のためには設計、意図又は承認されていない。重要な構成部分とは、それの不具合が装置若しくはシステムの不具合を生じ させるか又はその安全性若しくは実効性に影響すると合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用か ら生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部をとわず一切の責任を負わず、かつ Cypress はそ れら一切から本書により免除される。Cypress 以品の本目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任(人身傷害 又は死亡に基づく請求を含む)から免責補償される。。

Cypress, Cypress のロゴ, Spansion, Spansion のロゴ及びこれらの組み合わせ、WICED, PSoC, CapSense, EZ-USB, F-RAM, 及び Traveo は、米国及びその他の国に おける Cypress の商標又は登録商標である。Cypress のより完全な商標のリストは、cypress.com を参照すること。その他の名称及びブランドは、それぞれの権利者の財産 として権利主張がなされている可能性がある。