

AN68272

PSoC[®] 3、PSoC 4、PSoC 5LP および PSoC アナログ コプロセッサ UART ブートローダ

著者: Anu M D、Siddalinga Reddy

関連プロジェクト: あり

関連製品ファミリー: CY8C3xxx、CY8C42xx、CY8C4Axx、CY8C40xxS、CY8C41xxS、CY8C5xxx ソフトウェア バージョン: PSoC Creator™ 3.3 SP2 以降

関連アプリケーション ノート: 完全なリストについては、関連アプリケーション ノートをご参照ください

更にコード用例をお求めでしょうか?以下の通り対応いたします。

PSoC のコード用例のリストにアクセスするには、コード用例のウェブページをご覧ください。PSoC 4 の ビデオ ライブラリについてはここからご覧ください。

AN68272 は PSoC[®] 3、PSoC 4、PSoC 5LP および PSoC アナログ コプロセッサ用の UART ベースのブートローダについて説 明します。本アプリケーション ノートは、PSoC Creator™を使用して UART ベースのブートローダ プロジェクトとブートローダブル プロジェクトを素早く簡単に構築する方法について説明します。また、UART ベースの組み込みブートローダ ホスト プログラム および C#ベースのブートローダ アプリケーションを構築する方法も示しています。

目次

1	はじる	めに	1
	1.1	用語および定義	2
	1.2	ブートローダの使用	3
	1.3	ブートローダ機能フロー	3
	1.4	ブートローダに移行する技術	4
2	プロ	ジェクト	5
	2.1	UART ブートローダ	5
	2.2	PSoC 3 および PSoC 5LP ブートローダブル	13
	2.3	PSoC 4 ブートローダブル	16
	2.4	PC のホストを使用してブートローディング	19
	2.5	組み込みホストを使用したブートローディーグ	22
3	プロ	ジェクトのテスト	26
	3.1	キットの設定	26
	3.2	PSoC 3 のブートローディング	27
	3.3	PSoC 4/PSoC アナログ コプロセッサを	
	ブートロ	コーディング	27
4	まとる	ø	27

関連アプリケーション ノート	27
関連のプロジェクト	28
付録 A – メモリ	29
付録 B-プロジェクト ファイル	34
付録 C – ホスト/ターゲットの通信	35
付録 D – ホスト コア API	38
付録 E-ブートローダおよびデバイス リセット	39
付録 F – その他のトピック	42
付録 G – C#ブートローダ ホスト アプリケーション.	45
付録 H – キットの選択	49
ルドワイド販売と設計サポート	51
	51
C [®] ソリューション	51
プレス開発者コミュニティ	51
ニカル サポート	51
	関連アプリケーション ノート 関連のプロジェクト 付録 A – メモリ 付録 B – プロジェクト ファイル 付録 C – ホスト / ターゲットの通信 付録 D – ホスト コア API 付録 E – ブートローダおよびデバイス リセット 付録 F – その他のトピック 付録 G – C#ブートローダ ホスト アプリケーション . 付録 H – キットの選択 ルドワイド販売と設計サポート $C^{®}$ ソリューション プレス開発者コミュニティ

1 はじめに

ブートローダは MCU システム設計の共通部分です。ブートローダにより、製品のファームウェアを現場で更新できます。工場 では、ファームウェアは一般的に MCU の Joint Test Action Group (JTAG) あるいは ARM Serial Wire Debug (SWD) の インターフェースを介して最初に製品にプログラムされます。しかし、これらのインターフェースは通常現場ではアクセスするこ とができません。



ここがブートローディングが活躍するところです。ブートローディングは、USB、I²C、UART または SPI などの標準通信インター フェースを経由してユーザーがシステム ファームウェアをアップグレードすることを可能にするプロセスです。ブートローダはホ ストと通信して、新しいアプリケーション コードやデータを取得し、デバイスのフラッシュ メモリに書き込みます。

本アプリケーションノートでは、以下の項目について説明します:

- PSoC Creator を使用し、UART ブートローダを作成する方法
- ブートローダ ホストのトピック:
 - □ ブートローダ ホスト ツールの使用方法
 - □ ブートローダ ホスト システムの基本的な構築ブロックと機能
 - □ PSoC 5LP を使用し、組み込み UART ブートローダ ホストを作成する方法
 - □ PC ブートローダ アプリケーションの作成方法

本アプリケーション ノートはユーザーが PSoC および PSoC Creator 統合設計環境 (IDE) に精通していることを前提としてい ます。PSoC 3、PSoC 4、PSoC 5LP、または PSoC アナログ コプロセッサの概念をご存知ない場合、AN54181 – Getting Started with PSoC 3、AN79953 – Getting Started with PSoC 4、AN77759 – Getting Started with PSoC 5LP、または AN211293 – Getting Started with PSoC Analog Coprocessor をそれぞれご参照ください。PSoC Creator が初めての方は PSoC Creator ホームページをご参照ください。

本アプリケーション ノートは、読者がブートローダの概念を理解していることも想定しています。これらの概念に慣れていない 場合、AN73854 – PSoC 3, PSoC 4, and PSoC 5LP Introduction to Bootloaders をご参照ください。ブートローディングに 関わる他のアプリケーションノート全ての一覧については、関連アプリケーション ノートをご参照ください。

最後に、本アプリケーション ノートは、読者が UART プロトコルと PSoC Creator UART コンポーネントに慣れていることを 想定しています。UARTコンポーネントに慣れていない場合、PSoC Creator UARTコンポーネント データシートをご参照ください。 PSoC Creator での UARTコンポーネントを右クリックすることでもデータシートを取得できます。

1.1 用語および定義

図 1 はブートローダ システムの主な要素を図にしたものです。これは、製品に組み込まれたファームウェアが、通常動作と フラッシュ更新という 2 つの異なる目的で、通信ポートを使用できなくてはならないことを示します。フラッシュの更新方法を知る 組み込みファームウェアの部分は bootloader (ブートローダ) と呼ばれています。図 1 に表示している他の用語は以下の段 落の通り定義されます。

図 1. ブートローディングのシステム図



フラッシュ を更新するデータを提供するシステムは「ホスト」、更新されるシステムは「ターゲット」と呼ばれます。ホストは外部 PC (PC ホスト) またはターゲットと同じ PCB にある別の MCU (PSoC 5LP デバイスなどの組み込みホスト) です。

ホストからターゲットのフラッシュにデータを転送する動作は「ブートローディング」、「ブートロード動作」、または略して「ブート ロード」と呼ばれます。フラッシュに配置されるファームウェアは「アプリケーション」または「ブートローダブル」と呼ばれます。



ブートローディングの別の一般的な用語はインシステム プログラミング (ISP) です。サイプレスは、似た名前ですが、「Insystem serial programming (ISSP)」と呼ばれる異なる機能と「Host-Sourced Serial Programming (HSSP)」と呼ばれる動 作を備えた製品があります。詳細については、AN73054 – PSoC 3 and PSoC 5LP Programming Using an External Microcontroller (HSSP) をご参照ください。

1.2 ブートローダの使用

ブートローダの通信ポートは、通常、ブートローダと実際のアプリケーション間で共有されます。ブートローダを使用する最初のステップは、アプリケーションではなくブートローダが実行されるようにターゲットを操作することです。

ブートローダが実行されると、ホストは通信チャネルを経由して「ブートロード開始」コマンドを送信できます。ブートローダが 「OK」応答を送信すると、ブートローディングが開始できます。

ブートローディング中、ホストは新しいアプリケーション用のファイルを読み出し、それを解析してフラッシュ書き込みコマンドにし、 それらのコマンドをブートローダに送信します。ファイル全体が送信された後、ブートローダは新しいアプリケーションに制御を 渡すことができます。

1.3 ブートローダ機能フロー

デバイスをリセットした時、ブートローダは通常最初に実行する機能です。その後、次の動作を実行します:

- アプリケーションを実行させる前に、その妥当性をチェック
- ホストとの通信を開始するタイミングを管理
- ブートロード/フラッシュ更新動作を実行
- アプリケーションに制御を渡す

図2は標準ブートローダ機能を示します。





図 2. ブートローダ機能フロー

1.4 ブートローダに移行する技術

前に説明したように、ブートローダはリセット時に実行する最初の機能です。図 2 に示すように、ブートローダ コードはアプリケー ションに制御を渡す前に、短期間ホスト(からのコマンド)を待ちます。このことで、ホストはブートロード処理を開始する機会を 逃すことがあります。しかし、ブートローディングを開始する別の方法があります。それは、アプリケーションまたはブートローダブル からブートローダに制御戻すことです。

No

1.4.1 ブートローダブル API

PSoC Creator のブートローダブル コンポーネントは、ブートローダを開始するためのアプリケーション プログラミング インター フェース (API) 関数 (Bootloadable Load()) を備えています。これにより、ホストはいつでもブートロード動作を開始できます。

この方法の問題は、アプリケーションの更新を実行するためにアプリケーション コードに依存しなければならないことです。 アプリケーションにブートローダへの制御の移管を妨げる欠陥があると、何が起こるでしょうか?



1.4.2 ブートローダのカスタマイズ

それよりも、ブートローダに無限の時間ホストを待たせる方が良いでしょう。それを行うためには、Bootloader_Start()を呼び出してその通常のルーチンを実行する前に、ブートローダプロジェクトをカスタマイズしユーザー入力を確認します。

例えば、ブートローダは Bootloader_Start() を呼び出す前に、UARTをモニターしユーザー コマンドをずっと待ちます。 詳細については、AN73854 – PSoC 3, PSoC 4, and PSoC 5LP Introduction to Bootloaders をご参照ください。

2 プロジェクト

本節では、下記の PSoC Creator プロジェクトを作成する手順について説明します:

- UARTブートローダ
- ブートローダブル
- 組み込みブートローダ ホスト

このプロジェクトはサイプレス開発キットと一緒に使用するように設計されています。キットの選択はターゲット デバイスに基づきます。詳細は付録 H – キットの選択をご参照ください。キットに応じてピン接続の変更を必要とする場合があります。接続のタイプについては特定のキットに関する資料をご確認ください。プロジェクトは他のカスタム基板に容易に適用できます。

2.1 UART ブートローダ

本節では、UART ベースのブートローダ プロジェクトを作成し構築します。このプロジェクトの特徴の1つは、ブートロード中にキットのLED が点滅することです。

1. 新しい PSoC Creator プロジェクトを作成して、それを「UART_Bootloader」と名付けます。ターゲット デバイスを選択し、 プロジェクトの新しいワークスペースを作成します。

注: PSoC Creator 3.1 以前のバージョンである場合、プロジェクトを作成するときにアプリケーション タイプを指定する必要があります。これを行うには、Advanced タブの隣にある「+」ボタンをクリックして、設定オプションを拡張します。 アプリケーションタイプとして Bootloader を選択します。

2. 図 3 および図 4 に示すように、UART コンポーネントをトップ デザインの回路図に追加します。

図 3. PSoC 3 および PSoC 5LP 用の UART コンポーネント







図 4. PSoC 4 および PSoC アナログ コプロセッサ用の UART コンポーネント

3. 図 5 に示すように、ブートローダ コンポーネントをトップ デザインの回路図に追加します。

図 5. ブートローダ コンポーネント

	Component Catalog (152 components)	→ ∓ X
	Search for 🏘 🚺 🕼 📮	
	Cypress Default Off-Chip	4 ۵
	Cypress Component Catalog	
	🕀 🐼 Analog	
	🕀 🐼 Analog Primitives	
	🕀 🔯 CapSense	
	🕀 📷 Communications	
	🕀 🔯 Digital	
	🕀 🐼 Display	
	Ports and Pins	
	Power Supervision	
Bootloader 1	System	
	Bootloadable [v1.40]	
Bootloader	■ Clock [v2 20]	
	Die Temperature [v1 0]	
	Emulated EEBROM [v1.10]	
	Global Signal Reference [v2.0]	
	B I O Trim [v2.0]	
	Interrupt [v1.70]	
	Real-time clock (RTC) [v1.0]	
	🕀 🐼 Thermal Management	



- 4. LED を点滅させるために、PWM (PSoC 4 および PSoC アナログ コプロセッサ用の TCPWM)、クロックおよびデジタル 出力ピン コンポーネントを回路図に追加します。
- 5. 表1に示すように、コンポーネントとピンの名称を変更します。

コンポーネント	名称
Bootloader_1	Bootloader
UART_1	UART
Rx_1	Rx
Tx_1	Tx
Clock_1	Clock
Pin_1	Pin_LED
PWM_1 / TCPWM_1	PWM

表 1. ブートローダ プロジェクトのコンポーネント名

6. LED と抵抗が注釈コンポーネントとして追加されると、PSoC 3 および PSoC 5LP 用のプロジェクトのトップデザインは 図 6 と同様のようになり、PSoC 4 および PSoC アナログ コプロセッサ用のトップデザインは図 7 と同様のようになります。

図 6. PSoC 3 および PSoC 5LP 用の UART_Bootloader プロジェクトのトップ デザイン





図 7. PSoC 4 および PSoC アナログ コプロセッサ用の UART ブートローダ プロジェクトのトップ デザイン



この例では、UART はリセットする必要がなく、そのため、リセット端末は論理 LOW「0」コンポーネントに接続されます。

- 7. ブートローダを設定するために、コンポーネント上をダブルクリックします。
- 8. 図 8 に示すように、UART を Communication component として選択します。他のパラメーターは初期設定のままに してください。これらの設定パラメーターの詳細については、ブートローダ コンポーネント データシートをご参照ください。

General Built-in		<
Options Communication component: Dustantication bootloader	UART	Optional commands Image: Command service Image: Command service <td< th=""></td<>
Golden image support Auto application switching Copier		
Wait for command Wait for command time (ms):	20000	 Send data Sync bootloader Get application status
Bootloader application version:	0x0000	Get metadata
Packet checksum type:	Basic summation	
Fast bootloadable application v Bootloader application validatio	validation	
Security key: Ux 11	22 33 44 55 66	

図 8. ブートローダの設定



9. UART コンポーネントを設定するために、その上をダブルクリックします。 デフォルトでは、フル UART モードであり、データ レートが 57,600bps です。 すべてのパラメータを初期設定のままにしてください。 図 9 および図 10 は UART コンポーネント の基本設定タブを示します。

Configure 'UART'		Constant of the local division of the local	? x
Name: UART			
Configure Advar	nced Built-in		4 Þ
 Full UART (TX + 	RX) 💿 RX Only		
Half Duplex	TX Only		
Bits per second:	57600		-
Data bits:	8		•
Parity Type:	None		•
	API control enabled		
Stop bits:	1		-
Flow Control:	None		•
Datasheet	ок	Apply	Cancel

図 9. PSoC 3 および PSoC 5LP 用の UART の基本設定

図 10. PSoC 4 および PSoC アナログ コプロセッサ用の UART の基本設定

Co	onfigure 'SCB_P4'		? ×
	Name: UART		
	Configuration	UART Basic UART Advanced Built-in	4 Þ
	Mode:	Standard	
	Direction:	TX + RX 🔹	
	Baud rate (bps):	57600 Actual baud rate (bps): 57692	
	Data bits:	8 bits 💌	
	Parity:	None	
	Stop bits:	1 bit 🔹	
	Oversampling:	13	
	Clock from termina	d.	
	Median filter		
	Retry on NACK		
	Inverting RX		
	Enable wakeup from the second seco	om Deep Sleep Mode	
	Low power receivi	ng	
	Datasheet	OK Apply Car	ncel
		The same is an arrest process	



- 10. UART コンフィギュレーション ウィンドウの Advanced タブ上をクリックします。
- 11. 通信オーバーフローを防止するために、受信 (Rx) および送信 (Tx) バッファ サイズの両方を 64 に設定します (ホストのパケット サイズは最大 64 バイト)。他のパラメーターは初期設定のままにしてください。図 11 および図 12 をご覧ください。

図 11. PSoC 3 および PSoC 5LP	,用の UART の高度設定
---------------------------	----------------

Configure Advanced Built-in	1 Þ
Clock Selection:	
Internal Clock External Clock	
Interrupts	
✓ RX - On Byte Received	TX - On TX Complete
RX - On Parity Error	✓ TX - On FIFO Empty
RX - On Stop Error	TX - On FIFO Full
🔲 RX - On Break	TX - On FIFO Not Full
RX - On Overrun Error	
RX -On Address Match	
RX - On Address Detect	
RX Address Configuration	Buffer Sizes:
Address Mode: None	RX Buffer Size (bytes): 64 🚖
Address #1: 0	Internal RX Interrupt ISR is enabled
	TX Buffer Size (bytes): 64 🚔
Address #2:	Internal TX Interrupt ISR is enabled
Advanced Features	RS-485 Configuration Options
Break signal bits: None 🔻	Hardware TX-Enable
Enable 2 out of 3 voting per bit	Overnampling rate
	Oversampling rate



	c / UART Advanced / Built-in	4
Buffers size	Interrupt DMA	
RX buffer size: 64	None RX output	
TX buffer size: 64 🍦	Internal IX output	
Byte mode	O External	
Interrupt sources		
UART done	RX FIFO not empty	
TX FIFO not full	RX FIFO full	
TX FIFO empty	RX FIFO overflow	
TX FIFO overflow	RX FIFO underflow	
TX EIEO underflow		
	RX frame error	
TX lost arbitration	RX frame error RX parity error	
TX lost arbitration	RX frame error RX parity error RX FIFO level	
TX lost arbitration TX NACK TX FIFO level	RX frame error RX parity error RX FIFO level	
TX lost arbitration TX NACK TX FIFO level FIFO levels	RX frame error RX parity error RX FIFO level	
TX lost arbitration TX NACK TX FIFO level FIFO levels TX FIFO: 0	RX frame error RX parity error RX FIFO level RX FIFO: 7	
TX lost arbitration TX NACK TX FIFO level FIFO level TX FIFO:	RX frame error RX parity error RX FIFO level RX FIFO: 7	
TX lost arbitration TX NACK TX FIFO level FIFO levels TX FIFO:	RX FIFO level RX FIFO cop RX FIFO drop RX FIFO drop	
TX lost arbitration TX NACK TX FIFO level FIFO levels TX FIFO: Multiprocessor mode Address (hex): 2	RX frame error RX parity error RX FIFO level RX FIFO: 7 RX FIFO drop RX FIFO drop On parity error P o field	
TX lost arbitration TX NACK TX FIFO level FIFO levels TX FIFO: 0 * Multiprocessor mode Address (hex): 2 \$ Mask (hex): FF \$	RX frame error RX parity error RX FIFO level RX FIFO: 7 RX FIFO drop On parity error On frame error	
TX lost arbitration TX NACK TX FIFO level FIFO levels TX FIFO: Multiprocessor mode Address (hex): FF Address in EFF Accept matching address in	RX frame error RX parity error RX FIFO level RX FIFO: 7 RX FIFO drop RX FIFO drop On parity error On frame error RX FIFO	
TX lost arbitration TX NACK TX FIFO level FIFO level FIFO level Multiprocessor mode Address (hex): Address (hex): Accept matching address in Row control	RX frame error RX parity error RX FIFO level RX FIFO: 7 v RX FIFO drop On parity error On frame error RX FIFO	
TX lost arbitration TX NACK TX FIFO level FIFO level FIFO level Multiprocessor mode Address (hex): Accept matching address in Flow control RTS Polarity: Activ	RX frame error RX parity error RX FIFO level RX FIFO: 7 RX FIFO drop On parity error On frame error RX FIFO RX FIFO level: 4	
TX lost arbitration TX NACK TX NACK TX FIFO level FIFO levels TX FIFO: Multiprocessor mode Address (hex): FF Accept matching address in Row control RTS Polarity: Activ CTS Polarity: Activ	RX frame error RX parity error RX FIFO level RX FIFO: 7 RX FIFO drop On parity error On frame error RX FIFO RX FIFO level: 4 E Low RTS FIFO level: 4 RTS FIFO	

- 12. PWM コンポーネントを設定するために、その上をダブルクリックします。 Period を 255 に、 Compare を 127 に設定します。 他のパラメーターは初期設定のままにしてください。
- 13. クロック コンポーネントを設定するために、その上をダブルクリックします。 Frequency を ILO/4、または~250Hz に設定 します。他のパラメーターは初期設定のままにしてください。
- 14. Pin_LED コンポーネントに対しては、それらのパラメーターを初期設定のままにします。
- 15. ピン コンポーネントを物理ピンに割り当てます。Workspace Explorer ウインドウ内で、「UART_Bootloader.cydwr」 ファイルをダブルクリックし、Pins タブ上をクリックします。表 2 は異なるキット用のピン割り当てを示します。ピン割り当て はキットに依存します。詳細はキット ユーザー ガイドをご参照ください。



ピン名	CY8CKIT-030	CY8CKIT-050	CY8CKIT-042	CY8CKIT-041-40xx	CY8CKIT-041-41xx	CY8CKIT-048
\UART:rx\	P0[0]	P0[0]	P4[0]	P0[4]	P0[4]	P0[4]
\UART:rx\	P0[1]	P0[1]	P4[1]	P0[5]	P0[5]	P0[5]
Pin_LED	P6[2]	P6[2]	P1[6]	P3[4]	P3[4]	P1[4]

表 2. 各キットに対する UART ブートローダ プロジェクトのピン割り当て

 Bootloader_Start() 関数を main.c ファイルに追加します。この API 関数は全ブートロード動作を行います。これは リターンせず、ソフトウェアのデバイス リセットで終了します。そのため、この API 呼び出しの後のコードは実行されません。
 コード 1 が示すように、PWM Start() 関数を追加して main()の PWM を初期化します。このコンポーネント API の詳細

コード 1. ブートローダ内における PWM 初期化

については、PWM コンポーネント データシートをご参照ください。

```
void main()
{
    /* Initialize PWM */
    PWM_Start();
    Bootloader_Start();
    /* Uncomment this line to enable
      global interrupts. */
    /* CyGlobalIntEnable; */
    for(;;)
    {
        /* Place your code here. */
    }
}
```

17. プロジェクトをビルドし、ユーザーのターゲット デバイスの選択に基づく指定のキットにプログラムします。デバイスの選択 に基づくキット関連の情報を入手するために、付録 H – キットの選択をご参照ください。

これで簡単な UART ベースのブートローダを作成しました。それはホストと通信してブートローダブル プロジェクトをダウンロード することができます。 ブートローダはさまざまな方法で拡張とカスタマイズすることができます。詳細はブートローダ、UART コンポーネント データシートおよび AN73854 – PSoC 3, PSoC 4 and PSoC 5LP Introduction to Bootloaders をご参照くだ さい。

注: ブートローダは PSoC フラッシュの一部を占有するため、アプリケーション用のフラッシュ量は削減されます。詳細については付録 F をご参照ください。

これで、このブートローダとともに使用されるブートローダブルアプリケーションを作成する方法を了解されることでしょう。



2.2 PSoC 3 および PSoC 5LP ブートローダブル

本節では、2 つのブートローダブル プロジェクトを作成します。それらは非常に似ています: 1 つはキットのキャラクタ LCD に 「Hello」を表示し、もう 1 つは「Bye」を表示します。本節はこれらのブートローダブル プロジェクトを作成する手順を説明します。

 新しい PSoC Creator プロジェクトを作成し、「Bootloadable1」と名付けます。本プロジェクトと UART_Bootloader プロジェクト用のデバイスは同じである必要があります。

注: PSoC Creator 3.1 以前のバージョンである場合、プロジェクトを作成するときにアプリケーション タイプを指定する必要があります。これを行うには、Advanced タブの隣にある「+」ボタンをクリックして、設定オプションを拡張します。アプリケーション タイプとして Bootloadable を選択します。

2. 本プロジェクトに対しては、ブートローダブル、デジタル出力ピン、および LCD コンポーネントが必要です。図 13 に示すように、 これらのコンポーネントをトップ デザインの回路図に追加します。



図 13. Bootloadable1 プロジェクトのコンポーネント

3. 表3に従って、コンポーネント名を変更します。

表 3. ブートローダブル プロジェクト コンポーネント名

コンポーネント	名称
Bootloadable_1	Bootloadable
Pin_1	Pin_StartBootloader
LCD_Char_1	LCD_Char

- 4. ブートローダブル コンポーネントを設定するために、ダブルクリックします。
 - A. ブートローダブル プロジェクトは常にブートローダ プロジェクトの.hex ファイルにリンクします。図 14 に示すように、 コンポーネントを設定するために、ブートローダブル コンポーネントのコンフィギュレーション ウィンドウの Dependencies タブに移動します。



B. 図 14 に示すように、UART_Bootloader.hex ファイルを選択します。ブートローダ コンポーネントの設定の詳細情報 については、ブートローダ コンポーネント データシートをご参照ください。

図 14. ブートローダブル コン	ノポーネントの設定
-------------------	-----------

Configure 'Bootloadable'	×		
Name: Bootloadable			
General Dependencies Built-in	4 ک		
Bootloadable projects require a reference to the associated Bootloader project's HEX and ELF files. The HEX files extension is *.hex. The ELF files extension depends on IDE and can be *.elf, *.out, *.axf, or other.			
Bootloader.HEX.tile: [.\UART_Bootloader.cydsn\DP8051\DP8051_Keil_903\Debug\UART_Bootloader.hex	Ь		
Browse Bootloader ELF file:			
\UART_Bootloader.cydsn\DP8051\DP8051_Keil_903\Debug\UART_Bootloader.elf			
Browse			

UART_Bootloader.hexファイルを、ブートローダ プロジェクトの Debug または Release フォルダに見つけることができます: PSoC 3 がブートローダの場合、

..\UART_Bootloader\UART_Bootloader.cydsn\DP8051\DP8051_Keil_951\Debug\UART_Bootloader.hex

PSoC 5LP がブートローダの場合、

...\UART_Bootloader\UART_Bootloader.cydsn\CortexM3\ARM_GCC_493\Debug\UART_Bootloader.hex

5. デジタル入力ピン「Pin_StartBootloader」は、アプリケーションからブートローダに戻すために使用されます。DVK ボタン を押すとグランドに短絡するので、図 15 に示すようにピンの駆動モードを Resistive Pull Up に設定します。

図 15. デジタル入力ピンの設定

Configure 'cy_pins'		? 🔀
Name: Pin_StartBootloader		
Pins Mapping Reset Built	-in	4 Þ
[All pins] 	General Input Output Type Analog Drive mode Ø Digital input HW connection Digital output Ø HW connection Output enable Image: Sternal terminal	Initial drive state: High (1) Min. supply voltage: Hot swap
Datasheet	ОК Аррју	Cancel

6. ボタンと入力ピンへの注釈コンポーネントが追加されて、トップデザインが完了します。それは図16と同じようになります。





図 16. PSoC 3 および PSoC 5LP 用の Bootloadable1 プロジェクトのトップ デザイン

7. ピン コンポーネントを物理ピンに割り当てます。Workspace Explorer ウィンドウ内で、Bootloadable1.cydwrファイルを ダブルクリックして、図 17 の通りにピンを割り当てます。

図 17. Bootloadable1 プロジェクトのピン割り当て

Name A	Port	
\LCD_Char:LCDPort[6:0]\	P2[6:0]	•
Pin_StartBootloader		•

CY8CKIT-030 および CY8CKIT-050 キット基板では、LCD ピンが P2[6:0]にハードワイヤ接続され、SW2 が P6[1]に ハードワイヤ接続されます。

8. 完成した Bootloadable1 プロジェクトは本アプリケーション ノートと関連付けられています。この関連するプロジェクトの main.c ファイルからのコードリストを、ユーザー プロジェクトの main.c ファイルに挿入してください。

main() 関数は Pin_StartBootloader の状態を連続して確認します。このピンをグランドに短絡すると、 Bootloadable_Load() API 関数がブートローダを起動するために呼び出されます。ブートローダは、ホストがブート ロード動作を開始するのを無期限に待ちます。

- 9. プロジェクトを構築します。ブートローダブルプロジェクトがビルドされると、PSoC Creator は .cyacd ファイルを作成します。 これはターゲットにブートロードされたファイルです。このファイルと内容についての詳細は、付録 B をご参照ください。
- 10.「Bye」を表示する他のブートローダブル プロジェクトを作成するために、本節の前のステップを繰り返します。 「Bootloadable2」プロジェクトと名付けます。2 つのプロジェクトの唯一の違いは、*main.c* のコードが「Hello」の代わりに 「Bye」を表示することです。

注: PSoC Creator 3.0 以前のバージョンは、ブートローダが更新されると、ブートローダ プロジェクトに依存するブートローダブル プロジェクトをすべて再ビルドする必要があります。「Clean and Build」オプションをご使用ください。

PC ホストを使ってこのプロジェクトをブートロードするために、PC ホストを使用してのブートローディングをご覧ください。



2.3 PSoC 4 ブートローダブル

本節では、PSoC 4 および PSoC アナログ コプロセッサ用の 2 つのブートローダブル プロジェクトを作成します。これらの プロジェクトは CY8CKIT-042 キットに設計されますが、他の PSoC 4 および PSoC アナログ コプロセッサ デバイスを使用する 別のキットに容易に適用されることができます。キット関連の情報については、付録 H – キットの選択およびキット ユーザー マニュアルをご参照ください。これらのプロジェクトは非常に似ています: 1 つはキット上の緑色 LED を点滅させ、もう 1 つは 青色 LED を点滅させます。本節はこれらのブートローダブル プロジェクトを作成する手順を説明します。

1. 新しい PSoC Creator プロジェクトを作成し、「Bootloadable1」と名付けます。本プロジェクトと UART_Bootloader プロジェクト用のデバイスは同じである必要があります。

注: PSoC Creator 3.1 バージョンの場合、プロジェクトを作成するときにアプリケーション タイプを指定する必要があります。 これを行うには、Advanced タブの隣にある「+」ボタンをクリックして、設定オプションを拡張します。アプリケーション タイプとして Bootloadable を選択します。

2. 本プロジェクトに対しては、ブートローダブル、デジタル入力ピンとデジタル出力ピン コンポーネントが必要です。図 18 に 示すように、これらのコンポーネントをトップ デザインの回路図に追加します。



図 18. Bootloadable1 プロジェクトのコンポーネント

3. 表 4 に従って、コンポーネント名を変更します。

表 4. Bootloadable1 コンポーネント名

コンポーネント	名称
Bootloadable_1	Bootloadable
Pin_1	Green_LED
Pin_2	Pin_StartBootloader

次のステップでは、これらのコンポーネントを設定します。

- 4. ブートローダブル コンポーネントを設定するために、ダブルクリックします。
 - A. ブートローダブル プロジェクトは常にブートローダ プロジェクトの.hex ファイルにリンクします。図 19 に示すように、 コンポーネントを設定するために、ブートローダブル コンポーネントのコンフィギュレーション ウィンドウの Dependencies タブに移動します。
 - B. UART_Bootloader.hex ファイルを選択します。ブートローダ コンポーネントの設定の詳細情報については、 ブートローダ コンポーネント データシートをご参照ください。



図 19. ブートローダブル コンポーネントの設定

Configure 'Bootloadable'	? ×
Name: Bootloadable	
General Dependencies Built-in	۹ ۵
Bootloadable projects require a reference to the associated Bootloader project's HEX and ELF file extension is *.hex. The ELF files extension depends on IDE and can be *.elf, *.out, *.axf, or other.	s. The HEX files
Bootloader HEX file:	2
\UART_Bootloader.cydsn\CortexM0\ARM_GCC_493\Debug\UART_Bootloader.hex	
	Browse
Bootloader ELF file:	
\UAR I_Bootloader.cydsn\CortexMU\ARM_GCC_493\Debug\UAR I_Bootloader.elf	
	Browse
Datasheet OK Apply	Cancel

UART_Bootloader.hex ファイルをブートローダ プロジェクトの Debug または Release フォルダで見つけられます: PSoC 42xx の場合、

...\UART_Bootloader\UART_Bootloader.cydsn\Cortex M0\ARM_GCC_493\Debug\UART_Bootloader.hex

PSoC CY8C4Axx、CY8C40xxS、CY8C41xxS の場合、 …\UART_Bootloader\UART_Bootloader.cydsn\Cortex M0\ARM_GCC_493\Debug\UART_Bootloader.hex

5. デジタル入力ピン (Pin_StartBootloader) はアプリケーションからブートローダに戻すために使用されます。DVK ボタン を押すとグランドに短絡するので、図 20 に示すようにピンの駆動モードを Resistive Pull Up に設定します。

Configure 'cy_pins' Name: Pin_StartBootloader Pins Mapping Clocking Bi Number of pins: 1	ilt-in] ▶ ♦ ※	4 Þ
[All pins] 	General Input Output Type Drive moo Analog Pesistive Digital input HW connection Digital output UHW connection Output enable Bidirectional External terminal	de pull up
Datasheet	ОК	Apply Cancel

図 20. デジタル入力ピンの設定



6. ボタンと入力ピン用の注釈コンポーネントが追加されて、トップ デザインが完了します。それは図 21 と同じようになります。



図 21. Bootloadable1 プロジェクトのトップ デザイン

 ピン コンポーネントを物理ピンに割り当てます。Workspace Explorer ウインドウで、Bootloadable1.cydwr ファイルを ダブルクリックして、ピンを割り当てます。表 5 は、異なるキットに対する bootloable1 プロジェクトのピン割り当てを示します。

表 5. キット用の Bootloadable1 のピン割り当て

ピン名	CY8CKIT-042	CY8CKIT-041- 40xx	CY8CKIT-041- 41xx	CY8CKIT-048
Green_LED	P0[2]	P2[6]	P2[6]	P2[6]
Pin_StartBootloader	P0[7]	P0[7]	P0[7]	P0[3]

CY8CKIT-042 キット基板では、緑色 LED が P0[2]にハードワイヤ接続され、SW2 が P0[7]にハードワイヤ接続されます。

- PSoC 4 用の完成したブートローダブル プロジェクトは本アプリケーション ノートと関連付けられています。この関連する プロジェクトの main.c ファイルからのコードのリストを、ユーザー プロジェクトの main.c ファイルに挿入してください。
 main() 関数は Pin_StartBootloader の状態を連続して確認します。このピンをグランドに短絡する場合、
 Bootloadable Load() API 関数はブートローダを起動するために呼び出されます。ブートローダは、ホストがブート
- ロード動作を開始するのを無期限に待ちます。 9. プロジェクトを構築します。ブートローダブルプロジェクトがビルドされると、PSoC Creator は *.cyacd* ファイルを作成します。 これはターゲットにブートロードされるファイルです。このファイルと内容についての詳細は、付録 B をご参照ください。
- 10. 青色 LED を点滅する他のブートローダブル プロジェクトを作成するために、本セクションの前のステップを繰り返します。 「Bootloadable2」プロジェクトと名付けます。2 つのプロジェクトの唯一の違いはデジタル出力ピン (Blue_LED) の接続が 異なることです。

注: PSoC Creator 3.0 以前のバージョンは、ブートローダが更新されると、ブートローダ プロジェクトに依存するブートローダ ブル プロジェクトを再ビルドする必要があります。「Clean and Build」オプションをご使用ください。

これで、UART ブートローダ ホスト アプリケーション (PC ホスト) を使用して、このプロジェクトを対象の PSoC 4 または PSoC アナログ コプロセッサにブートロードすることができでいることでしょう。



2.4 PC ホストを使用してのブートローディング

図 22 に示すように、ブートローダ ホスト実行可能ファイルには、PC ホストからアプリケーションをブートロードするため の本アプリケーション ノートが備えられています。UARTBootloaderHost.exe は AN68272.zip ファイル内の Bootloader_Host_GUI_exe フォルダにあります。それを吟味し、このツールを実行するために必要なソフトウェアをインストール するために、Prerequisites.txtファイルにある指示に従って下さい。64 ビットおよび 32 ビットの Windows プラットフォーム用の実 行ファイルに使用されるダイナミック リンク ライブラリ (DLL) は、Bootloader_Host_GUI_exe フォルダ内のそれぞれのフォル ダにあります。この実行ファイルがマルチアプリケーション ブートローディングに対応しないことに注意してください。この目的 には、PSoC Creator で用意されているブートローダ ホストを使用します。このツールをアクセスするには、Tools > Bootloader Host を選択してください。



図 22. PC ホストを使用してブートローディング

ブートローダ ホスト アプリケーションを使用して、アプリケーションをブートロードするには、以下の手順に従って下さい。前述 した通り、ブートロード動作を開始する前に、PSoC デバイスにブートローダ プロジェクトをプログラムする必要があります。

 PSoC 3 または PSoC 5LP をブートロードするために、RS-232 シリアル ケーブルを CY8CKIT-030/CY8CKIT-050 のポート (P7) に接続します。

PSoC 4をブートロードするには、PSoC 4 および PSoC アナログ コプロセッサ キット上の PSoC 5LP に USB-UART ブリッジが用意されているため、RS-232 シリアル ケーブルは必要とされません。そのため、PSoC 4 の UART ポートピンと キット上のオンボード PSoC 5LP 間の外部接続の提供のみが必要となります。例えば、CY8CKIT-042 では、P0[0]を ヘッダ J8 のピン 10 に接続し、P0[1]をヘッダ J8 のピン 9 に接続します。

 ブートローダ ホスト アプリケーション (UARTBootloaderHost.exe) を開きます。図 23 に示すように、適切な COM ポート およびボー レートを選択します。選択したボー レートはブートローダ プロジェクトの UART コンポーネントで設定された ボー レートと同じである必要があります (9 の図 9 をご参照ください)。

ご自身のコンピューターの COM ポートは、デバイス マネージャのポート (COM および LPT) カテゴリに一覧表示されま す。USB-to-UART ブリッジを使用する場合、それはエニュメレーション後、このカテゴリに表示されます。COM ポート番 号は COM ポート名に続いて括弧内表記されます。



図 23. ブートローダ ホスト アプリケーション

🖁 UART Bootloader H	ost Application	- • ×
Step 1: Select COM	Port and Baud Rate	
Select COM Port CON	11 👻 Baud Rate 57600	•
Step 2: Select a Bo	otloadable File and Click Bootlo	ad
		Browse
Status Log	Bootload	
		*
		-

3. ブートローダブル プロジェクトの Debug/Release フォルダ内の適切なブートローダブル ファイルを選択します: PSoC 3 がブートローダの場合、

...\Bootloadable1.cydsn\DP8051\DP8051_Keil_951\Debug\Bootloadable1.cyacd

PSoC 5LP がブートローダの場合、

...\Bootloadable1.cydsn\CortexM3\ARM_GCC_493\Debug\Bootloadable1.cyacd

PSoC 4000S/4100S または PSoC アナログ コプロセッサがブートローダの場合、

...\Bootloadable1.cydsn\CortexM0p\ARM_GCC_493\Debug\Bootloadable1.cyacd

PSoC 4200 がブートローダの場合、

...\Bootloadable1.cydsn\CortexM0\ARM_GCC_493\Debug\Bootloadable1.cyacd

4. .cyacd ファイルをブラウズし、Bootload ボタンをクリックしてブートローディングを開始します。図 24 に示すように、 ブートローディーグ状態は Status Log セクションに表示されます。



図 24. ブートローダブルプロジェクトのダウンロード

🖳 UART Bootloader Host Application	- • ×
Step 1: Select COM Port and Baud Rate	
Select COM Port COM1 Baud Rate 57600	
Step 2: Select a Bootloadable File and Click Bootload	
1.cydsn\CortexM3\ARM_GCC_473\Debug\Bootloadable1.cyacd	Browse
Status Log	
Bootload Started at 6:19:21 PM Bootload Ended at 6:19:28 PM Bootload is successful !!	*
	Ŧ

5. ブートロード動作が成功して完了した後、PSoC 3 または PSoC 5LP の場合、「Hello」メッセージが CY8CKIT-030/CY8CKIT-050 の LCD 上に表示されます。PSoC 4 および PSoC アナログ コプロセッサの場合、キット上の緑色 LED の点滅を開始します。

注: KitProg 2.16 では、ブートロード動作が成功して完了した後、ブートロードしたアプリケーションに制御を渡すために デバイスリセットが必要となります。これは既知の問題で、KitProgの後のバージョンで解決される予定です。

6. 再度ブートロードするために、DVK 上の SW2 を押してください。これにより、PSoC デバイスはブートローダ モードになり ます。ステップ 3 から 5 まで繰り返てし再度ブートロードをします。



2.5 組み込みホストを使用したブートローディーグ

用例のプロジェクトを学ぶことに加えて、ブートローダ ホスト プログラムの一般的な構造を理解することも有用です。 これにより、ユーザーが独自のブートローダ ホスト システムをビルドできます。

2.5.1 ブートローダ ホスト プログラム

図 25 はブートローダ システムのプロトコルレベルでの図を説明します。ブートローダのホストとターゲットはそれぞれ 2 つの ブロック (コアと通信層) があります。



図 25.ブートローディングのプロトコルレベル図

- ブートローダ ホスト コアは全てのブートローディング動作を実施します。つまり、コマンド パケットとフラッシュ データをタ ーゲットに送信します。ターゲットからの応答により、ブートローディングを続けるかどうか決定します。
- ブートローダのターゲット コアはホストからのコマンドを解読し、フラッシュ ルーチン (行の消去、行のプログラム、行の確認など)を呼び出すことでコマンドを実行し、応答パケットを形成します。
- ホストとターゲットの両方にある通信層は、ブートローディング プロトコルへの物理層サポートを提供します。これはこの 機能を実行するための固有 API である通信プロトコル (UART) を含んでいます。この層はホストとターゲット間のプロトコル パケットの送受信を担当します。

2.5.2 ブートローダ システム API

ターゲット コアと通信層用の全ての API は、ユーザーがブートローダ プロジェクトをビルドする時に、PSoC Creator により自動的に生成されます。

ホストコアに対応した APIも PSoC Creator により提供され、以下のリンクに見つけることができます:

<インストール フォルダ> \ PSoC Creator \ 3.3 \ PSoC Creator \ cybootloaderutils

これら API ファイルの詳細情報については、付録 D をご参照ください。

ユーザーが書き込む必要がある唯一のコードは、ファイルのペア communication_api.c /.h 内にある、通信層に対するホスト 側の API 関数です。関数は 4 つあります: OpenConnection()、CloseConnection()、ReadData()および WriteData()。これらは「CyBtldr_CommunicationsData」構造体内の関数ポインタで指定され、cybtldr_api.h 内にて定義されます。

これらの APIを使って C#でユーザーご自身のホストを作成する詳細については、付録 F – その他のトピックをご覧ください。



2.5.3 UART ブートローダ ホスト プロジェクトの作成手順

本節では、PSoC 5LPを使用して、他の PSoC デバイスをブートロードできる、組み込み UART ブートローダ ホスト プロジェクト の作成方法について説明します。このプロジェクトにより、スイッチを交互に押下する度に、ホストは 2 つの異なるブートローダブル ファイル (.cyacd ファイル) をブートロードできます。

1. 新規の PSoC Creator プロジェクトを作成してから、PSoC 5LP をターゲット デバイスとして選択し、プロジェクトを「UART_Bootloader_Host」と名付け、そのプロジェクト用の新規のワークスペースを作成します。

注: PSoC Creator 3.1 バージョンの場合、プロジェクトを作成するときにアプリケーション タイプを指定する必要があります。 これを行うには、Advanced タブの隣にある「+」ボタンをクリックして、設定オプションを拡張します。プリケーション タイプとし て Normal を選択します

2. 図 26 に示すように、UART コンポーネントをトップ デザインの回路図に追加します。また、デジタル入力ピンおよびキャラクタ LCD コンポーネントをトップ デザインに追加します。



図 26. UART コンポーネント

3. コンポーネントの名称を表 6 の通りに変更する。

表 6. UART ブートローダ ホスト プロジェクトのコンポーネント リスト

コンポーネント	名称
UART_1	UART
Rx_1	Rx
Tx_1	Тх
Pin_1	Pin_Switch
LCD_Char_1	LCD_Char

次のステップでは、これらのコンポーネントを設定します。

- UART コンポーネントを設定するために、ダブルクリックします。デフォルトでは、フル UART モードであり、データ レートが 57,600bps です。すべてのパラメータを初期設定のままにしてください。
 注: プロジェクトはサポートされている任意のデータレートで実行することができますが、そのデータレートはブートローダ プロジェクトのデータレートと同じである必要があります。
- 5. 図 27 に示すように、コンポーネント コンフィギュレーション ウィンドウの Advanced タブで、通信オーバーフローを避ける ために送信 (Tx) および受信 (Tx) のバッファ サイズを 64 に設定してください (ホスト パケットは最大 64 バイト)。



図 27. UART 高度設定

Configure 'UART'	8 ×
Name: UART	
Configure Advanced Built-in	4 Þ
Clock Selection:	
Internal Clock External Clock	
Interrupts	
RX - On Byte Received	TX - On TX Complete
RX - On Parity Error	✓ TX - On FIFO Empty
RX - On Stop Error	TX - On FIFO Full
RX - On Break	TX - On FIFO Not Full
RX - On Overrun Error	
RX -On Address Match	
RX - On Address Detect	Ξ
RX Address Configuration	Buffer Sizes:
Address Mode: None	RX Buffer Size (bytes): 64 🚔
Address #1: 0	Internal RX Interrupt ISR is enabled
	TX Buffer Size (bytes): 64 🚖
Address #2: 0	Internal TX Interrupt ISR is enabled
Advanced Features	RS-485 Configuration Options
Break signal bits: None 🔻	✓ Hardware TX-Enable
Enable 2 out of 3 voting per bit	Oversempling rate
Enable CRC outouts	Sy S
Datasheet OK	Apply Cancel

- 6. デジタル入力ピンの Pin_Switch は、ホスト内でのブートローディング動作を起動するのに使用されます。キットのボタン を押すと、ピンがグランドに短絡します。そのため、このピンがプルアップ抵抗を持つように設定する必要があります。
- 7. ボタンへの注釈コンポーネントが追加されて、このプロジェクトのトップデザインは、図 28 と同じようになります。

図 28. UART_Bootloader_Host プロジェクトのトップデザイン

		UART UART
LCD_Char Character LCD		rx tx Tx
		tx_interrupt
	0	tx_en+j
		57600 bps
	2	
Pin_Sw	vitch [611]	
		Všs



8. 入力と出力のピンを割り当てます。Workspace Explorer ウインドウ内で、UART_Bootloader_Host.cydwr ファイルを ダブルクリックし、ピンを図 29 のように割り付けます。

Name A	Port	
\LCD_Char:LCDPort[6:0]\	P2[6:0]	•
Pin_Switch	P6[1]	•
Rx	P0[0]	•
Tx	P0[1]	•

図 29. UART_Bootloader_Host プロジェクトのピン割り当て

CY8CKIT-050 キット基板では、LCD ピンが P2[6:0]にハードワイヤ接続され、SW2 が P6[1]ハードワイヤ接続されてい ます。指定されたポート ピン (P4) を TX と RX (P5) に接続するようにキット基板の配線を行います。

9. ファームウェアをこのプロジェクトに追加します。UART_Bootloader_Host プロジェクトは本アプリケーション ノートに添付 されています。この関連するプロジェクトの main.c ファイルから、ユーザー プロジェクトの main.c ファイルに、リストされた コードを挿入してください。

main.c の main() 関数は Pin_Switch の状態を連続的に確認します。Pin_Switch はグランドに接続した時、ブートロー ディングが起動されます。main.c ファイルには BootloadStringImage() と呼ばれている関数があり、これは device.h で定義されています. この関数は、ブートローダ ホスト API ファイル (ホスト コア、ページ 22 の図 25 をご参照く ださい) を使用し、.cyacd ファイルをブートロードします。

main() 関数は「toggle」と呼ばれる別の変数があります。ボタンを押下する度に、「0」と「1」の間で切り替わります。これ により、ホストに交互のブートローダブルファイルを選択させます。

10. 前に説明した通り、ブートローダ ホスト コアは 4 つの API ファイルでビルドされています。これらのファイルは全てのホスト ブートローディング動作を行います。これらのファイルをユーザは、ユーザのプロジェクト内に含める必要があります。これら の API ファイルを次の場所に見出してください:

<インストール フォルダ> \ PSoC Creator \ 3.3 \ PSoC Creator \ cybootloaderutils

図 30 に示すように、これらのファイルを取り込むために、Workspace Explorer ウィンドウへ行き、プロジェクト名を右クリックして、Add > Existing Item を選択します。PSoC Creator が提供する次のファイルを追加します: cybtldr_api.c /.h、 cybtldr_parse.c / .h および cybtldr_utils.h。

Workspace Explorer		← ╀ X Start Page		
🖥 者				
Workspace 'UART_Bootloader_Host' (1 Projects)		↑ PSoC® Cr	eat	tor™
Project 'UART Bootloader Host' ICY8C5868/			Cu	cor
TopDesign.cysch		Se <u>t</u> As Active Project		
- Bootloader_Host.cydwr		Add	8:	New Item
🖻 🗀 Header Files	_		_	_
mb communication_api.h		B <u>u</u> ild UART_Bootloader_Host	:::	Existing <u>I</u> tem
b cybtldr_api.h		Clean UART_Bootloader_Host	1	New <u>F</u> older

図 30. API ファイルの追加

- API ファイルのブートローディングに加えて、ホストは通信層のサポートも必要とします。このサポートは communication_api.c /.h ファイルを追加することで提供されます。ユーザーは、本アプリケーション ノートに関連する UART_Bootloader_Host プロジェクトからこれらのファイルの内容を取り込んでください (これらのファイルをプロジェクト に追加するには、前述のステップに従ってください)。本アプリケーション ノートに添付されたプロジェクトからコピーし、こ れらのファイルを更新します。
- 12. ここで、ブートローダブルファイルをホスト システムに組み込みます。ブートローダブル ファイルを構築すると、.cyacdファイルが 生成されます。ファイルは.hex の出力ファイルと似ています。.cyacd ファイルの詳細情報については、付録 B をご参照ください。
 - A. 各ラインが配列の要素であるように、このファイルの内容を文字列の配列の形式でコピーします。ユーサーは 2 つのブートローダブル ファイルを持っているため、「StringImage1」および「StringImage2」と名付けられた 2 つの配列を定義する必要があります。各配列に対しては、その配列にある行数を格納するマクロを定義します。これらの配列を StringImage.hという別のファイルに定義します (文字列を定義する前に、このファイルをプロジェクトに追加する必要があります)。
 - B. 本アプリケーション ノートに関連する UART_Bootloader_Host プロジェクト内にある StringImage.hファイルをご参照ください。



または、本アプリケーション ノートと共に提供されている Windows C#アプリケーションを使用し、StringImage.hファイルを生成します。

13. プロジェクトをビルドし、CY8CKIT-050 キットの PSoC 5LP デバイスにプログラムします。

3 プロジェクトのテスト

UART_Bootloader_Host プロジェクトの main.c ファイルには「TARGET_DEVICE」と呼ばれるマクロがあります。このマクロは PSoC 3、PSoC 4、PSoC アナログ コプロセッサおよび PSoC 5LP の中から対象のデバイスを選択するのに使用されます。 デフォルトでは、PSoC_3 (TARGET_DEVICE を含む同じファイルにあるマクロ) として定義されます。PSoC 4、PSoC アナログ コプロセッサ、または PSoC 5LP を対象のデバイスとして使用する場合は、このマクロの定義をそれぞれ「PSoC_4」、 「PSoC_AC」または「PSoC_5LP」に変更します。

3.1 キットの設定

プロジェクトをテストするために、次のようにキットを設定します:

CY8CKIT-030 には:

- 1. PSoC 3 デバイスを UART_Bootloader プロジェクトでプログラムします。
- 2. J10 および J11 ジャンパを 5V にセットします。
- 3. キャラクタ LCD をポート 2[6:0]に接続します。

PSoC 4 または PSoC アナログ コプロセッサベースのキットには:

- 1. PSoC 4 または PSoC アナログ コプロセッサを UART_Bootloader プロジェクト (PSoC 4 および PSoC アナログ コプロ セッサ プロジェクト) でプログラムします。
- 2. ジャンパを 5V にセットします。

CY8CKIT-050 は:

- 1. PSoC 5LP を UART_Bootloader_Host プロジェクトでプログラムします。
- 2. J10 および J11 ジャンパを 5V にセットします。
- 3. キャラクタ LCD をポート 2[6:0]に接続します。

2つの DVK 間で次の接続を行います。この例では CY8CKIT-030 および CY8CKIT-042 キットは対象のデバイスとして見なされます。

- 1. CY8CKIT-030 (CY8CKIT-042)の P0[0]を CY8CKIT-050の P0[1]に接続します。
- 2. CY8CKIT-030 (CY8CKIT-042)の P0[1]を CY8CKIT-050の P0[0]に接続します。
- 3. キットのグランド ピンを短絡します。

これらの接続を図31に図示します。この接続はブートローダプロジェクトで選択されたUARTピンにより変わる可能性があります。

注: 図 31 では、対象のデバイスは PSoC 5LP デバイス (CY8CKIT-050) となる可能性があり、その場合、ピン接続は CY8CKIT-030 と同じです。

図 31. ホスト/ターゲットの接続





3.2 PSoC 3 のブートローディング

DVK が設定された後、用例のプロジェクトを以下のようにテストできます:

- CY8CKIT-050 でのボタン (P6[1]) を一度押すと、Bootloadable1.cyacdファイルが対象の PSoC 3 デバイスにブートロード されます。正常終了の時、「Bootloaded - Hello」のメッセージが CY8CKIT-050 LCD で表示され、「Hello」のメッセージが CY8CKIT-030 LCD で表示されます。
- 引き続いてのブートローディング動作のために、CY8CKIT-030 でのボタン(P6[1])を押します。そうすると、PSoC 3 デバイス はブートローダに入り、新しいアプリケーションをブートロードできる状態になります。LED が点滅し始めます。
- CY8CKIT-050 でのボタンを次に押すと、Bootloadable_2.cyacd ファイルが対象の PSoC 3 デバイスにブートロードされ ます。正常終了の時、「Bootloaded - Bye」のメッセージが CY8CKIT-050 LCD に表示され、「Bye」のメッセージが CY8CKIT-030 LCD に表示されます。

3.3 PSoC 4/PSoC アナログ コプロセッサをブートローディング

- UART_Bootloader_Host プロジェクトの *main.c* ファイルでは、PSoC 4 または PSoC アナログ コプロセッサのために TARGET_DEVICE マクロをそれぞれ PSoC_4 あるいは PSoC_AC に変更します。プロジェクトを再ビルドし、 CY8CKIT-050 での PSoC 5LP デバイスにプログラムします。
- CY8CKIT-050 でのボタン (P6[1])を一度押すと、Bootloadable1.cyacdファイルは対象の PSoC 4/PSoC アナログ コプロセッサにブートロードされます。正常終了の時、PSoC 4/PSoC アナログ コプロセッサ キット上の緑色 LED が点滅し始めます。
- 次のブートローディング動作のために、Pin_Startbootloader ボタン(P6[1])を押します。そうすると、PSoC 4/PSoC アナログ コプロセッサはブートローダに入り、新しいアプリケーションをブートロードできる状態になります。PSoC 4/PSoC アナログ コプロセッサ キット上の赤色 LED が点滅を始めます。
- CY8CKIT-050 でのボタンを次に押すと、Bootloadable2.cyacd ファイルが対象の PSoC 4/PSoC アナログ コプロセッサ にブートロードされます。正常終了の時、PSoC 4/PSoC アナログ コプロセッサ キット上の青色 LED が点滅し始めます。

4 まとめ

本アプリケーション ノートは UART を通信インターフェースとして使用し、PSoC 3、PSoC 4 および PSoC 5LP をブートロード する方法について説明した。また、ブートローダホストの基本的な構成ブロックも紹介し、組み込み UART ブートローダ ホストの 構築方法を示しました。

ブートローダはフィールドでの更新を実施するための標準的な方法です。ユーザーのために全ての設定を行う PSoC Creator を用いることにより、PSoC 用のブートローダの作成が容易です。

詳細情報については、付録 A – メモリ節および「PSoC 3、PSoC 4 と PSoC 5LP テクニカル リファレンス マニュアル」をご参照ください。

5 関連アプリケーション ノート

ブートローダとフラッシュのプログラミングについて、よりよく理解していただくために、次のアプリケーションノートをご参照ください。

- AN73854 PSoC 3, PSoC 4, and PSoC 5LP Introduction to Bootloaders
- AN60317 PSoC 3 and PSoC 5LP I2C Bootloader
- AN73503 USB HID Bootloader for PSoC 3 and PSoC 5LP
- AN84401 PSoC 3 and PSoC 5LP SPI Bootloader
- AN86526 PSoC 4 I2C Bootloader
- AN73054 PSoC 3 and PSoC 5LP Programming Using an External Microcontroller (HSSP)
- AN61290 PSoC 3 and PSoC 5LP Hardware Design Considerations



- AN54181 Getting Started with PSoC 3
- AN79953 Getting Started with PSoC 4
- AN77759 Getting Started with PSoC 5LP
- AN211293 Getting Started with PSoC Analog Coprocessor

PSoC の他の多くの特徴と機能に関わるアプリケーションノート全ての一覧は、ここをクリックしてください。

6 関連のプロジェクト

このアプリケーションノートに添付されたプロジェクトは、表7の通りにまとめられています。

表 7. 本アプリケーション ノートに関連付けられているプロジェクト

設計プロジェクト名	説明
UART_Bootloader_Host	これは、UARTを通信チャネルとして用い、PSoC 5LP が PSoC 3、PSoC 4、PSoC アナログ コプロセッサ または PSoC 5LP をブートロードすることを示す、組み込みブートローダ ホスト プロジェクトである。
UART_Bootloader	このブートローダ プロジェクトは UART を通信チャネルとする。ブートローダは LED を点滅させる
Bootloadable1	PSoC 3/PSoC 5LP に対し、このプロジェクトは「Hello」のメッセージを対象のデバイスのキャラクタ LCD に表示 PSoC 4/PSoC アナログ コプロセッサに対して、このプロジェクトは対象のキット上の緑色 LED を点滅させる
Bootloadable2	PSoC 3/PSoC 5LP に対し、このプロジェクは「Bye」のメッセージを対象のデバイスのキャラクタ LCD に表示 PSoC 4/PSoC アナログ コプロセッサに対して、このプロジェクトは対象のキット上の青色 LED を点滅させる

著者について

氏名:	Anu M D
役職:	シニア アプリケーション エンジニア
経歴:	Anu M D 氏は PSoC アプリケーションに特化したサイプレスセミコンダクタの プログラマブルシステム部のアプリケーションエンジニアです。
氏名:	Siddalinga Reddy
役職:	アプリケーション エンジニア
経歴:	Siddalinga Reddy 氏は PSoC のアプリケーションに特化したサイプレスセミ コンダクタのプログラマブル システム部のアプリケーション エンジニアです。



A 付録 A – メモリ

フラッシュメモリの詳細

フラッシュ メモリはファームウェア、バルク データ、ECC データ、デバイスの設定データ、工場出荷時の設定データおよび ユーザー定義のフラッシュ プロテクション データの記憶領域を提供します。 図 32 は PSoC 3、PSoC 4 および PSoC 5LP に あるフラッシュメモリの物理的な構造を示します。

PSoC のフラッシュは「アレイ」と呼ばれるブロックに分けられます。アレイはアレイ ID によって個別に識別されます。PSoC 3 および PSoC 5LP では、各アレイに 256 列のフラッシュ メモリがあります。各列には 256 データ バイト、且つ、有効な場合、 32 ECC (エラー訂正コード) バイトがあります。32 ECC バイトは、エラー訂正データの代わりにコンフィギュレーション データ を格納するために使用することができます。これにより、ひとつのアレイは、命令とデータの記憶用に 64KB あるいは 72KB 持つことができます。

PSoC 4 および PSoC アナログ コプロセッサには、各アレイには 128 列または 256 列のフラッシュメモリがあります。各列に は 128 データ バイトがあります。これにより、ひとつのアレイは、命令とデータの記憶用に 16KB または 32KB を持つことが できます。

フラッシュ アレイの数はデバイスと品番によって異なります。PSoC 3 および PSoC 4100S は、最大フラッシュ 64KB を有し、 アレイはひとつだけであり、唯一の有効なアレイ ID は 0 です。PSoC 4100/4200、PSoC アナログ コプロセッサおよび PSoC 4000S デバイスは、最大フラッシュ 32KB を有し、アレイはひとつだけであり、唯一の有効なアレイ ID は 0 です。また、 PSoC 5LP は最大フラッシュ 256KB、すなわち 4 つのフラッシュ アレイを有し、有効なアレイ ID は 0~3 です。

フラッシュ メモリは 1 度に 1 列がプログラムされます。フラッシュメモリは一度に 64 列セクタごとまたはフラッシュ全体を消去 できます。列はアレイ ID と列番号の固有の組み合わせで識別されます。

図 32 は、フラッシュの最初の X 列はブートローダで占められていることを示します。X は、以下の項目に十分な空間がある ように設定されます。:

- address 0 から始まるブートローダのベクタテーブル (PSoC 4 および PSoC 5LP のみ)
- ブートローダ プロジェクトの設定バイト
- ブートローダ プロジェクトのコードとデータ
- フラッシュのブートローダ部のチェックサム

PSoC 4 および PSoC 5LP の場合、ベクタ テーブルは、ブートローダ プロジェクトの初期スタック ポインタ (SP) 値、および ブートローダ プロジェクト コードの開始アドレスを含みます。また、ブートローダが使用する、例外および割り込み用の ベクタも含みます。PSoC 3 で、割り込みベクタはフラッシュ内にありません。それらは割り込みコントローラにより提供されます。

ブートローダブル プロジェクトは、ブートローダの次にある最初の 256 バイト境界から始まるフラッシュ領域を占有しています (PSoC 4 は最初の 128 バイト境界です)。このフラッシュ領域は以下の項目を含みます:

- □ ブートローダブルプロジェクトのベクタテーブル (PSoC 4 および PSoC 5LP のみ)
- □ ブートローダブル プロジェクトのコードとデータ

フラッシュ メモリの最上位の 64 バイト ブロックは、2 つのプロジェクトの共有領域として使用されます。このブロックに保存 されるパラメーターは以下の通りです:

- ブートローダブル プロジェクトのフラッシュ メモリ内のエントリ (4 バイトのアドレス)
- ブートローダブル プロジェクトが占有するフラッシュ メモリ量 (フラッシュの列数)
- フラッシュのブートローダブルブロックのチェックサム (1 バイト)
- フラッシュ メモリのブートローダブル ブロックのバイト単位のサイズ (4 バイト)

フラッシュメモリ内のメタデータの場所にある詳細情報は、フラッシュメモリ内のメタデータの配置をご参照ください。







図 32. PSoC 内のフラッシュ メモリの物理的な構造

PSoC でのメモリ使用量

ブートローダ プロジェクトには 2 種類あります。それは標準とマルチアプリケーションです。マルチアプリケーション ブートローダは、 実行可能な有効なアプリケーションが常に存在する保証が必要な設計に役立ちます。しかし、この保証には、各アプリケーション がフラッシュ メモリ領域を半分しか使用できない制限があります。図 33 は各々のタイプの PSoC Creator プロジェクトにおける フラッシュ メモリ使用量を示します。



図 33.フラッシュメモリ使用量



フラッシュ メモリ内のメタデータの配置

メタデータセクションは、フラッシュの最上位 64 バイトのブロックで、図 33 に示すように、ブートローダとブートローダブル プロジェクトのために共通して使用されます。表 8 に示すように、使用されるデバイスに応じて、様々なパラメータがこのブロック に格納されます。マルチアプリケーション ブートローダには 2 セットのメタデータがあります。

アドレス	PSoC 3	PSoC 4/PSoC 5LP				
0x00	アプリケーション チェックサム	アプリケーション チェックサム				
0x01						
0x02	רא גר					
0x03	マプリケーション・マドレフ					
0x04						
0x05	該当なし					
0x06	該当なし	旱後のゴートロー が別				
0x07						
0x08						
0x09						
0x0A		- アプリケーションの長さ				
0x0B						
0x0C	マプリケーションの見さ					
0x0D	アンリッーションの長さ	該当なし				
0x0E		該当なし				
0x0F	該当なし	該当なし				
0x10	アプリケーション アクティブ	アプリケーション アクティブ				
0x11	アプリケーション ベリファイ	アプリケーション ベリファイ				
0x12	ブートローダ アプリケーションのバージョン	ブートローダ アプリケーションのバージョン				
0x13						
0x14	ノートローダ ノル アノリケーションの ロ	フートローダブル アブリケーションの 10				
0x15	ゴートローダゴル・アプリケーションのバージョン	ゴートローダゴル、アプリケーションのバージョン				
0x16		シートローチンルナンリッーションのハーション				
0x17	ブートローダブル アプリケーションのカスタム ID	ブートローダブル アプリケーションのカスタム ID				
0x18						
0x19~0x3F	該当なし	該当なし				

表 8. メタデータの配置

注: マルチアプリケーションブートローダでは、メタデータ用の最後のブートローダ列 (イメージ 2) は、ブートローダ列ではなく、 フラッシュ セクションにあるブートローダブル 1 の最後の列を意味します。

フラッシュの保護

ブートローダ コードが無効になると、製品が使用できなくなります。そのため、フラッシュのブートローダ部を不慮の上書きから 保護することが重要です。



PSoC デバイスは柔軟なフラッシュ保護システムを備えています。この機能は、所有権者のコードの複製やリバース エンジニ アリングを防止するように設計されています。しかし、これはフラッシュのブートローダ部への不注意による書き込みから守る ためにも使用されます。

表 9 に示すように、フラッシュ メモリには 4 段階の保護レベルが提供されています。フラッシュ メモリの各列は異なる保護 レベルを設定でき、PSoC Creator (.cydwrファイルのフラッシュ セキュリティ タブ) を使用してセットすることができます。

保護レベル	許可	不可
非保護	 外部読み出しおよび書き込み 内部読み出しおよび書き込み 	_
エ場アップグレード	 外部書き込み 内部読み出しおよび書き込み 	外部読み出し
現場アップグレード	内部読み出しおよび書き込み	外部読み出しおよび書き込み
完全保護	内部読み出し	 外部読み出しおよび書き込み 内部書き込み

表 9. フラッシュ メモリ保護レベル

注: PSoC4は、非保護および完全保護という2つのフラッシュの保護レベルのみをサポートします。

フラッシュ メモリのブートローダ部が「完全保護」の保護レベルに設定されると、その設定を現場で変更できません。保護レベル またはブートローダ コードを変更する方法は、フラッシュ メモリを全て消去することと、JTAG/SWD インターフェースを使って 再プログラムすることのみです。

以下はブートローダのフラッシュメモリ保護の例です。

フラッシュ保護の例

ブートローダ プロジェクトが構築されると、PSoC Creator **出力**ウインドウが使用したフラッシュ メモリ量を示します。例えば、 UART_Bootloader プロジェクトが占めるフラッシュ メモリが 9250 バイトの場合、(64KB フラッシュの PSoC 3 の場合) 出力 は以下の通りです:

フラッシュ メモリの使用量: 9250/65536 バイト (14.11%)。

この例では、ブートローダはフラッシュ メモリの 37 列 (9250/256) を占めます。すなわち、フラッシュ メモリ内の場所は、 0x0000~0x2300 です。(PSoC Creator にある.cydwr ファイルの Flash Security タブで) これらの列のフラッシュ メモリ 保護レベルを「完全保護」に設定します。残りの列の保護レベルは図 34 に示すように非保護 (デフォルト) またはフィールド アップグレードにできます。フラッシュ メモリ保護ダイアログの使用方法の詳細については、PSoC Creator のヘルプ記事 「Flash Security Editor」をご参照ください。

Start Page *UART_Bootloader.cydwr + 4 Þ																	
From row: 0 🚔 to 35	-	W - Ful	l Protec	tion		-	Set										
OFFSET:	000	100	200	300	400	500	600	700	800	900	A00	B00	C00	D00	E00	F00	Row
BASE ADDR: 0000	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	0-15
1000	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	16-31
2000	W	W	W	W	U	U	U	U	U	U	U	U	U	U	U	U	32-47
3000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	48-63
4000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	64-79
5000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	80-95
6000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	96-111
7000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	112-127
8000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	128-143
9000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	144-159
A000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	160-175
B000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	176-191
C000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	192-207
D000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	208-223
E000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	224-239
F000	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	240-255

図 34. PSoC Creator 内のフラッシュ保護



不揮発性ラッチ設定

不揮発性ラッチ (NVL) 設定は、ブートローダ プロジェクト、またはその他の標準 PSoC Creator プロジェクトに適用できますが、 ブートローダブル プロジェクトには適用できません。これは、NVL の設定が、デバイスの起動時に常にロードされるためです。 デバイスの起動時に、ブートローダ プロジェクトが最初に実行し、ブートローダブル コードが続きます。そのため、ブートローダブル プロジェクトの NVL 設定は、それが関連付けられているブートローダ プロジェクトの設定です。

いくつかの PSoC Creator デザイン ワイド リソース (*.cydwr*) 設定はユーザーNVL を使用してプログラムされます。ブート ローダブル プロジェクト用のいくつかの *.cydwr* 設定がブートローダ プロジェクトの設定と異なる場合には、警告またはエラー メッセージが表示されます。



B 付録 B – プロジェクト ファイル

ブートローダブル出力ファイル

PSoC Creator プロジェクトが構築されると、.hex タイプの出力ファイルが生成されます。これは、JTAG/SWD インターフェースを 使ったプログラミング時に PSoC デバイスへダウンロードされるファイルです。

ブートローダブル プロジェクトの場合、.hexファイルはブートローダブル プロジェクトと関連するブートローダ プロジェクトが結 合された.hexファイルです。このファイルは通常、プロダクション環境で両方のプロジェクトを JTAG/SWD 経由でダウンロード するために使用されます。

*.cyacd のファイル フォーマット

ブートローダブル プロジェクトが構築されると、.cyacdタイプ (アプリケーション コードとデータ) の追加ファイルも生成されます。 このファイルには、ヘッダがあり、その後にフラッシュメモリのデータ行が続きます。ヘッダを除くと、.cyacd ファイルの各行は、 それぞれフラッシュ データの 1 列全体を示します。データは、ビッグ エンディアン形式の ASCII データとして保存されます。 従って、ブートロードの時、このファイルの内容は構文解析される (ASCII から hex に変換される) 必要があります。構文解析 は.hex タイプのファイルをプログラムする時には必要ありません。

このファイルのヘッダは次のフォーマットになっています:

[4 bytes Silicon ID] [1 byte Silicon rev] [1 byte checksum type]

フラッシュ メモリの列は次のフォーマットになっています:

[1 byte array ID] [2 bytes row number] [2 bytes data length] [N bytes of data] [1 byte checksum]

ヘッダ内のチェックサムタイプは、ブートローディング動作中にブートローダのホストとブートローダとの間で送信されるパケット に使用されるチェックサムのタイプを示します。このバイトが 0 の場合、チェックサムは単純な合計値です。このバイトが 1 の 場合、チェックサムは CRC-16 です。



C 付録 C - ホスト/ターゲットの通信

通信フロー

ブートローダ ファンクション フロー節は PSoC 内のブートローダ動作を説明し、「組み込みホストによるブートローディーグ」節は ブートローダ ホストのビルディング ブロックを紹介します。これを背景にして、図 35 はブートローディング中のホストとターゲット 間の通信フローについて説明します。これは、コマンドがターゲットに発行され、応答が受信される順序を示します。ブートロード コマンドの完全なリスト、そのコードと期待される応答については、コマンドとステータス/エラーコードをご参照ください。



図 35. ブートローディング中の通信フロー



プロトコル パケットのフォーマット

ブートローディング動作はホストとターゲット間のコマンドと応答パケットの交換を含みます。これらのパケットは図 36 に示す ように、特定のフォーマットを持っています。

図 36. ブートローディング パケットのフォーマット



Command packets from the host

Response packets from the target

Start	Status /	Data ler	ngth (N)	N bytes of data	Check	Checksum		
0x01	Error code	Error code		N Bytes of data	LSB	MSB	0x17	
≼ —1 byte—	due1 byte_→	4 —2 by	vtes——▶	▲ N bytes	2 by	tes>	4 —1 byte — ≽	
•		•						

それぞれのパケットはチェックサムバイトを含みます。チェックサムは、ブートローダ プロジェクトの設定によって、単純合計 (2の補数) または CRC-16 のいずれかにできます。データ長とチェックサムなどのマルチバイト データを送信する時、最下位 バイトが先に送信されます。

ブートローダは応答パケットでホストからのコマンドに応答します。応答パケットのフォーマットは、コマンドコードの代わりに ステータス/エラーコードがあることを除けば、コマンドパケットのフォーマットと似ています。重要なコマンドとデータバイト およびブートローダ応答パケットデータは表10に示されています。

コマンドとステータス/エラーコード

前の節で説明した通り、コマンドと応答パケットの構造は同様です。唯一の違いは、第 2 バイトがコマンド コードまたはステータス/ エラー コードを含むことです。

表 10 は、コマンドのリストとそれらの予期される応答の一覧です。表 11 はステータスとエラーコードの一覧です。

表 10. フートローティンク コマ

コマンド バイト	אעדב	コマンド パケット内の データ バイト	予期される応答データ バイト
0x31	Verify Checksum (チェックサムの検証)	該当なし	1 バイト: 「0」またはゼロ以外。 ゼロ以外のバイトの場合、アプリケーション チェックサムが一致し、それ は有効なアプリケーション ゼロのバイトの場合、チェックサムが間違い、アプリケーションは無効
0x32	フラッシュサイズを取得	フラッシュアレイ ID、 1 バイト	ブートローダブルフラッシュ領域の最初の列番号、2 バイト、 ブートローダブル フラッシュ領域の最終の列番号、2 バイト これらの番号は要求されたアレイ ID 用のものである
0x33	アプリケーションステータスを 取得 (マルチアプリケーション ブートローダのみに有効)	アプリケーションの番号、 1 バイト	有効なアプリケーションの番号、1 バイト、 アクティブアプリケーションの番号、1 バイト。 指定されたアプリケーションが有効でアクティブかどうかチェックする



コマンド バイト	コマンド	コマンド パケット内の データ バイト	予期される応答データ パイト
0x34	列を消去	フラッシュアレイ ID、1 バイト、 フラッシュ列の番号、2 バイト	該当なし 指定されたフラッシュ メモリ列の内容を消去
0x35	ブートローダの同期 (Sync bootloader)	該当なし	該当なし ブートローダをクリーンな状態にリセットします。バッファ内のいかなる データも廃棄される。このコマンドは、ブートローダとホストが互いに同 期しなくなる場合にのみ必要である
0x36	Set Active Application (アク ティブ アプリケーションを設定) (マルチ アプリケーション ブー トローダにのみ有効)	アプリケーションの番号、 1 バイト	該当なし 指定されたアプリケーションをアクティブとして設定
0x37	Send Data (データの送信)	送信される N バイト データ	該当なし 受信されたデータ バイトは、プログラム列コマンドを見越して、 ブートローダによってバッファされる
0x38	ブートローダに入る	該当なし	シリコン ID、4 バイト、 シリコン リビジョン、1 バイト、 ブートローダ バージョン、3 バイト 全てのコマンドは、このコマンドが受信されるまで無視される
0x39	Program Row (列をプログラム)	フラッシュアレイ ID、1 バイト、 フラッシュ列の番号、2 バイト、 送信される N バイト データ	該当なし 複数バイトのデータをデータ送信コマンドを使用してブートローダに送信 した後、データの最終チャンク (塊) がこのコマンドと共に送信される
0x3A	Verify Row (列の検証)	フラッシュアレイ ID、1 バイト、 フラッシュ列の番号、2 バイト	列のチェックサム、1 バイト 指定された列のチェックサムを返す
0x3B	ブートローダを終了する	該当なし	該当なし このコマンドは認識されない

表 11. ブートローディング ステータス/エラーコード – コマンドへの可能な応答

ステータス/エラーコード	ラベル	説明
0x00	CYRET_SUCCESS	コマンドは正しく受信され、実行された
0x02	BOOTLOADER_ERR_VERIFY	フラッシュのベリファイに失敗した
0x03	BOOTLOADER_ERR_LENGTH	利用可能なデータ量は予想される範囲外
0x04	BOOTLOADER_ERR_DATA	データが正しい形式ではない
0x05	BOOTLOADER_ERR_CMD	コマンドが認識されない
0x06	BOOTLOADER_ERR_DEVICE	期待されるデバイスと検出したデバイスが一致しない
0x07	BOOTLOADER_ERR_VERSION	検出されたブートローダのバージョンはサポートされていない
0x08	BOOTLOADER_ERR_CHECKSUM	チェックサムは想定した値と異なる
0x09	BOOTLOADER_ERR_ARRAY	フラッシュ アレイ ID が有効でない
0x0A	BOOTLOADER_ERR_ROW	フラッシュ行番号が有効でない
0x0C	BOOTLOADER_ERR_APP	アプリケーションは有効ではなく、アクティブに設定できない
0x0D	BOOTLOADER_ERR_ACTIVE	アプリケーションは現在アクティブとしてマークされていない
0x0F	BOOTLOADER_ERR_UNK	未知のエラーが発生した



D 付録 D – ホスト コア API

cybtldr_api2.c /.h

これは、ブートロード動作の全てを処理する、より高レベルの API です。ファイルを開く関数とファイルを閉じる関数があります。 これはブートロード動作のために、*cybtldr_api.c / .h* API の関数を呼び出します。この API は GUI ベースのブートローダ ホストを構築する時に使用されます。

cybtldr_parse.c /.h

このモジュールは、デバイスに送信するブートローダブルのイメージを含む.cyacd ファイルの構文解析を行います。ファイル へのアクセス設定、ヘッダの読み出し、列のデータの読み出し、およびファイルを閉じるための関数も持っています。

cybtldr_api.c /.h

これは 1 回に 1 つのデータ列をブートローダのターゲットに送信する低レベル API ファイルです。ブートロード動作の設定、 行の消去、行のプログラミング、行の検証、およびブートロード動作の終了を行う関数が含まれています。表 12 は、この API ファイルの関数の詳細を説明します。

関数	説明			
CyBtldr_StartBootloadOperation	 この関数は通信インターフェースを有効にし、Enter Bootloader コマンドをターゲットに送信する。 受信された応答パケットから、ターゲット デバイスのシリコン ID、シリコン リビジョン、およびブートローダ 			
	のハーンヨンを確認する			
CyBtldr_ProgramRow	 この関数は最初に列を確認する。つまり、Get Flash Size コマンドをターゲットフラシュを特定するアレイ ID のために、ターゲットに送信する。それに対応して、ターゲットはそのアレイにあるブートローダブル フ ラッシュ部の先頭と末尾の列番号を返す。ホストはこの応答を読み込み、指定した列がフラッシュのブー トローダブルの領域にあるかどうか確認する 			
	 列の確認が成功したら、ホストは列データをより細かい部分に分割して、Send Data コマンドを使用して それらをターゲットに送信する 			
	■ 列データの最終部と共に、この関数は Program Row コマンドをターゲットに送信する			
CyBtldr_VerifyRow	 この関数は最初に特定アレイ ID と列番号のために列を確認する 			
	 列の確認が成功したら、確認されたフラッシュ列に対する Verify Row コマンドを送信する。それに応答して、ターゲットは列のチェックサムを返す 			
	 返されたチェックサムは期待されるチェックサム値に対して検証される 			
CyBtldr_EraseRow	 この関数は最初に特定アレイ ID と列番号のために列を確認する 			
	■ 列の確認が成功したら、確認されたフラッシュ列に対する Erase Row コマンドを送信する			
CyBtldr_EndBootloadOperation	この関数は Exit Bootload コマンドを送信し、通信インターフェースを無効化する			

表 12. cybtldr_api.c /.h の関数

cybtldr_command.c /.h

この API は、ターゲットへのコマンドパケットの構成を処理し、ターゲットから受信した応答パケットを解析します。 cybtldr_api.c /.h API は、この API の関数を呼び出します。例えば、Enter Bootload コマンドを送信するために、 CyBtldr_StartBootloadOperation()は、この API の CyBtldr_CreateEnterBootloadCmd()関数を呼び出し ます。また、ターゲットに送信する前に、コマンド パケットのチェックサムを計算する機能もあります。



E 付録 E – ブートローダおよびデバイス リセット

前述の通り、制御をブートローダからブートローダブルに (またはその逆に) 遷移することは常にデバイス リセットで行われます。 あるプログラムから別のプログラムに変更しながら、システムが極めて重要な機能を実行しなければならない場合には、この ことを考慮しなければなりません。この節では、リセットを使用しなければならない理由、およびアプリケーションにおけるリセット のデバイス性能に対する影響を詳細に説明します。

なぜデバイス リセットが必要なのか?

デバイス リセットが必要とされる理由を理解するためには、システムのブートローダ プロジェクトおよびブートローダブル プロジェクトのいずれもが完全な自己完結型 PSoC Creator プロジェクトであることに注意することが重要です。各プロジェクト は固有のデバイス コンフィギュレーション設定を有します。そのため、あるプロジェクトから他のプロジェクトに変更する際には、 PSoC デバイスのハードウェア機能を全て再定義することができます。

複雑なカスタム機能を実装するために、デバイス コンフィギュレーションで数千の PSoC レジスタ設定が行われます。これは 特に、PSoC デジタルとアナログ ルーティング機能に当てはまります。レジスタとルーティングを設定する時、新しいコンフィ ギュレーション用ビットの設定に加えて、古いコンフィギュレーションのビットをリセットすることを確認してください。さもなけれ ば、新しいコンフィギュレーションは動作せず、デバイスを損傷する可能性さえあります。

そのため、ブートローダとブートローダブル プロジェクトの間の切り替えには、デバイス ソフトウェア リセット (SRES) を行って ください。これによって、すべての PSoC レジスタはデフォルト状態にリセットされます。そして、新しいプロジェクトのコンフィ ギュレーションを開始することができます。すべての PSoC レジスタがそのデバイスのリセットのデフォルト状態に初期化されると 想定すると、コンフィギュレーション時間とフラッシュ メモリ使用量の両方を削減できます。

デバイス I/O ピンへの影響

アプリケーション ノート AN61290 – PSoC 3, PSoC 5LP Hardware Design Considerations および AN60616 – PSoC Startup Process で説明した通りに、リセットおよび起動プロセス時に PSoC I/O ピンは表 13 に示すように、3 種類の別個の 駆動モードにあります。

		期間 (Typ)		
起動イベント	I/O ピンの駆動モード	低速 IMO (12MHz)	高速 IMO (48MHz)	備考
デバイス リセット (SRES) がアクティブ	HI-Z アナログ	40µs		リセットがアクティブの時、I/O が HI-Z アナロ グ エードに維持される
デバイス リセットが解除				
NVL が I/O ポートにコピーされる	Oポートにコピーされる NVL 設定:		~4ms	期間はコード実行速度およびコンフィギュ
コードの実行開始	HI-2アナロク、 プルアップまたはプルダウン			レーションの複雑度に左右される
I/O ポートおよびピンが設定される	PSoC Creator プロジェクト コンフィギュレー ション	該当なし		8 個の駆動モード。詳細はデバイス データ シートをご参照ください
コードは main()に到達	コードは I/O ピン 機能を変更可能	該当なし		

表 13. デバイス リセット中の PSoC I/O ピンの駆動モード

PSoC での NVL 使用の詳細については、デバイス データシートをご参照ください。PSoC Creator プロジェクトでは、NVL は 2 箇所で設定されます:

- I/O ポートには Reset タブ、個別のピン コンポーネントのコンフィギュレーション
- 他のすべての NVL には System タブ、Design-Wide Resources (DWR) ウィンドウ

デバイスがユーザーのプロジェクトにプログラムされる時、NVL が更新されます。ブートローダブル プロジェクトで NVL をセットする ことができない点に注意してください。その DWR 設定は関連するブートローダ プロジェクトのものと一致する必要があります。

最終 I/O 駆動モードは個別のピン コンポーネントのコンフィギュレーションでセットされます。



図 37 は、デバイスの起動およびコンフィギュレーションのためのタイミング図を示します。図の中央にある例は PSoC 3 用の ものです。PSoC 4 および PSoC 5LP には同様のプロセスが適用されます。詳細については AN60616 – PSoC Startup Process をご参照ください。



他機能への影響

デバイス リセット時に、汎用デジタル ブロック (UDB) レジスタはリセットされるため、全ての UDB ベース コンポーネントは消滅し、その機能は停止されます。同様なことは、コンフィギュレーション可能な SC/CT ブロックに基づいたアナログ コンポーネント および汎用アナログ ブロック (UAB) ベースのコンポーネントにも当てはまります。

デジタルおよびアナログの両方のすべての固定ペリフェラルはアイドル状態にリセットされます。これは DMA、DFB、タイマー (TCPWM)、l²C、USB、CAN、ADC、DAC、コンパレータ、およびオペアンプを含みます。 内部主発振器 (IMO) を除いてすべ てのクロックは停止されます。

すべてのデジタルおよびアナログ ルーティング制御レジスタがリセットされます。これは、すべてのデジタルとアナログの スイッチをオープンし、デバイス内のすべての接続を切断します。これは NVL 以外のすべての I/O との接続を含みます。

すべてのハードウェア ベースの機能はコンフィギュレーション後に復元されます (図 37 をご参照ください)。プロジェクトの main()関数が実行を開始する時、すべてのファームウェア機能は復元されます。

例:ファン制御

本節では、ブートローダおよび関連するデバイス リセットをファン制御などの代表的な用途内に統合する方法を検証します。 PSoC Creator は、PWM、タコメーター入力キャプチャ タイマー、制御レジスタ、ステータス レジスタ、DMA チャネルまたは割 り込みなどの必要なハードウェア ブロックをすべて含む、ファン コントローラー コンポーネントを提供します。詳細については、 ファン コントローラー アプリケーションのページをご参照ください。

ファン制御アプリケーションはブートローダブル プロジェクトにあります。オプションで、ブートローダはブートロード中にファンの動作を維持するためにカスタマイズされることができます。



表 14 に示すように、ファンはブートローダとブートローダブル間移行中のデバイスがリセットされている間も、動作し続けることができます。

I/O ピンの駆動モード	説明
HI-Z アナログ	オプションで、100%デューティ比のために、PWMピンに外部プルアップまたはプルダウン抵抗を追加する。 ファンは慣性によって回り続ける可能性があるため、これは不要とされることもある
NVL 設定: HI-Z アナログ、 プルアップまたはプルダウン	オプションで、100%デューティ比のために、PWMピンコンポーネントのリセット値をプルアップまたはプル ダウンに設定する。ファンは慣性によって回り続ける可能性があるため、これは不要とされることもある。
PSoC Creator プロジェクト コンフィギュレー ション	100%デューティ比のために、PWMピン コンポーネントの駆動モードおよび初期状態を設定する。 PWMコンポーネントはアクティブになるが、動作しない
Main()の実行開始	PWM_Start() を呼び出す時、PWM はコンポーネントのデフォルトのデューティ比で PWM ピンの駆動を開始する。ファームウェアはタコメーターのデータを読み出し、デューティ比の制御を能動的に開始する

表 14. ファン コントローラー用のデバイス リセット中の PSoC I/O ピンの駆動モード



F 付録 **F** – その他のトピック

ブートローダ対 HSSP

ブートローダは、通信インターフェースを介してシステムファームウェアのアップグレードを可能にします。しかし、ブートローダ のフラッシュ領域を含む完全なフラッシュのアップグレードのためには、JTAG/SWD プログラマ (HSSP) を使用する必要があ ります。HSSP を作成するための ISSP 仕様は AN62391 (PSoC 3) に記載されています。

ブートロード動作中に電源が切れたら、どうなるのか?

ブートロード処理中に電源が切れたら、次のリセットで、ブートローダブル プロジェクトのチェックサムが期待値 (フラッシュの 最終列に格納されるブートローダブル プロジェクトのチェックサム) と一致せず、そのブートローダブル プロジェクトが無効で あると見なされます。ブートロードが成功するまでプログラムの実行はブートローダ内に留まります。ブートロー ダ ホストは、 ブートロード動作を再開するために start bootload コマンドを送信する必要があります。

なぜ、ブートローダとブートローダブル プロジェクトの間の切り替えにリセットが必要なのか?

PSoC は非常にコンフィギュアラブルなデバイスです。ブートローダは、オンチップ ハードウェア リソースおよびファームウエアの 変更を可能にします。その高度なコンフィギュアラブルなアーキテクチャにより、ハードウェアの再設定(配置、配線、 ファンクション)はリセット状態からのみ可能です。従って、ブートローダはブートローダとブートローダブル プロジェクト間を ジャンプするためにはリセットが必要になります。付録 E - ブートローダおよびデバイス リセットをご参照ください。

通常アプリケーション プロジェクトのブートローダブル プロジェクトへの変換

標準 (通常) のアプリケーション プロジェクトを既に作成し、これをブートローダブル プロジェクトに変換したい場合は、14 ページ の図 14 に示すように、トップ デザインにブートローダブル コンポーネントを追加し、ブートローダ プロジェクトの.hex ファイル を付属するものとして追加してください。

あるプロジェクトが通常のプロジェクトとして作成された後、ブートローダ コンポーネントをトップ デザインに追加することで ブートローダ プロジェクトに変更される場合、ブートローダ プロジェクトが期待されるように動作するためには、 Bootloader Start()呼び出し関数を main.cに挿入する必要があります。

注: PSoC Creator 3.1 については、標準 (通常) のプロジェクトをブートローダブル/ブートローダ プロジェクトに変換したい 場合、プロジェクトのアプリケーション タイプを「Bootloadable/Bootloader」に変更してください。これを行うには、プロジェクトを右 クリックして、Build > Code Generation > General を選択します。そして、アプリケーション タイプを変更し、ブートローダブル/ ブートローダー コンポーネントをトップデザインに追加します。

ブートローダブル プロジェクトのデバッグ

PSoC Creator ブートローダ システムでは、最初にブートローダ プロジェクトが (デバイス リセットで) 実行し、続いてブート ローダブル プロジェクトが実行します。ブートローダからブートローダブル プロジェクトへのジャンプはソフトウェアが制御する デバイス リセットによって実施されます。これにより、デバッガ インターフェースをリセットします。つまり、ブートローダブル プロジェクトはデバッガ モードでは実行できません。

ブートローダブル プロジェクトをデバッグするには、「Application Type」を「Normal」に変更して、デバッグを実行します。 デバッグが完了した後、それを「Bootloadable」に戻します。

他のオプションは、ブートローダブル プロジェクトの.hex ファイルをデバイスにプログラムすることです。そのあと、ブートロー ダブルプロジェクトが実行中に、「Attach to running target」オプションを使用してデバッグを実行します。この場合には、 デバッガがデバイスに取り付けられた時点からのみ、ブートローダブル プロジェクトのデバッグを実行できます。

マルチアプリケーション ブートローダ

マルチアプリケーション ブートローダ (MABL) が 2 つのブートローダブルのアプリケーションを同時にフラッシュに配置する ために使用されます。2 つのアプリケーションは、デバイスのフラッシュに常時有効なひとつのアプリケーションが存在することを 確認するために、同じものにすることができます。または、2 つのアプリケーションは異なるものであることも可能で、ブート ローダ コマンドを使用して切り替えることができます。この機能は各アプリケーションがフラッシュメモリの半分しか使用できないと のわかる通りの制限付きです。30 ページの図 33 は、フラッシュ メモリ内の 2 つのアプリケーションの配置を示します。

MABLは、標準ブートローダのアプリケーションとは異なる次のステップに従って実装できます:

1. MABL ブートローダ プロジェクトを新規作成します。ブートローダ コンフィギュレーション ウィンドウで「Multi-App Bootloader」チェックボックスを選択します



注: PSoC Creator 3.1 の場合、アプリケーション タイプを「Multi-App Bootloader」に設定します。

- 例えば Project_A と Project_B という 2 つのブートローダブルプロジェクトをワークスペースに追加します。各プロジェクトでは、MABL プロジェクトに付属物を追加します。2 つの.cyacd ファイルが各プロジェクトのために生成されます。ひとつはフラッシュの下位領域用のもので、もうひとつはフラッシュの上位領域用のものです:
 - Project_A_1.cyacd & Project_A_2.cyacd
 - □ Project_B_1.cyacd と Project_B_2.cyacd
- 1のサフィックスを付ける.cyacd ファイルは常にフラッシュの前半分を、2のサフィックスを付ける.cyacd ファイルはフラッシュの後半分を占めます。このようにして、.cyacd ファイルの特定の組み合わせのみが使用されることができます。これらの組み合わせは以下の通りです:
 - Project_A_1.cyacd & Project_A_2.cyacd
 - Project_B_1.cyacd & Project_B_2.cyacd
 - Project_A_1.cyacd & Project_B_2.cyacd
 - □ Project_B_1.cyacd と Project_A_2.cyacd
- デバイスをマルチアプリケーション ブートローダ プロジェクトでプログラムし、上記のいずれかの1つの組み合わせにより、 アプリケーション (.cyacd ファイル)を順次ブートロードします。
- アプリケーション間の切り替えのために、アクティブ アプリケーション設定のコマンドをブートローダーに送信します。 CyBtldr_CreateSetActiveAppCmd()の API 関数を使用してこのコマンドを作成できます。アクティブ アプリケー ション設定のコマンドを送信する前に、ブートローダ モード入場のコマンドを送信します。すべてのコマンドを送信した後、 ブートローダ モード退出のコマンドを送信します。これらの API の詳細情報については、CyBtldr_Command.c / .h ファイルをご参照ください。

ブートローダ用に必要なメモリ量

すべてのオプション コマンドを含む標準 UART ブートローダ プロジェクトは、Keil 8051 コンパイラ最適化レベル 5 を含む、約 7KB の PSoC 3 フラッシュを占めます。

GCC コンパイラの最適化が「Size」 (サイズ) に設定された PSoC 4 フラッシュの約 4.6KB を占めます。そして GCC コンパイラの 最適地が「Size」に設定された PSoC 5LP フラッシュの約 5.4KB を占めます。 ユーザーがプロジェクトをビルドする時、ブート ローダ プロジェクトにより使用されるメモリを出力ウインドウに見ることができます。 ブートローダ プロジェクトで使用される RAM メ モリは、ブートローダブル プロジェクトによって再使用されることができます。

図 38 に示すように、ブートローダ プロジェクトのメモリ使用量は、ブートローダ コンポーネントがサポートするオプションのコマンド を取り除くことにより、少し削減できます。

図 39 に示すように、.cydwr System タブで Device Configuration Mode を Compressed に設定してフラッシュ メモリの 使用量を最小限に抑えます。起動時間がコード サイズより重要である場合、Device Configuration Mode を DMA に設定 します。



Configure 'Bootloader'				
Name: Bootloader				
General Built-in	4 Þ			
Options	Uptional commands			
Communication component:	📝 Get flash size			
Multi-application bootloader	🔽 Erase row			
✓ Wait for command	🔽 Verify row			
Wait for command time (ms): 20000 🚔	📝 Send data			
(0: wait forever)	🔽 Sync bootloader			
Bootloader application version: 0x0000	✓ Get application status			
Packet checksum type:	🔲 Get metadata			
Fast bootloadable application validation				
Bootloader application validation				
Datasheet OK App	oly Cancel			

図 38. ブートローダ コンポーネントでのオプション コマンドのチェック解除



*UART_Bootloader.cydwr Start Page			
▷ Reset È Expand ¹ Collapse			
Option	Value		
e- Configuration			
Device Configuration Mode	Compressed		
- Enable Error Correcting Code (ECC)	[[]]		
- Store Configuration Data in ECC Memory			
- Instruction Cache Enabled			
- Enable Fast IMO During Startup			
- Unused Bonded IO	Allow but warn		
- Heap Size (bytes)	0x1000		
- Stack Size (bytes)	0x4000		
Include CMSIS Core Peripheral Library Files			
- Programming'Debugging			
- Debug Select	SWD+SWV (serial wire debug and viewer)		
- Enable Device Protection			
- Embedded Trace (ETM)			
- Require XRES Pin			
Use Optional XRES	[[]]		
- Operating Conditions			
Vddd (V)	5.0		
Vdda (V)	5.0		
- Variable Vdda			
- Vddio0 (V)	5.0		
- Vddio1 (V)	5.0		
- Vddio2 (V)	5.0		
- Vddio3 (V) 5.0			
L Temperature Range -40C - 85/125C			



G 付録 G – C#ブートローダ ホスト アプリケーション

ブートローダ ホスト アプリケーション用に GUIを開発するために、以下のソフトウェアをインストールする必要があります:

- Visual C# 2010 Express Edition および Visual C++ 2010 Express Edition
- Visual Studio 2010 Complete

ソフトウェアの Professional 版を Microsoft 社から購入することができます。

64 ビット Windows プラットフォーム用の DLL を対象とする場合、この MSDN ページをご覧ください。

本節で説明した GUI を実装するには、Visual C#または Visual C++について多少経験を持つ必要があります。

PSoC 3 または PSoC 5LP ブートローダ ホストのアーキテクチャが図 40 に示されています。



図 40. ブートローダ ホスト アーキテクチャ

C#ブートローダ ホスト アプリケーションを作成するステップは以下の通りです:

- 1. PSoC Creator 提供の C 関数 (cybootloader Utils) 用に DLL を作成します。
- 2. C# GUI (ユーザー インターフェース) を作成します。
- 3. ステップ1で作成した DLL から必須のブートローダ関数をインポートします。
- 4. シリアル ポート (UART) 通信インターフェースを使用して、通信機能に定義を提供します。
- 5. Windows Forms アプリケーションを完了します。

次の節では、それぞれのステップを詳細に説明します。

ステップ 1: bootloaderutils.dll の作成

PSoC Creator 提供の C 関数用に DLL を作成します。様々な Windows プラットフォーム用に Visual C++2010 Express Edition で作成された DLL (*BootLoad_Utils.dll*) のコピーは、このアプリケーション ノート (*BootLoad_Utils_dll*) に添付されて います。



ステップ 2: C# Windows Forms アプリケーションの作成

C# Windows Forms アプリケーションを作成します。ツールボックスから serialPort などの必要な Windows フォームをインク ルードします。 図 41 は、本書で用意されている UART ブートローダ用に作成された GUI のスクリーン ショットを示します。

🖳 UART Bootloader Host Application	
Step 1: Select COM Port and Baud Rate	
Select COM Port COM3 Baud Rate 57600	
Step 2: Select a Bootloadable File and Click Bootload	
1.cydsn\CortexM0\ARM_GCC_493\Debug\Bootloadable1.cyacd	Browse
Status Log	
	*
	~

図 41. UART ブートローダ ホスト GUI

ステップ 3: ステップ 1 で作成した DLL から必須のブートローダ関数をインポート

BootLoad_Utils.dll によって提供されるメソッドとオブジェクトは、Windows が提供するプラットフォーム呼び出し (plnvoke) ユーティリティを使い、C#アプリケーションからアクセスされます。プラットフォーム呼び出しは、マネージ コードが DLL で実装 されるアンマネージ関数を呼び出す¹²ことを可能にするサービスです。これは、エクスポートされた関数を探し出し呼び出し、 そして、その関数の引数 (整数、文字列、アレイ、構造など) をマーシャリングします。エクスポートされた DLL 関数を使用する ためには:

- a. C#ホスト アプリケーションによって直接呼び出される DLL 中の関数 (CyBtldr_Program()、CyBtldr_Erase()、 CyBtldr_Verify()および CyBtldr_Abort()など)を識別します。
- b. DLL 関数を含むクラスを作成します。クラスで、関数の名前とそれらを含む DLL の名前を指定します。

既存クラスを使用すること、各アンマネージ関数に個々のクラスを作成すること、またはアンマネージ関数のセットを含む 一個のクラスを作成すること、上記のいずれも可能です。

c. マネージ コードにプロトタイプを作成します。

C#では DIIImport 属性を使用して DLL や関数を識別します。メソッドを「static」および「extern」モディファイアでマークします。これらのプロトタイプは単純であり、必要な DIIImport 属性を定義しないことに注意してください。詳細はソース コードを ご参照ください。

```
[[DllImport("BootLoad_Utils.dll")]
int CyBtldr_Program(string file, ref CyBtldr_CommunicationsData comm,
CyBtldr ProgressUpdate update);
```

¹.NET ランタイムの制御下で実行されるコードは「マネージ コード」と呼ばれます。

² ランタイムの制御なしで実行されるコードは「アンマネージ コード」です。



[DllImport("BootLoad_Utils.dll")]
int CyBtldr_Erase(string file, ref CyBtldr_CommunicationsData comm,
CyBtldr ProgressUpdate update);

[DllImport("BootLoad_Utils.dll")]
int CyBtldr_Verify(string file, ref CyBtldr_CommunicationsData comm,
CyBtldr_ProgressUpdate update);

```
[DllImport("BootLoad_Utils.dll")]
int CyBtldr Abort();
```

d. DLL関数を呼び出します。ご自身のC#コードで、他のメソッドと呼び出すようにこのメッソドを呼び出します。

ステップ 4: Visual C#で通信機能のための定義を提供

通常、ブートローダはブートローダ コマンドを送信するために特別な通信プロトコルを必要とします。PSoC Creator 内蔵の C ファイルは、.cyacd ファイルを読み出しブートローダ パケットをフレーム化する機能を持つ、C コードを提供します。通信関数 を定義する必要があるだけです。したがって、UART 通信に対応する以下の 4 つのアンマネージ関数は、希望の通信コン ポーネント (この例では、UART) を使用して C#で管理される必要があります。

- OpenConnection()
- CloseConnection()
- ReadData()
- WriteData()

それらを管理するには、まず OpenConnection、CloseConnection、ReadData および WriteData を行う関数を C#で定義します。そして、これらの関数を BootLoad_Utils.dll での OpenConnection()、CloseConnection()、 ReadData()、 WriteData()の関数へのデリゲートとして使用します。

例えば、CloseConnection 関数を実装するために、下記のステップを行ってください:

a. 関数の実装を行うためにデリゲートが使用されることを指示します:

```
[UnmanagedFunctionPointer(CallingConvention.Cdecl)]
public delegate int OpenConnection_UART();
```

b. C#でその関数を定義します:

```
public int OpenConnection()
{
   /*Open communication channel*/
   serialPort.Open();
}
```

これらのステップはすべてのデリゲートした関数に必要とされます。

c. cybtldr.h での CyBtldr_CommunicationsData 構造も C#プログラムで宣言されなければなりません。これはクラス内で 行われます。添付 C#コードの「Bootload_Utils」クラスをご参照ください。

```
[StructLayout(LayoutKind.Sequential)]
public struct CyBtldr_CommunicationsData
{
    public OpenConnection_UART OpenConnection;
    public CloseConnection_UART CloseConnection;
    public ReadData_UART ReadData;
    public WriteData_UART WriteData;
    public uint MaxTransferSize;
    };
```

d. 上記で定義した構造のインスタンス (comm_data) を作成します:

```
Bootload_Utils.CyBtldr_CommunicationsData comm = new
Bootload_Utils.CyBtldr_CommunicationsData();
```



e. 構造のメンバーをデリゲートします:

```
comm.OpenConnection = OpenConnection;
comm.CloseConnection = CloseConnection;
comm_data.ReadData = ReadData;
comm_data.WriteData = WriteData;
comm_data.MaxTransferSize = 64;
```

その次に、UART ブートローダに対する各機能が行うことについての簡単な説明:

public delegate int OpenConnection_UART();

UART ブートローダには、この関数は選択した COM ポートへの接続を行います。

public delegate int CloseConnection UART ();

この関数は COM ポートの接続を閉じます。

public delegate int ReadData_ UART (IntPtr buffer, int size);

この関数は、データが入力バッファで利用可能となるまでタイムアウト期間を待ちます。データ長は上記の API の「size」で指定され、バッファへのポインタは IntPtr で指定されます。

public delegate int WriteData UART(IntPtr buffer, int size);

この関数は、選択されたシリアル ポートにデータを書き込みます。送信されるデータはバッファにプリロードされます。データ 長は上記の API の「size」で指定され、バッファへのポインタは IntPtr で指定されます。

public delegate void CyBtldr_ProgressUpdate(byte arrayID, ushort rowNum);

この機能は、ブートローダ処理の進捗を可視化する方法を提供します。この機能は、進捗の割合を示すテキスト ボックスを更 新するのと同じくらい簡単であり得るが、プログレス バーを更新する重要なものです。

通信機能の定義は、付属の C#プロジェクト中の、delegated_functions.csと BootLoad_Utils_NativeCode.csに提供されます。

ステップ 5: Windows Forms アプリケーションの完了

必要な API がインポートされ、上記の通信 API に定義が与えられた後、これらは様々な制御動作を実現するために使用され ます。例えば、Bootload ボタンを押すと、ブートロード動作が開始されます。そのため、ボタン クリックのイベントでは、 Bootload Utils.CyBtldr Program の関数が呼び出される必要があります。

ホストの詳細な実装については、UART ブートローダホスト C#プロジェクトをご参照ください。



H 付録 H – キットの選択

表 15. 対象デバイスに対応するキットの選択

対象デバイス	キット名	ユーザー ガイド
CY8C42xx	CY8CKIT-042 PSoC 4 Pioneer Kit	CY8CKIT-042
CY8C4Axx	CY8CKIT-048 PSoC アナログ コプロセッサ Pioneer Kit	CY8CKIT-048
CY8C40xx-S	CY8CKIT-041-40xx 4 S シリーズ Pioneer Kit	CY8CKIT-041
CY8C41xx-S	CY8CKIT-041-41xx 4 S シリーズ Pioneer Kit	CY8CKIT-041
CY8C3xxx	CY8CKIT-030 PSoC 3 開発キット	CY8CKIT-030
CY8C5xxx	CY8CKIT-050 PSoC 5 開発キット	CY8CKIT-050



改訂履歴

文書名: AN68272 - PSoC[®] 3、PSoC 4、PSoC 5LP、および PSoC アナログ コプロセッサ UART ブートローダ

文書番号: 002-15786

版	ECN	変更者	発行日	変更内容
**	5414610	HZEN	09/06/2016	これは英語版 001-68272 Rev. *Jを翻訳した日本語版 002-15786 Rev. **です。
*A	5803817	AESATMP9	07/07/2017	更新されたロゴと著作権。



ワールドワイド販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店および販売代理店の世界的なネットワークを持っています。お客様の 最寄りのオフィスについては、サイプレスのロケーション ページをご覧ください。

製品

ARM [®] Cortex [®] Microcontrollers	cypress.com/arm
車載用	cypress.com/automotive
クロック&バッファ	cypress.com/clocks
インターフェース	cypress.com/interface
loT (モノのインターネット)	cypress.com/iot
メモリ	cypress.com/memory
マイクロコントローラ	cypress.com/mcu
PSoC	cypress.com/psoc
電源用 IC	cypress.com/pmic
タッチ センシング	cypress.com/touch
USB コントローラー	cypress.com/usb
ワイヤレス	cypress.com/wireless

PSoC[®]ソリューション

PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP | PSoC 6

サイプレス開発者コミュニティ

フォーラム | WICED IOT Forums | Projects | ビデオ | ブログ | トレーニング | Components

テクニカル サポート

cypress.com/support

本書で言及するその他すべての商標または登録商標は、それぞれの所有者に帰属します。



Cypress Semiconductor 198 Champion Court San Jose, CA 95134-1709

[®]Cypress Semiconductor Corporation, 2011-2017. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社(以下「 Cypress」という。)に帰属する財産である。本書面(本書面に含まれ又は言及されているあらゆるソフトウェア若しくはファームウェア(以下「本 ソフトウェア」という。)を含む)は、アメリカ合衆国及び世界のその他の国における知的財産法令及び条約に基づき Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、本段落で特に記載されているものを除き、その特許権、著作権、商標権又はその他の知的財産 権のライセンスを一切許諾しない。本ソフトウェアにライセンス契約書が伴っておらず、かつ Cypress との間で別途本ソフトウェアの使用方法を定め る書面による合意がない場合、Cypress は、(1)本ソフトウェアの著作権に基づき、(a)ソースコード形式で提供されている本ソフトウェアの使用方法を定め っードウェア製品と共に用いるためにのみ、かつ組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに(b) Cypress の ハードウェア製品ユニットに用いるためにのみ、(直接又は再販売者及び販売代理店を介して間接のいずれかで)本ソフトウェアをバイナリーコード 形式で外部エンドユーザーに配布すること、並びに(2)本ソフトウェア (Cypress により提供され、修正がなされていないもの)が抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用,配布及び輸入を行うこと で次換又はコンパイルを禁止する。

適用される法律により許される範囲内で,Cypress は,本書面又はいかなる本ソフトウェア若しくはこれに伴うハードウェアに関しても,明示又は <u>黙示をとわず,いかなる保証(商品性及び特定の目的への適合性の黙示の保証を含むがこれらに限られない)も行わない。</u>いかなるコンピューティ ングデバイスも絶対に安全ということはない。従って、Cypress のハードウェアまたはソフトウェア製品に講じられたセキュリティ対策にもかかわら ず, Cypress は, Cypress 製品への権限のないアクセスまたは使用といったセキュリティ違反から生じる一切の責任を負わない。加えて,本書面に記 載された製品には、エラッタと呼ばれる設計上の欠陥またはエラーが含まれている可能性があり、公表された仕様とは異なる動作をする場合がある。 適用される法律により許される範囲内で、Cypressは、別途通知することなく、本書面を変更する権利を留保する。Cypressは、本書面に記載のある、 いかなる製品若しくは回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報(あらゆるサンプルデザイン情報又は、 プログラムコードを含む)は、参照目的のためのみに提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあ らゆる製品の機能性及び安全性を適切に設計、プログラム、かつテストすることは、本書面のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療機器若しくは 医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分としての使用、又は装置若しく はシステムの不具合が人身傷害,死亡若しくは物的損害を生じさせるようなその他の使用(以下「本目的外使用」という。)のためには設計,意図又 は承認されていない。重要な構成部分とは、それの不具合が装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響する と合理的に予想できるような装置若しくはシステムのあらゆる構成部分をいう。Cypress 製品のあらゆる本目的外使用から生じ,若しくは本目的外使 用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部をとわず一切の責任を負わず、かつ Cypress はそれらー 切から本書により免除される。Cypress は Cypress 製品の本目的外使用から生じ又は本目的外使用に関連するあらゆる請求,費用,損害及びその他の 責任(人身傷害又は死亡に基づく請求を含む)から免責補償される。

Cypress, Cypressのロゴ, Spansion, Spansionのロゴ及びこれらの組み合わせ, WICED, PSoC, CapsSense, EZ-USB, F-RAM, 及び Traveo は、 米国及びその他の国における Cypress の商標又は登録商標である。Cypress のより完全な商標のリストは、cypress.com を参照すること。その他の名 称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。