



本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、仕様の開発元企業として「スパンション」, 「Spansion」, 「富士通」または「Fujitsu」の名が記載されておりますが、これらの製品は Cypress が新規および既存のお客様に引き続き提供してまいります。

#### 商品仕様の継続性について

Cypress 製品として提供することに伴う商品仕様としての変更はなく、ドキュメントとしての変更もありません。また本ページのお知らせは、変更情報として追記いたしません。本ドキュメントに変更情報が記載されている場合、それは本お知らせを除いた前版からの変更点です。なお、今後改訂は必要に応じて行われますが、その際の変更内容は改訂後のドキュメントに記載いたします。

#### オーダ型格および品名について

Cypress は既存のオーダ型格および品名を引き続きサポートいたします。これらの製品をご注文の際は、このドキュメントに記載されているオーダ型格および品名をご使用ください。

#### 詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

#### サイプレスについて

サイプレス (銘柄コード: CY) は、車載や産業機器、ネットワーキング プラットフォームから高機能民生機器およびモバイル機器まで、今日の最先端組み込みシステム向けに高性能で高品質のソリューションを提供します。NOR フラッシュ メモリや F-RAM<sup>TM</sup>、SRAM、Traveo<sup>TM</sup> マイクロコントローラー、業界唯一の PSoC<sup>®</sup> プログラマブル システムオンチップ ソリューション、アナログおよび PMIC Power Management IC、CapSense<sup>®</sup> 静電容量タッチセンシング コントローラー、Wireless BLE Bluetooth<sup>®</sup> Low-Energy、USB コネクティビティ ソリューションなど、幅広い差別化製品ポートフォリオを、一貫した革新性と業界最高クラスの技術サポート、比類のないシステム バリューとともにグローバルに提供します。

# マイクロコントローラ 8 ビットオリジナル CMOS

## F<sup>2</sup>MC-8FX MB95100AM シリーズ

MB95108AM/F108AMS/F108ANS/F108AMW/F108ANW/  
MB95F108AJS/F108AJW/FV100D-103

### ■ 概 要

MB95100AM シリーズは、コンパクトな命令体系に加えて、豊富な周辺機能を内蔵した汎用ワンチップマイクロコントローラです。

( 注意事項 ) F<sup>2</sup>MC は FUJITSU Flexible Microcontroller の略で、富士通マイクロエレクトロニクス株式会社の登録商標です。

### ■ 特 長

- ・ F<sup>2</sup>MC-8FX CPU コア  
コントローラに最適な命令体系
- ・ 乗除算命令
- ・ 16 ビット演算
- ・ ビットテストによるブランチ命令
- ・ ビット操作命令など
- ・ クロック
- ・ メインクロック
- ・ メイン PLL クロック
- ・ サブクロック (2 系統クロック品のみ)
- ・ サブ PLL クロック (2 系統クロック品のみ)
- ・ タイマ
- ・ 8/16 ビット複合タイマ × 2 チャンネル
- ・ 16 ビットリロードタイマ
- ・ 8/16 ビット PPG × 2 チャンネル
- ・ 16 ビット PPG × 2 チャンネル
- ・ タイムベースタイマ
- ・ 時計プリスケアラ (2 系統クロック品のみ)
- ・ LIN-UART
- ・ 全二重ダブルバッファ
- ・ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
- ・ UART/SIO
- ・ 全二重ダブルバッファ
- ・ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能

( 続く )

富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。  
ご採用を検討中、またはご採用いただいたお客様に有益な情報を公開しています。

**開発における最新の注意事項に関しては、「デザインレビューシート」を参照してください。**  
「デザインレビューシート」はシステム開発において、問題を未然に防ぐことを目的として、最低限必要と思われる  
チェック項目をリストにしたものです。

<http://edevise.fujitsu.com/micom/jp-support/>

# MB95100AM シリーズ

( 続き )

- ・ I<sup>2</sup>C
  - ウェイクアップ機能内蔵
- ・ 外部割込み
  - ・ エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 )
  - ・ 低消費電力 ( スタンバイ ) モードからの解除としても使用可能
- ・ 8/10 ビット A/D コンバータ
  - ・ 8 ビットまたは 10 ビット分解能の選択が可能
- ・ 低消費電力 ( スタンバイ ) モード
  - ・ ストップモード
  - ・ スリープモード
  - ・ 時計モード ( 2 系統クロック品のみ )
  - ・ タイムベースタイマモード
- ・ I/O ポート
  - ・ 最大ポート数
    - ・ 1 系統クロック品 : 54 本
    - ・ 2 系統クロック品 : 52 本
  - ・ ポート構成
    - ・ 汎用入出力ポート ( N-ch オープンドレイン ) : 6 本
    - ・ 汎用入出力ポート ( CMOS )
      - : 1 系統クロック品 : 48 本
      - 2 系統クロック品 : 46 本
- ・ ポートの入力電圧レベルを変更可能
  - ・ オートモーティブ入力レベル / CMOS 入力レベル / ヒステリシス入力レベル
- ・ フラッシュメモリセキュリティ機能
  - ・ フラッシュメモリ内容を保護 ( フラッシュメモリデバイスのみ )

# MB95100AM シリーズ

## ■ 品種構成

項目 \ 品種		MB95 108AM	MB95F 108AMS	MB95F 108ANS	MB95F 108AMW	MB95F 108ANW	MB95F 108AJS	MB95F 108AJW
分類		マスク ROM 品	フラッシュメモリ品					
ROM 容量		60 K バイト						
RAM 容量		2 K バイト						
リセット出力		あり / なし 選択可能	あり				なし	
オ ブ シ ョ ン	クロック系統	1/2 系統 選択可能 *2	1 系統		2 系統		1 系統	2 系統
	低電圧検出 リセット	あり / なし 選択可能	なし	あり	なし	あり		
	クロック スーババイザ	なし					あり	
CPU 機能		基本命令数 : 136 命令 命令ビット長 : 8 ビット 命令長 : 1 ~ 3 バイト データビット長 : 1, 8, 16 ビット長 最小命令実行時間 : 61.5 ns ( マシクロック周波数 16.25 MHz 時 ) 割込み処理時間 : 0.6 μs ( マシクロック周波数 16.25 MHz 時 )						
周 辺 機 能	汎用入出力ポート	・ 1 系統クロック品 : 54 本 (N-ch オープンドレイン : 6 本 , CMOS : 48 本 ) ・ 2 系統クロック品 : 52 本 (N-ch オープンドレイン : 6 本 , CMOS : 46 本 ) ポートの入力電圧レベルを変更可能 オートモーティブ入力レベル / CMOS 入力レベル / ヒステリシス入力レベル						
	タイムベース タイマ	割込み周期 0.5 ms, 2.1 ms, 8.2 ms, 32.8 ms ( メイン発振クロック 4 MHz 時 )						
	ウォッチドッグ タイマ	リセット発生周期 メイン発振クロック 10 MHz 時 : 最小 105 ms サブ発振クロック 32.768 kHz 時 ( 2 系統クロック品のみ ) : 最小 250 ms						
	ワイルドレジスタ	3 バイト分の ROM データ置換え可能						
	PC	マスタ / スレーブ送受信 バスエラー機能 , アービトレーション機能 , 転送方向検出機能 スタートコンディションの繰返し発生および検出機能 ウェイクアップ機能内蔵						
	UART/SIO	UART/SIO でのデータ転送可能 全二重ダブルバッファ , 可変データ長 ( 5/6/7/8 ビット ) , ボーレートジェネレータ内蔵 NRZ 方式転送フォーマット , エラー検出機能 LSB ファースト / MSB ファースト選択可能 クロック非同期 ( UART ) またはクロック同期 ( SIO ) のシリアルデータ転送可能						
	LIN-UART	専用リロードタイマによって広範囲の通信速度設定が可能 , 全二重ダブルバッファ , クロック非同期 ( UART ) またはクロック同期 ( SIO ) のシリアルデータ転送可能 LIN 機能は LIN マスタまたは LIN スレーブとして使用可能						
	8/10 ビット A/D コンバータ ( 12 チャンネル )	8 ビットまたは 10 ビット分解能の選択が可能						
	16 ビットリロード タイマ	2 つのクロックモードと 2 つのカウンタ動作モードを選択可能 , 方形波出力あり カウントクロック : 内部クロック 7 種類および外部クロックから選択可能 カウンタ動作モード : リロードモードまたはワンショットモードから選択可能						

( 続く )

# MB95100AM シリーズ

( 続き )

項目 \ 品種		MB95 108AM	MB95F 108AMS	MB95F 108ANS	MB95F 108AMW	MB95F 108ANW	MB95F 108AJS	MB95F 108AJW
周辺機能	8/16 ビット複合タイマ (2 チャンネル)	タイマ 1 チャンネルにつき 8 ビットタイマ × 2 チャンネルまたは、16 ビットタイマ × 1 チャンネルとして使用可能 タイマ機能、PWC 機能、PWM 機能、キャプチャ機能内蔵、方形波出力あり カウントクロック：内部クロック 7 種類および外部クロックから選択可能						
	16 ビット PPG (2 チャンネル)	PWM モードまたはワンショットモードを選択可能 カウンタ動作クロック：8 種類のクロックソースから選択可能 外部トリガ起動対応						
	8/16 ビット PPG (2 チャンネル)	PPG 1 チャンネルにつき 8 ビット PPG × 2 チャンネルまたは、16 ビット PPG × 1 チャンネルとして使用可能 カウンタ動作クロック：8 種類のクロックソースから選択可能						
	時計カウンタ (2 系統クロック品のみ)	カウントクロック：4 種類のクロックソース (125 ms, 250 ms, 500 ms, 1 s) から選択可能 カウンタ値は 0 から 63 まで設定可能 (クロックソース 1 秒を選択し、カウンタ値を 60 に設定した場合、1 分カウント可能)						
	時計プリスケアラ (2 系統クロック品のみ)	4 種類のインターバル時間 (125 ms, 250 ms, 500 ms, 1 s) から選択可能						
	外部割込み (12 チャンネル)	エッジ検出による割込み (立上り、立下りまたは両エッジから選択可能) スタンバイモードからの解除としても使用可能						
	フラッシュメモリ	自動プログラミング、Embedded Algorithm 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート アルゴリズム完了を示すフラグ 書込み / 消去回数 (最小) : 10000 回 データ保持期間 : 20 年間 各ブロックで消去を実行可能 外部プログラミング電圧によるブロック保護 フラッシュメモリセキュリティ						
スタンバイモード		スリープ、ストップ、時計 (2 系統クロック品のみ)、タイムベースタイマ						

\* 1 : オプションの詳細については、「マスクオプション」を参照してください。

\* 2 : マスク ROM 発注時にクロックモードを指定してください。

( 注意事項 ) MB95100AM シリーズの評価用品の品種名は MB95FV100D-103 です。ご使用の際には MCU ボード MB2146-303A-E が必要となります。

## ■ 発振安定待ち時間

メインクロック発振安定待ち時間の初期値は最大値に固定されています。最大値を以下に示します。

発振安定待ち時間	備 考
$(2^{14} - 2) / F_{CH}$	約 4.10 ms (メイン発振クロック 4 MHz 時)

## ■ パッケージと品種対応

パッケージ \ 品種	MB95108AM	MB95F108AMS/F108ANS MB95F108AJS	MB95F108AMW/F108ANW/ MB95F108AJW	MB95FV100D-103
FPT-64P-M24				×
FPT-64P-M23				×
BGA-224P-M08	×	×	×	

: 使用可能

× : 使用不可能

## ■ 品種間の相違点と品種選択時の注意事項

### ・評価用品使用時の注意

評価用品は F<sup>2</sup>MC-8FX ファミリの複数のシリーズおよび品種のソフトウェア開発をサポートするため、MB95100AM シリーズの機能だけでなく他の品種の機能も搭載しています。このため、MB95100AM シリーズで使用しない周辺機能の I/O アドレスはアクセス禁止になっています。このアクセス禁止アドレスに対して読み書きを行うと、本来使用しない周辺機能が動作する場合があります、ハードウェアやソフトウェアの予想外の誤動作を招く危険があります。

特に、奇数バイトのアクセス禁止領域に対して、ワードアクセスを行わないでください（行った場合、意図しない読み書きが行われることがあります）。

なお、評価用品と、フラッシュメモリ品またはマスク ROM 品では禁止アドレスの読出し値が異なりますので、その値はプログラムで使用しないでください。

評価用品では、1 バイトのレジスタの中で一部のビットの機能がサポートされていない場合があります。これらのビットに対して、読み書き動作を行ってもハードウェアの誤動作は発生しません。また評価用品、フラッシュメモリ品、マスク ROM 品でもまったく同じハードウェアおよびソフトウェアの動作を行うようになっています。

### ・メモリ空間の相違

評価用品と、フラッシュメモリ品またはマスク ROM 品で搭載するメモリ容量が異なる場合は、実際に使用する品種との容量の差をよく確認の上、ソフトウェア開発を行ってください。

メモリ空間の詳細は、「CPU コア」を参照してください。

### ・消費電流

フラッシュメモリ品の消費電流は、マスク ROM 品より多くなります。

消費電流の詳細は、「電気的特性」を参照してください。

### ・パッケージ

各パッケージの詳細は、「パッケージと品種対応」および「パッケージ・外形寸法図」を参照してください。

### ・動作電圧

動作電圧は、評価用品、フラッシュメモリ品およびマスク ROM 品で異なります。


動作電圧の詳細は、「電気的特性」を参照してください。

### ・ $\overline{RST}$ 、MOD 端子の相違

マスク ROM 品では、 $\overline{RST}$  端子と MOD 端子の入力タイプがヒステリシス入力となります。また、マスク ROM 品の MOD 端子にはプルダウン抵抗が付いています。

# MB95100AM シリーズ

## ■ 端子配列図



# MB95100AM シリーズ

## ■ 端子機能説明

端子番号	端子名	入出力 回路形式*	機 能
1	AVcc	—	A/D コンバータの電源端子です。
2	AVR	—	A/D コンバータのリファレンス入力端子です。
3	PE3/INT13	P	汎用入出力ポートです。 外部割込み入力との兼用端子となります。
4	PE2/INT12		
5	PE1/INT11		
6	PE0/INT10		
7	P83	O	汎用入出力ポートです。
8	P82		
9	P81		
10	P80		
11	P71/TI0	H	汎用入出力ポートです。 16 ビットリロードタイマ ch.0 入力との兼用端子となります。
12	P70/TO0		汎用入出力ポートです。 16 ビットリロードタイマ ch.0 出力との兼用端子となります。
13	MOD	B	動作モード指定端子です。
14	X0	A	メインクロック用入力発振端子です。
15	X1		メインクロック用入出力発振端子です。
16	Vss	—	電源 (GND) 端子です。
17	Vcc	—	電源端子です。
18	C	—	容量接続端子です。
19	PG2/X1A	H/A	1 系統クロック品は汎用ポート (PG2) となります。 2 系統クロック品はサブクロック用入出力発振端子となります (32 kHz)。
20	PG1/X0A		1 系統クロック品は汎用ポート (PG1) となります。 2 系統クロック品はサブクロック用入力発振端子となります (32 kHz)。
21	$\overline{\text{RST}}$	B'	リセット端子です。
22	P00/INT00	C	汎用入出力ポートです。 外部割込み入力との兼用端子となります。大電流ポートです。
23	P01/INT01		
24	P02/INT02		
25	P03/INT03		
26	P04/INT04		
27	P05/INT05		
28	P06/INT06		
29	P07/INT07		
30	P10/UI0	G	汎用入出力ポートです。 UART/SIO ch.0 データ入力との兼用端子となります。
31	P11/UO0	H	汎用入出力ポートです。 UART/SIO ch.0 データ出力との兼用端子となります。
32	P12/UCK0		汎用入出力ポートです。 UART/SIO ch.0 クロック入出力との兼用端子となります。
33	P13/TRG0/ ADTG		汎用入出力ポートです。 16 ビット PPG ch.0 トリガ入力 (TRG0) と A/D トリガ入力 (ADTG) との兼用端子となります。

( 続く )









# MB95100AM シリーズ

( 続き )

端子番号	端子名	入出力 回路形式*	機 能
34	P14/PPG0	H	汎用入出力ポートです。 16 ビット PPG ch.0 出力との兼用端子となります。
35	P20/PPG00		汎用入出力ポートです。 8/16 ビット PPG ch.0 出力との兼用端子となります。
36	P21/PPG01		汎用入出力ポートです。 8/16 ビット PPG ch.0 出力との兼用端子となります。
37	P22/TO00		汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 出力との兼用端子となります。
38	P23/TO01		汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 クロック入力との兼用端子となります。
39	P24/EC0	I	汎用入出力ポートです。 I <sup>2</sup> C ch.0 クロック入出力との兼用端子となります。
40	P50/SCL0		汎用入出力ポートです。 I <sup>2</sup> C ch.0 データ入出力との兼用端子となります。
41	P51/SDA0	H	汎用入出力ポートです。 16 ビット PPG ch.1 出力との兼用端子となります。
42	P52/PPG1		汎用入出力ポートです。 16 ビット PPG ch.1 トリガ入力との兼用端子となります。
43	P53/TRG1	K	汎用入出力ポートです。 8/16 ビット PPG ch.1 出力との兼用端子となります。
44	P60/PPG10		汎用入出力ポートです。 8/16 ビット複合タイマ ch.1 出力との兼用端子となります。
45	P61/PPG11		汎用入出力ポートです。 8/16 ビット複合タイマ ch.1 クロック入力との兼用端子となります。
46	P62/TO10		汎用入出力ポートです。 LIN-UART クロック入出力との兼用端子となります。
47	P63/TO11		汎用入出力ポートです。 LIN-UART データ出力との兼用端子となります。
48	P64/EC1		汎用入出力ポートです。 LIN-UART データ入力との兼用端子となります。
49	P65/SCK		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
50	P66/SOT	J	汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
51	P67/SIN		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
52	P43/AN11		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
53	P42/AN10		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
54	P41/AN09		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
55	P40/AN08		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
56	P37/AN07		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
57	P36/AN06		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
58	P35/AN05		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
59	P34/AN04		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
60	P33/AN03		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
61	P32/AN02		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
62	P31/AN01		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
63	P30/AN00		汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。
64	AVss	—	A/D コンバータの電源 (GND) 端子です。

\* : 入出力回路形式については、「**■ 入出力回路形式**」を参照してください。

## ■ 入出力回路形式

分類	回 路	備 考
A	 <p>クロック入力</p> <p>スタンバイ制御</p>	<ul style="list-style-type: none"> <li>・発振回路</li> <li>・高速側 帰還抵抗: 約 1 MΩ</li> <li>・低速側 帰還抵抗: 約 10 MΩ</li> </ul>
B	 <p>モード入力</p>	<ul style="list-style-type: none"> <li>・入力専用</li> <li>・マスク ROM 品のみヒステリシス入力</li> <li>・マスク ROM 品のみプルダウン抵抗あり</li> </ul>
B'	 <p>リセット入力</p> <p>リセット出力</p>	<ul style="list-style-type: none"> <li>・マスク ROM 品のみヒステリシス入力</li> <li>・リセット出力</li> </ul>
C	 <p>デジタル出力</p> <p>デジタル出力</p> <p>スタンバイ制御</p> <p>外部割込み許可</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・ヒステリシス入力</li> <li>・オートモーティブ入力</li> </ul>
G	 <p>プルアップ制御</p> <p>デジタル出力</p> <p>デジタル出力</p> <p>スタンバイ制御</p> <p>CMOS 入力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・CMOS 入力</li> <li>・ヒステリシス入力</li> <li>・プルアップ制御あり</li> <li>・オートモーティブ入力</li> </ul>
H	 <p>プルアップ制御</p> <p>デジタル出力</p> <p>デジタル出力</p> <p>スタンバイ制御</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・ヒステリシス入力</li> <li>・プルアップ制御あり</li> <li>・オートモーティブ入力</li> </ul>

( 続く )

# MB95100AM シリーズ

分類	回路	備考
I	<p>デジタル出力</p> <p>CMOS 入力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p> <p>スタンバイ制御</p>	<ul style="list-style-type: none"> <li>・N-ch オープンドレイン出力</li> <li>・CMOS 入力</li> <li>・ヒステリシス入力</li> <li>・オートモーティブ入力</li> </ul>
J	<p>プルアップ制御</p> <p>デジタル出力</p> <p>デジタル出力</p> <p>アナログ入力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p> <p>A/D 制御</p> <p>スタンバイ制御</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・ヒステリシス入力</li> <li>・アナログ入力</li> <li>・プルアップ制御あり</li> <li>・オートモーティブ入力</li> </ul>
K	<p>デジタル出力</p> <p>デジタル出力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p> <p>スタンバイ制御</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・ヒステリシス入力</li> <li>・オートモーティブ入力</li> </ul>
L	<p>デジタル出力</p> <p>デジタル出力</p> <p>CMOS 入力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p> <p>スタンバイ制御</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・CMOS 入力</li> <li>・ヒステリシス入力</li> <li>・オートモーティブ入力</li> </ul>
O	<p>デジタル出力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p> <p>スタンバイ制御</p>	<ul style="list-style-type: none"> <li>・N-ch オープンドレイン出力</li> <li>・ヒステリシス入力</li> <li>・オートモーティブ入力</li> </ul>

( 続く )

( 続き )

分類	回 路	備 考
P	<p>プルアップ制御</p> <p>デジタル出力</p> <p>デジタル出力</p> <p>ヒステリシス入力</p> <p>オートモーティブ入力</p> <p>スタンバイ制御 外部割込み許可</p>	<ul style="list-style-type: none"> <li>・CMOS 出力</li> <li>・ヒステリシス入力</li> <li>・プルアップ制御あり</li> <li>・オートモーティブ入力</li> </ul>

## ■ デバイス使用上の注意

### ・ ラッチアップの防止

使用に際して、最大定格電圧を超えることのないようにしてください。

CMOS IC では、中・高耐圧以外の入力端子や出力端子に  $V_{CC}$  より高い電圧や  $V_{SS}$  より低い電圧が印加された場合、または  $V_{CC}$  端子と  $V_{SS}$  端子の間に定格を超える電圧が印加された場合、ラッチアップ現象が発生することがあります。

ラッチアップ現象が発生すると電源電流が激増し、素子が熱破壊する恐れがあります。

アナログ系の電源投入時または切断時においても、アナログ電源電圧 ( $AV_{CC}$ ,  $AVR$ ) とアナログ入力電圧は、デジタル電源電圧 ( $V_{CC}$ ) を超えないようにしてください。

### ・ 供給電圧の安定化

供給電圧は、安定させてください。

$V_{CC}$  電源電圧の動作保証範囲内において、電源電圧の急激な変化があると誤動作を生じることがあります。

安定化の基準として、商用周波数 (50/60 Hz) での  $V_{CC}$  リップル変動 (P-P 値) は、標準  $V_{CC}$  値の 10% 以下に、また電源の切換え時などの瞬時変化においては、過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。

### ・ 外部クロック使用時の注意

外部クロック使用時において、パワーオンリセット、サブクロックモードまたはストップモード解除時には、発振安定待ち時間が発生します。

### ・ シリアル通信について

シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。

そのため、ノイズを抑えるボードの設計をしてください。

また、万が一ノイズなどの影響により、誤ったデータを受信した場合を考慮して最後にデータのチェックサムなどを付加してエラーが発生した場合には再送を行うなどの処理をしてください。

## ■ 端子接続について

### ・未使用端子の処理

入力に用いる未使用端子を開放のままにしておくと、誤動作およびラッチアップ現象による永久破壊の原因になることがあります。使用していない入力端子は  $2k\Omega$  以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。

使用していない入出力端子は、出力状態に設定して開放とするか、入力状態に設定して入力端子と同じ処理をしてください。使用していない出力端子は、開放としてください。

### ・A/D コンバータの電源端子処理

A/D コンバータを使用しない場合には、 $AV_{CC} = V_{CC}$ 、 $AV_{SS} = AVR = V_{SS}$  となるように接続してください。

$AV_{CC}$  に載るノイズにより精度が悪化する恐れがありますので、本デバイスの近くで、 $AV_{CC}$  端子と  $AV_{SS}$  端子の間に  $0.1\mu F$  程度のセラミックコンデンサをバイパスコンデンサとして接続してください。

### ・電源端子

$V_{CC}$  端子または  $V_{SS}$  端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべきもの同士を接続してあります。不要輻射の低減、グラウンドレベルの上昇によるストローブ信号の誤動作の防止、総出力電流規格を遵守などのために、必ずすべての  $V_{CC}$  端子と  $V_{SS}$  端子を外部で電源とグラウンドに接続してください。また、電流供給源と本デバイスの  $V_{CC}$  端子と  $V_{SS}$  端子は低インピーダンスで接続してください。

本デバイスの近くで、 $V_{CC}$  端子と  $V_{SS}$  端子の間に  $0.1\mu F$  程度のセラミックコンデンサをバイパスコンデンサとして接続することをお勧めいたします。


### ・モード端子 (MOD)

MOD 端子を  $V_{CC}$  端子または  $V_{SS}$  端子に直接接続してください。

ノイズによってデバイスが意図せずにテストモードに入るのを防止するため、MOD 端子から  $V_{CC}$  端子または  $V_{SS}$  端子への距離を最小にし、低インピーダンスで接続するようにプリント基板を配置してください。

セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。 $V_{CC}$  端子のバイパスコンデンサは  $C_s$  より大きい容量値のコンデンサを接続してください。平滑コンデンサ  $C_s$  の接続は下図を参照してください。

### ・C 端子接続図



### ・アナログ電源

$AV_{CC}$  端子は常に  $V_{CC}$  端子と同電位で使用してください。 $V_{CC} > AV_{CC}$  の場合には、 $AN00 \sim AN11$  を通して電流が流れる場合があります。

# MB95100AM シリーズ

## ■ パラレルライタによるフラッシュメモリマイコンの書込みについて

### ・対応パラレルライタとアダプタ

下表に、対応しているパラレルライタとアダプタを示します。

パッケージ	適合アダプタ型格	パラレルライタ
FPT-64P-M24	TEF110-108F35AP	AF9708 (Ver 02.35G 以上)
FPT-64P-M23	TEF110-108F36AP	AF9709/B (Ver 02.35G 以上) AF9723+AF9834 (Ver 02.08E 以上)

(注意事項) 適合アダプタ型格とパラレルライタのお問合せ先は下記のとおりです。

フラッシュサポートグループ株式会社 TEL : 053-428-8380

### ・セクタ構成

CPU によるアクセス時とパラレルライタ使用時の各セクタに対応するアドレスを下記に示します。

・ MB95F108AMS/F108ANS/F108AMW/F108ANW/F108AJS/F108AJW (60 K バイト)

フラッシュメモリ	CPU アドレス	ライタアドレス *
SA1 (4K バイト)	1000 <sub>H</sub>	71000 <sub>H</sub>
	1FFF <sub>H</sub>	71FFF <sub>H</sub>
SA2 (4K バイト)	2000 <sub>H</sub>	72000 <sub>H</sub>
	2FFF <sub>H</sub>	72FFF <sub>H</sub>
SA3 (4K バイト)	3000 <sub>H</sub>	73000 <sub>H</sub>
	3FFF <sub>H</sub>	73FFF <sub>H</sub>
SA4 (16K バイト)	4000 <sub>H</sub>	74000 <sub>H</sub>
	7FFF <sub>H</sub>	77FFF <sub>H</sub>
SA5 (16K バイト)	8000 <sub>H</sub>	78000 <sub>H</sub>
	BFFF <sub>H</sub>	7BFFF <sub>H</sub>
SA6 (4K バイト)	C000 <sub>H</sub>	7C000 <sub>H</sub>
	CFFF <sub>H</sub>	7CFFF <sub>H</sub>
SA7 (4K バイト)	D000 <sub>H</sub>	7D000 <sub>H</sub>
	DFFF <sub>H</sub>	7DFFF <sub>H</sub>
SA8 (4K バイト)	E000 <sub>H</sub>	7E000 <sub>H</sub>
	FFFF <sub>H</sub>	7EFFF <sub>H</sub>
SA9 (4K バイト)	F000 <sub>H</sub>	7F000 <sub>H</sub>
	FFFF <sub>H</sub>	7FFFF <sub>H</sub>


\* : ライタアドレスとは、フラッシュメモリにパラレルライタでデータを書き込む場合、CPU アドレスに対応するアドレスです。

パラレルライタを使用し書込み / 消去を行う場合、このライタアドレスで書込み / 消去を行います。

### ・書込み方法

- 1) パラレルライタのタイプコードを “17222” に設定してください。
- 2) プログラムデータをパラレルライタの 71000<sub>H</sub> ~ 7FFFF<sub>H</sub> にロードしてください。
- 3) パラレルライタで書き込んでください。

## ■ ブロックダイアグラム






# MB95100AM シリーズ

## ■ CPU コア

### 1. メモリ空間

MB95100AM シリーズのメモリ空間は 64 K バイトで、I/O 領域、データ領域とプログラム領域によって構成されます。メモリ空間の中には汎用レジスタ、ベクタテーブルなど特定の用途に使用される領域があります。MB95100AM シリーズのメモリマップを以下に示します。

#### ・メモリマップ



## 2. レジスタ


MB95100AM シリーズには、CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 種類のレジスタがあります。専用レジスタは以下のものが該当します。

プログラムカウンタ (PC)	: 16 ビット長、命令格納位置を示します。
アキュムレータ (A)	: 16 ビット長、演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側の 1 バイトを使用します。
テンポリアキュムレータ (T)	: 16 ビット長、アキュムレータとの間で演算を行います。 8 ビットデータ処理命令では下位側の 1 バイトを使用します。
インデックスレジスタ (IX)	: 16 ビット長、インデックス修正を行うレジスタです。
エクストラポインタ (EP)	: 16 ビット長、メモリアドレスを示すポインタです。
スタックポインタ (SP)	: 16 ビット長、スタック領域を示します。
プログラムステータス (PS)	: 16 ビット長、レジスタバンクポインタ、ダイレクトバンクポインタおよびコンディションコードレジスタを格納するレジスタです。

16 ビット		初期値
PC	: プログラムカウンタ	FFFD <sub>H</sub>
A	: アキュムレータ	0000 <sub>H</sub>
T	: テンポリアキュムレータ	0000 <sub>H</sub>
IX	: インデックスレジスタ	0000 <sub>H</sub>
EP	: エクストラポインタ	0000 <sub>H</sub>
SP	: スタックポインタ	0000 <sub>H</sub>
PS	: プログラムステータス	0030 <sub>H</sub>


さらに、PS は上位 8 ビットがレジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) から構成され、下位 8 ビットがコンディションコードレジスタ (CCR) となります (下図を参照してください)。

### ・プログラムステータスの構造



# MB95100AM シリーズ

RP は現在使用しているレジスタバンクのアドレスを示します。RP の内容と実アドレスの関係は下図に示す変換規則になっています。



DP は 0080H ~ 00FFH へのダイレクトアドレスを用いた命令 (MOV A, dir など 16 種類) をマッピングする領域を指定します。

ダイレクトバンクポインタ (DP2 ~ DP0)	指定アドレス領域	マッピング領域
XXX <sub>B</sub> (マッピングに影響しません)	0000H ~ 007FH	0000H ~ 007FH (マッピングなし)
000 <sub>B</sub> (初期値)	0080H ~ 00FFH	0080H ~ 00FFH (マッピングなし)
001 <sub>B</sub>		0100H ~ 017FH
010 <sub>B</sub>		0180H ~ 01FFH
011 <sub>B</sub>		0200H ~ 027FH
100 <sub>B</sub>		0280H ~ 02FFH
101 <sub>B</sub>		0300H ~ 037FH
110 <sub>B</sub>		0380H ~ 03FFH
111 <sub>B</sub>		0400H ~ 047FH

CCR は演算の結果や転送データの内容を示すビットと、割り込み時の CPU の動作を制御するビットがあります。

H フラグ : 演算の結果, bit3 から bit4 への繰上げや借越しが発生した場合, “1” にセットされ, それ以外の場合は “0” にクリアされます。このフラグは 10 進補正命令用です。

I フラグ : このフラグが “1” の場合, 割り込みを許可し, “0” の場合, 割り込みを禁止します。リセット時に “0” になります。

IL1, IL0 : 現在許可している割り込みのレベルを示します。このビットが示す値より強い割り込み要求があった場合のみ, 割り込み処理を行います。

IL1	IL0	割り込みレベル	優先順位
0	0	0	<div style="text-align: center;">                     高い                      ↑                      ↓                      低い = 割り込みなし                 </div>
0	1	1	
1	0	2	
1	1	3	

N フラグ : 演算の結果, 最上位ビットが “1” の場合, “1” にセットされ, “0” の場合は “0” にクリアされます。

Z フラグ : 演算の結果, “0” であれば “1” にセットされ, それ以外の場合は “0” にクリアされます。

V フラグ : 演算の結果, 2 の補数のオーバーフローが発生した場合, “1” にセットされ, それ以外の場合は “0” にクリアされます。


C フラグ : 演算の結果, bit7 から繰上げや借越しが発生した場合, “1” にセットされ, それ以外の場合は “0” にクリアされます。また, シフト命令ではシフトアウトした値になります。

また、汎用レジスタとして、以下のものがあります。

汎用レジスタ: 8 ビット長、データを格納するレジスタ

汎用レジスタは 8 ビット長のレジスタで、メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあり、MB95100AM シリーズでは全部で 32 バンクまで使用することができます。現在使用しているバンクは、レジスタバンクポインタ (RP) で指定され、オペコードの下位 3 ビットが汎用レジスタ 0 (R0) ~ 汎用レジスタ (R7) を示します。

## ・レジスタバンク構成



# MB95100AM シリーズ

## ■ I/O マップ

アドレス	レジスタ略称	レジスタ名称	R/W	初期値
0000H	PDR0	ポート 0 データレジスタ	R/W	00000000B
0001H	DDR0	ポート 0 方向レジスタ	R/W	00000000B
0002H	PDR1	ポート 1 データレジスタ	R/W	00000000B
0003H	DDR1	ポート 1 方向レジスタ	R/W	00000000B
0004H	—	(使用禁止)	—	—
0005H	WATR	発振安定待ち時間設定レジスタ	R/W	11111111B
0006H	PLLC	PLL 制御レジスタ	R/W	00000000B
0007H	SYCC	システムクロック制御レジスタ	R/W	1010X011B
0008H	STBC	スタンバイ制御レジスタ	R/W	00000000B
0009H	RSRR	リセット要因レジスタ	R/W	XXXXXXXXXB
000AH	TBTC	タイムベースタイマ制御レジスタ	R/W	00000000B
000BH	WPCR	時計プリスケラ制御レジスタ	R/W	00000000B
000CH	WDTCT	ウォッチドッグタイマ制御レジスタ	R/W	00000000B
000DH	—	(使用禁止)	—	—
000EH	PDR2	ポート 2 データレジスタ	R/W	00000000B
000FH	DDR2	ポート 2 方向レジスタ	R/W	00000000B
0010H	PDR3	ポート 3 データレジスタ	R/W	00000000B
0011H	DDR3	ポート 3 方向レジスタ	R/W	00000000B
0012H	PDR4	ポート 4 データレジスタ	R/W	00000000B
0013H	DDR4	ポート 4 方向レジスタ	R/W	00000000B
0014H	PDR5	ポート 5 データレジスタ	R/W	00000000B
0015H	DDR5	ポート 5 方向レジスタ	R/W	00000000B
0016H	PDR6	ポート 6 データレジスタ	R/W	00000000B
0017H	DDR6	ポート 6 方向レジスタ	R/W	00000000B
0018H	PDR7	ポート 7 データレジスタ	R/W	00000000B
0019H	DDR7	ポート 7 方向レジスタ	R/W	00000000B
001AH	PDR8	ポート 8 データレジスタ	R/W	00000000B
001BH	DDR8	ポート 8 方向レジスタ	R/W	00000000B
001CH ~ 0025H	—	(使用禁止)	—	—
0026H	PDRE	ポート E データレジスタ	R/W	00000000B
0027H	DDRE	ポート E 方向レジスタ	R/W	00000000B
0028H, 0029H	—	(使用禁止)	—	—
002AH	PDRG	ポート G データレジスタ	R/W	00000000B
002BH	DDRG	ポート G 方向レジスタ	R/W	00000000B
002CH	—	(使用禁止)	—	—
002DH	PUL1	ポート 1 プルアップレジスタ	R/W	00000000B
002EH	PUL2	ポート 2 プルアップレジスタ	R/W	00000000B
002FH	PUL3	ポート 3 プルアップレジスタ	R/W	00000000B

( 続く )

# MB95100AM シリーズ

アドレス	レジスタ略称	レジスタ名称	R/W	初期値
0030H	PUL4	ポート 4 ブルアップレジスタ	R/W	00000000 <sub>B</sub>
0031H	PUL5	ポート 5 ブルアップレジスタ	R/W	00000000 <sub>B</sub>
0032H	PUL7	ポート 7 ブルアップレジスタ	R/W	00000000 <sub>B</sub>
0033H	—	(使用禁止)	—	—
0034H	PULE	ポート E ブルアップレジスタ	R/W	00000000 <sub>B</sub>
0035H	PULG	ポート G ブルアップレジスタ	R/W	00000000 <sub>B</sub>
0036H	T01CR1	8/16 ビット複合タイマ 01 制御ステータスレジスタ 1 ch.0	R/W	00000000 <sub>B</sub>
0037H	T00CR1	8/16 ビット複合タイマ 00 制御ステータスレジスタ 1 ch.0	R/W	00000000 <sub>B</sub>
0038H	T11CR1	8/16 ビット複合タイマ 11 制御ステータスレジスタ 1 ch.1	R/W	00000000 <sub>B</sub>
0039H	T10CR1	8/16 ビット複合タイマ 10 制御ステータスレジスタ 1 ch.1	R/W	00000000 <sub>B</sub>
003AH	PC01	8/16 ビット PPG1 制御レジスタ ch.0	R/W	00000000 <sub>B</sub>
003BH	PC00	8/16 ビット PPG0 制御レジスタ ch.0	R/W	00000000 <sub>B</sub>
003CH	PC11	8/16 ビット PPG1 制御レジスタ ch.1	R/W	00000000 <sub>B</sub>
003DH	PC10	8/16 ビット PPG0 制御レジスタ ch.1	R/W	00000000 <sub>B</sub>
003EH	TMCSRH0	16 ビットリロードタイマ制御状態レジスタ上位 ch.0	R/W	00000000 <sub>B</sub>
003FH	TMCSRL0	16 ビットリロードタイマ制御状態レジスタ下位 ch.0	R/W	00000000 <sub>B</sub>
0040H, 0041H	—	(使用禁止)	—	—
0042H	PCNTH0	16 ビット PPG 状態制御レジスタ上位 ch.0	R/W	00000000 <sub>B</sub>
0043H	PCNTL0	16 ビット PPG 状態制御レジスタ下位 ch.0	R/W	00000000 <sub>B</sub>
0044H	PCNTH1	16 ビット PPG 状態制御レジスタ上位 ch.1	R/W	00000000 <sub>B</sub>
0045H	PCNTL1	16 ビット PPG 状態制御レジスタ下位 ch.1	R/W	00000000 <sub>B</sub>
0046H, 0047H	—	(使用禁止)	—	—
0048H	EIC00	外部割込み回路制御レジスタ ch.0/ch.1	R/W	00000000 <sub>B</sub>
0049H	EIC10	外部割込み回路制御レジスタ ch.2/ch.3	R/W	00000000 <sub>B</sub>
004AH	EIC20	外部割込み回路制御レジスタ ch.4/ch.5	R/W	00000000 <sub>B</sub>
004BH	EIC30	外部割込み回路制御レジスタ ch.6/ch.7	R/W	00000000 <sub>B</sub>
004CH	EIC01	外部割込み回路制御レジスタ ch.8/ch.9	R/W	00000000 <sub>B</sub>
004DH	EIC11	外部割込み回路制御レジスタ ch.10/ch.11	R/W	00000000 <sub>B</sub>
004EH, 004FH	—	(使用禁止)	—	—
0050H	SCR	LIN-UART シリアル制御レジスタ	R/W	00000000 <sub>B</sub>
0051H	SMR	LIN-UART シリアルモードレジスタ	R/W	00000000 <sub>B</sub>
0052H	SSR	LIN-UART シリアルステータスレジスタ	R/W	00001000 <sub>B</sub>
0053H	RDR/TDR	LIN-UART 受 / 送信データレジスタ	R/W	00000000 <sub>B</sub>
0054H	ESCR	LIN-UART 拡張ステータス制御レジスタ	R/W	00000100 <sub>B</sub>
0055H	ECCR	LIN-UART 拡張通信制御レジスタ	R/W	000000XX <sub>B</sub>
0056H	SMC10	UART/SIO シリアルモード制御レジスタ 1 ch.0	R/W	00000000 <sub>B</sub>
0057H	SMC20	UART/SIO シリアルモード制御レジスタ 2 ch.0	R/W	00100000 <sub>B</sub>
0058H	SSR0	UART/SIO シリアルステータスレジスタ ch.0	R/W	00000001 <sub>B</sub>

( 続く )

# MB95100AM シリーズ

アドレス	レジスタ略称	レジスタ名称	R/W	初期値
0059H	TDR0	UART/SIO シリアル出力データレジスタ ch.0	R/W	00000000B
005AH	RDR0	UART/SIO シリアル入力データレジスタ ch.0	R	00000000B
005BH ~ 005FH	—	(使用禁止)	—	—
0060H	IBCR00	I <sup>2</sup> C バス制御レジスタ 0 ch.0	R/W	00000000B
0061H	IBCR10	I <sup>2</sup> C バス制御レジスタ 1 ch.0	R/W	00000000B
0062H	IBSR0	I <sup>2</sup> C バスステータスレジスタ ch.0	R	00000000B
0063H	IDDR0	I <sup>2</sup> C データレジスタ ch.0	R/W	00000000B
0064H	IAAR0	I <sup>2</sup> C アドレスレジスタ ch.0	R/W	00000000B
0065H	ICCR0	I <sup>2</sup> C クロック制御レジスタ ch.0	R/W	00000000B
0066H ~ 006BH	—	(使用禁止)	—	—
006CH	ADC1	8/10 ビット A/D コンバータ制御レジスタ 1	R/W	00000000B
006DH	ADC2	8/10 ビット A/D コンバータ制御レジスタ 2	R/W	00000000B
006EH	ADDH	8/10 ビット A/D コンバータデータレジスタ上位	R/W	00000000B
006FH	ADDL	8/10 ビット A/D コンバータデータレジスタ下位	R/W	00000000B
0070H	WCSR	時計カウンタステータスレジスタ	R/W	00000000B
0071H	—	(使用禁止)	—	—
0072H	FSR	フラッシュメモリステータスレジスタ	R/W	000X0000B
0073H	SWRE0	フラッシュメモリセクタ書込み制御レジスタ 0	R/W	00000000B
0074H	SWRE1	フラッシュメモリセクタ書込み制御レジスタ 1	R/W	00000000B
0075H	—	(使用禁止)	—	—
0076H	WREN	ワイルドレジスタアドレス比較許可レジスタ	R/W	00000000B
0077H	WROR	ワイルドレジスタデータテスト設定レジスタ	R/W	00000000B
0078H	—	レジスタバンクポインタ (RP), ダイレクトバンクポインタ (DP) のミラー	—	—
0079H	ILR0	割込みレベル設定レジスタ 0	R/W	11111111B
007AH	ILR1	割込みレベル設定レジスタ 1	R/W	11111111B
007BH	ILR2	割込みレベル設定レジスタ 2	R/W	11111111B
007CH	ILR3	割込みレベル設定レジスタ 3	R/W	11111111B
007DH	ILR4	割込みレベル設定レジスタ 4	R/W	11111111B
007EH	ILR5	割込みレベル設定レジスタ 5	R/W	11111111B
007FH	—	(使用禁止)	—	—
0F80H	WRARH0	ワイルドレジスタアドレス設定レジスタ上位 ch.0	R/W	00000000B
0F81H	WRARL0	ワイルドレジスタアドレス設定レジスタ下位 ch.0	R/W	00000000B
0F82H	WRDR0	ワイルドレジスタデータ設定レジスタ ch.0	R/W	00000000B
0F83H	WRARH1	ワイルドレジスタアドレス設定レジスタ上位 ch.1	R/W	00000000B
0F84H	WRARL1	ワイルドレジスタアドレス設定レジスタ下位 ch.1	R/W	00000000B
0F85H	WRDR1	ワイルドレジスタデータ設定レジスタ ch.1	R/W	00000000B
0F86H	WRARH2	ワイルドレジスタアドレス設定レジスタ上位 ch.2	R/W	00000000B

( 続く )

# MB95100AM シリーズ

アドレス	レジスタ略称	レジスタ名称	R/W	初期値
0F87H	WRARL2	ワイルドレジスタアドレス設定レジスタ下位 ch.2	R/W	00000000B
0F88H	WRDR2	ワイルドレジスタデータ設定レジスタ ch.2	R/W	00000000B
0F89H ~ 0F91H	—	(使用禁止)	—	—
0F92H	T01CR0	8/16 ビット複合タイマ 01 制御ステータスレジスタ 0 ch.0	R/W	00000000B
0F93H	T00CR0	8/16 ビット複合タイマ 00 制御ステータスレジスタ 0 ch.0	R/W	00000000B
0F94H	T01DR	8/16 ビット複合タイマ 01 データレジスタ ch.0	R/W	00000000B
0F95H	T00DR	8/16 ビット複合タイマ 00 データレジスタ ch.0	R/W	00000000B
0F96H	TMCR0	8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0	R/W	00000000B
0F97H	T11CR0	8/16 ビット複合タイマ 11 制御ステータスレジスタ 0 ch.1	R/W	00000000B
0F98H	T10CR0	8/16 ビット複合タイマ 10 制御ステータスレジスタ 0 ch.1	R/W	00000000B
0F99H	T11DR	8/16 ビット複合タイマ 11 データレジスタ ch.1	R/W	00000000B
0F9AH	T10DR	8/16 ビット複合タイマ 10 データレジスタ ch.1	R/W	00000000B
0F9BH	TMCR1	8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ ch.1	R/W	00000000B
0F9CH	PPS01	8/16 ビット PPG1 周期設定バッファレジスタ ch.0	R/W	11111111B
0F9DH	PPS00	8/16 ビット PPG0 周期設定バッファレジスタ ch.0	R/W	11111111B
0F9EH	PDS01	8/16 ビット PPG1 デューティ設定バッファレジスタ ch.0	R/W	11111111B
0F9FH	PDS00	8/16 ビット PPG0 デューティ設定バッファレジスタ ch.0	R/W	11111111B
0FA0H	PPS11	8/16 ビット PPG1 周期設定バッファレジスタ ch.1	R/W	11111111B
0FA1H	PPS10	8/16 ビット PPG0 周期設定バッファレジスタ ch.1	R/W	11111111B
0FA2H	PDS11	8/16 ビット PPG1 デューティ設定バッファレジスタ ch.1	R/W	11111111B
0FA3H	PDS10	8/16 ビット PPG0 デューティ設定バッファレジスタ ch.1	R/W	11111111B
0FA4H	PPGS	8/16 ビット PPG 起動レジスタ	R/W	00000000B
0FA5H	REVC	8/16 ビット PPG 出力反転レジスタ	R/W	00000000B
0FA6H	TMRH0/ TMRLRH0	16 ビットタイマレジスタ上位 ch.0/ 16 ビットリロードレジスタ上位 ch.0	R/W	00000000B
0FA7H	TMRL0/ TMRLRL0	16 ビットタイマレジスタ下位 ch.0/ 16 ビットリロードレジスタ下位 ch.0	R/W	00000000B
0FA8H, 0FA9H	—	(使用禁止)	—	—
0FAAH	PDCRH0	16 ビット PPG ダウンカウンタレジスタ上位 ch.0	R	00000000B
0FABH	PDCRL0	16 ビット PPG ダウンカウンタレジスタ下位 ch.0	R	00000000B
0FACH	PCSRH0	16 ビット PPG 周期設定バッファレジスタ上位 ch.0	R/W	11111111B
0FADH	PCSRL0	16 ビット PPG 周期設定バッファレジスタ下位 ch.0	R/W	11111111B
0FAEH	PDUTH0	16 ビット PPG デューティ設定バッファレジスタ上位 ch.0	R/W	11111111B
0FAFH	PDUTL0	16 ビット PPG デューティ設定バッファレジスタ下位 ch.0	R/W	11111111B
0FB0H	PDCRH1	16 ビット PPG ダウンカウンタレジスタ上位 ch.1	R	00000000B
0FB1H	PDCRL1	16 ビット PPG ダウンカウンタレジスタ下位 ch.1	R	00000000B
0FB2H	PCSRH1	16 ビット PPG 周期設定バッファレジスタ上位 ch.1	R/W	11111111B
0FB3H	PCSRL1	16 ビット PPG 周期設定バッファレジスタ下位 ch.1	R/W	11111111B

( 続く )



# MB95100AM シリーズ

( 続き )

アドレス	レジスタ略称	レジスタ名称	R/W	初期値
0FB4 <sub>H</sub>	PDUTH1	16 ビット PPG デューティ設定バッファレジスタ上位 ch.1	R/W	11111111 <sub>B</sub>
0FB5 <sub>H</sub>	PDUTL1	16 ビット PPG デューティ設定バッファレジスタ下位 ch.1	R/W	11111111 <sub>B</sub>
0FB6 <sub>H</sub> ~ 0FBB <sub>H</sub>	—	( 使用禁止 )	—	—
0FBC <sub>H</sub>	BGR1	LIN-UART ボーレートジェネレータレジスタ 1	R/W	00000000 <sub>B</sub>
0FBD <sub>H</sub>	BGR0	LIN-UART ボーレートジェネレータレジスタ 0	R/W	00000000 <sub>B</sub>
0FBE <sub>H</sub>	PSSR0	UART/SIO 専用ボーレートジェネレータ プリスケラ選択レジスタ ch.0	R/W	00000000 <sub>B</sub>
0FBF <sub>H</sub>	BRSR0	UART/SIO 専用ボーレートジェネレータ ボーレート設定レジスタ ch.0	R/W	00000000 <sub>B</sub>
0FC0 <sub>H</sub> , 0FC1 <sub>H</sub>	—	( 使用禁止 )	—	—
0FC2 <sub>H</sub>	AIDRH	A/D 入力禁止レジスタ上位	R/W	00000000 <sub>B</sub>
0FC3 <sub>H</sub>	AIDRL	A/D 入力禁止レジスタ下位	R/W	00000000 <sub>B</sub>
0FC4 <sub>H</sub> ~ 0FE2 <sub>H</sub>	—	( 使用禁止 )	—	—
0FE3 <sub>H</sub>	WCDR	時計カウンタデータレジスタ	R/W	00111111 <sub>B</sub>
0FE4 <sub>H</sub> ~ 0FE6 <sub>H</sub>	—	( 使用禁止 )	—	—
0FE7 <sub>H</sub>	ILSR2	入力レベル選択レジスタ 2	R/W	00000000 <sub>B</sub>
0FE8 <sub>H</sub> , 0FE9 <sub>H</sub>	—	( 使用禁止 )	—	—
0FEA <sub>H</sub>	CSVCR	クロックスーパバイザ制御レジスタ	R/W	00111100 <sub>B</sub>
0FEB <sub>H</sub> ~ 0FED <sub>H</sub>	—	( 使用禁止 )	—	—
0FEE <sub>H</sub>	ILSR	入力レベル選択レジスタ	R/W	00000000 <sub>B</sub>
0FEF <sub>H</sub>	WICR	割込み端子制御レジスタ	R/W	01000000 <sub>B</sub>
0FF0 <sub>H</sub> ~ 0FFF <sub>H</sub>	—	( 使用禁止 )	—	—

・R/W についての説明

R/W : リード / ライト可能

R : リードオンリ

W : ライトオンリ

・初期値についての説明

0 : このビットの初期値は “0” です。

1 : このビットの初期値は “1” です。

X : このビットの初期値は不定です。

( 注意事項 ) “ ( 使用禁止 ) ” への書込みは行わないでください。“ ( 使用禁止 ) ” を読み出した場合は不定が読み出されます。

## ■ 割込み要因のテーブル

割込み要因	割込み 要求番号	ベクタテーブルの アドレス		割込みレベル 設定レジスタ のビット名	同一レベル 優先順位 (同時発生時)
		上位	下位		
外部割込み ch.0	IRQ0	FFFA <sub>H</sub>	FFFB <sub>H</sub>	L00 [1 : 0]	<div>高い</div> <div>↑</div> <div>↓</div> <div>低い</div>
外部割込み ch.4					
外部割込み ch.1	IRQ1	FFF8 <sub>H</sub>	FFF9 <sub>H</sub>	L01 [1 : 0]	
外部割込み ch.5					
外部割込み ch.2	IRQ2	FFF6 <sub>H</sub>	FFF7 <sub>H</sub>	L02 [1 : 0]	
外部割込み ch.6					
外部割込み ch.3	IRQ3	FFF4 <sub>H</sub>	FFF5 <sub>H</sub>	L03 [1 : 0]	
外部割込み ch.7					
UART/SIO ch.0	IRQ4	FFF2 <sub>H</sub>	FFF3 <sub>H</sub>	L04 [1 : 0]	
8/16 ビット複合タイマ ch.0 ( 下位 )	IRQ5	FFF0 <sub>H</sub>	FFF1 <sub>H</sub>	L05 [1 : 0]	
8/16 ビット複合タイマ ch.0 ( 上位 )	IRQ6	FFEE <sub>H</sub>	FFEF <sub>H</sub>	L06 [1 : 0]	
LIN-UART ( 受信 )	IRQ7	FFEC <sub>H</sub>	FFED <sub>H</sub>	L07 [1 : 0]	
LIN-UART ( 送信 )	IRQ8	FFEA <sub>H</sub>	FFEB <sub>H</sub>	L08 [1 : 0]	
8/16 ビット PPG ch.1 ( 下位 )	IRQ9	FFE8 <sub>H</sub>	FFE9 <sub>H</sub>	L09 [1 : 0]	
8/16 ビット PPG ch.1 ( 上位 )	IRQ10	FFE6 <sub>H</sub>	FFE7 <sub>H</sub>	L10 [1 : 0]	
16 ビットリロードタイマ ch.0	IRQ11	FFE4 <sub>H</sub>	FFE5 <sub>H</sub>	L11 [1 : 0]	
8/16 ビット PPG ch.0 ( 上位 )	IRQ12	FFE2 <sub>H</sub>	FFE3 <sub>H</sub>	L12 [1 : 0]	
8/16 ビット PPG ch.0 ( 下位 )	IRQ13	FFE0 <sub>H</sub>	FFE1 <sub>H</sub>	L13 [1 : 0]	
8/16 ビット複合タイマ ch.1 ( 上位 )	IRQ14	FFDE <sub>H</sub>	FFDF <sub>H</sub>	L14 [1 : 0]	
16 ビット PPG ch.0	IRQ15	FFDC <sub>H</sub>	FFDD <sub>H</sub>	L15 [1 : 0]	
I <sup>2</sup> C ch.0	IRQ16	FFDA <sub>H</sub>	FFDB <sub>H</sub>	L16 [1 : 0]	
16 ビット PPG ch.1	IRQ17	FFD8 <sub>H</sub>	FFD9 <sub>H</sub>	L17 [1 : 0]	
8/10 ビット A/D コンバータ	IRQ18	FFD6 <sub>H</sub>	FFD7 <sub>H</sub>	L18 [1 : 0]	
タイムベースタイマ	IRQ19	FFD4 <sub>H</sub>	FFD5 <sub>H</sub>	L19 [1 : 0]	
時計プリスケラ / 時計カウンタ	IRQ20	FFD2 <sub>H</sub>	FFD3 <sub>H</sub>	L20 [1 : 0]	
外部割込み ch.8	IRQ21	FFD0 <sub>H</sub>	FFD1 <sub>H</sub>	L21 [1 : 0]	
外部割込み ch.9					
外部割込み ch.10					
外部割込み ch.11					
8/16 ビット複合タイマ ch.1 ( 下位 )	IRQ22	FFCE <sub>H</sub>	FFCF <sub>H</sub>	L22 [1 : 0]	
フラッシュメモリ	IRQ23	FFCCH	FFCD <sub>H</sub>	L23 [1 : 0]	

# MB95100AM シリーズ

## ■ 電気的特性

### 1. 絶対最大定格

項 目	記 号	定 格 値		単位	備 考
		最小	最大		
電源電圧 *1	V <sub>CC</sub> AV <sub>CC</sub>	V <sub>SS</sub> - 0.3	V <sub>SS</sub> + 6.0	V	*2
	AVR	V <sub>SS</sub> - 0.3	V <sub>SS</sub> + 6.0		*2
入力電圧 *1	V <sub>I</sub>	V <sub>SS</sub> - 0.3	V <sub>SS</sub> + 6.0	V	*3
出力電圧 *1	V <sub>O</sub>	V <sub>SS</sub> - 0.3	V <sub>SS</sub> + 6.0	V	*3
最大クランプ電流	I <sub>CLAMP</sub>	- 2.0	+ 2.0	mA	該当端子 *4
最大総クランプ電流	Σ I <sub>CLAMP</sub>	—	20	mA	該当端子 *4
“L” レベル最大出力電流	I <sub>OL1</sub>	—	15	mA	P00 ~ P07 以外
	I <sub>OL2</sub>		15		P00 ~ P07
“L” レベル平均電流	I <sub>OLAV1</sub>	—	4	mA	P00 ~ P07 以外 平均出力電流 = 動作電流 × 動作率 (端子 1 本)
	I <sub>OLAV2</sub>		12		P00 ~ P07 平均出力電流 = 動作電流 × 動作率 (端子 1 本)
“L” レベル最大総出力電流	ΣI <sub>OL</sub>	—	100	mA	
“L” レベル平均総出力電流	ΣI <sub>OLAV</sub>	—	50	mA	平均総出力電流 = 動作電流 × 動作率 (端子の総和)
“H” レベル最大出力電流	I <sub>OH1</sub>	—	- 15	mA	P00 ~ P07 以外
	I <sub>OH2</sub>		- 15		P00 ~ P07
“H” レベル平均電流	I <sub>OHAV1</sub>	—	- 4	mA	P00 ~ P07 以外 平均出力電流 = 動作電流 × 動作率 (端子 1 本)
	I <sub>OHAV2</sub>		- 8		P00 ~ P07 平均出力電流 = 動作電流 × 動作率 (端子 1 本)
“H” レベル最大総出力電流	ΣI <sub>OH</sub>	—	- 100	mA	
“H” レベル平均総出力電流	ΣI <sub>OHAV</sub>	—	- 50	mA	平均総出力電流 = 動作電流 × 動作率 (端子の総和)
消費電力	P <sub>d</sub>	—	320	mW	
動作温度	T <sub>A</sub>	- 40	+ 85	°C	
保存温度	T <sub>stg</sub>	- 55	+ 150	°C	

\* 1 : AV<sub>SS</sub> = V<sub>SS</sub> = 0.0 V を基準にしています。

\* 2 : AV<sub>CC</sub> と V<sub>CC</sub> は同電位で使用してください。AVR は AV<sub>CC</sub> + 0.3 V を超えないようにしてください。

\* 3 : V<sub>I</sub>, V<sub>O</sub> は V<sub>CC</sub> + 0.3 V を超えてはいけません。V<sub>I</sub> は定格電圧を超えてはいけません。ただし、外部の部品を使用して入力への電流または入力からの電流の最大値を制限する場合は、V<sub>I</sub> 定格に代わって I<sub>CLAMP</sub> 定格が適用されます。


( 続く )

( 続き )

\* 4 : 該当端子 : P00 ~ P07, P10 ~ P14, P20 ~ P24, P30 ~ P37, P40 ~ P43, P52, P53, P70, P71, PE0 ~ PE3

- ・推奨動作条件内で使用してください。
- ・直流電圧 ( 電流 ) で使用してください。
- ・ + B 信号は、 $V_{CC}$  電圧を超える入力信号です。 + B 信号とマイクロコントローラの間には、必ず制限抵抗を接続し + B 信号を印加してください。
- ・ + B 入力時にマイクロコントローラ端子に入力される電流が、瞬時・定常を問わず規格値以下になるように制限抵抗の値を設定してください。
- ・低消費電力モードなど、マイクロコントローラの駆動電流が少ない動作状態では、 + B 入力電位が保護ダイオードを通して  $V_{CC}$  端子の電位を上昇させ、他の機器へ影響を及ぼします。
- ・マイクロコントローラ電源が OFF 時 ( 0 V に固定していない場合 ) に + B 入力がある場合は、端子から電源が供給されているため、不完全な動作を行う可能性があります。
- ・電源投入時に + B 入力がある場合は、端子から電源が供給されているため、パワーオンリセットが動作しない電源電圧になる可能性があります。
- ・ + B 入力端子は、開放状態にならないようにしてください。
- ・推奨回路例

・入出力等価回路



< 注意事項 > 絶対最大定格を超えるストレス ( 電圧、電流、温度など ) の印加は、半導体デバイスを破壊する可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。

# MB95100AM シリーズ

## 2. 推奨動作条件


(AV<sub>SS</sub> = V<sub>SS</sub> = 0.0 V)

項 目	記号	端子名	条件	規 格 値		単位	備 考	
				最小	最大			
電源電圧	V <sub>CC</sub> , AV <sub>CC</sub>	—	—	2.42 * <sup>1</sup>	5.5	V	通常動作の 場合	MB95FV100D-103 以外
				2.3	5.5		ストップ モードでの 状態保持	
				2.7	5.5		通常動作の 場合	MB95FV100D-103
				2.3	5.5		ストップ時 の状態保持	
A/D コンバータ 基準入力電圧	AVR	—	—	4.0	AV <sub>CC</sub>	V		
平滑コンデンサ	C <sub>S</sub>	—	—	0.1	1.0	μF	*2	
動作温度	T <sub>A</sub>	—	—	- 40	+ 85	°C	MB95FV100D-103 以外	
				+ 5	+ 35	°C	MB95FV100D-103	

\* 1 : 低電圧検出しセット使用時は、低電圧が検出されている期間はリセットが発生します。低電圧検出に関しては、  
「4. 交流規格」の「(9) 低電圧検出」を参照してください。

\* 2 : セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。V<sub>CC</sub> 端子のバイパスコンデンサは C<sub>S</sub> より大きい容量値のコンデンサを接続してください。平滑コンデンサ C<sub>S</sub> の接続は下図を参照してください。

### ・ C 端子接続図



< 注意事項 > 推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。

データシートに記載されていない項目、使用条件、論理の組合せでの使用は、保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

# MB95100AM シリーズ

## 3. 直流規格

( $V_{CC} = AV_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	端子名	条件	規 格 値			単位	備 考
				最小	標準	最大		
“H” レベル 入力電圧	$V_{IH}$	P10, P50, P51, P67	*1	$0.7 V_{CC}$	—	$V_{CC} + 0.3$	V	CMOS 入力レベルの ヒステリシス入力
	$V_{IHA}$	P00 ~ P07, P10 ~ P14, P20 ~ P24, P30 ~ P37, P40 ~ P43, P50 ~ P53, P60 ~ P67, P70, P71, P80 ~ P83, PE0 ~ PE3, PG1*2, PG2*2	—	$0.8 V_{CC}$	—	$V_{CC} + 0.3$	V	オートモーティブ入力 レベルが選択された場合の 端子入力
	$V_{IHS}$	P00 ~ P07, P10 ~ P14, P20 ~ P24, P30 ~ P37, P40 ~ P43, P50 ~ P53, P60 ~ P67, P70, P71, P80 ~ P83, PE0 ~ PE3, PG1*2, PG2*2	*1	$0.8 V_{CC}$	—	$V_{CC} + 0.3$	V	ヒステリシス入力
	$V_{IHM}$	$\overline{RST}$ , MOD	—	$0.7 V_{CC}$	—	$V_{CC} + 0.3$	V	CMOS 入力 (マスク ROM 品は ヒステリシス入力)
“L” レベル 入力電圧	$V_{IL}$	P10, P50, P51, P67	*1	$V_{SS} - 0.3$	—	$0.3 V_{CC}$	V	CMOS 入力レベルの ヒステリシス入力
	$V_{ILA}$	P00 ~ P07, P10 ~ P14, P20 ~ P24, P30 ~ P37, P40 ~ P43, P50 ~ P53, P60 ~ P67, P70, P71, P80 ~ P83, PE0 ~ PE3, PG1*2, PG2*2	—	$V_{SS} - 0.3$	—	$0.5 V_{CC}$	V	オートモーティブ入力 レベルが選択された場合の 端子入力
	$V_{ILS}$	P00 ~ P07, P10 ~ P14, P20 ~ P24, P30 ~ P37, P40 ~ P43, P50 ~ P53, P60 ~ P67, P70, P71, P80 ~ P83, PE0 ~ PE3, PG1*2, PG2*2	*1	$V_{SS} - 0.3$	—	$0.2 V_{CC}$	V	ヒステリシス入力
	$V_{ILM}$	$\overline{RST}$ , MOD	—	$V_{SS} - 0.3$	—	$0.3 V_{CC}$	V	CMOS 入力 (マスク ROM 品は ヒステリシス入力)
オープンドレ イン出力印加 電圧	$V_D$	P50, P51, P80 ~ P83	—	$V_{SS} - 0.3$	—	$V_{SS} + 5.5$	V	
“H” レベル 出力電圧	$V_{OH1}$	P00 ~ P07 以外の出力 端子	$I_{OH} = -4.0 \text{ mA}$	$V_{CC} - 0.5$	—		V	
	$V_{OH2}$	P00 ~ P07	$I_{OH} = -8.0 \text{ mA}$	$V_{CC} - 0.5$	—		V	
“L” レベル 出力電圧	$V_{OL1}$	P00 ~ P07 以外の出力 端子, $\overline{RST}$ *3	$I_{OL} = 4.0 \text{ mA}$	—	—	0.4	V	
	$V_{OL2}$	P00 ~ P07	$I_{OL} = 12 \text{ mA}$	—	—	0.4	V	

( 続 く )

# MB95100AM シリーズ

( $V_{CC} = AV_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	端子名	条件	規 格 値			単位	備 考
				最小	標準	最大		
入力リーク電流 (Hi-Z 出力リーク電流)	I <sub>LI</sub>	P50, P51, P80 ~ P83 以外のポート	0.0 V < V <sub>I</sub> < V <sub>CC</sub>	- 5	—	+ 5	μA	プルアップ禁止設定の場合
オープンドレイン出力リーク電流	I <sub>LIOD</sub>	P50, P51, P80 ~ P83	0.0 V < V <sub>I</sub> < V <sub>SS</sub> + 5.5 V	—	—	5	μA	
プルアップ抵抗	R <sub>PULL</sub>	P10 ~ P14, P20 ~ P24, P30 ~ P37, P40 ~ P43, P52, P53, P70, P71, PE0 ~ PE3, PG1*2, PG2*2	V <sub>I</sub> = 0.0 V	25	50	100	kΩ	プルアップ許可設定の場合
プルダウン抵抗	R <sub>MOD</sub>	MOD	V <sub>I</sub> = V <sub>CC</sub>	25	50	100	kΩ	マスク ROM 品
入力容量	C <sub>IN</sub>	AV <sub>CC</sub> , AV <sub>SS</sub> , AVR, V <sub>CC</sub> , V <sub>SS</sub> 以外	f = 1 MHz	—	5	15	pF	
電源電流 *4	I <sub>CC</sub>	V <sub>CC</sub> ( 外部クロック動作 )	V <sub>CC</sub> = 5.5 V, F <sub>CH</sub> = 20 MHz, F <sub>MP</sub> = 10 MHz メインクロックモード (2 分周)	—	9.5	12.5	mA	フラッシュメモリ品 ( 書込み , 消去以外の場合 )
				—	30	35	mA	フラッシュメモリ品 ( 書込み , 消去の場合 )
				—	7.2	9.5	mA	マスク ROM 品
			F <sub>CH</sub> = 32 MHz, F <sub>MP</sub> = 16 MHz メインクロックモード (2 分周)	—	15.2	20.0	mA	フラッシュメモリ品 ( 書込み , 消去以外の場合 )
				—	35.7	42.5	mA	フラッシュメモリ品 ( 書込み , 消去の場合 )
				—	11.6	15.2	mA	マスク ROM 品
	I <sub>CCS</sub>		V <sub>CC</sub> = 5.5 V, F <sub>CH</sub> = 20 MHz, F <sub>MP</sub> = 10 MHz メインスリープモード (2 分周)	—	4.5	7.5	mA	
			F <sub>CH</sub> = 32 MHz, F <sub>MP</sub> = 16 MHz メインスリープモード (2 分周)	—	7.2	12.0	mA	
	I <sub>CCL</sub>		V <sub>CC</sub> = 5.5 V, F <sub>CL</sub> = 32 kHz, F <sub>MP</sub> L = 16 kHz サブクロックモード	—	45	100	μA	2 系統クロック品のみ
	I <sub>CCLS</sub>		V <sub>CC</sub> = 5.5 V, F <sub>CL</sub> = 32 kHz, F <sub>MP</sub> L = 16 kHz サブスリープモード	—	10	81	μA	2 系統クロック品のみ

( 続 く )

# MB95100AM シリーズ

( 続き )

(VCC = AVCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA = - 40 °C ~ + 85 °C)

項 目	記号	端子名	条件	規 格 値			単位	備 考
				最小	標準	最大		
電源電流 *4	ICCT	Vcc ( 外部クロック動作 )	VCC = 5.5 V, FCL = 32 kHz 時計モード メインストップモード TA = + 25 °C	—	4.6	27.0	μA	2 系統クロック品のみ
	ICCMPLL		VCC = 5.5 V, FCH = 4 MHz, FMP = 10 MHz メイン PLL モード (2.5 通倍 )	—	9.3	12.5	mA	フラッシュメモリ品
			—	7.0	9.5	mA	マスク ROM 品	
				FCH = 6.4 MHz, FMP = 16 MHz メイン PLL モード (2.5 通倍 )	—	14.9	20.0	mA
			—	11.2	15.2	mA	マスク ROM 品	
	ICCSPLL		VCC = 5.5 V, FCL = 32 kHz, FMPL = 128 kHz サブ PLL モード (4 通倍 ) , TA = + 25 °C	—	160	400	μA	2 系統クロック品のみ
	ICTS		VCC = 5.5 V, FCH = 10 MHz タイムベースタイマモード TA = + 25 °C	—	0.15	1.10	mA	
	ICCH	VCC = 5.5 V, サブストップモード TA = + 25 °C	—	3.5	20	μA	1 系統クロック品の場合はメインストップモード	
	ILVD	VCC	低電圧検出回路のみの消費電流	—	38	50	μA	
	ICSV		内蔵 CR 発振器の消費電流 100 kHz 発振時	—	20	36	μA	
	IA	AVcc	VCC = 5.5 V, FCH = 16 MHz A/D 変換動作時	—	2.4	4.7	mA	
IAH	VCC = 5.5 V, FCH = 16 MHz A/D 変換停止時 TA = + 25 °C		—	1	5	μA		

\* 1 : P10, P50, P51, P67 は, 入力レベルを “CMOS 入力レベル” もしくは “ヒステリシス入力レベル” に切り換えることが  
できます。入力レベルの切換えは, 入力レベル選択レジスタ (ILSR) で設定可能となります。

\* 2 : 1 系統クロック品のみ

\* 3 : クロックスーパーバイザなし品のみ

\* 4 : ・ 電源電流は外部クロックで規定されています。また, 低電圧検出およびクロックスーパーバイザのオプションを  
選択された場合は, 低電圧検出回路の消費電流 (ILVD) および内蔵 CR 発振器の消費電流 (ICSV) それぞれの値を電源  
電流値に足してご検討くださるようお願いいたします。

・ FCH, FCL は, 「4. 交流規格 (1) クロックタイミング」を参照してください。

・ FMP, FMPL は, 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。




# MB95100AM シリーズ

## 4. 交流規格

### (1) クロックタイミング


(V<sub>CC</sub> = 2.42 V ~ 5.0 V, AV<sub>SS</sub> = V<sub>SS</sub> = 0.0 V, T<sub>A</sub> = - 40 °C ~ + 85 °C)

項目	記号	端子名	条件	規 格 値			単位	備 考
				最小	標準	最大		
クロック周波数	FCH	X0, X1	—	1.00		16.25	MHz	メイン発振回路使用の場合
				1.00		32.50	MHz	外部クロック使用の場合
				3.00		10.00	MHz	メイン PLL1 通倍
				3.00		8.13	MHz	メイン PLL2 通倍
				3.00		6.50	MHz	メイン PLL2.5 通倍
	FCL	X0A, X1A			32.768		kHz	サブ発振回路使用の場合
					32.768		kHz	サブ PLL 使用の場合
クロックサイクルタイム	tHCYL	X0, X1		61.5	—	1000	ns	発振回路使用の場合
	tLCYL	X0A, X1A		30.8	—	1000	ns	外部クロック使用の場合
				—	30.5	—	μs	サブクロック使用の場合
入力クロックパルス幅	tWH1 tWL1	X0		61.5	—	—	ns	外部クロック使用の場合 デューティ比 30% ~ 70% を目安としてください。
	tWH2 tWL2	X0A		—	15.2	—	μs	
入力クロック立上り , 立下り時間	tCR tCF	X0, X0A		—	—	5	ns	外部クロック使用の場合





## ・メインクロック入力ポート外部接続図

水晶振動子使用時  
または  
セラミック振動子使用時




外部クロック使用時




## ・サブクロック入力ポート外部接続図

水晶振動子使用時  
または  
セラミック振動子使用時



外部クロック使用時



# MB95100AM シリーズ

## (2) ソースクロック / マシニングクロック

( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項目	記号	端子名	規格値			単位	備考
			最小	標準	最大		
ソースクロック *1 (分周設定前のクロック)	tsCLK	—	61.5	—	2000	ns	メインクロック使用の場合 最小: $F_{CH} = 16.25 \text{ MHz}$ , PLL1 通倍 最大: $F_{CH} = 1 \text{ MHz}$ , 2 分周
			7.6	—	61.0	$\mu\text{s}$	サブクロック使用の場合 最小: $F_{CL} = 32 \text{ kHz}$ , PLL4 通倍 最大: $F_{CL} = 32 \text{ kHz}$ , 2 分周
ソースクロック周波数	FSP	—	0.50	—	16.25	MHz	メインクロック使用の場合
	FSPL	—	16.384	—	131.072	kHz	サブクロック使用の場合
マシニングクロック *2 (最小命令実行時間)	tmCLK	—	61.5	—	32000	ns	メインクロック使用の場合 最小: $F_{SP} = 16.25 \text{ MHz}$ , 分周なし 最大: $F_{SP} = 0.5 \text{ MHz}$ , 16 分周
			7.6	—	976.5	$\mu\text{s}$	サブクロック使用の場合 最小: $F_{SPL} = 131 \text{ kHz}$ , 分周なし 最大: $F_{SPL} = 16 \text{ kHz}$ , 16 分周
マシニングクロック周波数	FMP	—	0.031	—	16.250	MHz	メインクロック使用の場合
	FMP_L	—	1.024	—	131.072	kHz	サブクロック使用の場合


\* 1: マシニングクロック分周比選択ビット (SYCC: DIV1, DIV0) による分周設定前のクロックです。本ソースクロックがマシニングクロック分周比選択ビット (SYCC: DIV1, DIV0) により分周され、マシニングクロックとなります。なお、ソースクロックは、以下から選択が可能です。

- ・メインクロックの 2 分周
- ・メインクロックの PLL 通倍 (1, 2, 2.5 通倍から選択)
- ・サブクロックの 2 分周
- ・サブクロックの PLL 通倍 (2, 3, 4 通倍から選択)



\* 2: マイクロコントローラの動作クロックです。マシニングクロックは、以下から選択が可能です。

- ・ソースクロック (分周なし)
- ・ソースクロックの 4 分周
- ・ソースクロックの 8 分周
- ・ソースクロックの 16 分周



### ・クロック生成部の概略図



- 動作電圧 - 動作周波数 ( $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )
- MB95F108AMS/F108ANS/F108AMW/F108ANW/F108AJS/F108AJW




- 動作電圧 - 動作周波数 ( $T_A = +5^\circ\text{C} \sim +35^\circ\text{C}$ )
- MB95FV100D-103



# MB95100AM シリーズ

・メイン PLL 動作周波数



## (3) 外部リセット


( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	規 格 値		単位	備 考
		最小	最大		
$\overline{\text{RST}}$ “L” レベルパルス幅	$t_{\text{RSTL}}$	$2 t_{\text{MCLK}}^{*1}$	—	ns	通常動作の場合
		振動子の発振時間 $^{*2}$ + 100	—	$\mu\text{s}$	ストップモード、サブクロックモード、サブスリープモード、時計モードの場合
		100	—	$\mu\text{s}$	タイムベースタイマモードの場合


\* 1:  $t_{\text{MCLK}}$  については「(2) ソースクロック / マシンクロック」を参照してください。

\* 2: 振動子の発振時間は、振幅の 90% に達した時間です。水晶振動子は数 ms ~ 数十 ms, セラミック振動子は数百  $\mu\text{s}$  ~ 数 ms, 外部クロックは 0 ms となります。

### ・通常動作の場合



### ・ストップモード、サブクロックモード、サブスリープモード、時計モード時、電源投入の場合




# MB95100AM シリーズ


## (4) パワーオンリセット

( $A_{VSS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	条件	規 格 値		単位	備 考
			最小	最大		
電源立上り時間	$t_R$	—	—	50	ms	
電源断時間	$t_{OFF}$	—	1	—	ms	電源投入までの待ち時間



(注意事項) 電源電圧を急激に変化させると、パワーオンリセットが起動される場合があります。動作中に電源電圧を変化させる場合は、下図のように立上りの傾きを、30 mV/ms 以下にしてください。




## (5) 周辺入力タイミング

( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	端子名	規 格 値		単位
			最小	最大	
周辺入力“H”パルス幅	t <sub>LIH</sub>	INT00 ~ INT07, INT10 ~ INT13, EC0, EC1, TI0, TRG0/ADTG, TRG1	2 t <sub>MCLK</sub> *	—	ns
周辺入力“L”パルス幅	t <sub>LIL</sub>		2 t <sub>MCLK</sub> *	—	ns

\* : t<sub>MCLK</sub> については, 「(2) ソースクロック / マシンクロック」を参照してください。





# MB95100AM シリーズ


## (6) UART/SIO シリアル I/O タイミング

( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )


項 目	記号	端子名	条件	規 格 値		単位
				最小	最大	
シリアルクロックサイクルタイム	tSCYC	UCK0	内部 クロック 動作	4 tMCLK*	—	ns
UCK UO 時間	tSLOV	UCK0, UO0		- 190	+ 190	ns
有効 UI UCK	tIVSH	UCK0, UI0		2 tMCLK*	—	ns
UCK 有効 UI ホールド時間	tSHIX	UCK0, UI0		2 tMCLK*	—	ns
シリアルクロック “H” パルス幅	tSHSL	UCK0	外部 クロック 動作	4 tMCLK*	—	ns
シリアルクロック “L” パルス幅	tSLSH	UCK0		4 tMCLK*	—	ns
UCK UO 時間	tSLOV	UCK0, UO0		—	190	ns
有効 UI UCK	tIVSH	UCK0, UI0		2 tMCLK*	—	ns
UCK 有効 UI ホールド時間	tSHIX	UCK0, UI0		2 tMCLK*	—	ns

\* : tMCLK については, 「(2) ソースクロック / マシンクロック」を参照してください。

### ・内部シフトクロックモード



### ・外部シフトクロックモード



## (7) LIN-UART タイミング

サンプリングクロックの立上りエッジでサンプリング<sup>\*1</sup>，シリアルクロック遅延禁止<sup>\*2</sup>

(ESCR レジスタ：SCES ビット = 0, ECCR レジスタ：SCDE ビット = 0)

( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )


項 目	記号	端子名	条 件	規格値		単位
				最小	最大	
シリアルクロックサイクルタイム	tSCYC	SCK	内部クロック動作 出力端子： $C_L = 80 \text{ pF} + 1 \text{ TTL}$ .	$5 \text{ tMCLK}^{*3}$	—	ns
SCK SOT 遅延時間	tSLOVI	SCK, SOT		- 95	+ 95	ns
有効 SIN SCK	tIVSHI	SCK, SIN		$\text{tMCLK}^{*3} + 190$	—	ns
SCK 有効 SIN ホールド時間	tSHIXI	SCK, SIN		0	—	ns
シリアルクロック“L”パルス幅	tLSH	SCK	外部クロック動作 出力端子： $C_L = 80 \text{ pF} + 1 \text{ TTL}$ .	$3 \text{ tMCLK}^{*3} - t_r$	—	ns
シリアルクロック“H”パルス幅	tHSL	SCK		$\text{tMCLK}^{*3} + 95$	—	ns
SCK SOT 遅延時間	tSLOVE	SCK, SOT		—	$2 \text{ tMCLK}^{*3} + 95$	ns
有効 SIN SCK	tIVSHE	SCK, SIN		190	—	ns
SCK 有効 SIN ホールド時間	tSHIXE	SCK, SIN		$\text{tMCLK}^{*3} + 95$	—	ns
SCK 立下り時間	tF	SCK		—	10	ns
SCK 立上り時間	tR	SCK		—	10	ns

\* 1：受信データのサンプリングをシリアルクロックの立上りで行うか，立下りで行うかを切り換える機能です。


\* 2：シリアルクロック遅延機能は，シリアルクロックの出力信号を半クロック遅延させる機能です。

\* 3：tMCLK については，「(2) ソースクロック / マシンクロック」を参照してください。

### ・内部シフトクロックモード



### ・外部シフトクロックモード



# MB95100AM シリーズ

サンプリングクロックの立下りエッジでサンプリング<sup>\*1</sup>, シリアルクロック遅延禁止<sup>\*2</sup>

(ESCR レジスタ : SCES ビット = 1, ECCR レジスタ : SCDE ビット = 0)

( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )


項 目	記号	端子名	条 件	規格値		単位
				最小	最大	
シリアルクロックサイクルタイム	tSCYC	SCK	内部クロック動作 出力端子 : $C_L = 80 \text{ pF} + 1 \text{ TTL}$ .	$5 t_{MCLK}^{*3}$	—	ns
SCK SOT 遅延時間	tSHOVI	SCK, SOT		- 95	+ 95	ns
有効 SIN SCK	tIVSLI	SCK, SIN		$t_{MCLK}^{*3} + 190$	—	ns
SCK 有効 SIN ホールド時間	tSLIXI	SCK, SIN		0	—	ns
シリアルクロック “H” パルス幅	tSHSL	SCK	外部クロック動作 出力端子 : $C_L = 80 \text{ pF} + 1 \text{ TTL}$ .	$3 t_{MCLK}^{*3} - t_r$	—	ns
シリアルクロック “L” パルス幅	tSLSH	SCK		$t_{MCLK}^{*3} + 95$	—	ns
SCK SOT 遅延時間	tSHOVE	SCK, SOT		—	$2 t_{MCLK}^{*3} + 95$	ns
有効 SIN SCK	tIVSLE	SCK, SIN		190	—	ns
SCK 有効 SIN ホールド時間	tSLIXE	SCK, SIN		$t_{MCLK}^{*3} + 95$	—	ns
SCK 立下り時間	tF	SCK		—	10	ns
SCK 立上り時間	tR	SCK		—	10	ns

\* 1 : 受信データのサンプリングをシリアルクロックの立上りで行うか、立下りで行うかを切り換える機能です。


\* 2 : シリアルクロック遅延機能は、シリアルクロックの出力信号を半クロック遅延させる機能です。

\* 3 :  $t_{MCLK}$  については、「(2) ソースクロック / マシンクロック」を参照してください。

## ・内部シフトクロックモード



## ・外部シフトクロックモード



# MB95100AM シリーズ

サンプリングクロックの立上りエッジでサンプリング<sup>\*1</sup>，シリアルクロック遅延許可<sup>\*2</sup>

(ESCR レジスタ：SCES ビット = 0, ECCR レジスタ：SCDE ビット = 1)


( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	端子名	条 件	規格値		単位
				最小	最大	
シリアルクロックサイクルタイム	tSCYC	SCK	内部クロック動作 出力端子： $C_L = 80 \text{ pF} + 1 \text{ TTL}$ .	$5 t_{MCLK}^{*3}$	—	ns
SCK SOT 遅延時間	tSHOVI	SCK, SOT		- 95	+ 95	ns
有効 SIN SCK	tIVSLI	SCK, SIN		$t_{MCLK}^{*3} + 190$	—	ns
SCK 有効 SIN ホールド時間	tSLIXI	SCK, SIN		0	—	ns
SOT SCK 遅延時間	tSOVLI	SCK, SOT		—	$4 t_{MCLK}^{*3}$	ns

\* 1：受信データのサンプリングをシリアルクロックの立上りで行うか，立下りで行うかを切り換える機能です。

\* 2：シリアルクロック遅延機能は，シリアルクロックの出力信号を半クロック遅延させる機能です。

\* 3： $t_{MCLK}$  については，「(2) ソースクロック / マシンクロック」を参照してください。



# MB95100AM シリーズ

サンプリングクロックの立下りエッジでサンプリング<sup>\*1</sup>, シリアルクロック遅延許可<sup>\*2</sup>

(ESCR レジスタ : SCES ビット = 1, ECCR レジスタ : SCDE ビット = 1)


( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	端子名	条 件	規格値		単位
				最小	最大	
シリアルクロックサイクルタイム	tSCYC	SCK	内部クロック動作 出力端子 : Cl = 80 pF + 1 TTL.	5 tMCLK <sup>*3</sup>	—	ns
SCK SOT 遅延時間	tSLOVI	SCK, SOT		- 95	+ 95	ns
有効 SIN SCK	tIVSHI	SCK, SIN		tMCLK <sup>*3</sup> + 190	—	ns
SCK 有効 SIN ホールド時間	tSHIXI	SCK, SIN		0	—	ns
SOT SCK 遅延時間	tSOVHI	SCK, SOT		—	4 tMCLK <sup>*3</sup>	ns

\* 1 : 受信データのサンプリングをシリアルクロックの立上りで行うか, 立下りで行うかを切り換える機能です。

\* 2 : シリアルクロック遅延機能は, シリアルクロックの出力信号を半クロック遅延させる機能です。

\* 3 : tMCLK については, 「(2) ソースクロック / マシンクロック」を参照してください。



# MB95100AM シリーズ

## (8) I<sup>2</sup>C タイミング


(V<sub>CC</sub> = 5.0 V ± 10%, AV<sub>SS</sub> = V<sub>SS</sub> = 0.0 V, T<sub>A</sub> = - 40 °C ~ + 85 °C)

項 目	記号	端子名	条件	規 格 値				単位
				標準モード		高速モード		
				最小	最大	最小	最大	
SCL クロック周波数	fSCL	SCL0	R = 1.7 kΩ, C = 50 pF*1	0	100	0	400	kHz
( 反復 ) スタート条件ホールド 時間 SDA SCL	tHD;STA	SCL0 SDA0		4.0	—	0.6	—	μs
SCL クロック “L” 幅	tLOW	SCL0		4.7	—	1.3	—	μs
SCL クロック “H” 幅	tHIGH	SCL0		4.0	—	0.6	—	μs
( 反復 ) スタート条件セットアップ時間 SCL SDA	tSU;STA	SCL0 SDA0		4.7	—	0.6	—	μs
データホールド時間 SCL SDA	tHD;DAT	SCL0 SDA0		0	3.45*2	0	0.9*3	μs
データセットアップ時間 SDA SCL	tSU;DAT	SCL0 SDA0		0.25	—	0.1	—	μs
ストップ条件セットアップ時間 SCL SDA	tSU;STO	SCL0 SDA0		4	—	0.6	—	μs
ストップ条件とスタート条件との間の バスフリー時間	tBUF	SCL0 SDA0		4.7	—	1.3	—	μs

\* 1 : R, C は SCL, SDA ラインのプルアップ抵抗, 負荷容量です。

\* 2 : t<sub>HD;DAT</sub> の最大値は, デバイスが SCL 信号の “L” 区間 (t<sub>LOW</sub>) を延長していないときにのみ適用されます。

\* 3 : 高速モード I<sup>2</sup>C バスデバイスを標準モード I<sup>2</sup>C バスシステムに使用することはできますが, 要求される条件  
t<sub>SU;DAT</sub> 250 ns を満足しなければなりません。



# MB95100AM シリーズ

(V<sub>CC</sub> = 5.0 V ± 10%, AV<sub>SS</sub> = V<sub>SS</sub> = 0.0 V, T<sub>A</sub> = - 40 °C ~ + 85 °C)

項 目	記号	端子名	条件	規格値*2		単位	備 考
				最 小	最 大		
SCL クロック “L” 幅	t <sub>LOW</sub>	SCL0	R = 1.7 kΩ, C = 50 pF*1	$(2 + nm / 2) t_{MCLK} - 20$	—	ns	マスタモード
SCL クロック “H” 幅	t <sub>HIGH</sub>	SCL0		$(nm / 2) t_{MCLK} - 20$	$(nm / 2) t_{MCLK} + 20$	ns	マスタモード
「スタート」条件 ホールド時間	t <sub>HD;STA</sub>	SCL0 SDA0		$(- 1 + nm / 2) t_{MCLK} - 20$	$(- 1 + nm) t_{MCLK} + 20$	ns	マスタモード 最大値は m, n = 1, 8 の時に適用。そ れ以外の設定は最 小値を適用
「ストップ」条件 セットアップ 時間	t <sub>SU;STO</sub>	SCL0 SDA0		$(1 + nm / 2) t_{MCLK} - 20$	$(1 + nm / 2) t_{MCLK} + 20$	ns	マスタモード
「スタート」条件 セットアップ 時間	t <sub>SU;STA</sub>	SCL0 SDA0		$(1 + nm / 2) t_{MCLK} - 20$	$(1 + nm / 2) t_{MCLK} + 20$	ns	マスタモード
「ストップ」条件 と「スタート」 条件との間の バスフリー時間	t <sub>BUF</sub>	SCL0 SDA0		$(2 nm + 4) t_{MCLK} - 20$	—	ns	
データホールド 時間	t <sub>HD;DAT</sub>	SCL0 SDA0		$3 t_{MCLK} - 20$	—	ns	マスタモード
データセット アップ時間	t <sub>SU;DAT</sub>	SCL0 SDA0		$(- 2 + nm / 2) t_{MCLK} - 20$	$(- 1 + nm / 2) t_{MCLK} + 20$	ns	マスタモード SCL の “L” が引き 延ばされていない と仮定した場合。 最小値は連続デー タの第 1 ビットに 適用。それ以外は 最大値を適用
割込みクリアか ら SCL 立上り までのセット アップ時間	t <sub>SU;INT</sub>	SCL0		$(nm / 2) t_{MCLK} - 20$	$(1 + nm / 2) t_{MCLK} + 20$	ns	最小値は 9th SCL 時の割込みに適 用。最大値は 8th SCL 時の割込みに 適用
SCL クロック “L” 幅	t <sub>LOW</sub>	SCL0		$4 t_{MCLK} - 20$	—	ns	受信の場合
SCL クロック “H” 幅	t <sub>HIGH</sub>	SCL0		$4 t_{MCLK} - 20$	—	ns	受信の場合
「スタート」条件 検出	t <sub>HD;STA</sub>	SCL0 SDA0		$2 t_{MCLK} - 20$	—	ns	受信の場合 1 t <sub>MCLK</sub> の場合 未検出
「ストップ」条件 検出	t <sub>SU;STO</sub>	SCL0 SDA0		$2 t_{MCLK} - 20$	—	ns	受信の場合 1 t <sub>MCLK</sub> の場合 未検出
「再スタート」 条件検出	t <sub>SU;STA</sub>	SCL0 SDA0		$2 t_{MCLK} - 20$	—	ns	受信の場合 1 t <sub>MCLK</sub> の場合 未検出

( 続 く )

# MB95100AM シリーズ

( 続き )

( $V_{CC} = 5.0 \text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	端子名	条件	規格値 <sup>* 2</sup>		単位	備 考
				最 小	最 大		
バスフリー時間	t <sub>BUF</sub>	SCL0 SDA0	R = 1.7 k $\Omega$ , C = 50 pF <sup>*1</sup>	2 t <sub>MCLK</sub> - 20	—	ns	受信の場合
データホールド 時間	t <sub>HD;DAT</sub>	SCL0 SDA0		2 t <sub>MCLK</sub> - 20	—	ns	スレーブ送信 モードの場合
データセット アップ時間	t <sub>SU;DAT</sub>	SCL0 SDA0		t <sub>LOW</sub> - 3 t <sub>MCLK</sub> - 20	—	ns	スレーブ送信 モードの場合
データホールド 時間	t <sub>HD;DAT</sub>	SCL0 SDA0		0	—	ns	受信の場合
データセット アップ時間	t <sub>SU;DAT</sub>	SCL0 SDA0		t <sub>MCLK</sub> - 20	—	ns	受信の場合
SDA SCL (ウェイクアップ 機能時)	t <sub>WAKEUP</sub>	SCL0 SDA0		発振安定待ち時間 + 2 t <sub>MCLK</sub> - 20	—	ns	

\* 1 : R, C は SCL, SDA ラインのプルアップ抵抗, 負荷容量です。

\* 2 : ・ t<sub>MCLK</sub> については, 「(2) ソースクロック / マシンクロック」を参照してください。

- ・ m は I<sup>2</sup>C クロック制御レジスタ (ICCR0) の CS4, CS3 ビット (bit4, bit3) です。
- ・ n は I<sup>2</sup>C クロック制御レジスタ (ICCR0) の CS2 ~ CS0 ビット (bit2 ~ bit0) です。
- ・ I<sup>2</sup>C の実際のタイミングは, マシンクロック (t<sub>MCLK</sub>) および, ICCR0 レジスタの CS4 ~ CS0 にて設定される m, n の値により決定されます。
- ・ 標準モード :
  - 0.9 MHz < t<sub>MCLK</sub> (マシンクロック) < 10 MHz の範囲で m, n の設定が可能です。
  - m, n の設定によっては, 下記のように使用できるマシンクロックに制限があります。
  - (m, n) = (1, 8) の場合                      0.9 MHz < t<sub>MCLK</sub>    1 MHz
  - (m, n) = (1, 22), (5, 4), (6, 4), (7, 4), (8, 4) の場合    0.9 MHz < t<sub>MCLK</sub>    2 MHz
  - (m, n) = (1, 38), (5, 8), (6, 8), (7, 8), (8, 8) の場合    0.9 MHz < t<sub>MCLK</sub>    4 MHz
  - (m, n) = (1, 98) の場合                      0.9 MHz < t<sub>MCLK</sub>    10 MHz
- ・ 高速モード :
  - 3.3 MHz < t<sub>MCLK</sub> (マシンクロック) < 10 MHz の範囲で m, n の設定が可能です。
  - m, n の設定によっては, 下記のように使用できるマシンクロックに制限があります。
  - (m, n) = (1, 8) の場合                      3.3 MHz < t<sub>MCLK</sub>    4 MHz
  - (m, n) = (1, 22), (5, 4) の場合    3.3 MHz < t<sub>MCLK</sub>    8 MHz
  - (m, n) = (6, 4) の場合                      3.3 MHz < t<sub>MCLK</sub>    10 MHz




# MB95100AM シリーズ

## (9) 低電圧検出

( $A_{V_{SS}} = V_{SS} = 0.0 \text{ V}$ ,  $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ )

項 目	記号	規 格 値			単位	備 考
		最小	標準	最大		
解除電圧	$V_{DL+}$	2.52	2.70	2.88	V	電源上昇の場合
検出電圧	$V_{DL-}$	2.42	2.60	2.78	V	電源降下の場合
ヒステリシス幅	$V_{HYS}$	70	100	—	mV	
電源開始電圧	$V_{off}$	—	—	2.3	V	
電源到達電圧	$V_{on}$	4.9	—	—	V	
電源電圧変化時間 (電源上昇時)	$t_r$	0.3	—	—	$\mu\text{s}$	リセット解除信号が発生する電源の傾き
		—	3000	—	$\mu\text{s}$	リセット解除信号が規格内 ( $V_{DL+}$ ) で発生する電源の傾き
電源電圧変化時間 (電源降下時)	$t_f$	300	—	—	$\mu\text{s}$	リセット検出信号が発生する電源の傾き
		—	300	—	$\mu\text{s}$	リセット検出信号が規格内 ( $V_{DL-}$ ) で発生する電源の傾き
リセット解除遅延時間	$t_{d1}$	—	—	400	$\mu\text{s}$	
リセット検出遅延時間	$t_{d2}$	—	—	30	$\mu\text{s}$	
消費電流	$I_{LVD}$	—	38	50	$\mu\text{A}$	低電圧検出回路のみの消費電流



# MB95100AM シリーズ

## (10) クロックスーパーバイザクロック

( $V_{CC} = AV_{CC} = 5\text{ V} \pm 10\%$ ,  $AV_{SS} = V_{SS} = 0.0\text{ V}$ ,  $T_A = -40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C}$ )

項 目	記号	規 格 値			単位	備 考
		最小	標準	最大		
発振周波数	$f_{OUT}$	50	100	200	kHz	
発振起動時間	$t_{WK}$	—	—	10	$\mu\text{s}$	
消費電流	$I_{CSV}$	—	20	36	$\mu\text{A}$	内蔵 CR 発振器の消費電流 100 kHz 発振の場合

# MB95100AM シリーズ

## 5. A/D 変換部

### (1) A/D 変換部電気的特性

( $AV_{CC} = V_{CC} = 4.0\text{ V} \sim 5.5\text{ V}$ ,  $AV_{SS} = V_{SS} = 0.0\text{ V}$ ,  $T_A = -40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C}$ )

項 目	記号	規 格 値			単位	備 考
		最小	標準	最大		
分解能	—	—	—	10	bit	
総合誤差		- 3.0	—	+ 3.0	LSB	
直線性誤差		- 2.5	—	+ 2.5	LSB	
微分直線性誤差		- 1.9	—	+ 1.9	LSB	
ゼロトランジション 電圧	$V_{OT}$	$AV_{SS} - 1.5\text{ LSB}$	$AV_{SS} + 0.5\text{ LSB}$	$AV_{SS} + 2.5\text{ LSB}$	V	
フルスケール トランジション電圧	$V_{FST}$	$AVR - 3.5\text{ LSB}$	$AVR - 1.5\text{ LSB}$	$AVR + 0.5\text{ LSB}$	V	
コンペア時間	—	0.9	—	16500	$\mu\text{s}$	4.5 V $AV_{CC}$ 5.5 V
		1.8	—	16500	$\mu\text{s}$	4.0 V $AV_{CC} < 4.5\text{ V}$
サンプリング時間	—	0.6	—		$\mu\text{s}$	4.5 V $AV_{CC}$ 5.5 V, 外部インピーダンス < 5.4 k $\Omega$ の場合
		1.2	—		$\mu\text{s}$	4.0 V $AV_{CC} < 4.5\text{ V}$ , 外部インピーダンス < 2.4 k $\Omega$ の場合
アナログ入力電流	$I_{AIN}$	- 0.3	—	+ 0.3	$\mu\text{A}$	
アナログ入力電圧	$V_{AIN}$	$AV_{SS}$	—	AVR	V	
基準電圧	—	$AV_{SS} + 4.0$	—	$AV_{CC}$	V	AVR 端子
基準電圧供給電流	$I_R$	—	600	900	$\mu\text{A}$	AVR 端子, A/D 動作の 場合
	$I_{RH}$	—	—	5	$\mu\text{A}$	AVR 端子, ストップ モードの場合


## (2) A/D 変換部の注意事項

### ・アナログ入力の外部インピーダンスとサンプリング時間について

サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合には、内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず、A/D 変換精度に影響を及ぼします。したがって、A/D 変換精度規格を満足するために、外部インピーダンスと最小サンプリング時間の関係から、サンプリング時間を最小値より長くなるように、レジスタ値と動作周波数を調整するか、外部インピーダンスを下げてご使用ください。

また、サンプリング時間を十分に確保できない場合は、アナログ入力端子に 0.1  $\mu$ F 程度のコンデンサを接続してください。

### ・アナログ入力等価回路




			R	C
4.5 V	AVcc	5.5 V	2.0 k $\Omega$ (最大)	16 pF (最大)
4.0 V	AVcc < 4.5 V		8.2 k $\Omega$ (最大)	16 pF (最大)


( 注意事項 ) 数値は参考値です。

### ・外部インピーダンスと最小サンプリング時間の関係

( 外部インピーダンス = 0 k $\Omega$  ~ 100 k $\Omega$  の場合 )



( 外部インピーダンス = 0 k $\Omega$  ~ 20 k $\Omega$  の場合 )



### ・誤差について

$|AVR - AV_{SS}|$  が小さくなるに従って、相対的な誤差は大きくなります。

## (3) A/D コンバータの用語の定義

### ・ 分解能

A/D 変換機により識別可能なアナログ変化

10 ビットなら、アナログ電圧を  $2^{10} = 1024$  の部分に分解することが可能

### ・ 直線性誤差 (単位:LSB)


デバイスのゼロトランジション点 (“00 0000 0000” “00 0000 0001”) とフルスケールトランジション点 (“11 1111 1111” “11 1111 1110”) とを結んだ直線と、実際の特性との誤差

### ・ 微分直線性誤差 (単位:LSB)

出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差

### ・ 総合誤差 (単位:LSB)


実際の値と理論値との差を言い、ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差および雑音に起因する誤差




( 続く )

( 続き )


ゼロトランジション誤差




フルスケールトランジション誤差



直線性誤差



微分直線性誤差



$$\text{デジタル出力 } N \text{ の直線性誤差} = \frac{V_{NT} - \{1 \text{ LSB} \times N + V_{OT}\}}{1 \text{ LSB}}$$

$$\text{デジタル出力 } N \text{ の微分直線性誤差} = \frac{V_{(N+1)T} - V_{NT}}{1 \text{ LSB}} - 1$$

$N$  : A/D コンバータデジタル出力値  
 $V_{NT}$  : デジタル出力が  $(N - 1)$  から  $N$  に遷移する電圧  
 $V_{OT}$  (理想値) =  $AV_{SS} + 0.5 \text{ LSB [V]}$   
 $V_{FST}$  (理想値) =  $AVR - 1.5 \text{ LSB [V]}$

# MB95100AM シリーズ

## 6. フラッシュメモリ書込み / 消去特性

項 目	規 格 値			単位	備 考
	最小	標準	最大		
セクタ消去時間 (4 K バイト セクタ)	—	0.2 <sup>*1</sup>	0.5 <sup>*2</sup>	s	内部での消去前書込み時間は除く
セクタ消去時間 (16 K バイト セクタ)	—	0.5 <sup>*1</sup>	7.5 <sup>*2</sup>	s	内部での消去前書込み時間は除く
バイト書込み時間	—	32	3600	μs	システムレベルのオーバーヘッド時間は除く
消去 / 書込みサイクル	10000	—	—	cycle	
消去 / 書込み時の電源電圧	4.5	—	5.5	V	
フラッシュメモリ データ保持時間	20 <sup>*3</sup>	—	—	year	平均 T <sub>A</sub> = + 85 °C

\* 1 : T<sub>A</sub> = + 25 °C, V<sub>CC</sub> = 5.0 V, 10000 サイクル

\* 2 : T<sub>A</sub> = + 85 °C, V<sub>CC</sub> = 4.5 V, 10000 サイクル

\* 3 : テクノロジ信頼性評価結果からの換算値です (アレニウスの式を使用し, 高温加速試験結果を平均温度 + 85 °C へ換算しています)。

# MB95100AM シリーズ

## ■ マスクオプション

No.	品種名	MB95108AM	MB95F108AMS MB95F108ANS MB95F108AJS	MB95F108AMW MB95F108ANW MB95F108AJW	MB95FV100D-103
	指定方法	マスク発注時に指定	設定不可	設定不可	設定不可
1	クロックモード選択 ・ 1 系統クロックモード ・ 2 系統クロックモード	選択可	1 系統 クロックモード	2 系統 クロックモード	MCU ボード上の スイッチで切換え
2	低電圧検出リセット* ・ 低電圧検出リセットあり ・ 低電圧検出リセットなし	マスク発注時に指定	型格で指定	型格で指定	MCU ボード上の スイッチで切換え
3	クロックスーパバイザ* ・ クロックスーパバイザあり ・ クロックスーパバイザなし	マスク発注時に指定	型格で指定	型格で指定	MCU ボード上の スイッチで切換え
4	リセット出力* ・ リセット出力あり ・ リセット出力なし	マスク発注時に指定	型格で指定	型格で指定	MCU ボードスイッチは 次のように切換え ・ スーパバイザあり: リセット出力なし ・ スーパバイザなし: リセット出力あり
5	発振安定待ち時間	(2 <sup>14</sup> -2) /F <sub>CH</sub> の 発振安定待ち 時間に固定	(2 <sup>14</sup> -2) /F <sub>CH</sub> の発振 安定待ち時間に 固定	(2 <sup>14</sup> -2) /F <sub>CH</sub> の発振 安定待ち時間に 固定	(2 <sup>14</sup> -2) /F <sub>CH</sub> の発振安定 待ち時間に固定

\* : クロックモード選択, 低電圧検出リセット, クロックスーパバイザの選択およびリセット出力については, 次表を参照してください。

品種名	クロックモード選択	低電圧検出リセット	クロックスーパバイザ	リセット出力
MB95108AM	1 系統	なし	なし	あり
		あり	なし	あり
		あり	あり	なし
	2 系統	なし	なし	あり
		あり	なし	あり
		あり	あり	なし
MB95F108AMS	1 系統	なし	なし	あり
MB95F108ANS		あり	なし	あり
MB95F108AJS		あり	あり	なし
MB95F108AMW	2 系統	なし	なし	あり
MB95F108ANW		あり	なし	あり
MB95F108AJW		あり	あり	なし
MB95FV100D-103	1 系統	なし	なし	あり
		あり	なし	あり
		あり	あり	なし
	2 系統	なし	なし	あり
		あり	なし	あり
		あり	あり	なし




# MB95100AM シリーズ


## ■ オータ型格

品種名	パッケージ
MB95108AMPMC1 MB95F108AMSPMC1 MB95F108ANSPMC1 MB95F108AMWPMC1 MB95F108ANWPMC1 MB95F108AJSPMC1 MB95F108AJWPMC1	プラスチック・LQFP, 64 ピン (FPT-64P-M24)
MB95108AMPMC MB95F108AMSPMC MB95F108ANSPMC MB95F108AMWPMC MB95F108ANWPMC MB95F108AJSPMC MB95F108AJWPMC	プラスチック・LQFP, 64 ピン (FPT-64P-M23)
MB2146-303A-E (MB95FV100D-103PBT 搭載)	MCU ボード (プラスチック・PFBGA, 224 ピン) (BGA-224P-M08)

# MB95100AM シリーズ

## ■ パッケージ・外形寸法図

<p>プラスチック・LQFP, 64 ピン</p>  <p>(FPT-64P-M24)</p>	リードピッチ	0.50 mm
	パッケージ幅× パッケージ長さ	10.0 × 10.0 mm
	リード形状	ガルウィング
	封止方法	プラスチックモールド
	取付け高さ	1.70 mm MAX
	質量	0.32 g
	コード (参考)	P-LFQFP64-10×10-0.50





最新の外形寸法図については、下記 URL にてご確認ください。  
<http://edevice.fujitsu.com/package/jp-search/>

( 続 く )

# MB95100AM シリーズ

( 続き )

<p>プラスチック・LQFP, 64 ピン</p>  <p>(FPT-64P-M23)</p>	リードピッチ	0.65mm
	パッケージ幅× パッケージ長さ	12.0 × 12.0mm
	リード形状	ガルウィング
	封止方法	プラスチックモールド
	取付け高さ	1.70mm MAX
	コード (参考)	P-LFQFP64-12×12-0.65



最新の外形寸法図については、下記 URL にてご確認ください。  
<http://edevic.fujitsu.com/package/jp-search/>

## ■ 本版での主な変更内容

ページ	場所	変更箇所
3	品種構成	MB95F108AJS の「リセット出力」を「なし」に訂正 MB95108AM の「リセット出力」を「あり / なし選択可能」に訂正

変更箇所は、本文中のページ左側の によって示しています。

# MB95100AM シリーズ

## 富士通マイクロエレクトロニクス株式会社

〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル  
<http://jp.fujitsu.com/fml/>

お問い合わせ先

## 富士通エレクトロニクス株式会社

〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル  
<http://jp.fujitsu.com/fei/>

電子デバイス製品に関するお問い合わせは、こちらまで、

 **0120-198-610**

受付時間：平日 9 時～ 17 時（土・日・祝日、年末年始を除きます）  
携帯電話・PHS からもお問い合わせができます。

電話番号はお間違えないよう、お確かめのうえおかけください。

本資料の記載内容は、予告なしに変更することがありますので、ご用命の際は営業部門にご確認ください。

本資料に記載された動作概要や応用回路例は、半導体デバイスの標準的な動作や使い方を示したもので、実際に使用する機器での動作を保証するものではありません。従いまして、これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害などについては、当社はその責任を負いません。

本資料に記載された動作概要・回路図を含む技術情報は、当社もしくは第三者の特許権、著作権等の知的財産権やその他の権利の使用権または実施権の許諾を意味するものではありません。また、これらの使用について、第三者の知的財産権やその他の権利の実施ができることの保証を行うものではありません。したがって、これらの使用に起因する第三者の知的財産権やその他の権利の侵害について、当社はその責任を負いません。

本資料に記載された製品は、通常の産業用、一般事務用、パーソナル用、家庭用などの一般的な用途に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途（原子力施設における核反応制御、航空機自動飛行制御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵器システムにおけるミサイル発射制御をいう）、ならびに極めて高い信頼性が要求される用途（海底中継器、宇宙衛星をいう）に使用されるよう設計・製造されたものではありません。したがって、これらの用途にご使用をお考えのお客様は、必ず事前に営業部門までご相談ください。ご相談なく使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。

半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないよう、お客様は、装置の冗長設計、延焼対策設計、過電流防止対策設計、誤動作防止設計などの安全設計をお願いします。

本資料に記載された製品を輸出または提供する場合は、外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上、必要な手続きをおとりください。

本書に記載されている社名および製品名などの固有名詞は、各社の商標または登録商標です。