



本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。本ドキュメントには、仕様の開発元企業として「スパンション」, 「Spansion」, 「富士通」または「Fujitsu」の名が記載されておりますが、これらの製品は Cypress が新規および既存のお客様に引き続き提供してまいります。

商品仕様の継続性について

Cypress 製品として提供することに伴う商品仕様としての変更はなく、ドキュメントとしての変更もありません。また本ページのお知らせは、変更情報として追記いたしません。本ドキュメントに変更情報が記載されている場合、それは本お知らせを除いた前版からの変更点です。なお、今後改訂は必要に応じて行われますが、その際の変更内容は改訂後のドキュメントに記載いたします。

オーダ型格および品名について

Cypress は既存のオーダ型格および品名を引き続きサポートいたします。これらの製品をご注文の際は、このドキュメントに記載されているオーダ型格および品名をご使用ください。

詳しいお問い合わせ先

Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせください。

サイプレスについて

サイプレス (銘柄コード: CY) は、車載や産業機器、ネットワーキング プラットフォームから高機能民生機器およびモバイル機器まで、今日の最先端組み込みシステム向けに高性能で高品質のソリューションを提供します。NOR フラッシュ メモリや F-RAMTM、SRAM、TraveoTM マイクロコントローラー、業界唯一の PSoC[®] プログラマブル システムオンチップ ソリューション、アナログおよび PMIC Power Management IC、CapSense[®] 静電容量タッチセンシング コントローラー、Wireless BLE Bluetooth[®] Low-Energy、USB コネクティビティ ソリューションなど、幅広い差別化製品ポートフォリオを、一貫した革新性と業界最高クラスの技術サポート、比類のないシステム バリューとともにグローバルに提供します。

正誤表

MB91635A Series ハードウェアマニュアル 第2版(CM71-10153-2)に対する正誤表です。

FR80

32ビット・マイクロコントローラ

MB91635A Series

ハードウェアマニュアル

2011. 12. 16

※ : 訂正箇所

日付	ページ	項目	訂正内容						
2011/6/29	7	1. 2	表 1. 2-1 を、以下の で示すように訂正。 (誤) 内蔵RAM容量 (正) 内蔵RAM容量(命令実行可能) <div>[mcu_doc1068]</div>						
2011/6/29	8	1. 3	図 1. 3-1 を、以下の で示すように訂正。 (誤) RAM (正) 内蔵RAM(命令実行可能) <div>[mcu_doc1068]</div>						
2011/6/29	87	3. 1	図 3. 1-1 を、以下の で示すように訂正。 (誤) 内蔵RAM領域 (正) 内蔵RAM領域(命令実行可能) <div>[mcu_doc1068]</div>						
2010/3/23	113	3. 11. 4	ページの末尾に以下の説明文を追加。 Iフラグを"0"にする命令を実行しているときに割込みを受け付けると、Iフラグ、ILMは変更するのに命令実行から1cycle遅れがあるため、割込み処理ルーチンに飛んでいるにもかかわらずIフラグが"0"となります。 この際、多重割込みが発生してもIフラグは"0"のため受け付けられず、多重割込みの処理が実行されません。 なお、Iフラグ自体は命令実行時に更新されます。そのため、スタックには更新後のIフラグの値が退避され、スタックの値が復帰された際にはPSレジスタには更新後のIフラグの値が反映されます。 割込みルーチン内で新たな割込みを受け付けたい場合は、割込みルーチンの先頭でIフラグを"1"とするソフトウェア処理を行ってください。 <div>[mcu_doc1056]</div>						
2011/6/24	221	9. 4. 1	図 9. 4-1 の で示す部分を削除。 <table><tr><td>リセット要因</td><td>初期値</td></tr><tr><td>ソフトウェアリセット時のタイムアウト</td><td>1XXXXXX1</td></tr><tr><td>このレジスタの読出し</td><td>00000000</td></tr></table> <div>[mcu_doc1088]</div>	リセット要因	初期値	ソフトウェアリセット時のタイムアウト	1XXXXXX1	このレジスタの読出し	00000000
リセット要因	初期値								
ソフトウェアリセット時のタイムアウト	1XXXXXX1								
このレジスタの読出し	00000000								
2010/6/7	288	13. 4. 2	[bit2]の説明文から、以下の で示す部分を削除。 アドレス出力がアドレスシフト出力モードの時 (ADTY=1), バスタイプを設定します。 <div>[mcu_doc1078]</div>						


日付	ページ	項目	訂正内容
2010/6/7	291, 292, 293, 294, 295, 326, 330, 333, 336, 338	13. 4. 3, 13. 6. 5, 13. 6. 7, 13. 6. 9, 13. 6. 10, 13. 6. 11	<p>アドレス・データスプリットバスの説明文から、以下の で示す部分を削除。</p> <p>… (ADTY=0 もしくはADTY=1&BSTY=0) …</p> <p>アドレス・データマルチプレックスバスの説明文から、以下の で示す部分を削除。</p> <p>… (ADTY=1&BSTY=1) …</p> <p>[mcu_doc1078]</p>
2011/6/29	291	13. 4. 3	<p>以下の で示す注意事項を追加。</p> <hr/> <p>〈注意事項〉</p> <ul style="list-style-type: none"> ・リードアクセスアイドルサイクル中は、すべてのチップセレクトが無効 (CS0 ~ CS3端子から“H” レベルを出力) になり、D15 ~ D00 端子はHi-Z になるため、リードアクセスアイドルサイクルが終了するまで、次のアクセスは開始されません。 ・CSバス設定レジスタ (ACR0 ~ ACR3) のBSTY ビットでバスタイプをアドレス・データスプリットバスに設定した (ADTY=0 もしくはADTY=1&BSTY=0), 同一のCS 領域に連続してリードアクセスを行う場合は、リードアクセスアイドルサイクルは挿入されません。 ・少なくともこのサイクル以上は保証するという機能です。必ず指定したアイドルサイクルになるわけではありません。 <hr/> <p>[mcu_doc1087]</p>
2010/6/7	299	13. 5. 1	<p>説明文から、以下の で示す部分を削除。</p> <p>CS バス設定レジスタ (ACR0 ~ ACR3) のADTY/BSTY ビットで、バスタイプをアドレス・データスプリットバスに設定 (ADTY=0 もしくはADTY=1&BSTY=0) …</p> <p>[mcu_doc1078]</p>
2010/6/7	305	13. 5. 2	<p>説明文から、以下の で示す部分を削除。</p> <p>CS バス設定レジスタ (ACR0 ~ ACR3) のADTY/BSTY ビットで、バスタイプをアドレス・データマルチプレックスバスに設定 (ADTY=1&BSTY=1) …</p> <p>[mcu_doc1078]</p>
2011/6/29	318	13. 6. 3	<p>以下の で示す注意事項を追加。</p> <hr/> <p>〈注意事項〉</p> <ul style="list-style-type: none"> ・アドレス・データスプリットバスの同一のCS 領域に、リードアクセスが連続して行われた場合は、リードアクセスアイドルサイクルは挿入されません。 ・少なくともこのサイクル以上は保証するという機能です。必ず指定したアイドルサイクルになるわけではありません。 <hr/> <p>[mcu_doc1087]</p>
2010/3/23	368	13. 12	<p>手順7の直後に以下の説明文を追加。</p> <p>CS領域への設定が、以降のアクセスに対して反映されることを待つために、最後に設定したレジスタであるCS領域設定レジスタ (ASR0~ASR3) を読み出して、設定値と読出し値を比較してください。読出しと比較はダミー処理です。比較結果に意味はありません。</p> <p>[mcu_doc1060]</p>

日付	ページ	項目	訂正内容																																												
2010/3/23	369	13. 12	<p>説明文を、以下の■に示すように訂正。</p> <p>・CS0領域の設定 CS0領域設定レジスタ (ASR0) : ASZ3～ASZ0=0010_B CS0領域設定レジスタ (ASR0) : SADR31～SADR16=002C_H →002C 0000_H～002F FFFF_HがCS0領域になります。</p> <p>・CS1領域の設定 CS1領域設定レジスタ (ASR1) : ASZ3～ASZ0=0000_B CS1領域設定レジスタ (ASR1) : SADR31～SADR16=0026_H →0026 0000_H～002F FFFF_HがCS1領域になります。</p> <p>・CS2領域の設定 (「0011 0000_Hから1Mバイトの空間を割り当てる場合」の説明文をすべて削除。) CS2領域設定レジスタ (ASR2) : ASZ3～ASZ0=0100_B CS2領域設定レジスタ (ASR2) : SADR31～SADR16=0030_H →0030 0000_H～003F FFFF_HがCS2領域になります。</p> <p>ページの末尾に以下の<注意事項>を追加。</p> <p>例えば、0031 0000_Hから1Mバイトの空間を割り当てることはできません。 仮に以下の設定を行ってもCS2領域は0030 0000_H～003F FFFF_Hになります。 CS2領域設定レジスタ (ASR2) : ASZ3～ASZ0=0100_B CS2領域設定レジスタ (ASR2) : SADR31～SADR16=0031_H この設定の場合、SADR31～SADR20ビットが有効でSADR19～SADR16ビットはアドレス比較対象にならないためです。</p> <p>[mcu_doc1060]</p>																																												
2010/3/23	370	13. 12	<p>「図13. 12-2 CS領域例」を、以下の■に示すように訂正。</p> <table><tr><td>(誤)</td><td>(正)</td></tr><tr><td>設定例</td><td>設定例</td></tr><tr><td>0000 0000_H</td><td>0000 0000_H</td></tr><tr><td>0006 0000_H</td><td>0026 0000_H</td></tr><tr><td>0007 0000_H</td><td>0027 0000_H</td></tr><tr><td>000C 0000_H</td><td>002C 0000_H</td></tr><tr><td>0010 0000_H</td><td>0030 0000_H</td></tr><tr><td>0020 0000_H</td><td>0040 0000_H</td></tr></table> <p>[mcu_doc1060]</p>	(誤)	(正)	設定例	設定例	0000 0000 _H	0000 0000 _H	0006 0000 _H	0026 0000 _H	0007 0000 _H	0027 0000 _H	000C 0000 _H	002C 0000 _H	0010 0000 _H	0030 0000 _H	0020 0000 _H	0040 0000 _H																												
(誤)	(正)																																														
設定例	設定例																																														
0000 0000 _H	0000 0000 _H																																														
0006 0000 _H	0026 0000 _H																																														
0007 0000 _H	0027 0000 _H																																														
000C 0000 _H	002C 0000 _H																																														
0010 0000 _H	0030 0000 _H																																														
0020 0000 _H	0040 0000 _H																																														
2011/6/29	750	25. 6	<p>表 25. 6-4 の■で示す部分を削除。</p> <table><tr><th rowspan="2">レジスタ 値(N) STx5 ～ STx0</th><th colspan="4">サンプリング時間[μs]</th><th colspan="4">最大外部インピーダンス[KΩ]</th></tr><tr><th>PCLK=30 MHz</th><th>PCLK=32 MHz</th><th>PCLK=33 MHz</th><th>PCLK=40 MHz</th><th>PCLK=30 MHz</th><th>PCLK=32 MHz</th><th>PCLK=33 MHz</th><th>PCLK=40 MHz</th></tr><tr><td>0</td><td>設定禁 止</td><td>設定禁 止</td><td>設定禁 止</td><td>設定禁 止</td><td>－</td><td>－</td><td>－</td><td></td></tr><tr><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>63</td><td>2. 133</td><td>2. 000</td><td>1. 939</td><td>1. 600</td><td>26. 073</td><td>24. 112</td><td>23. 220</td><td>18. 229</td></tr></table> <p>[mcu_doc1061]</p>	レジスタ 値(N) STx5 ～ STx0	サンプリング時間[μs]				最大外部インピーダンス[KΩ]				PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz	PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz	0	設定禁 止	設定禁 止	設定禁 止	設定禁 止	－	－	－											63	2. 133	2. 000	1. 939	1. 600	26. 073	24. 112	23. 220	18. 229
レジスタ 値(N) STx5 ～ STx0	サンプリング時間[μs]				最大外部インピーダンス[KΩ]																																										
	PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz	PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz																																							
0	設定禁 止	設定禁 止	設定禁 止	設定禁 止	－	－	－																																								
63	2. 133	2. 000	1. 939	1. 600	26. 073	24. 112	23. 220	18. 229																																							


日付	ページ	項目	訂正内容																																												
2011/6/29	751	25. 6	<div>表 25. 6-5 の <div></div> で示す部分を削除。</div> <table><tr><th rowspan="2">レジスタ値(N) STx5 ~ STx0</th><th colspan="4">サンプリング時間[μs]</th><th colspan="4">最大外部インピーダンス[KΩ]</th></tr><tr><th>PCLK=30 MHz</th><th>PCLK=32 MHz</th><th>PCLK=33 MHz</th><th>PCLK=40 MHz</th><th>PCLK=30 MHz</th><th>PCLK=32 MHz</th><th>PCLK=33 MHz</th><th>PCLK=40 MHz</th></tr><tr><td>0</td><td>設定禁止</td><td>設定禁止</td><td>設定禁止</td><td>設定禁止</td><td>—</td><td>—</td><td>—</td><td></td></tr><tr><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>63</td><td>17. 067</td><td>16. 000</td><td>15. 515</td><td>12. 800</td><td>245. 680</td><td>229. 994</td><td>222. 864</td><td>182. 935</td></tr></table> <div>[mcu_doc1061]</div>	レジスタ値(N) STx5 ~ STx0	サンプリング時間[μs]				最大外部インピーダンス[KΩ]				PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz	PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz	0	設定禁止	設定禁止	設定禁止	設定禁止	—	—	—											63	17. 067	16. 000	15. 515	12. 800	245. 680	229. 994	222. 864	182. 935
レジスタ値(N) STx5 ~ STx0	サンプリング時間[μs]				最大外部インピーダンス[KΩ]																																										
	PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz	PCLK=30 MHz	PCLK=32 MHz	PCLK=33 MHz	PCLK=40 MHz																																							
0	設定禁止	設定禁止	設定禁止	設定禁止	—	—	—																																								
63	17. 067	16. 000	15. 515	12. 800	245. 680	229. 994	222. 864	182. 935																																							
2010/3/23	778	27. 1	<div><注意事項>を、以下の <div></div> に示すように訂正。</div> <div>・動作モードを変更すると、同一チャネルの一部のレジスタは初期化されますので動作モードは最初に設定してください。初期化されるレジスタについては、各動作モードのシリアルモードレジスタ(SMR)の注意事項を参照してください。</div> <div>[mcu_doc1058]</div>																																												
2010/3/23	791, 846	27. 4. 2, 27. 13. 2	<div><注意事項>を、以下の <div></div> に示すように訂正。</div> <div>動作モードを変更すると、同一チャネル内の以下のレジスタは初期化されますので動作モードは最初に設定してください。</div> <div>・シリアル制御レジスタ(SCR)</div> <div>・拡張通信制御レジスタ(ESCR)</div> <div>ただし、16ビット書込みでSCRとSMRを同時に書き込んだとき、SCRには書き込んだ内容が反映されません。</div> <div>[mcu_doc1058]</div>																																												
2011/12/16	894	27. 16. 1	<div><注意事項>を、以下の <div></div> に示すように訂正。</div> <div>・リロード値が偶数の場合、シリアルクロックの“H”幅と“L”幅はSCINVビットの設定によって以下のようになります。奇数の場合、シリアルクロックの“H”幅と“L”幅は同じになります。</div> <div>－ SPI=0, SCINV=0 のとき、シリアルクロックの“H”幅が周辺クロック(PCLK)1サイクル分長くなります。</div> <div>－ SPI=0, SCINV=1 のとき、シリアルクロックの“L”幅が周辺クロック(PCLK)1サイクル分長くなります。</div> <div>－ SPI=1, SCINV=0 のとき、シリアルクロックの“L”幅が周辺クロック(PCLK)1サイクル分長くなります。</div> <div>－ SPI=1, SCINV=1 のとき、シリアルクロックの“H”幅が周辺クロック(PCLK)1サイクル分長くなります。</div> <div>[mcu_doc1144]</div>																																												
2010/3/23	914	27. 21. 2	<div><注意事項>を、以下の <div></div> に示すように訂正。</div> <div>動作モードを変更すると、同一チャネル内の以下のレジスタが初期化されるので動作モードは最初に設定してください。</div> <div>・I²Cバス制御レジスタ(BCR)</div> <div>・I²Cバスステータスレジスタ(IBSR)</div> <div>ただし、16ビット書込みでBCRとSMRを同時に書き込んだとき、BCRには書き込んだ内容が反映されません。</div> <div>[mcu_doc1058]</div>																																												
2010/6/7	967, 974	27. 23. 1	<div>図を、<添付資料1-1>、<添付資料1-2>に示すように訂正。</div> <div>[mcu_doc1081]</div>																																												

日付	ページ	項目	訂正内容																																																																				
2011/6/29	1105	31. 6. 2	<p>■ データ書込み上の注意 を、以下の に示すように訂正。</p> <p>(誤)</p> <ul style="list-style-type: none">一度、“0”が書き込まれたデータを“1”に戻すことはできません。“0”を“1”に書き換えると、以下のいずれかになります。<ul style="list-style-type: none">データポーリングアルゴリズムにより素子が不良と判定される書込み規定時間を超え、ハードウェアシーケンスフラグのタイミングリミット超過フラグ DQ5 (TLOV) が“1” になる <p>(正)</p> <ul style="list-style-type: none">一度、“0”が書き込まれたデータを“1”に戻すことはできません。“0”を“1”に書き換えると、データポーリングアルゴリズムにより素子が不良と判定され、以下のいずれかになります。<ul style="list-style-type: none">書込み規定時間を超え、ハードウェアシーケンスフラグのタイミングリミット超過フラグ DQ5 (TLOV) が“1” になる <p style="text-align: right;">[mcu_doc1072]</p>																																																																				
2010/3/23	1094	31. 5. 1	<p>「表 31. 5-1 コマンドシーケンス」に以下の行を追加。</p> <table><tr><th rowspan="2">コマンド</th><th rowspan="2">書込み回数</th><th colspan="2">1回目</th><th colspan="2">2回目</th><th colspan="2">3回目</th><th colspan="2">4回目</th><th colspan="2">5回目</th><th colspan="2">6回目</th></tr><tr><th>Addr</th><th>Data</th><th>Addr</th><th>Data</th><th>Addr</th><th>Data</th><th>Addr</th><th>Data</th><th>Addr</th><th>Data</th><th>Addr</th><th>Data</th></tr><tr><td>連続モード</td><td>3</td><td>F5556_H</td><td>AAAA_H</td><td>FAAAA_H</td><td>5555_H</td><td>F5556_H</td><td>2020_H</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td></tr><tr><td>連続書込み</td><td>2</td><td>FXXXX_H</td><td>A0A0_H</td><td>PA</td><td>PD</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td></tr><tr><td>連続モードリセット</td><td>2</td><td>FXXXX_H</td><td>9090_H</td><td>FXXXX_H</td><td>F0F0_H または 0000_H</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td><td>--</td></tr></table> <p style="text-align: right;">[mcu_doc1069]</p>	コマンド	書込み回数	1回目		2回目		3回目		4回目		5回目		6回目		Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	連続モード	3	F5556 _H	AAAA _H	FAAAA _H	5555 _H	F5556 _H	2020 _H	--	--	--	--	--	--	連続書込み	2	FXXXX _H	A0A0 _H	PA	PD	--	--	--	--	--	--	--	--	連続モードリセット	2	FXXXX _H	9090 _H	FXXXX _H	F0F0 _H または 0000 _H	--	--	--	--	--	--	--	--
コマンド	書込み回数	1回目				2回目		3回目		4回目		5回目		6回目																																																									
		Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data																																																										
連続モード	3	F5556 _H	AAAA _H	FAAAA _H	5555 _H	F5556 _H	2020 _H	--	--	--	--	--	--																																																										
連続書込み	2	FXXXX _H	A0A0 _H	PA	PD	--	--	--	--	--	--	--	--																																																										
連続モードリセット	2	FXXXX _H	9090 _H	FXXXX _H	F0F0 _H または 0000 _H	--	--	--	--	--	--	--	--																																																										
2011/6/29	1111	31. 6. 7	<p>31. 6. 6項の次に、31. 6. 7項を追加。詳細は<添付資料 2>を参照。</p> <p style="text-align: right;">[mcu_doc1067]</p>																																																																				

〈添付資料1-1〉 マスタ受信割込み処理



＜ 添付資料1-2＞ マスタ送信割込み処理



30.6.7 連続モード動作

連続モードの動作について説明します。

■ 連続モード

このモードは、連続モードコマンドを書き込むと、標準コマンドのアンロックサイクルが不要になります。したがって、連続モード中の書込みは、4 回のバス動作に代わり 2 回のバス動作で行うことができます（消去コマンドは書き込まないでください）。また、読出しも通常動作で行います。なお、連続モード中は連続書込み / 連続モードリセットコマンド以外のコマンドは書き込まないでください。

本モードを終了するには、連続モードリセットコマンドを書き込む必要があります。したがって、本モード中にリセットコマンド (F0_H) が書き込まれた場合でも、連続モードから抜けることはありません。

連続モードリセットコマンドが書き込まれると通常のリードモードに戻ります（詳細は図 30.6-3 を参照してください）。

■ 連続書込み

連続モード中の書込みは、2 回のバス動作で行うことができます。連続モード中に書込みセットアップコマンド (A0_H) と書込みデータサイクル (PA/PD) をライトすることにより自動書込みアルゴリズムが起動されます。本コマンドは、2 回のバス動作で行われる以外は従来の書込みと同じ働きをします（詳細は図 30.6-3 を参照してください）。

フラッシュメモリへの連続書き込み動作例を図 30.6-3 に示します。

図 30.6-3 連続書き込み手順例

