インフィニオンが現行のバリア膜技術の延長で未来世代チップの金属配線に対応可能なことを実証

2003/05/27 | マーケットニュース

インフィニオンテクノロジーズは、同社ミュンヘン研究所が、チップ銅配線パターンを密封する薄いバリア膜に関して、現在使われているバリア膜の厚さをナノテク領域の寸法まで縮小することにより、未 来世代チップの厳しい要求に対応可能なことを実証したと発表しました。その結論によれば、先進的なチップ銅配線の重要な構成要素である薄いバリア膜に関しては、2016年のITRS(国際半導体技術ロードマップ) 最終年次目標における電気特性と機能性の要求に対応できる見込みです。ITRSでは、バリア膜の厚さが12nm(100nmノード、2003年)から2.5nm(22nmノード、2016年)に 縮小すると予測しています。インフィニオン研究陣の目的は、現行のTa/TaN(タンタル/窒化タンタル)技術の極限寸法と、その寸法がロードマップ最終年次目標値に対応できるかを検証することにありました。

インフィニオンの研究陣は、実証用のウェハ上に極めて薄い金属バリア膜を集積化することに成功しました。導電性バリア膜は、銅配線を、絶縁体として使われている周囲の誘電体と分離する役目をします。銅 配線を密封する目的は、絶縁体への銅の拡散、特にチップ配線層の下にあるトランジスタへの拡散を防止することです。トランジスタにとって、銅は、デバイス機能の破壊につながるからです。

最高のチップ性能を達成するには、バリア膜を極力薄く加工しなければなりません。それは二つの理由によります。第一の理由は、銅配線を囲むバリア膜が薄いほど、導 電率の高い銅配線に大きいスペースが残されるからです。第二の理由は、銅配線層同士の垂直接続(バイアホール)では、電流がバリア膜を貫通して流れるからです。膜が非常に薄ければ、電 気抵抗も非常に低く抑えられます。

今回、インフィニオンの研究陣が得た結果では、銅の拡散を防止する機能に関して、厚さ2nm未満のバリア膜でも、現 行の半導体製品に使われている厚さ50nmのバリア膜に求められているのと同等な厳しい信頼性要求を満たすということが実証されました。このように薄いバリア膜なら、バイアホールの電気抵抗は、2 010年代の中頃に生産開始が見込まれている高速マイクロプロセッサの構造を実現するのに十分なだけ低くなります。

インフィニオンのカール・ヨアヒム・エベリング(コーポレートリサーチ部門責任者)は、「 低い電気抵抗と高いエレクトロマイグレーション耐性を備えた銅配線が高性能ICにとって有利であることは明白です。ただし、この材料を未来世代チップのインターコネクト材料として実用可能にするには、銅 拡散を完全に防止するための大きな努力が必要です。世代ごとに構造幅の縮小するチップ生産に向けて高度に洗練された技術を包括的に提供していくという目標にとって、今回の研究成果は大きな一里塚となります」と、語 りました。

タイムフレーム2010年以降の世代のチップの生産に必要とされる製造ツールは、まだ存在しません。インフィニオンは、既存の製造ツールに用いられている単位プロセスの適用範囲を、現 行製品に求められている要件をはるかに超える領域にまで広げることで、その課題を克服しました。これにより、厚さ2nm以下の隣接する複数の機能性薄膜を高信頼でデポジションする道が拓かれます。こ れは2016年以降に生産開始が見込まれているマイクロプロセッサ世代の金属配線パターンで必要とされる寸法です。つまり、今回の研究成果は、新機軸の原子層デポジション技術に頼らなくとも、先 端的な薄膜デポジション技術を未来世代チップにまで適用できることを実証したこのにもなります。

今回の研究では、銅配線の作成にダマシン金属配線技術を用いました。ダマシン技術では、溝や穿孔を金属で埋めます。次に、その埋め込み構造を覆う余分な金属をCMP(化学機械研磨)に よってすべて除去して、金属配線が出来上がります。この技術は、ダマスク刀剣の装飾のために使用された象嵌技術にちなんで名付けられた方法です。研究用の銅配線の作成に使われたシリコンウェハは、ミ ュンヘンにあるインフィニオンのクリーンルームで開発された、標準の半導体製造装置とプロセスを用いて加工されました。

インフィニオンのコーポレート・リサーチ部門の今回の研究成果は、薄いバリア膜が2016年のITRS最終年次目標に向けて、電気特性と機能性に関する要件を満たせることを実証しました。ITRSは、 未来世代のチップのために必要な技術や材料への要求をとりまとめたものです。ロードマップ終了時の世代のチップ配線パターンにおけるバリア膜に関しては、ITRS最新版では、「製造可能な解決法はない」と 記しています。しかし、インフィニオンがこのたび、この非常に薄いバリア膜が製造可能であることを実証したので、次のITRS更新版では、それに沿った改訂がなされるものと期待しています。

インフィニオンについて

インフィニオンテクノロジーズ(Infineon Technologies AG)は、ドイツのミュンヘンに本社を置き、自 動車および産業分野や有線通信市場のアプリケーションへ向けた半導体およびシステムソリューション、セキュア・モバイル・ソリューション、メモリ製品などを供給しています。米国ではカリフォルニア州サンノゼ、ア ジア太平洋地域ではシンガポール、そして日本では東京を拠点として活動しています。2003会計年度(9月決算)の売上高は61億5,000万ユーロ、2003年9月末の従業員数は約32,300名でした。イ ンフィニオンは、フランクフルトとニューヨークの証券取引所に株式上場されています。

Information Number

INFCPR200305.083

Press Photos

  • Infineon Technologies Demonstrates Shrinking of Barrier Films into Nanotechnology Geometries: Milestone to Fulfill Metallization Requirements for Chip Manufacturing into Next Decade
    Infineon Technologies Demonstrates Shrinking of Barrier Films into Nanotechnology Geometries: Milestone to Fulfill Metallization Requirements for Chip Manufacturing into Next Decade
    Shrinking of Barrier Films

    JPG | 402 kb | 1535 x 1063 px

    Shrinking of Barrier Films

    JPG | 17 kb | 160 x 111 px