インフィニオンテクノロジーズが0.18μmエンベデッドDRAMプロセス技術を発表

インフィニオンテクノロジーズは、カスタム仕様システム・オン・チップ（SOC）ソリューション向けに、ゲート長0.18μmのCMOSエンベデッドDRAMプロセス技術「C10DE」を発表しました。新 しいプラットフォームとしての「C10DE」プロセス技術は、ロジック機能とアナログ機能を、速度、密度、機能性に関して妥協することなく、DRAMと共にシングルチップに集積化することを可能にします。

ネットワーキングおよびテレコムシステム（スイッチ、ルータ、基地局）、デジタル家電製品（第3世代携帯電話、携帯情報端末）、コンピュータ周辺装置（DVD装置、プリンタ）な どのアプリケーションに対してシステムレベルの集積化（SLI）を目指すインフィニオンの戦略にとって、今回の「C10DE」プロセス技術は新しいステップとなります。

インフィニオンテクノロジーズのディートマー・バイヤー（ASICマーケティング部長）は、「新しいC10DEエンベデッドDRAM技術は、客 先が真のシステムレベルの集積化ソリューションを設計することを可能にします。小型化、省電力化、システムコスト低減、性能向上などのメリットが提供されます。さらに、C10DEエンベデッドDRAMマクロは、当 社のセミカスタムASIC設計フローへ完全に統合されているので、経験を備えたASIC設計者はこれを容易に利用することができます」と、話しました。

「C10DE」は、インフィニオンのプロセス技術プラットフォーム「C10」に属します。そのロジック部分は、インフィニオンのゲート長0.18μmのCMOSロジックプロセス技術「C10N」と 同等です。「C10N」は、最大6層の銅配線が可能です。「C10N」設計資産（IP）には、マイクロコントローラコア（16ビットC166、32ビット統合プロセッサTriCore、C ARMEL-DSPコアなど）、特定用途向けIPコア（E1/T1、HDLC、ISDN、xDSLなど）、アナログ機能（PLL、ADC、DACなど）、サードパーティIP（プロセッサコアARM7、A RM9など）、その他が含まれます。「C10N」設計資産のすべてを「C10DE」プロセス技術へ統合することも可能でしょう。

「C10DE」のトレンチキャパシタ型エンベデッドDRAMマクロは、SLI-ASIC設計フローへ容易に統合できるように設計されています。ライブラリビューとモデルのフルセット、単 純で素直なメモリインターフェイス、組み込み自己試験（BIST）構造などにより、設計時間の短縮と、開発および生産コストの低減がはかられます。

「C10DE」は、オンチップのエンベデッドDRAMを1Mビット単位で構成できるという柔軟性を提供します。この精細なスケーラビリティは、チップ面積、消費電力、コストなどに関して、ア プリケーションに最適化されたソリューションの実現を可能にします。

ひとつのエンベデッドDRAMマクロは、256ビットのデータI/O幅と、150MHzの最大アクセス速度を持ち、最大で毎秒5Gバイトの転送速度を支援します。この結果、データコム（ルータ、ス イッチ）やコンピュータ周辺装置に要求される高性能のシステムアーキテクチャを設計することが可能になります。個別のDRAMデバイスは一般に、速度と帯域幅に関して、エ ンベデッドDRAMのような性能は達成できません。

「C10DE」は、サンプル数量への対応がすでに可能です。量産は2000年の第4四半期初めに予定されています。「C10DE」用の「SXMaker」A SIC設計ツールキットがすでに供給可能となっています。

インフィニオンのASICについては www.infineon.com/asicに紹介されています。