

英飞凌PSOC™ 4 MCU: PSOC™ 4100 T Plus 数据手册

基于 Arm® Cortex®-M0+ CPU

概述

英飞凌PSOC™ 4 是一系列基于 Arm® Cortex®-M0+ CPU 的可扩展 MCU。它结合了高性能电容式传感子系统、可编程和可重新配置的模拟和数字模块。新的 PSOC™ 4100T Plus 系列为基于 PSOC™ 4100 和 PSOC™ 4100S 的设计提供了向第五代HMI技术升级的途径，并具有软件和封装兼容性。

PSOC™ 4100T Plus 是 PSOC™ 4 MCU 系列的一员，搭载第五代CAPSENSE™和多感测技术，提供基于集成“始终在线”感测技术的超低功耗触控人机界面（HMI）解决方案。性能更优，能够实现现代化的流畅用户界面解决方案，具备优异的液体耐受性。同时，该转换器为恶劣环境提供了坚固可靠的触控人机界面（HMI）解决方案。

PSOC™ 4100T Plus 是一款微控制器，具有标准通信、定时外设和英飞凌第五代 CAPSENSE™ 及多感 HMI 技术，专为各种低功耗应用而设计，包括白色家电、小家电、触摸控制屏和智能互联网产品，这些应用需要低功耗运行和更高性能，以实现下一代用户体验。

特性

- 32 位 MCU 子系统
 - 配置单周期乘法的48 MHz Arm® Cortex®-M0+ CPU
 - 高达 128 kB 的闪存，带读取加速器
 - 多达 32 KB 的 SRAM
- 低功耗 1.71 V 至 5.5 V 工作电压
 - 深度睡眠模式，具有 8 μA 始终保持开启的触摸传感功能
 - 在 300 μA（平均值）下进行主动触摸检测和跟踪
- 第五代 CAPSENSE™ 传感器
 - 低功耗多传感转换器 (MSCLP) 中的全新比率计量传感架构为电容式传感提供了同类最佳的信噪比 (SNR) (>5:1) 和液体容差。
 - 深度睡眠模式下的“始终在线”传感功能，通过基于硬件的触摸检测唤醒功能，实现待机模式下的超低功耗运行。
 - 无需 MCU 内核的协助即可进行自主通道扫描，通过主动触摸检测和跟踪实现低功耗优化
 - 基于机器学习算法的高级定向近距离传感技术
 - 通过英飞凌提供的软件组件可以更容易地实现电容式传感设计
 - 自动硬件调校 (SmartSense)
- 串行通信
 - 两个独立的运行时可重新配置串行通信模块 (SCB)，其中一个模块具有可重新配置的 I²C、SPI 或 UART 功能，另一个模块具有主/从 I²C 功能。
 - 三个 UART 块，带 RTS 和 CTS
- 定时和脉冲宽度调制器
 - 六个 16 位定时器/计数器/脉冲宽度调制器 (TCPWM) 模块
 - 支持中心对齐模式、边缘模式和伪随机模式
 - 基于比较器的关断信号触发
 - 正交解码器
- 时钟源
 - ±1% 内部主振荡器 (IMO)
 - 40 kHz 内部低功耗振荡器 (ILO)
 - 32-kHz 时钟晶体振荡器 (WCO)

本数据手册的原文使用英文撰写。为方便起见，英飞凌提供了译文；由于翻译过程中可能使用了自动化工具，英飞凌不保证译文的准确性。为确认准确性请务必访问 infineon.com 参考最新的英文版本（控制文档）。

特性

- ADC 转换
 - 12 位百万采样 ADC，带 8 通道序列器
- 多达53个可编程的 GPIO 引脚
 - 44LD TQFP (0.8 毫米间距)、48LD TQFP (0.5 毫米间距)、48L QFN (0.4 毫米间距) 和 64LD TQFP (0.5 毫米间距)
 - GPIO 引脚可以具有传感或数字功能
- ModusToolbox™
 - 多平台工具和软件库的综合集合
 - 包括板级支持包 (BSP)、外设驱动库 (PDL) 和中间件如 CAPSENSE™
- 行业标准工具的兼容性
 - 配置完成后，可以使用基于Arm®的行业标准开发工具进行开发

开发生态系统

PSOC™ 4100T Plus 资源

英飞凌在 www.infineon.com 上提供了丰富的数据帮助您选择合适的 PSOC™ 器件，并快速有效地将其集成到您的设计中。以下是 PSOC™ 4100T Plus资源的简化超链接列表：

- **概述：** [PSOC™ 产品组合](#)
- **产品选择器：** [PSOC™ 4 MCU](#)
- **应用笔记** 涵盖了从基础到高级的广泛主题；请在使用本设备时参考以下内容：
 - [AN79953](#): PSOC™ 4 MCU 入门
 - [AN88619](#): PSOC™ 4 MCU硬件设计注意事项
 - [AN85951](#): PSOC™ 4 和 PSOC™ 6 MCU CAPSENSE™ 设计指南
 - [AN234231](#): PSOC™ 4 CAPSENSE™ 超低功耗电容式传感技术
 - [AN86233](#): PSOC™ 4 MCU 功耗降低技术
 - [AN239751](#): 反激式电感传感设计指南
 - [AN239805](#): 使用 PSOC™ 4 CAPSENSE™ 进行液位传感
 - [AN241091](#): 利用 PSOC™ 4 CAPSENSE™ 进行悬停触摸传感
 - [AN241228](#): 使用 PSOC™ 4 CAPSENSE™ 进行磨损检测
 - [AN241195](#): PSOC™ 4 CAPSENSE™ 设计的制造测试建议
- **代码示例** 展示了产品特性和使用，可访问以下地址获取: [GitHub repositories](#)
- **技术参考手册 (TRMs)** 详细介绍了PSOC™ 4 架构和寄存器。
- **PSOC™ 4 MCU 编程规范**提供对PSOC™ 4 MCU 非易失性存储器进行编程的必要信息。
- **开发工具**
 - [ModusToolbox™](#) 软件通过强大的工具和软件库实现跨平台代码开发
 - PSOC™ 4100T Plus 将在产品发布时提供评估、系统解决方案和开发套件。
 - [CY8CPROTO-041TP 原型开发套件](#)使您能够使用 PSOC™ 4100T Plus 器件评估和开发英飞凌第五代低功耗 CAPSENSE™ 解决方案。
 - [MiniProg4](#) 和 [MiniProg3](#) 一体式开发编程器和调试器。
 - [PSOC™ 4 MCU CAD 库](#) 为常用工具提供封装和原理图支持。IBIS 模型也可用。
- **培训视频**涵盖各种主题，包括[PSOC™ 101 系列](#)。
- **英飞凌开发者社区**可以每周7天、每天24小时与世界各地的PSOC™开发者交流，并设置了一个专门的 [PSOC™ 4 MCU community](#)。

ModusToolbox™

ModusToolbox™

ModusToolbox™ 是英飞凌的多平台工具和软件库的综合集合，为创建融合的 MCU 和无线系统提供了沉浸式的开发体验。

- 全面 - 它拥有你需要的资源
- 灵活 - 你可以在自己的工作流中使用这些资源

- 精细化 - 你可以只获得你想要的资源

英飞凌在 [GitHub](#) 上提供了大量的代码库，包括：

- 与英飞凌套件相一致的板级支持包 (BSP)
- 包括外设驱动库 (PDL) 在内的底层资源
- 实现行业领先功能的中间件，如 CAPSENSE™
- 一套经过全面测试的代码示例应用程序

ModusToolbox™ 软件与集成开发环境无关，可轻松适应您的工作流程和首选开发环境。它包括项目创建器、外设和库配置器、库管理器以及用于 ModusToolbox™ 软件的可选 Eclipse IDE，如图 1 所示。有关使用英飞凌工具的信息，请参阅随 ModusToolbox™ 软件提供的文档和 [AN79953: Getting started with PSOC™ 4](#)。




图 1 ModusToolbox™ 工具

目录

特性.....	1
开发生态系统	3
ModusToolbox™	4
目录.....	5
框图	7
1 功能定义	8
1.1 CPU和存储器子系统.....	8
1.1.1 CPU.....	8
1.1.2 Flash	8
1.1.3 SRAM	8
1.1.4 SROM	8
1.2 系统资源.....	8
1.2.1 电源系统.....	8
1.2.2 时钟系统.....	8
1.2.3 IMO时钟源	9
1.2.4 ILO时钟源.....	9
1.2.5 看门狗定时器和计数器.....	9
1.2.6 复位.....	9
1.3 固定功能数字模块.....	11
1.3.1 TCPWM 模块.....	10
1.3.2 串行通信模块 (SCB)	10
1.4 GPIO	11
1.5 特殊功能外设.....	11
1.5.1 CAPSENSE™ 传感.....	12
1.6 可编程数字块 (智能输入/输出)	12
1.7 12位 SAR ADC.....	12
2 引脚分布	13
2.1 备用引脚功能.....	15
3 功率	18
3.1 模式 1: 2.0V 至 5.5V 外部电源	18
3.2 模式 2: 1.8 V ±5% 外部电源	18
4 电气规格	19
4.1 绝对最大额定值.....	19
4.2 器件级规范.....	20
4.2.1 GPIO.....	22
4.2.2 XRES	23
4.2.3 CAPSENSE™ block	24
4.3 数字外设.....	26
4.3.1 定时器/计数器/脉宽调制器 (TCPWM)	26
4.3.2 I ² C	26
4.3.3 UART.....	27
4.3.4 SPI	27
4.4 存储器.....	28
4.5 系统资源.....	28
4.5.1 上电复位 (POR)	28
4.5.2 SWD 接口.....	29
4.5.3 内部主振荡器.....	29
4.5.4 内部低速振荡器.....	30
5 订购信息	32
6 应用示例原理图	35
7 封装信息	36



目录	
7.1 封装图.....	37
8 缩略语.....	41
9 文档惯例.....	45
修订记录.....	46

框图

框图




图 2 框图

该器件能够为硬件和固件的编程、测试、调试和跟踪提供广泛的支持。

Arm®串行线调试 (SWD) 接口支持器件的所有编程和调试功能。

借助完善的片上调试 (DoC) 功能，可以使用标准的生产用器件在最终系统中进行全面的器件调试。它不需要特殊的接口、调试转接板、模拟器或仿真器。只需要标准的编程连接，即可全面支持调试。

ModusToolbox™ IDE 为该设备提供完全集成的编程和调试支持。SWD接口与工业标准的第三方工具全面兼容。它拥有以下优点：

- 允许禁用调试功能
- 增强闪存保护功能
- 允许在片上可编程模块上执行客户专用功能

调试电路默认处于启用状态，并且可以通过固件禁用它。如果未使能，唯一的使能方法是擦除整个器件，清除闪存保护，然后用使能调试的新固件对器件进行重新编程。只有在擦除固件后才能改写调试固件的启用使能，从而提高安全性。

此外，如某些应用担心网络钓鱼会通过器件恶意重新编程来进行欺诈性攻击或试图启动和中断闪存程序列表来击败安全设定的应用，所有器件接口都可以被永久禁用。当器件的最大安全级别被触发时，将禁用所有编程、调试和测试接口。因此，已触发最大安全级别的器件将不能返回进行故障分析。这是该产品允许客户权衡的地方。当器件的最大安全级别被触发时，将禁用所有编程、调试和测试接口。因此，已触发最大安全级别的器件将不能返回进行故障分析。这是该产品允许客户权衡的地方。

1 功能定义

1.1 CPU 和存储器子系统

1.1.1 CPU

PSOC™ 4100T Plus 中的Cortex®-M0+ CPU是 32 位MCU 子系统的部分，该设计针对低功耗操作进行了优化，具有大量的时钟门控。此外，几乎所有指令的长度都为16位，并且CPU执行Thumb-2指令子集。它包括一个带有八个中断输入的嵌套向量中断控制器 (NVIC) 模块和一个唤醒中断控制器 (WIC)。通过 WIC 可以将处理器从深度睡眠模式唤醒，这样，当芯片处于深度睡眠模式时，可以关闭主处理器的电源。

CPU还包含一个串行线调试 (SWD) 接口，即为JTAG的一个两线模式。PSOC™ 4100T Plus 的调试配置拥有四个断点 (地址) 比较器和两个观察点 (数据) 比较器。共有八个 Datawire/DMA 通道。

1.1.2 Flash

PSOC™ 4100T Plus 器件包含一个128 KB 闪存模块，该模块的闪存加速器与 CPU 紧密耦合，以缩短闪存模块的平均访问时间。低功耗闪存块旨在提供两种48 MHz 时的等待状态 (WS) 访问时间。通过闪存加速器，闪存的单周期访问时间平均为SRAM访问时间的85%。

1.1.3 SRAM

32 KB的 SRAM 能够在工作频率为 48 MHz的情况下进行零等待状态的访问。

1.1.4 SRAM

此外，还提供了包含启动和配置子程序的 8 KB 特权 ROM。

1.2 系统资源

1.2.1 电源系统

电源系统将在"电源"一节中详细介绍。它确保电压水平符合各模式的要求，并延迟模式进入（例如，上电复位 (POR)），直到电压水平符合正常功能的要求，或者产生复位（例如，检测到断电时）。PSOC 采用 1.8 V ±5%（外部稳压）或 2.0 至 5.5 V（内部稳压）范围内的单一外部电源工作，并具有三种不同的电源模式，这些模式之间的转换由电源系统管理。PSOC™ 4100T Plus 256 KB 提供运行、睡眠和深度睡眠低功耗模式。

所有子系统在主动模式下都能运行。CPU 子系统（CPU、闪存和 SRAM）在睡眠模式下被时钟门控关闭，但所有外设和中断在发生唤醒事件时会立即被激活。在深度睡眠模式下，高速时钟和相关电路都被关闭，从该模式唤醒会需要 35 μs。触摸传感系统可在深度睡眠模式下保持运行，并在以下情况下提供中断信号：触摸唤醒或近距离唤醒模式。

1.2.2 时钟系统

PSOC™ 4100T Plus 时钟系统为需要时钟的所有子系统提供时钟，并且通过该时钟系统可以在各种时钟源之间进行切换而没有毛刺脉冲。此外，该时钟系统可确保不会出现亚稳态情况。

PSOC™ 4100T Plus 的时钟系统由 IMO、ILO 和 32 kHz 手表晶体振荡器组成。




图 3 MCU 时钟架构

通过分频 HFCLK 信号可以生成用于数字外设的同步时钟。PSOC™ 4100T Plus 有 18 个时钟分频器。共有 12 个 16 位分频器，为生成精细的频率提供了很大的灵活性。还有 5 个 16.5 位分数分频器和 1 个 24.5 位分数分频器。

1.2.3 IMO 时钟源

在 PSOC™ 4100T Plus 中，IMO 是主要内部时钟源。在出厂测试过程中，该时钟源会被校准以达到指定的精度。IMO 的默认频率为 24 MHz 并且能以步长为 4 MHz 从 24 MHz 递增至 48 MHz。在整个电压和温度范围内，IMO 的公差为 $\pm 1\%$ 。

1.2.4 ILO 时钟源

ILO 是一个极低功耗的 40 kHz 振荡器，主要用于在深度睡眠模式下为看门狗定时器 (WDT) 和外设操作生成时钟。利用 IMO 校准 ILO 驱动计数器可以提高精度。

1.2.5 看门狗定时器和计数器

在由 ILO 提供的时钟模块中运行看门狗定时器；这样看门狗在深度睡眠模式下仍能工作。另外，如果该看门狗没有得到处理，则将在超时前生成看门狗复位。看门狗复位会被记录在一个在固件可读的复位原因寄存器内。如果需要，除了生成复位外，还可以通过该定时器执行中断操作。看门狗复位会被记录在一个在固件可读的复位原因寄存器内。如果需要，除了生成复位外，还可以通过该定时器执行中断操作。

1.2.6 复位

可以从各种源 (包括软件复位) 复位 PSOC™ 4100T Plus。复位事件是异步的，并确保器件恢复到一个已知状态。复位原因被记录在寄存器内，该寄存器的内容在复位过程中保持不变，允许用户通过软件确定复位原因。XRES 引脚用于外部复位，低电平有效。XRES 引脚有一个内部上拉电阻 (永远使能)。

1.3 固定功能数字模块

1.3.1 TCPWM模块

TCPWM模块包含一个用户可编程周期长度的16位计数器。另外，还有一个捕获寄存器，用于记录发生事件(可能是I/O事件)时的计数值;一个周期寄存器，用于停止或自动重新加载计数器(如果计数值等于周期寄存器的值)，还有比较寄存器用于生成PWM占空比输出的比较值信号。该模块还提供了正向输出和反向输出以及它们间的可编程偏移;这样，这些输出可以作为可编程死区的互补PWM输出使用。TCPWM 具有 Kill 输入，可强制输出到预定状态。每个块还包含一个正交解码器。PSOC™ 4100T Plus 中有六个 TCPWM 块。

1.3.2 串行通信模块 (SCB)

PSOC™ 4100T Plus 有两个串行通信模块，可编程为 SPI、I²C，或 UART 功能。其中一个模块可在任何模式下运行，另一个模块是I²C主/从模块，主要用于连接主机。此外，它还有三个专用 UART 块。

1.3.2.1 I²C 模式

硬件I²C 模块实现了完整的多主从接口(支持多主仲裁)。该模块的运行速度高达 1000 kbps (快速模式)，并具有灵活的缓冲选项，可减少 CPU 的中断开销和延迟。它还支持 EZI²C，可在 PSOC™ 4100T Plus 的内存中创建子地址范围，并有效地将 I²C 通信简化为对内存数组的读写操作。此外，该模块支持 8 级深度 FIFO 用于接收和发送，通过增加 CPU 读取数据的时间，大大减少了由于 CPU 未能按时读取数据而导致的时钟延长。

I²C 外设兼容恩智浦 I²C 总线规范及用户手册 (UM10204) 中定义的 I²C 标准模式和快速模式设备。I²C 总线 I/O 采用开漏模式下的 GPIO 实现。

在以下几方面，PSOC™ 4100T Plus 不完全符合I²C 规范:

- GPIO 单元没有过压容差功能，因此不能热插拔或独立于其它I²C 系统来上电。

1.3.2.2 UART模式

UART模式：这是一个运行速率高达1-Mbps的全功能UART。此外，它还支持9位多处理器模式，此模式允许寻址连接到通用RX和TX线的外设。支持通用UART功能，如奇偶校验错误、中断检测和帧错误。一个8字节深度的FIFO容许更长的CPU服务延迟。

1.3.2.3 SPI 模式

SPI模式支持全Motorola SPI、TI SSP (添加了一个用于同步SPI编解码的启动脉冲) 和National Microwire (SPI的半双工形式)。该SPI模块可以使用FIFO。

1.4 GPIO

64-TQFP 封装中有 53 个 GPIO。GPIO 模块实现以下功能：

- 八种驱动模式：
 - 模拟输入模式（输入和输出缓冲器禁用）
 - 仅限输入
 - 弱上拉和强下拉（阻性上拉）
 - 强上拉和弱下拉（阻性下拉）
 - 开漏和强下拉
 - 开漏和强上拉
 - 强上拉和强下拉
 - 弱上拉和弱下拉
- 输入阈值选择（CMOS 或 LVTTL）
- 除了各种驱动模式外，还允许启用/禁用输入和输出缓冲器的单独控制
- 可选的斜率，用于控制 dV/dt 相关噪声，有助于改善 EMI

各个引脚被分组为逻辑单元（又称为端口），每个端口的宽度为 8 位（端口 5 和 6 会少一些）。在上电和复位期间，各模块被强制禁用，以防止给任何输入供电和/或造成引脚启用时的过电流现象。一个高速 I/O 矩阵的复用网络用于复用连接多个信号至一个 I/O 引脚。

数据输出寄存器和引脚状态寄存器分别用于保存引脚上需要驱动的值和引脚的状态。每个 I/O 引脚都可以生成一个中断，如果启用的话，每个 I/O 端口都有一个中断请求（IRQ）和中断服务程序（ISR）与向量之间关联

1.5 特殊功能外设

1.5.1 CAPSENSE™ 传感

PSOC™ 4100T Plus 通过 MSC CAPSENSE™ 模块支持 CAPSENSE™。PSOC™ 4100T Plus 中有一个 MSCLP 模块，可用于在深度睡眠和激活模式下自主扫描感测输入（无需 CPU 排序和干预）。因此，CAPSENSE™ 功能通过自动控制或程序控制在系统中的一个引脚或一组引脚来提供。

PSOC™ 4100T Plus MSCLP 模块与上一代电容式传感模块相比有以下改进：

- 基于全新比率模拟架构和先进硬件滤波改进了 SNR，可实现现代时尚用户界面解决方案，具有卓越防水性以及适用于恶劣环境的坚固可靠的触摸 HMI 解决方案。
- 更高的灵敏度可支持更小的传感器、更高的接近检测范围以及范围更广的覆盖厚度和材料种类。
- 通过 "始终在线" 传感技术实现超低功耗运行，该技术提供基于硬件的传感器数据处理，用于在设备深度睡眠模式下自动检测触控，以实现触控唤醒操作。
- 自主，即与 CPU 无关，通道排序和扫描，实现低功耗优化。
- 改进的屏蔽驱动方法并支持宽范围的屏蔽电极电容值，以实现卓越的防水性。
- 更高的传感器电容范围，支持更简单的布局和更多种类的传感器的应用。
- 更高的 EMI 性能
- 为 CAPSENSE™ 块提供了一个驱动程序，便于使用。
- CAPSENSE™ 块提供多种传感方法，如互电容传感、自电容传感和电感传感。
- MSCLP 有两种超低功耗扫描模式：触摸唤醒 (WoT) 和主动低刷新 (ALR)。WoT 是一种自主扫描模式。

1.6 可编程数字块 (Smart I/O)

Smart I/O由各开关和LUT构成，该模块允许路由到GPIO端口引脚上的信号实现布尔 (Boolean) 功能。Smart I/O 可在连接到芯片的输入引脚上或输出信号上进行逻辑操作。Smart I/O 块与 I/O 端口 2 (8 个 GPIO 引脚) 相关联。

1.7 12 位 SAR ADC

12 位分辨率和 1 Msps 采样率的 SAR ADC 可在最大为 18 MHz 的时钟速率下运行，在该频率下进行 12 位数据转换至少需要 18 个时钟周期。

采样保持 (S/H) 孔径可编程，这能够满足对驱动 SAR 输入的放大器的增益带宽的要求，从而确定其稳定时间，必要时可放宽。可以为内部参考电压放大器提供一个外部旁路电容 (通过一个固定的引脚位置)。

SAR 通过一个 8 线输入的序列器与一组固定引脚相连。序列器对选中的通道进行循环自动扫描 (序列器扫描)，而不需要任何切换开销 (即无论是在单通道的还是分布在多通道上，总采样带宽一直等于 1 Msps)。序列器的切换通过一个状态机或固件驱动实现。序列器可通过缓冲每个通道来降低 CPU 中断处理的要求。为了适应各种源阻抗和频率的信号，每个通道可以编程不同的采样时间。另外，SAR ADC 支持硬件的转换结果溢出检测机制。转换结果的上下范围可以指定并保存在寄存器里，当 ADC 转换结果上/下溢出时，可以触发中断。这样节省了序列器扫描操作和 CPU 检测转换结果溢出与否的时间。

引脚分布

2 引脚分布

表 1 提供了 44LD TQFP、48LD TQFP、48L QFN 和 64LD TQFP 封装的 PSOC™ 4100T Plus 引脚列表。

表 1 PSOC™ 4100T Plus 引脚列表

64-TQFP		48-TQFP		48-QFN		44-TQFP	
Pin	Name	Pin	Name	Pin	Name	Pin	Name
43	P0.0	27	P0.0	27	P0.0	23	P0.0
44	P0.1	28	P0.1	28	P0.1	24	P0.1
45	P0.2	29	P0.2	29	P0.2	25	P0.2
46	P0.3	30	P0.3	30	P0.3	26	P0.3
47	P0.4	31	P0.4	31	P0.4	27	P0.4
48	P0.5	32	P0.5	32	P0.5	28	P0.5
49	P0.6	33	P0.6	33	P0.6	29	P0.6
50	P0.7	34	P0.7	34	P0.7	30	P0.7
51	XRES	35	XRES	35	XRES	31	XRES
52	VCCD	36	VCCD	36	VCCD	32	VCCD
53	VSSD	37	VSSD	37	VSSD	33	VSSD
54	VDDD	38	VDDD	38	VDDD	34	VDDD
55	VDDA	39	VDDA	39	VDDA	35	VDDA
56	VSSA	40	VSSA	40	VSSA	36	VSSA
57	P1.0	41	P1.0	41	P1.0	37	P1.0
58	P1.1	42	P1.1	42	P1.1	38	P1.1
59	P1.2	43	P1.2	43	P1.2	39	P1.2
60	P1.3	44	P1.3	44	P1.3	40	P1.3
61	P1.4	45	P1.4	45	P1.4	41	P1.4
62	P1.5	46	P1.5	46	P1.5	42	P1.5
63	P1.6	47	P1.6	47	P1.6	43	P1.6
64	P1.7	48	P1.7	48	P1.7	44	P1.7
1	P2.0	1	P2.0	1	P2.0	1	P2.0
2	P2.1	2	P2.1	2	P2.1	2	P2.1
3	P2.2	3	P2.2	3	P2.2	3	P2.2
4	P2.3	4	P2.3	4	P2.3	4	P2.3
5	P2.4	5	P2.4	5	P2.4	5	P2.4
6	P2.5	6	P2.5	6	P2.5	6	P2.5
7	P2.6	7	P2.6	7	P2.6	7	P2.6
8	P2.7	8	P2.7	8	P2.7	8	P2.7
9	VSSD	9	VSSD	9	VSSD	9	VSSD
10	P3.0	–	–	–	–	–	–
11	P3.1	10	P3.1	10	P3.1	10	P3.1
12	P3.2	11	P3.2	11	P3.2	11	P3.2
13	P3.3	12	P3.3	12	P3.3	12	P3.3

引脚分布

表 1 PSOC™ 4100T Plus 引脚列表 (续)

64-TQFP		48-TQFP		48-QFN		44-TQFP	
Pin	Name	Pin	Name	Pin	Name	Pin	Name
14	P3.4	-	-	-	-	-	-
15	P3.5	-	-	-	-	-	-
16	P3.6	-	-	-	-	-	-
17	P3.7	-	-	-	-	-	-
18	VDDD	13	VDDD	13	VDDD	13	VDDD
19	P4.0	14	P4.0	14	P4.0	14	P4.0
20	P4.1	15	P4.1	15	P4.1	15	P4.1
21	P4.2	16	P4.2	16	P4.2	16	P4.2
22	P4.3	17	P4.3	17	P4.3	17	P4.3
23	P4.4	18	P4.4	18	P4.4	18	P4.4
24	P4.5	19	P4.5	19	P4.5	19	P4.5
25	P4.6	20	P4.6	20	P4.6	20	P4.6
26	P4.7	-	-	-	-	-	-
27	P5.0	-	-	-	-	-	-
28	VSSD	21	VSSD	21	VSSD	21	VSSD
29	VDDD	22	VDDD	22	VDDD	22	VDDD
30	P5.1	23	P5.1	23	P5.1	-	-
31	P5.2	24	P5.2	24	P5.2	-	-
32	P5.3	25	P5.3	25	P5.3	-	-
33	P5.4	26	P5.4	26	P5.4	-	-
34	P5.5	-	-	-	-	-	-
35	P5.6	-	-	-	-	-	-
36	P5.7	-	-	-	-	-	-
37	P6.0	-	-	-	-	-	-
38	P6.1	-	-	-	-	-	-
39	P6.2	-	-	-	-	-	-
40	P6.3	-	-	-	-	-	-
41	P6.4	-	-	-	-	-	-
42	VSSD	-	-	-	-	-	-

各种电源引脚的功能如下说明:

VDDD、VDDA: 分别为数字和模拟部分供电。

VSSD、VSSA: 分别为数字和CAPSENSE™部分的接地。

VCCD: 稳压数字电源 (2.0V ± 5%)

GPIO (按封装) :

Number	44-TQFP	48-TQFP	48-QFN	64-TQFP
GPIO	34	38	38	53

2.1 备用引脚功能

每个端口引脚都有多个复用功能，如表 2 所示。ACT #x 和 DS #y 列分别表示活动和深度睡眠模式信号。

信号的表示形式为“IPName[x].signal_name[u]:y”，其中：

IPName = 块的名称（例如 tcpwm）。

x = IP 的唯一实例。

Signal_name = 信号的名称。

u = 信号编号，其中特定信号名称有多个信号。

y = 指定信号名称的副本。

例如，名称“tcpwm[0].line_compl[3]:4”表示这是 TCPWM 块的实例 0，信号为“line_compl # 3（线路输出的补充）”，这是该信号的第四次出现（副本）。

提供信号副本是为了允许路由的灵活性并最大限度地利用片上资源。

表 2 PSOC™ 4100T Plus 引脚复用功能表

Pin	Name	Analog	MSC/IOSS	PRGIO	CSD_SENSE	CSD_SHIELD	AMUXA	AMUXB	ACT #0	ACT #1	ACT #2	ACT #3	DS #0	DS #1	DS #2	DS #3
43	P0.0	-	csd.msc_gpio_ctrl_sns[0]	-	csd.sense:0	csd.shield:0	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[0]:0	scb[0].uart_rx:0	pass.dsi_sar_data_val_id	tcpwm.tr_in[0]:0	csd.msc_drv[0]	-	scb[0].i2c_scl:0	scb[0].spi_select0:0
44	P0.1	-	csd.msc_gpio_ctrl_sns[1]	-	csd.sense:1	csd.shield:1	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[0]:0	scb[0].uart_tx:0	pass.tr_sar_out	tcpwm.tr_in[1]:0	csd.msc_drv[1]	-	scb[0].i2c_sda:0	scb[0].spi_select1:0
45	P0.2	wco.wco_in	csd.msc_gpio_ctrl_sns[2]	-	csd.sense:2	csd.shield:2	amuxbus_a_msc	amuxbus_b_msc	-	scb[0].uart_cts:0	pass.dsi_sar_sample_done	-	csd.msc_drv[2]	-	-	scb[0].spi_select2:0
46	P0.3	wco.wco_out	csd.msc_gpio_ctrl_sns[3]	-	csd.sense:3	csd.shield:3	amuxbus_a_msc	amuxbus_b_msc	-	scb[0].uart_rts:0	pass.dsi_sar_data[0]	-	csd.msc_drv[3]	-	-	scb[0].spi_select3:0
47	P0.4	-	csd.msc_gpio_ctrl_sns[4]	-	csd.sense:4	csd.shield:4	amuxbus_a_msc	amuxbus_b_msc	srss.ext_clk	-	pass.dsi_sar_data[1]	-	csd.msc_drv[4]	-	-	scb[0].spi_mosi:0
48	P0.5	-	csd.msc_gpio_ctrl_sns[5]	-	csd.sense:5	csd.shield:5	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	csd.msc_drv[5]	-	-	scb[0].spi_miso:0
49	P0.6	-	csd.msc_gpio_ctrl_sns[6]	-	csd.sense:6	csd.shield:6	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[1]:0	-	-	-	csd.msc_drv[6]	-	-	scb[0].spi_clk:0
50	P0.7	-	csd.msc_gpio_ctrl_sns[7]	-	csd.sense:7	csd.shield:7	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[1]:0	-	-	-	csd.msc_drv[7]	-	-	-
57	P1.0	csd.cmod1pads csd.cmod1pad_cref csd.cmod1pad_ccomp	csd.msc_gpio_ctrl_cmod1	-	csd.sense:8	csd.shield:8	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	csd.msc_cmod1_ddrv	-	-	-
58	P1.1	csd.cmod2pads csd.cmod2pad_cref csd.cmod2pad_ccomp	csd.msc_gpio_ctrl_cmod2	-	csd.sense:9	csd.shield:9	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	csd.msc_cmod2_ddrv	-	-	-

表 2 PSOC™ 4100T Plus 引脚复用功能表 (续)

Pin	Name	Analog	MSC/IOSS	PRGIO	CSD_SENSE	CSD_SHIELD	AMUXA	AMUXB	ACT #0	ACT #1	ACT #2	ACT #3	DS #0	DS #1	DS #2	DS #3
59	P1.2	-	csd.msc_gpio_ctrl_sns[8]	-	csd.sense:10	csd.shield:10	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	csd.msc_drv[8]	-	-	-
60	P1.3	-	csd.msc_gpio_ctrl_sns[9]	-	csd.sense:11	csd.shield:11	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	csd.msc_drv[9]	-	-	scb[1].spi_select0:0
61	P1.4	-	csd.msc_gpio_ctrl_sns[10]	-	csd.sense:12	csd.shield:12	amuxbus_a_msc	amuxbus_b_msc	-	scb[1].uart_rx:0	pass.dsi_sar_data[2]:0	tcpwm.tr_in[2]:0	csd.msc_drv[10]	-	scb[1].i2c_scl:0	scb[1].spi_select1:0
62	P1.5	-	csd.msc_gpio_ctrl_sns[11]	-	csd.sense:13	csd.shield:13	amuxbus_a_msc	amuxbus_b_msc	-	scb[1].uart_tx:0	pass.dsi_sar_data[3]:0	tcpwm.tr_in[3]:0	csd.msc_drv[11]	csd.ext_sync:0	scb[1].i2c_sda:0	scb[1].spi_mosi:0
63	P1.6	-	csd.msc_gpio_ctrl_sns[12]	-	csd.sense:14	csd.shield:14	amuxbus_a_msc	amuxbus_b_msc	-	scb[1].uart_csts:0	-	-	csd.msc_drv[12]	csd.ext_sync_clk:0	-	scb[1].spi_miso:0
64	P1.7	pass.sar_ext_vref0 pass.sar_ext_vref1	csd.msc_gpio_ctrl_sns[13]	-	csd.sense:15	csd.shield:15	amuxbus_a_msc	amuxbus_b_msc	-	scb[1].uart_rts:0	-	-	csd.msc_drv[13]	csd.ext_frm_start:0	-	scb[1].spi_clk:0
1	P2.0	pass.sarmux_pads[0]	csd.msc_gpio_ctrl_sns[14]	prgio[0].io[0]	csd.sense:16	csd.shield:16	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line[2]:0	scb[2].uart_rx:0	pass.dsi_sar_data[4]:0	tcpwm.tr_in[4]:0	csd.msc_drv[14]	csd.obs_data[3]	scb[0].i2c_scl:1	scb[0].spi_select0:1
2	P2.1	pass.sarmux_pads[1]	csd.msc_gpio_ctrl_sns[15]	prgio[0].io[1]	csd.sense:17	csd.shield:17	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line_compl[2]:0	scb[2].uart_tx:0	pass.dsi_sar_data[5]:0	tcpwm.tr_in[5]:0	csd.msc_drv[15]	csd.obs_data[2]	scb[0].i2c_sda:1	scb[0].spi_select1:1
3	P2.2	pass.sarmux_pads[2]	csd.msc_gpio_ctrl_sns[16]	prgio[0].io[2]	csd.sense:18	csd.shield:18	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line[3]:0	scb[2].uart_csts:0	-	-	csd.msc_drv[16]	csd.obs_data[1]	-	scb[0].spi_select2:1
4	P2.3	pass.sarmux_pads[3]	csd.msc_gpio_ctrl_sns[17]	prgio[0].io[3]	csd.sense:19	csd.shield:19	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line_compl[3]:0	scb[2].uart_rts:0	-	-	csd.msc_drv[17]	csd.obs_data[0]	-	scb[0].spi_select3:1
5	P2.4	pass.sarmux_pads[4]	csd.msc_gpio_ctrl_sns[18]	prgio[0].io[4]	csd.sense:20	csd.shield:20	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line[4]:0	scb[3].uart_rx:1	pass.dsi_sar_data[6]:0	-	csd.msc_drv[18]	csd.ext_sync:1	-	scb[0].spi_mosi:1
6	P2.5	pass.sarmux_pads[5]	csd.msc_gpio_ctrl_sns[19]	prgio[0].io[5]	csd.sense:21	csd.shield:21	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line_compl[4]:0	scb[3].uart_tx:1	pass.dsi_sar_data[7]:0	tcpwm.tr_in[6]:0	csd.msc_drv[19]	csd.ext_sync_clk:1	-	scb[0].spi_miso:1
7	P2.6	pass.sarmux_pads[6]	csd.msc_gpio_ctrl_sns[20]	prgio[0].io[6]	csd.sense:22	csd.shield:22	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line[5]:0	scb[3].uart_csts:1	-	tcpwm.tr_in[0]:1	csd.msc_drv[20]	csd.ext_frm_start:1	-	scb[0].spi_clk:1
8	P2.7	pass.sarmux_pads[7]	csd.msc_gpio_ctrl_sns[21]	prgio[0].io[7]	csd.sense:23	csd.shield:23	amuxbus_a_pass	amuxbus_b_pass	tcpwm.line_compl[5]:0	scb[3].uart_rts:1	-	-	csd.msc_drv[21]	-	-	-
10	P3.0	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	scb[3].uart_csts:0	-	-	-	-	-	scb[0].spi_select0:2
11	P3.1	-	csd.msc_gpio_ctrl_sns[22]	-	csd.sense:24	csd.shield:24	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[0]:1	scb[3].uart_rts:0	pass.dsi_sar_data[8]:0	tcpwm.tr_in[1]:1	csd.msc_drv[22]	-	-	scb[0].spi_select1:2
12	P3.2	-	csd.msc_gpio_ctrl_sns[23]	-	csd.sense:25	csd.shield:25	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[0]:1	scb[3].uart_rx:0	pass.dsi_sar_data[9]:0	tcpwm.tr_in[2]:1	csd.msc_drv[23]	cpuss.swd_data:0	scb[0].i2c_sda:2	scb[0].spi_select2:2
13	P3.3	-	csd.msc_gpio_ctrl_sns[24]	-	csd.sense:26	csd.shield:26	amuxbus_a_msc	amuxbus_b_msc	-	scb[3].uart_tx:0	-	-	csd.msc_drv[24]	cpuss.swd_clk:0	scb[0].i2c_scl:2	scb[0].spi_select3:2
14	P3.4	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	-	-	-	scb[0].spi_mosi:2
15	P3.5	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	-	-	-	scb[0].spi_miso:2
16	P3.6	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	-	-	-	scb[0].spi_clk:2
17	P3.7	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	-	-	-	-

表 2 PSOC™ 4100T Plus 引脚复用功能表 (续)

Pin	Name	Analog	MSC/IOSS	PRGIO	CSD_SENSE	CSD_SHIELD	AMUXA	AMUXB	ACT #0	ACT #1	ACT #2	ACT #3	DS #0	DS #1	DS #2	DS #3
19	P4.0	-	csd.msc_gpio_ctrl_sns[25]	-	csd.sense:27	csd.shield:27	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[1]:1	scb[4].uart_rx:0	pass.dsi_sar_data[10]:0	tcpwm.tr_in[3]:1	csd.msc_drv[25]	-	scb[1].i2c_scl:1	scb[1].spi_select0:1
20	P4.1	-	csd.msc_gpio_ctrl_sns[26]	-	csd.sense:28	csd.shield:28	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[1]:1	scb[4].uart_tx:0	pass.dsi_sar_data[11]:0	tcpwm.tr_in[4]:1	csd.msc_drv[26]	-	scb[1].i2c_sda:1	scb[1].spi_select1:1
21	P4.2	-	csd.msc_gpio_ctrl_sns[27]	-	csd.sense:29	csd.shield:29	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[2]:1	scb[4].uart_csts:0	-	-	csd.msc_drv[27]	-	-	scb[1].spi_select2:0
22	P4.3	-	csd.msc_gpio_ctrl_sns[28]	-	csd.sense:30	csd.shield:30	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[2]:1	scb[4].uart_rts:0	-	-	csd.msc_drv[28]	-	-	scb[1].spi_select3:0
23	P4.4	-	csd.msc_gpio_ctrl_sns[29]	-	csd.sense:31	csd.shield:31	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[3]:1	-	-	tcpwm.tr_in[5]:1	csd.msc_drv[29]	-	-	scb[1].spi_mosi:1
24	P4.5	-	csd.msc_gpio_ctrl_sns[30]	-	csd.sense:32	csd.shield:32	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[3]:1	-	-	tcpwm.tr_in[6]:1	csd.msc_drv[30]	-	-	scb[1].spi_miso:1
25	P4.6	-	csd.msc_gpio_ctrl_sns[31]	-	csd.sense:33	csd.shield:33	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[4]:1	-	-	-	csd.msc_drv[31]	-	-	scb[1].spi_clk:1
26	P4.7	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[4]:1	-	-	-	-	-	-	-
27	P5.0	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	-	-	-	-
30	P5.1	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[5]:1	scb[0].uart_rx:1	-	tcpwm.tr_in[0]:2	-	-	scb[1].i2c_scl:2	scb[1].spi_mosi:2
31	P5.2	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[5]:1	scb[0].uart_tx:1	-	tcpwm.tr_in[1]:2	-	-	scb[1].i2c_sda:2	scb[1].spi_miso:2
32	P5.3	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[0]:2	scb[0].uart_csts:1	-	tcpwm.tr_in[2]:2	-	-	-	scb[1].spi_clk:2
33	P5.4	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[0]:2	scb[0].uart_rts:1	-	tcpwm.tr_in[3]:2	-	-	-	scb[1].spi_select0:2
34	P5.5	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[1]:2	-	-	-	-	-	-	scb[1].spi_select1:2
35	P5.6	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[1]:2	-	-	-	-	-	-	scb[1].spi_select2:1
36	P5.7	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	-	-	-	-	-	-	-	scb[1].spi_select3:1
37	P6.0	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[2]:2	scb[1].uart_rx:1	-	tcpwm.tr_in[4]:2	-	-	scb[0].i2c_scl:3	scb[0].spi_select0:3
38	P6.1	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[2]:2	scb[1].uart_tx:1	-	tcpwm.tr_in[5]:2	-	-	scb[0].i2c_sda:3	scb[0].spi_select1:3
39	P6.2	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[3]:2	scb[1].uart_csts:1	-	tcpwm.tr_in[6]:2	-	-	-	scb[0].spi_mosi:3
40	P6.3	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line_compl[3]:2	scb[1].uart_rts:1	-	-	-	-	scb[1].i2c_scl:3	scb[0].spi_miso:3
41	P6.4	-	-	-	-	-	amuxbus_a_msc	amuxbus_b_msc	tcpwm.line[4]:2	-	-	-	-	-	scb[1].i2c_sda:3	scb[0].spi_clk:3

功率

3 功率

共有两种不同操作模式。在模式 1 中，电压范围从 2.0 V 到 5.5 V (未经外部稳压; 使用内部稳压器)。在模式 2 中，电压范围为 $1.8\text{ V} \pm 5\%$ (使用外部稳压; 电压范围为 1.71 到 1.89 V，不使用内部稳压器)。

3.1 模式 1: 2.0 V 至 5.5 V 外部电源

在这种模式下，PSOC™ 4100T Plus 由 2.0 至 5.5 V 范围内的任何外部电源供电。这个范围也是为电池供电操作而设计的。例如，该芯片支持电池供电，供电范围为 2.0 至 3.5 V。在这种模式下，PSOC™ 4100T Plus 的内部稳压器为内部逻辑供电，其输出连接到 V_{CCD} 引脚。 V_{CCD} 引脚必须通过一个外部电容器 ($2.2\ \mu\text{F}$; X5R 陶瓷或更好的电容器) 旁路接地，且不得与任何其他器件相连。




图 4 外部电源 (电压范围从 2.0 V 到 5.5 V，使能内部稳压器)

3.2 模式 2: $1.8\text{ V} \pm 5\%$ 外部电源

在此模式下，PSOC™ 4100T Plus 由外部电源供电，该电源电压必须在 1.71 至 1.89 V；请注意，此范围也需要包括电源纹波。在该模式下， V_{DD} 和 V_{CCD} 引脚短接相连并被旁路。内部稳压器可通过固件被禁用。

V_{DD} 和地之间必须有旁路电容。对于在此频率范围内工作的系统，通常选用一个电容 (如图 5)，与一个较小的电容 (如 $0.1\ \mu\text{F}$) 并行放置。请注意，这只是简单的经验法则。对于重要的应用，PCB 布局、走线间的电感和旁路寄生电容需要通过仿真设计以获得最佳的旁路。

旁路方案示例如图 5 所示。




图 5 $1.8\text{ V} \pm 5\%$ 的外部电源

电气规格

4 电气规格

4.1 绝对最大额定值

表 3 绝对最大额定值

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID1	V _{DD_ABS}	Analog or digital supply relative to V _{SS} (V _{SSD} = V _{SSA})	-0.5	-	6.0	V	Absolute maximum
SID2	V _{CCD_ABS}	Direct digital core voltage input relative to V _{SSD}	-0.5	-	1.95	V	Absolute maximum
SID3	V _{GPIO_ABS}	GPIO voltage; V _{DD} or V _{DDA}	-0.5	-	V _{DD} ⁺ 0.5	V	Absolute maximum
SID4	I _{GPIO_ABS}	Current per GPIO	-25	-	25	mA	Absolute maximum
SID5	I _{GPIO_injection}	GPIO injection current per pin	-0.5	-	0.5	mA	Absolute maximum
BID44	ESD_HBM	Electrostatic discharge voltage	6500			V	Human Body Model ESD
BID45	ESD_CDM	Electrostatic discharge voltage	2000			V	Charged Device Model ESD
BID46	I_LU	Latch-up current limits	-200		200	mA	Max/min current into any input or output, pin-to-pin, pin-to-supply at 125° C ambient

电气规格

4.2 器件级规范

表 4 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID53	V _{DDD}	Power supply input voltage	2.0		5.5	V	With internal regulator enabled
SID255	V _{DDD}	Power supply input voltage	1.71	1.8	1.89	V	Internal regulator enabled; VCCD connected to VDDD
SID54	V _{CCD}	Output voltage (for core logic)	–	1.8	–	V	With internal regulator enabled
SID55	C _{EFC}	External regulator voltage bypass for VCCD	–	2.2	–	μF	X5R ceramic or better
SID56	C _{EXC}	Power supply decoupling capacitor (±30% max) for VDDD	–	4.7	–	μF	X5R ceramic or better

激活模式, V_{DDD} = 1.71 V 至 5.5 V

SID10	I _{DD5}	Execute from flash; CPU at 6 MHz	–	1.8	2.7	mA	Typ = 25°C at V _{DDD} = 3.3 V. Max = 85°C at 5.5 V.
SID16	I _{DD11}	Execute from flash; CPU at 24 MHz	–	4.5	–	mA	Typ = 25°C at V _{DDD} = 3.3 V. Max = 85°C at 5.5 V.
SID19	I _{DD14}	Execute from flash; CPU at 48 MHz.	–	8.6	–	mA	Typ = 25°C at V _{DDD} = 3.3 V. Max = 85°C at 5.5 V.

睡眠模式, V_{DDD} = 2.0 V ~ 5.5 V (稳压器处于开启状态)

SID22	I _{DD17}	I ² C wakeup, WDT, and comparators on. 6 MHz.	–	1.7	2.2	mA	Typ = 25°C at V _{DDD} = 3.3 V. Max = 85°C at 5.5 V.
SID25	I _{DD20}	I ² C wakeup, WDT, and comparators on. 12 MHz.	–	2.2	2.5	mA	Typ = 25°C at V _{DDD} = 3.3 V. Max = 85°C at 5.5 V.

电气规格

表 4 直流规格 (续)

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
睡眠模式, V_{DDD} = 1.71 至 1.89 V							
SID28	I _{DD23}	I ² C wakeup, WDT, and comparators on. 6 MHz.	-	1.7	2.2	mA	Typ = 25 °C at V _{DDD} = 1.8 V. Max = 85 °C at 1.89 V.
SID28A	I _{DD23A}	I ² C wakeup, WDT, and comparators on. 12 MHz.	-	2.2	2.5	mA	Typ = 25 °C at V _{DDD} = 1.8 V. Max = 85 °C at 1.89 V.
深度睡眠模式, V_{DDD} = 2.0 至 3.6 V							
SID31	I _{DD26}	I ² C wakeup and WDT on.	-	2.5	80	μA	Typ = 25 °C at V _{DDD} = 3.3 V. Max = 85 °C at 3.6 V.
SID31A	I _{DD26A}	I ² C wakeup and WDT on.	-	2.5	18	μA	Typ = 25 °C at V _{DDD} = 3.3 V. Max = 55 °C at 3.6 V
深度睡眠模式, V_{DDD} = 3.6 至 5.5 V							
SID34	I _{DD29}	I ² C wakeup and WDT on.	-	2.5	80	μA	Typ = 25 °C at V _{DDD} = 3.3 V. Max = 85 °C at 5.5 V.
SID34A	I _{DD29A}	I ² C wakeup and WDT on.	-	2.5	19	μA	Typ = 25 °C at V _{DDD} = 3.3 V. Max = 55 °C at V _{DDD} = 5.5 V.
深度睡眠模式, V_{DDD} = 1.71 至 1.89 V							
SID37	I _{DD32}	I ² C wakeup and WDT on.	-	2.5	80	μA	Typ = 25 °C at V _{DDD} = 1.8 V. Max = 85 °C at 1.89 V
SID37A	I _{DD32A}	I ² C wakeup and WDT on.	-	2.5	16	μA	Typ = 25 °C at V _{DDD} = 1.8 V. Max = 55 °C at 1.89 V.
XRES电流							
SID307	I _{DD_XR}	Supply current while XRES asserted	-	2.0	5	mA	-

表 5 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID48	F _{CPU}	CPU frequency	DC	-	48	MHz	1.71 ≤ V _{DDD} ≤ 5.5
SID49	T _{SLEEP}	Wakeup from sleep mode	-	0	-	μs	-
SID50	T _{DEEPSLEEP}	Wakeup from deep sleep mode	-	-	35	μs	-

电气规格

4.2.1 GPIO

表 6 GPIO 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID57	V_{IH}	Input voltage high threshold	$0.7 \times V_{DDD}$	-	-	V	CMOS input
SID58	V_{IL}	Input voltage low threshold	-	-	$0.3 \times V_{DDD}$	V	CMOS input
SID241	V_{IH}	LVTTL input, $V_{DDD} < 2.7V$	$0.7 \times V_{DDD}$	-	-	V	-
SID242	V_{IL}	LVTTL input, $V_{DDD} < 2.7V$	-	-	$0.3 \times V_{DDD}$	V	-
SID243	V_{IH}	LVTTL input, $V_{DDD} \geq 2.7V$	2.0	-	-	V	-
SID244	V_{IL}	LVTTL input, $V_{DDD} \geq 2.7V$	-	-	0.8	V	-
SID59	V_{OH}	Output voltage high level	$V_{DDD} - 0.6$	-	-	V	$I_{OH} = 4 \text{ mA at } 3 \text{ V } V_{DDD}$
SID60	V_{OH}	Output voltage high level	$V_{DDD} - 0.5$	-	-	V	$I_{OH} = 1 \text{ mA at } 1.8 \text{ V } V_{DDD}$
SID61	V_{OL}	Output voltage low level	-	-	0.6	V	$I_{OL} = 4 \text{ mA at } 1.8 \text{ V } V_{DDD}$
SID62	V_{OL}	Output voltage low level	-	-	0.6	V	$I_{OL} = 10 \text{ mA at } 3 \text{ V } V_{DDD}$
SID62A	V_{OL}	Output voltage low level	-	-	0.4	V	$I_{OL} = 3 \text{ mA at } 3 \text{ V } V_{DDD}$
SID63	R_{PULLUP}	Pull-up resistor	3.5	5.6	8.5	k Ω	-
SID64	$R_{PULLDOWN}$	Pull-down resistor	3.5	5.6	8.5	k Ω	-
SID65	I_{IL}	Input leakage current (absolute value)	-	-	2	nA	25°C, $V_{DDD} = 3.0 \text{ V}$
SID65A	I_{IL_CTBM}	Input leakage on CTBm input pins	-	-	4	nA	-
SID66	C_{IN}	Input capacitance	-	-	7	pF	-
SID67	V_{HYSTTL}	Input hysteresis LVTTL $V_{DDD} \geq 2.7V$	25	40	-	mV	-
SID68	$V_{HYSCMOS}$	Input hysteresis CMOS	$0.05 \times V_{DDD}$	-	-	mV	-
SID69	I_{DIODE}	Current through protection diode to V_{DDD}/V_{SS}	-	-	100	μA	-
SID69A	I_{TOT_GPIO}	Maximum total source or sink chip current	-	-	200	mA	-

电气规格

表 7 GPIO 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID70	T_{RISEF}	Rise time in fast strong mode	2	–	12	ns	3.3 V V_{DDD} , Cload = 25 pF
SID71	T_{FALLF}	Fall time in fast strong mode	2	–	12	ns	3.3 V V_{DDD} , Cload = 25 pF
SID72	T_{RISES}	Rise time in slow strong mode	10	–	60	ns	3.3 V V_{DDD} , Cload = 25 pF
SID73	T_{FALLS}	Fall time in slow strong mode	10	–	60	ns	3.3 V V_{DDD} , Cload = 25 pF
SID74	$F_{GPIOOUT1}$	GPIO F_{OUT} ; 3.3 V $\leq V_{DDD} \leq 5.5$ V Fast strong mode	–	–	33	MHz	90/10%, 25-pF load, 60/40 duty cycle
SID75	$F_{GPIOOUT2}$	GPIO F_{OUT} ; 1.71 V $\leq V_{DDD} \leq 3.3$ V Fast strong mode	–	–	16.7	MHz	90/10%, 25-pF load, 60/40 duty cycle
SID76	$F_{GPIOOUT3}$	GPIO F_{OUT} ; 3.3 V $\leq V_{DDD} \leq 5.5$ V Slow strong mode	–	–	7	MHz	90/10%, 25-pF load, 60/40 duty cycle
SID245	$F_{GPIOOUT4}$	GPIO F_{OUT} ; 1.71 V $\leq V_{DDD} \leq 3.3$ V Slow strong mode.	–	–	3.5	MHz	90/10%, 25-pF load, 60/40 duty cycle
SID246	F_{GPIOIN}	GPIO input operating frequency; 1.71 V $\leq V_{DDD} \leq 5.5$ V	–	–	48	MHz	90/10% V_{IO}

4.2.2 XRES

表 8 XRES 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID77	V_{IH}	Input voltage high threshold	$0.7 \times V_{DDD}$	–	–	V	CMOS input
SID78	V_{IL}	Input voltage low threshold	–	–	$0.3 \times V_{DDD}$	V	CMOS input
SID79	R_{PULLUP}	Pull-up resistor	–	60	–	k Ω	–
SID80	C_{IN}	Input capacitance	–	–	7	pF	–
SID81	$V_{HYSXRES}$	Input voltage hysteresis	–	100	–	mV	–
SID82	I_{DIODE}	Current through protection diode to V_{DDD}/V_{SS}	–	–	100	μ A	–

表 9 XRES 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID83	$T_{RESETWIDTH}$	Reset pulse width	1	–	–	μ s	–
BID194	$T_{RESETWAKE}$	Wake-up time from reset release	–	–	2.7	ms	–

电气规格

4.2.3 CAPSENSE™ 块

表 10 MSCLP CAPSENSE™ 规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SIDMSC_1	V _{DD_RIPPLE}	Max allowed ripple on power supply, 1 kHz to 10 MHz	-	-	±50	mV	V _{DD} ≥ 2 V (with ripple), 25 °C T _A , Sensitivity ≥ 50 counts/0.1 pF, 2 pF < C _s < 50 pF
SIDMSC_2	V _{DD_RIPPLE_1.8}	Max allowed ripple on power supply, 1 kHz to 10 MHz	-	-	±25	mV	V _{DD} ≥ 1.75 V (with ripple), 25 °C T _A , Sensitivity ≥ 50 counts/0.1 pF, 2 pF < C _s < 50 pF
SIDMSC_2B	F _{MOD}	Modulator frequency	-	-	46	MHz	All V _{DD}
SIDMSC_2C	F _{MSCLP_IMO_TOL}	MSCLP clock frequency variation at 25, 38, and 46 MHz	-3	-	+2.5	%	All V _{DD}
SIDMSC_5	V _{MSC_LP}	Voltage range of operation	1.71	-	5.5	V	1.8 V ±5% Externally regulated, 2 V to 5.5 V Externally unregulated
SIDMSC_6	SNR	Ratio of counts of finger to noise. Guaranteed by characterization	5	-	-	Ratio	Capacitance range of 5–50 pF Sensitivity ≥ 50 counts/0.1 pF V _{DDA} ≥ 2 V
SIDMSC_6a	SNR _{High}	CAPSENSE Signal to Noise Ratio	-	500	-	Ratio	5V, C _p = 4 pF, Signal = 0.3pF, Shield capacitance 18 pF. CIC2 and IIR filter enabled.
SIDMSC_7	CMOD	External modulator capacitor.	-	2.2	-	nF	5-V rating
SIDMSC_7a	CMOD accuracy	Required tolerance on CMOD capacitance value	-5	-	5	%	
SIDMSC_x8	F _{CAPSENSE}	Capacitive sense freq. range	45		6000	kHz	
SIDMSC_9	Noise Floor (CNS)	System Noise Floor	-	0.1	-	fF-rms	With 8 pF input capacitance
SIDMSC_10	CIN_Self	Input capacitance Range for Self Capacitance	2	-	250	pF	
SIDMSC_10A	CIN_Mutual	Input capacitance Range for Mutual Capacitance	0.5	-	30	pF	
SIDMSC_11	MSC_WOT	Average current. Wake On Touch mode. 16 Hz refresh rate	-	8	-	μA	52-pF sensor value, 0.2 pF sensitivity, 1.8 V
SIDMSC_11A	MSC_WOT2	Average current. Wake On Touch mode. 16 Hz refresh rate, SNR ≥ 10	-	15	-	μA	10 self-cap ganged sensors (Total C _p = 250 pF), Finger cap = 0.36 pF, Shield for entire panel = 1030 pF. 1.8V

电气规格

表 10 MSCLP CAPSENSE™ 规格 (续)

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SIDMSC_12	MSC_ALR	Average current. Active Low Refresh mode. 32 Hz refresh rate.	-	75	-	µA	13 sensors, 4 pF each, 0.1 pF sensitivity, 1.8 V
SIDMSC_13	MSC_ACT	Average current. CAPSENSE™ active scan mode. 128 Hz refresh rate.	-	300	-	µA	13 sensors, 4 pF each, 0.1 pF sensitivity, 1.8 V
SIDMSC_12A	MSC_ALR4	Average current. Active Low Refresh mode. 32 Hz refresh rate.	-	35	-	µA	4 sensors, 4 pF each, 0.1 pF sensitivity, 1.8 V
SIDMSC_13A	MSC_ACT4	Average current. CAPSENSE™ active scan mode. 128 Hz refresh rate.	-	140	-	µA	4 sensors, 4 pF each, 0.1 pF sensitivity, 1.8 V
SIDMSC_13B	MSC_SCAN27	Average current. CAPSENSE™ active scan self-cap mode. 128-Hz refresh rate, SNR >= 10.	-	1.9	-	mA	10 + 17 self-cap sensors (Cp = 52pF for 10 Cols, 30pF for 16 Rows), Finger cap = 0.25 pF. 1.8 V.
SIDMSC_13C	MSC_SCAN170	Average current. CAPSENSE™ active scan mutual cap mode. 128-Hz refresh rate, SNR >= 10.	-	4	-	mA	10 x 17 (Tx/Rx) Mutual-cap (Cm = 1 pF, Tx Self = 52pF, Rx Self = 30 pF), Finger cap = 0.17pF. 1.8 V.
SIDMSC_14	I _{DD_MSC_S-CAN_46}	Sub-system current in CAPSENSE™ active scan mode at 46 MHz	-	2.5	-	mA	V _{DDD} = 1.8 V
SIDMSC_15	I _{DD_MSC_S-CAN_38}	Subsystem current in CAPSENSE™ active scan mode at 38 MHz	-	2	-	mA	V _{DDD} = 1.8 V
SIDMSC_16	I _{DD_MSC_S-CAN_25}	Subsystem current in CAPSENSE™ active scan mode at 25 MHz	-	1.5	-	mA	V _{DDD} = 1.8 V
SIDMSC_18	I _{DD_MSC_SBY_46}	Subsystem current in Standby mode at 46 MHz (CAPSENSE™ block enabled and ready to begin frame)	-	1.5	-	mA	V _{DDD} = 1.8 V
SIDMSC_19	I _{DD_MSC_SBY_38}	Subsystem current in Standby mode at 38 MHz (CAPSENSE™ block enabled and ready to begin frame)	-	1.25	-	mA	V _{DDD} = 1.8 V
SIDMSC_20	I _{DD_MSC_SBY_25}	Subsystem current in Standby mode at 25 MHz (CAPSENSE™ block enabled and ready to begin frame)	-	1	-	mA	V _{DDD} = 1.8 V

电气规格

4.3 数字外设

4.3.1 定时器/计数器/脉宽调制器 (TCPWM)

表 11 TCPWM 规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID.TCPWM.1	ITCPWM1	Block current consumption at 3 MHz	-	-	45	μA	All modes (Timer/counter/PWM)
SID.TCPWM.2	ITCPWM2	Block current consumption at 12 MHz	-	-	155	μA	All modes (Timer/counter/PWM)
SID.TCPWM.2A	ITCPWM3	Block current consumption at 48 MHz	-	-	650	μA	All modes (Timer/counter/PWM)
SID.TCPWM.3	TCPWM _{FREQ}	Operating frequency	-	-	F _c	MHz	F _c max = F _{cpu} . Maximum = 48 MHz
SID.TCPWM.4	TPWM _{ENEXT}	Input trigger pulse width	2/F _c	-	-	ns	For all trigger events
SID.TCPWM.5	TPWM _{EXT}	Output trigger pulse widths	2/F _c	-	-	ns	Minimum possible width of overflow, underflow, and CC (counter equals compare value) trigger outputs
SID.TCPWM.5A	TC _{RES}	Resolution of counter	1/F _c	-	-	ns	Minimum time between successive counts
SID.TCPWM.5B	PWM _{RES}	PWM resolution	1/F _c	-	-	ns	Minimum pulse width of PWM output
SID.TCPWM.5C	Q _{RES}	Quadrature inputs resolution	1/F _c	-	-	ns	Minimum pulse width between quadrature phase inputs

4.3.2 I²C

表 12 I²C 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID149	I _{I2C1}	Block current consumption at 100 kHz	-	-	50	μA	-
SID150	I _{I2C2}	Block current consumption at 400 kHz	-	-	135	μA	-
SID151	I _{I2C3}	Block current consumption at 1-Mbps	-	-	310	μA	-
SID152	I _{I2C4}	Block current in deep sleep mode	-	1	-	μA	-

表 13 I²C 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID153	F _{I2C1}	Bit rate	-	-	1	Mbps	HS I ² C slave mode

电气规格

4.3.3 UART

表 14 UART 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID160	I _{UART1}	Block current consumption at 100 Kbps	-	-	55	μA	-
SID161	I _{UART2}	Block current consumption at 1000 Kbps	-	-	312	μA	-

表15 UART交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID162	F _{UART}	Bit rate	-	-	1	Mbps	-

4.3.4 SPI

表 16 SPI直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID163	ISPI1	Block current consumption at 1-Mbps	-	-	360	μA	-
SID164	ISPI2	Block current consumption at 4-Mbps	-	-	560	μA	-
SID165	ISPI3	Block current consumption at 8-Mbps	-	-	600	μA	-

表 17 SPI交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID166	F _{SPI}	SPI operating frequency (Master; 6x oversampling)	-	-	8	MHz	-

SPI主设备模式的交流规格

SID167	TDMO	MOSI valid after sclock driving edge	-	-	15	ns	-
SID168	TDSI	MISO Valid before sclock capturing edge	20	-	-	ns	Full clock, late MISO sampling
SID169	THMO	Previous MOSI data hold time	0	-	-	ns	Referred to Slave capturing edge

SPI从设备模式的交流规格

SID170	TDMI	MOSI valid before sclock capturing edge	40	-	-	ns	-
SID171	TDSO	MISO valid after sclock driving edge	-	-	42 + 3*T _{cpu}	ns	T _{CPU} = 1/F _{CPU}
SID171A	TDSO_EXT	MISO valid after sclock driving edge in Ext. Clk mode	-	-	48	ns	-
SID172	THSO	Previous MISO data hold time	0	-	-	ns	-
SID172A	TSSELSSCK	SSEL valid to first SCK valid edge	100	-	-	ns	-

电气规格

4.4 存储器

表 18 闪存直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID173	V _{PE}	Erase and program voltage	1.71	–	5.5	V	–
SID173A	I _{PW}	Page write current at 16 MHz	–	–	3.5	mA	5.5 V V _{DDD}

表 19 闪存交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID174	T _{ROWWRITE}	Row (block) write time (erase and program)	–	–	20	ms	Row (block) = 256 bytes
SID175	T _{ROWERASE}	Row erase time	–	–	16	ms	–
SID176	T _{ROWPROGRAM}	Row program time after erase	–	–	4	ms	–
SID178	T _{BULKERASE}	Bulk erase time (32 KB)	–	–	35	ms	–
SID180	T _{DEVPROG}	Total device program time	–	–	7	Seconds	–
SID181	F _{END}	Flash endurance	100K	–	–	Cycles	–
SID182	F _{RET}	Flash retention. T _A ≤ 55 °C, 100 K P/E cycles	20	–	–	Years	–
SID182A	–	Flash retention. T _A ≤ 85 °C, 10K P/E cycles	10	–	–	Years	–
SID256	TWS48	Number of wait states at 48 MHz	2	–	–		CPU execution from Flash
SID257	TWS24	Number of wait states at 24 MHz	1	–	–		CPU execution from Flash

4.5 系统资源

4.5.1 上电复位 (POR)

表 20 上电复位 (PRES)

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID.CLK#6	SR_POWER_UP	Power supply slew rate	1	–	67	V/ms	At power-up
SID185	V _{RISEIPOR}	Rising trip voltage	0.80	–	1.45	V	–
SID186	V _{FALLIPOR}	Falling trip voltage	0.70	–	1.4	V	–

表 21 V_{CCD} 的掉电检测 (BOD)

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID190	V _{FALLPPOR}	BOD trip voltage in active and sleep modes	1.48	–	1.62	V	–
SID192	V _{FALLDPSLP}	BOD trip voltage in deep sleep	1.11	–	1.5	V	–

电气规格

4.5.2 SWD 接口

表 22 SWD接口规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID213	F_SWDCLK1	$3.3\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$	-	-	14	MHz	SWDCLK \leq 1/3 FCPU
SID214	F_SWDCLK2	$1.71\text{ V} \leq V_{\text{DD}} \leq 3.3\text{ V}$	-	-	7	MHz	SWDCLK \leq 1/3 FCPU
SID215	T_SWDI_SETUP	$T = 1/f\text{ SWDCLK}$	$0.25 * T$	-	-	ns	-
SID216	T_SWDI_HOLD	$T = 1/f\text{ SWDCLK}$	$0.25 * T$	-	-	ns	-
SID217	T_SWDO_VALID	$T = 1/f\text{ SWDCLK}$	-	-	$0.5 * T$	ns	-
SID217A	T_SWDO_HOLD	$T = 1/f\text{ SWDCLK}$	1	-	-	ns	-

4.5.3 内部主振荡器

表 23 IMO 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID218	I _{IMO1}	IMO operating current at 48 MHz	-	-	250	μA	-
SID219	I _{IMO2}	IMO operating current at 24 MHz	-	-	180	μA	-

表 24 IMO 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID223	F _{IMOTOL1}	Frequency variation at 24, 32, and 48 MHz (trimmed) with software calibration	-1	-	1	%	Operating ambient temperature -40°C to 105°C. See KBA for more information on software calibration.
SID223A		Frequency variation at 24, 32, and 48 MHz (trimmed) without software calibration	-1	-	1	%	Operating ambient temperature 5°C to 50°C.
SID223B		Frequency variation at 24, 32, and 48 MHz (trimmed) without software calibration	-2	-	2	%	Operating ambient temperature -20°C to 105°C.
SID223C		Frequency variation at 24, 32, and 48 MHz (trimmed) without software calibration	-4	-	2	%	Operating ambient temperature -40°C to 105°C.
SID226	T _{STARTIMO}	IMO startup time	-	-	7	μs	-
SID228	T _{JITRMSIMO2}	RMS jitter at 24 MHz	-	145	-	ps	-

电气规格

4.5.4 内部低速振荡器

表 25 ILO 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID231	I _{ILO2}	ILO operating current at 32 KHz	-	0.3	1.05	μA	-

表 26 ILO 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID234	T _{STARTILO1}	ILO startup time	-	-	2	ms	-
SID236	T _{ILODUTY}	ILO duty cycle	40	50	60	%	-
SID237	F _{ILOTRIM1}	ILO frequency range	20	40	80	kHz	-

表 27 温度传感器

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID93	T _{SENSACC}	Temperature sensor accuracy	-5	±1	5	°C	-40 to +85 °C

表 28 SAR ADC 直流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID94	A_RES	Resolution	-	-	12	bits	
SID95	A_CHNLS_S	Number of channels - single ended	-	-	16		8 full speed.
SID96	A-CHNKS_D	Number of channels - differential	-	-	4		Diff inputs use neighboring I/O
SID97	A-MONO	Monotonicity	-	-	-		Yes.
SID98	A_GAINERR	Gain error	-	-	±0.1	%	With external reference.
SID99	A_OFFSET	Input offset voltage	-	-	2	mV	Measured with 1-V reference
SID100	A_ISAR	Current consumption	-	-	1	mA	
SID101	A_VINS	Input voltage range - single ended	V _{ss}	-	V _{DDA}	V	
SID102	A_VIND	Input voltage range - differential[V _{ss}	-	V _{DDA}	V	
SID103	A_INRES	Input resistance	-	-	2.2	KΩ	
SID104	A_INCAP	Input capacitance	-	-	10	pF	
SID260	V _{REFSAR}	Trimmed internal reference to SAR	1.18	1.2	1.22	V	

电气规格

表 29 SAR ADC 交流规格

Spec ID#	Parameter	Description	Min	Typ	Max	Unit	Details/conditions
SID106	A_PSRR	Power supply rejection ratio	70	–	–	dB	
SID107	A_CMRR	Common mode rejection ratio	66	–	–	dB	Measured at 1 V
SID108	A_SAMP	Sample rate	–	–	1	MSPS	
SID109	A_SNR	Signal-to-noise and Distortion ratio (SINAD)	65	–	–	dB	Fin = 10 kHz
SID110	A_BW	Input bandwidth without aliasing	–	–	$A_{\text{samp}}/2$	KHz	
SID111	A_INL	Integral non linearity. $V_{DD} = 1.71$ to 5.5 , 1 Msps	-1.7	–	2	LSB	Vref = 1 to V_{DD}
SID111A	A_INL	Integral non linearity. $V_{DD} = 1.71$ to 3.6 , 1 Msps	-1.5	–	1.7	LSB	Vref = 1.71 to V_{DD}
SID111B	A_INL	Integral non linearity. $V_{DD} = 1.71$ to 5.5 , 500 Ksps	-1.5	–	1.7	LSB	Vref = 1 to V_{DD}
SID112	A_DNL	Differential non linearity. $V_{DD} = 1.71$ to 5.5 , 1 Msps	-1	–	2.2	LSB	Vref = 1 to V_{DD}
SID112A	A_DNL	Differential non linearity. $V_{DD} = 1.71$ to 3.6 , 1 Msps	-1	–	2	LSB	Vref = 1.71 to V_{DD}
SID112B	A_DNL	Differential non linearity. $V_{DD} = 1.71$ to 5.5 , 500 Ksps	-1	–	2.2	LSB	Vref = 1 to V_{DD}
SID113	A_THD	Total harmonic distortion	–	–	-65	dB	Fin = 10 kHz
SID261	$F_{\text{SARINTREF}}$	SAR operating speed without external ref. bypass	–	–	100	Ksps	12-bit resolution

订购信息

5 订购信息

表 30 列出了 PSOC™ 4100T Plus 设备的市场部件号。

表 30 PSOC™ 4100T Plus 订购信息

Category	Product	Features											Packages				Temperature (°C)
		Max CPU speed (MHz)	Flash (KB)	SRAM (KB)	CAPSENSE™	Multi-Sense ^[1]	12-bit SAR ADC	TCPWM blocks	UART	SCB blocks	Smart I/Os	GPIO	48-QFN (6x6x0.6, 0.4)	44-TQFP (10x10x1.4,0.8)	48-TQFP (7x7x1.4,0.5)	64-TQFP (10x10x1.4,0.5)	
4146	CY8C4146LQI-T403	48	64	16	0	0	1	6	3	2	8	37	X				-40 to 85
	CY8C4146AXI-T403	48	64	16	0	0	1	6	3	2	8	34		X			-40 to 85
	CY8C4146AZI-T403	48	64	16	0	0	1	6	3	2	8	38			X		-40 to 85
	CY8C4146AZI-T405	48	64	16	0	0	1	6	3	2	8	53				X	-40 to 85
	CY8C4146LQI-T413	48	64	16	1	0	1	6	3	2	8	37	X				-40 to 85
	CY8C4146AXI-T413	48	64	16	1	0	1	6	3	2	8	34		X			-40 to 85
	CY8C4146AZI-T413	48	64	16	1	0	1	6	3	2	8	38			X		-40 to 85
	CY8C4146AZQ-T413	48	64	16	1	0	1	6	3	2	8	38			X		-40 to 105
	CY8C4146AZI-T415	48	64	16	1	0	1	6	3	2	8	53				X	-40 to 85
	CY8C4146LQI-T453	48	64	16	1	1	1	6	3	2	8	37	X				-40 to 85
	CY8C4146AXI-T453	48	64	16	1	1	1	6	3	2	8	34		X			-40 to 85
	CY8C4146AZI-T453	48	64	16	1	1	1	6	3	2	8	38			X		-40 to 85
	CY8C4146AZQ-T453	48	64	16	1	1	1	6	3	2	8	38			X		-40 to 105
CY8C4146AZI-T455	48	64	16	1	1	1	6	3	2	8	53				X	-40 to 85	
4147	CY8C4147LQI-T403	48	128	16	0	0	1	6	3	2	8	37	X				-40 to 85
	CY8C4147AXI-T403	48	128	16	0	0	1	6	3	2	8	34		X			-40 to 85
	CY8C4147AZI-T403	48	128	16	0	0	1	6	3	2	8	38			X		-40 to 85
	CY8C4147AZI-T405	48	128	16	0	0	1	6	3	2	8	53				X	-40 to 85
	CY8C4147LQI-T413	48	128	16	1	0	1	6	3	2	8	37	X				-40 to 85
	CY8C4147AXI-T413	48	128	16	1	0	1	6	3	2	8	34		X			-40 to 85
	CY8C4147AZI-T413	48	128	16	1	0	1	6	3	2	8	38			X		-40 to 85
	CY8C4147AZI-T415	48	128	16	1	0	1	6	3	2	8	53				X	-40 to 85
	CY8C4147AZQ-T413	48	128	16	1	0	1	6	3	2	8	53				X	-40 to 105
	CY8C4147AZQ-T415	48	128	16	1	0	1	6	3	2	8	53				X	-40 to 105
	CY8C4147LQI-T453	48	128	16	1	1	1	6	3	2	8	37	X				-40 to 85
	CY8C4147AXI-T453	48	128	16	1	1	1	6	3	2	8	34		X			-40 to 85
	CY8C4147AZI-T453	48	128	16	1	1	1	6	3	2	8	38			X		-40 to 85
	CY8C4147AZI-T455	48	128	16	1	1	1	6	3	2	8	53				X	-40 to 85
	CY8C4147AZQ-T455	48	128	16	1	1	1	6	3	2	8	53				X	-40 to 105
	CY8C4147LQI-T463	48	128	32	0	0	1	6	3	2	8	37	X				-40 to 85
	CY8C4147AXI-T463	48	128	32	0	0	1	6	3	2	8	34		X			-40 to 85
CY8C4147AZI-T463	48	128	32	0	0	1	6	3	2	8	38			X		-40 to 85	

注
1. 多重传感包括 CAPSENSE™、电感传感和液体传感。

订购信息

表 30 PSOC™ 4100T Plus 订购信息

Category	Product	Features											Packages				Temperature (°C)
		Max CPU speed (MHz)	Flash (KB)	SRAM (KB)	CAPSENSE™	Multi-Sense ^[1]	12-bit SAR ADC	TCPWM blocks	UART	SCB blocks	Smart I/Os	GPIO	48-QFN (6×6×0.6, 0.4)	44-TQFP (10×10×1.4,0.8)	48-TQFP (7×7×1.4,0.5)	64-TQFP (10×10×1.4,0.5)	
4147	CY8C4147AZI-T465	48	128	32	0	0	1	6	3	2	8	53				X	-40 to 85
	CY8C4147LQI-T473	48	128	32	1	0	1	6	3	2	8	37	X				-40 to 85
	CY8C4147AXI-T473	48	128	32	1	0	1	6	3	2	8	34		X			-40 to 85
	CY8C4147AZI-T473	48	128	32	1	0	1	6	3	2	8	38			X		-40 to 85
	CY8C4147AZI-T475	48	128	32	1	0	1	6	3	2	8	53				X	-40 to 85
	CY8C4147LQQ-T493	48	128	32	1	1	1	6	3	2	8	37	X				-40 to 105
	CY8C4147AXQ-T493	48	128	32	1	1	1	6	3	2	8	34		X			-40 to 105
	CY8C4147AZQ-T493	48	128	32	1	1	1	6	3	2	8	38			X		-40 to 105
	CY8C4147AZQ-T495	48	128	32	1	1	1	6	3	2	8	53				X	-40 to 105

注释


1. 多重传感包括 CAPSENSE™、电感传感和液体传感。

订购信息

上表中所用的名称是基于以下的器件编号常规：

Field	Description	Values	Meaning
CY8C	Infineon prefix	-	-
4	Architecture	4	PSOC™ 4
A	Family	0	PSOC™ 4000 family
		1	PSOC™ 4100 family
		2	PSOC™ 4200 family
B	CPU speed	2	24 MHz
		4	48 MHz
C	Flash capacity	4	16 KB
		5	32 KB
		6	64 KB
		7	128 KB
		8	256 KB
		9	384 KB
DE	Package code	AX	TQFP (0.8-mm pitch)
		AZ	TQFP (0.5-mm pitch)
		LQ	QFN
		PV	SSOP
		FN	CSP
F	Temperature range	I	Industrial
		Q	Extended industrial
S	Series designator	S	PSOC™ 4 S-series
		M	PSOC™ 4 M-series
		L	PSOC™ 4 L-series
		BL	PSOC™ 4 Bluetooth® LE-series
		T	PSOC™ 4 T series
XYZ	Attributes code	000-999	Code of feature set in the specific family

下面是一个器件型号示例：



6 应用示例原理图

图 6 显示了使用 PSOC™ 4100T Plus 的以下触摸式人机界面传感器的参考实施原理图：

- CAPSENSE™ 带屏蔽的 CSD 按钮
- CAPSENSE™ CSX 按钮
- CAPSENSE™ 4x5 触摸板
- 2 个传感按钮




图 6 应用示例示意图

本示意图可根据应用需求进行修改。但是，它必须符合本数据手册以及 [AN88619](#) -PSOC™ 4 MCU 硬件设计注意事项。

有关详细信息，请参阅以下内容：

- [AN85951](#) -PSOC™ 4 和 PSOC™ 6 CAPSENSE™ 设计指南
- [AN239751](#) -用于电感式传感用的反激式电感传感设计指南

7 封装信息

PSOC™ 4100T Plus 采用 44LD TQFP、48LD TQFP、48L QFN 和 64LD TQFP 封装。

表 31 提供封装尺寸和英飞凌封装图编号。

表 31 封装清单

Spec ID#	Package	Description	Package diagram
BID20	44-TQFP	TQFP 10 × 10 × 1.4 mm, 0.8 mm pitch	51-85064
BID27	48-TQFP	TQFP 7 × 7 × 1.4 mm, 0.5 mm pitch	51-85135
BID34	48-QFN	QFN 6 × 6 × 0.6 mm, 0.4 mm pitch	001-57280
BID34A	64-TQFP	TQFP 10 × 10 × 1.4mm, 0.5 mm pitch	51-85051

表 32 封装热特性

Parameter	Description	Package	Min	Typ	Max	Unit
T _A	Operating ambient temperature	–	–40	25	105	°C
T _J	Operating junction temperature	–	–40	25	125	°C
T _{JA}	Package θ _{JA}	44-TQFP 10 × 10 (0.8 mm pitch)	–	47	–	°C/Watt
T _{JC}	Package θ _{JC(top)}	44-TQFP 10 × 10 (0.8 mm pitch)	–	23	–	°C/Watt
T _{JC}	Package θ _{JC(bottom)}	44-TQFP 10 × 10 (0.8 mm pitch)	–	35	–	°C/Watt
T _{JA}	Package θ _{JA}	48-TQFP 7 × 7 (0.5 mm pitch)	–	49	–	°C/Watt
T _{JC}	Package θ _{JC(top)}	48-TQFP 7 × 7 (0.5 mm pitch)	–	27	–	°C/Watt
T _{JC}	Package θ _{JC(bottom)}	48-TQFP 7 × 7 (0.5 mm pitch)	–	39	–	°C/Watt
T _{JA}	Package θ _{JA}	48-QFN 6 × 6 (0.4 mm pitch)	–	22	–	°C/Watt
T _{JC}	Package θ _{JC(top)}	48-QFN 6 × 6 (0.4 mm pitch)	–	19	–	°C/Watt
T _{JC}	Package θ _{JC(bottom)}	48-QFN 6 × 6 (0.4 mm pitch)	–	3	–	°C/Watt
T _{JA}	Package θ _{JA}	64-TQFP 10 × 10 (0.5 mm pitch)	–	44	–	°C/Watt
T _{JC}	Package θ _{JC(top)}	64-TQFP 10 × 10 (0.5 mm pitch)	–	22	–	°C/Watt
T _{JC}	Package θ _{JC(bottom)}	64-TQFP 10 × 10 (0.5 mm pitch)	–	34	–	°C/Watt

封装信息

7.1 封装图




图 7 44LD TQFP (10 × 10 × 1.4 毫米) A44S (PG-TQFP-44) 封装外形图

封装信息




图 8 48LD TQFP (7 × 7 × 1.4 毫米) A48 (PG-TQFP-48) 封装外形图

封装信息




图 9 48L QFN (6 × 6 × 0.6 毫米) LR48A/LQ48A (4.6 × 4.6 E-PAD) SAWN (PG-VQFN-48) 封装外形图

封装信息




图 10 64LD TQFP (10 × 10 × 1.4 毫米) A64SB (PG-TQFP-64) 封装外形图

缩略语

8 缩略语

表 33 本文件中使用的缩略语

Acronym	Description
abus	analog local bus
ADC	analog-to-digital converter
AG	analog global
AHB	AMBA (advanced microcontroller bus architecture) high-performance bus, an Arm® data transfer bus
ALU	arithmetic logic unit
AMUXBUS	analog multiplexer bus
API	application programming interface
APSR	application program status register
Arm®	advanced RISC machine, a CPU architecture
ATM	automatic thump mode
BW	bandwidth
CAN	controller area network, a communications protocol
CMRR	common-mode rejection ratio
CPU	central processing unit
CRC	cyclic redundancy check, an error-checking protocol
DAC	digital-to-analog converter, see also IDAC, VDAC
DFB	digital filter block
DIO	digital input/output, GPIO with only digital capabilities, no analog. See GPIO.
DMIPS	Dhrystone million instructions per second
DMA	direct memory access, see also TD
DNL	differential nonlinearity, see also INL
DNU	do not use
DR	port write data registers
DSI	digital system interconnect
DWT	data watchpoint and trace
ECC	error correcting code
ECO	external crystal oscillator
EEPROM	electrically erasable programmable read-only memory
EMI	electromagnetic interference
EMIF	external memory interface
EOC	end of conversion
EOF	end of frame
EPSR	execution program status register
ESD	electrostatic discharge
ETM	embedded trace macrocell
FIR	finite impulse response, see also IIR
FPB	flash patch and breakpoint

缩略语

表 33 本文件中使用的缩略语 (续)

Acronym	Description
FS	full-speed
GPIO	general-purpose input/output, applies to a PSOC™ pin
HVI	high-voltage interrupt, see also LVI, LVD
IC	integrated circuit
IDAC	current DAC, see also DAC, VDAC
IDE	integrated development environment
I ² C, or IIC	Inter-Integrated Circuit, a communications protocol
IIR	infinite impulse response, see also FIR
ILO	internal low-speed oscillator, see also IMO
IMO	internal main oscillator, see also ILO
INL	integral nonlinearity, see also DNL
I/O	input/output, see also GPIO, DIO, SIO, USBIO
IPOR	initial power-on reset
IPSR	interrupt program status register
IRQ	interrupt request
ITM	instrumentation trace macrocell
LCD	liquid crystal display
LIN	local interconnect network, a communications protocol.
LR	link register
LUT	lookup table
LVD	low voltage detect, see also LVI
LVI	low voltage interrupt, see also HVI
LVTTL	low voltage transistor-transistor logic
MAC	multiply-accumulate
MCU	microcontroller unit
MISO	master-in slave-out
NC	no connect
NMI	nonmaskable interrupt
NRZ	non-return-to-zero
NVIC	nested vectored interrupt controller
NVL	nonvolatile latch, see also WOL
opamp	operational amplifier
PAL	programmable array logic, see also PLD
PC	program counter
PCB	printed circuit board
PGA	programmable gain amplifier
PHUB	peripheral hub
PHY	physical layer
PICU	port interrupt control unit
PLA	programmable logic array

缩略语

表 33 本文件中使用的缩略语 (续)

Acronym	Description
PLD	programmable logic device, see also PAL
PLL	phase-locked loop
PMDD	package material declaration data sheet
POR	power-on reset
PRES	precise power-on reset
PRS	pseudo random sequence
PS	port read data register
PSRR	power supply rejection ratio
PWM	pulse-width modulator
RAM	random-access memory
RISC	reduced-instruction-set computing
RMS	root-mean-square
RTC	real-time clock
RTL	register transfer language
RTR	remote transmission request
RX	receive
SAR	successive approximation register
SC/CT	switched capacitor/continuous time
SCL	I ² C serial clock
SDA	I ² C serial data
S/H	sample and hold
SINAD	signal to noise and distortion ratio
SIO	special input/output, GPIO with advanced features. See GPIO.
SOC	start of conversion
SOF	start of frame
SPI	Serial Peripheral Interface, a communications protocol
SR	slew rate
SRAM	static random access memory
SRES	software reset
SWD	serial wire debug, a test protocol
SWV	single-wire viewer
TD	transaction descriptor, see also DMA
THD	total harmonic distortion
TIA	transimpedance amplifier
TRM	technical reference manual
TTL	transistor-transistor logic
TX	transmit
UART	Universal Asynchronous Transmitter Receiver, a communications protocol
UDB	universal digital block
USB	Universal Serial Bus

缩略语

表 33 本文件中使用的缩略语 (续)

Acronym	Description
USBIO	USB input/output, PSOC™ pins used to connect to a USB port
VDAC	voltage DAC, see also DAC, IDAC
WDT	watchdog timer
WOL	write once latch, see also NVL
WRES	watchdog timer reset
XRES	external reset I/O pin
XTAL	crystal

文档惯例

9 文档惯例

9.1 计量单位

表 34 计量单位

Symbol	Unit of measure
°C	degrees celsius
dB	decibel
fF	femtofarad
Hz	hertz
KB	1024 bytes
kbps	kilobits per second
Khr	kilohour
kHz	kilohertz
kΩ	kiloohm
ksps	kilosamples per second
LSB	least significant bit
Mbps	megabits per second
MHz	megahertz
MΩ	megaohm
Msps	megasamples per second
μA	microampere
μF	microfarad
μH	microhenry
μs	microsecond
μV	microvolt
μW	microwatt
mA	milliampere
ms	millisecond
mV	millivolt
nA	nanoampere
ns	nanosecond
nV	nanovolt
Ω	ohm
pF	picofarad
ppm	parts per million
ps	picosecond
s	second
sps	samples per second
sqrtHz	square root of hertz
V	volt

修订记录

修订记录

Document revision	Date	Description of changes
*E	2025-04-10	Published to web.
*F	2025-05-08	Updated application note resources under Development ecosystem . Updated Figure 4 and added Figure 5 . Updated Spec ID# 'SID19B' to 'SID19' in Table 4 . Updated the minimum value for Spec ID# 'SIDMSC_2C' in Table 10 . In Table 24 , updated Spec ID# 'SID223', and added Spec ID# 'SID223B'. Updated package thermal characteristics in Table 32 .
*G	2025-05-09	In Table 24 , added Spec ID# 'SID223C' and updated link for KBA.
*H	2025-11-07	Added new product "CY8C4147AZQ-T413" under Ordering information . Updated Figure 3 .



免责声明

请注意，本文件的原文使用英文撰写，为方便客户浏览英飞凌提供了中文译文。该中文译文仅供参考，并不可作为任何论点之依据。

由于翻译过程中可能使用了自动化程序，以及语言翻译和转换过程中的差异，最后的中文译文与最新的英文版本原文含义可能存在不尽相同之处。

因此，我们同时提供该中文译文版本的最新英文原文供您阅读，请参见 <http://www.infineon.com>

英文原文和中文译文版本之间若存有任何歧异，以最新的英文版本为准，并且仅认可英文版本为正式文件。

您如果使用本文件，即表示您同意并理解上述说明。英飞凌不对因翻译过程中可能存在的任何不完整或不准确信息而产生的任何直接或间接损失或损害负责。英飞凌不承担中文译文版本的完整性和准确性责任。如果您不同意上述说明，请不要使用本文件。

Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

重要通知

Infineon Technologies AG 及其关联公司（以下简称“英飞凌”）销售或提供和交付的产品（可能也包括样品，且可能由硬件或软件或两者组成）（以下简称“产品”），应遵守客户与英飞凌签订的框架供应合同或其他书面协议的条款和条件，如无上合同或其他书面协议，则应遵守适用的英飞凌销售条件。只有在英飞凌明确书面同意的情况下，客户的一般条款和条件或对适用的英飞凌销售条件的偏离才对英飞凌具有约束力。

为避免疑义，英飞凌不承担不侵犯第三方权利的所有保证和默示保证，例如对特定用途/目的的适用性或适销性的保证。

英飞凌对与样品、应用或客户对任何产品的具体使用有关的任何信息或本文件中给出的任何示例或典型值概不负责。

本文件中包含的数据仅供具有技术资格和技能的客户代表使用。客户有责任评估产品对预期应用和客户特定用途的适用性，并在预期应用和客户特定用途中验证本文件中包含的所有相关技术数据。客户有责任正确设计、编程和测试预期应用的功能性和安全性，并遵守与其使用相关的法律要求。

除非英飞凌另行明确批准，否则产品不得用于任何因产品故障或使用产品的任何后果可合理预期会导致人身伤害的应用。但是，上述规定并不妨碍客户在英飞凌明确设计和销售的使用领域中使用任何产品，但是客户对应用负有全部责任。

英飞凌明确保留根据适用法律，如《德国版权法》（UrhG）第 44b 条，将其内容用于商业资料和数据探勘（TDM）的权利。

如果产品包含安全功能：

由于任何计算设备都不可能绝对安全，尽管产品采取了安全措施，但英飞凌不保证产品不会被入侵、数据不会被盗或遗失，或不会发生其他漏洞（以下简称“安全漏洞”），英飞凌对任何安全漏洞不承担任何责任。

如果本文件包含或引用软件：

根据美国、德国和世界其他国家的知识产权法律和条约，该软件归英飞凌所有。英飞凌保留所有权利。因此，您只能按照软件附带的软件授权协议的规定使用本软件。

如果没有适用的软件授权协议，英飞凌特此授予您个人的、非排他性的、不可转让的软件知识产权授权（无权转授权）：(a) 对于以源代码形式提供的软件，仅在贵组织内部修改和复制该软件用于英飞凌硬件产品；及 (b) 对于以二进制代码 (binary code) 形式对外向终端用户分发该软件，仅得用于英飞凌硬件产品。禁止对本软件进行任何其他使用、复制、修改、翻译或编译。有关产品、技术、交货条款和条件以及价格的详细信息，请联系离您最近的英飞凌办公室或访问 <https://www.infineon.com>。

版本 2026-04-20

Infineon Technologies AG 出版，
德国 Neubiberg 85579

版权 © 2026 Infineon Technologies AG
及其关联公司。
保留所有权利。

Do you have a question about this
document?

Email:

erratum@infineon.com