

EZ-PD™ PMG1-S0 パワーデリバリー MCU Gen1

EZ-PD™ PMG1 ファミリの概要

EZ-PD™ PMG1 (第1世代のパワーデリバリーマイクロコントローラー) は、高電圧の USB-C パワーデリバリー (PD) マイクロコントローラー (MCU) です。これらのチップには、Arm® Cortex®-M0/M0+ CPU、USB-C PD コントローラー、およびアナログとデジタル パリフェラルが搭載されます。EZ-PD™ PMG1 は、高電圧 USB-C PD ポートとの間で電力を供給 / 消費し、マイクロコントローラーを活用して追加の制御機能を提供する組み込みシステムを対象とします。**Figure 1** に、EZ-PD™ PMG1 ファミリのセグメンテーションを示します。




Figure 1 PMG1 ファミリー セグメンテーション

EZ-PD™ PMG1 ファミリの概要

Table 1 に、EZ-PD™ PMG1 ファミリのさまざまな MCU の機能の比較を示します。

Table 1 EZ-PD™ PMG1 ファミリのさまざまな MCU の機能の比較

サブシステム または範囲	項目	PMG1-S0	PMG1-S1	PMG1-S2	PMG1-S3
CPU および メモリ サブシステム	コア	Arm® Cortex®-M0	Arm® Cortex®-M0	Arm® Cortex®-M0	Arm® Cortex®-M0+
	最大周波数 (MHz)	48	48	48	48
	フラッシュ (KB)	64	128	128	256
	SRAM (KB)	8	12	8	32
パワー デリバリー	パワー デリバリー ポート	1	1	1	48-QFN の場合は 1 ポート 97-BGA の場合は 2 ポート
	ロール	DRP	DRP	DRP	DRP
	MOSFET ゲートドライバ	2x PFET	2x PFET	2x NFET	柔軟な 2x NFET
	フォールト保護	VBUS OVP, UVP および OCP。SCP (ソース コンフィギュレーションのみ)	VBUS OVP, UVP, および OCP。SCP および RCP (ソース コンフィギュレーションのみ)	VBUS, OVP, UVP, および OCP	VBUS OVP, UVP, および OCP。SCP および RCP (ソース コンフィギュレーションのみ)
USB	Billboard クラスをサポートする統合されたフルスピード USB 2.0 デバイス	無	無	有	有
電圧範囲	電源電圧 (V)	VDDD (2.7 ~ 5.5) VBUS (4 ~ 21.5)	VSYS (2.75 ~ 5.5) VBUS (4 ~ 21.5)	VSYS (2.7 ~ 5.5) VBUS (4 ~ 21.5)	VSYS (2.8 ~ 5.5) VBUS (4 ~ 28)
	IO (V)	1.71 ~ 5.5	1.71 ~ 5.5	1.71 ~ 5.5	1.71 ~ 5.5
デジタル	SCB (I2C/UART/SPI として設定可能)	2	4	4	48-QFN の場合は 7 (そのうち 5 のみを SPI および UART として設定可能) 97-BGA の場合は 8
	TCPWM ブロック (タイマー, カウンター, またはパルス幅変調器として設定可能)	4	2	4	8
	ハードウェア認証ブロック (暗号)	無	無	有 (AES-128/192/256, SHA1, SHA2-224, SHA2-256, PRNG, CRC)	有 (AES-128, SHA2-256, TRNG, ベクトルユニット)

EZ-PD™ PMG1 ファミリの概要

Table 1 EZ-PD™ PMG1 ファミリのさまざまな MCU の機能の比較 (continued)

サブシステム または範囲	項目	PMG1-S0	PMG1-S1	PMG1-S2	PMG1-S3
アナログ	ADC	2x 8 ビット SAR	1x 8 ビット SAR	2x 8 ビット SAR	2x 8 ビット SAR 1x 12 ビット SAR
	内蔵温度 センサー	有	有	有	有
ダイレクト メモリ アク セス (DMA)	DMA	無	無	無	有
GPIO	I/O の最大数	12 (10 + 2 Fail-safe)	17 (15 + 2 Fail-safe)	20 (18 + 2 Fail-safe)	48-QFN の場合は 26 (24 + 2 Fail-safe) 97-BGA の場合は 50 (48 + 2 Fail-safe)
充電規格	充電ソース	BC 1.2, AC, AFC, および QC 3.0	BC 1.2, AC	BC 1.2, AC	BC 1.2, AC, AFC, お よび QC 3.0
	充電シンク	BC 1.2, AC, およ び QC 2.0	BC 1.2, AC	BC 1.2, AC	BC 1.2, AC および QC 2.0
ESD 保護	ESD 保護	有 (人体モデルと デバイス帯電モ デル)	有 (人体モデルとデ バイス帯電モデ ル)	有 (人体モデルと デバイス帯電モ デル)	有 (人体モデルとデ バイス帯電モデ ル)
パッケージ	パッケージ オプション	24-QFN (4 × 4mm, 0.5mm ピッチ)	40-QFN (6 × 6mm, 0.5mm ピッチ)	40-QFN (6 × 6mm, 0.5mm ピッチ) 42-CSP (2.63 × 3.18mm, 0.4mm ピッチ)	48-QFN (6 × 6mm, 0.5mm ピッチ) 97-BGA (6 × 6mm, 0.5mm および 0.65mm ピッチ)

本書の残りの部分では、EZ-PD™ PMG1-S0 デバイスについて詳しく説明します。

EZ-PD™ PMG1-S0 の概要

EZ-PD™ PMG1-S0 は PMG1 ファミリの第一弾となる製品で、64 KB フラッシュ、8 KB SRAM、12 本の GPIO、および RP、RD のすべての終端抵抗を内蔵した完全な Type-C USB-PD トランシーバを搭載しており、DRP (Dual-Role Power) アプリケーションに使用できます。これは 24 リード QFN パッケージで提供されます。

アプリケーション

- ・スマートスピーカー、ポータブル電子機器、モバイルバッテリー
- ・バッテリー駆動機器
- ・コードレス電動工具
- ・掃除機などの家電製品
- ・電動自動車、ロボット、およびドローン

特長


- ・ **32 ビット MCU サブシステム**
- ・ **48 MHz Arm® Cortex®-M0 CPU**
- ・ **メモリ**
 - 64 KB フラッシュ
 - 8 KB SRAM
 - 8 KB SROM
- ・ **Type-C/PD ブロック**
 - USB-IF 認証取得済み (TID: 7915)
 - USB Power Delivery (USB PD) 3.2 への対応を統合
 - 終端抵抗 Rd および Rp を搭載
 - USB Type-C ポート ×1 および Type-A ポート ×1 をサポート
- ・ **レガシー充電 (ソースおよびシンク)**
- ・ **システムレベル フォールト保護**
 - VBUS-CC 短絡保護
 - 過電流保護 (OCP) および短絡回路保護 (SCP) 用の Low 側電流センス アンプ (CSA)
- ・ **液体検知および腐食抑制**
 - Type-C コネクタにおける湿気 / 液体の検知に対応
 - 液体検知ブロックを内蔵
 - 腐食抑制モードを実装
- ・ **クロックおよび発振器**
 - 内蔵発振器により外部クロックが不要
- ・ **電源**
 - VDDD (2.7 V ~ 5.5 V)
 - VBUS (4.0 V ~ 21.5 V)
- ・ **システムレベル ESD 保護**
 - CC, VBUS_MON, USBDP, USBDM, P2.2, P2.3 ピンに適用
 - IEC61000-4-2 level 4C に基づいた ±8 kV 接触放電および ±15 kV 空中放電
- ・ **パッケージ**
 - 24 ピン QFN
 - 産業用拡張温度範囲 (-40°C ~ +105°C) に対応

ブロック図

・ソフトウェアツール

- ModusToolbox™

ブロック図



目次

目次

EZ-PD™ PMG1 ファミリの概要.....	1
EZ-PD™ PMG1-S0 の概要	4
アプリケーション	4
特長	4
ブロック図	5
目次	6
1 開発サポート	8
1.1 ドキュメント	8
1.2 オンライン	8
1.3 ツール	8
1.4 ModusToolbox™ 用の Eclipse IDE	8
2 機能概要	9
2.1 MCU サブシステム	9
2.1.1 CPU	9
2.1.2 フラッシュ	9
2.1.3 SROM	9
2.2 USB PD サブシステム (SS)	9
2.2.1 USB PD 物理層	9
2.2.2 ADC	9
2.2.3 充電検出	9
2.2.4 VBUS 低電圧と過電圧保護	10
2.2.5 VBUS 短絡保護	10
2.2.6 Low 側電流センスアンプ (CSA)	10
2.2.7 VBUS パス上の PFET ゲート ドライバ	10
2.2.8 VBUS 放電 FET	10
2.2.9 Type-C コネクタでの液体による腐食の低減	10
2.3 固定機能デジタル	11
2.3.1 シリアル通信ブロック (SCB)	11
2.3.2 タイマー / カウンター / PWM (TCPWM) ブロック	11
2.4 GPIO インターフェース	12
2.5 フェイルセーフ GPIO	12
3 電源システム概要	13
4 ピン配置	14
5 アプリケーション図	16
6 電氣的仕様	17
6.1 絶対最大定格	17
6.2 ピンベースの絶対最大定格	18
6.3 デバイスレベルの仕様	18
6.3.1 I/O	20
6.4 デジタル ペリフェラル	22
6.4.1 タイマー / カウンター / PWM	22
6.4.2 I2C	22
6.5 システム リソース	24
6.5.1 電圧低下リセット (BOR) のパワーオンリセット (POR)	24
6.5.2 内部主発振器	25
6.5.3 内部低速発振器 — 電源切断	25
6.5.4 ゲート ドライバ仕様	28
6.5.5 8 ビット SAR ADC	30
6.5.6 メモリ	31
7 注文情報	32
7.1 注文コードの定義	32

目次

8 パッケージ	33
9 略語	35
10 本書の表記法	38
10.1 測定単位	38
改訂履歴	39
免責事項	40

1 開発サポート

The EZ-PD™ PMG1 ファミリーには、開発プロセスを支援する豊富なドキュメント、開発ツール、およびオンラインリソースが用意されています。詳細については、[USB-C High Voltage Microcontroller](#) ウェブページをご覧ください。

1.1 ドキュメント

EZ-PD™ PMG1 ファミリーをサポートするドキュメント一式により、ユーザーは疑問点に対する答えを素早く見つけられます。重要なドキュメントのいくつかをここにリストアップします。

ModusToolbox™ ツールパッケージ ユーザー ガイド : ModusToolbox™ (MTB) の使用に関する段階を追った手引書です。ソフトウェア ユーザー ガイドには、MTB によるビルドプロセスの詳細、MTB を用いたソース制御の使い方などが記載されています。

コンポーネント データシート : EZ-PD™ PMG1 の柔軟性によって、デバイスが量産に入ってから長い期間の後でも新しいペリフェラル (コンポーネント) を作成できます。コンポーネント データシートには、機能説明、API ドキュメント、推奨サンプルコード、AC/DC 仕様を含む、特定のコンポーネントの選択および使用に必要な情報がすべて記載されています。

アプリケーション ノート : 入門のアプリケーションノートとハードウェア設計ガイドラインが含まれます。

リファレンス マニュアル : リファレンス マニュアルには、すべての EZ-PD™ PMG1 レジスタの詳細な説明など、EZ-PD™ PMG1 デバイスを使用する際に必要な技術の詳細がすべて記載されています。リファレンス マニュアルは [USB-C High Voltage Microcontroller](#) ウェブページのドキュメント セクションから利用できます。

1.2 オンライン

印刷された資料のほかに、[EZ-PD™ PMG1 forums](#) によって 24 時間 365 日、世界中の他のユーザーや PMG1 の専門家と連絡がとれます。

1.3 ツール

業界標準のコア、プログラミング、およびデバッグ インターフェースを備えた EZ-PD™ PMG1 MCU ファミリーは、開発ツールエコシステムの一部です。

革新的で使いやすい ModusToolbox™、サポートされるサードパーティのコンパイラ、プログラマ、デバッガ、および開発キットの最新情報については、[ModusToolbox™ software](#) にアクセスしてください。

1.4 ModusToolbox™ IDE および EZ-PD™ PMG1 SDK

ModusToolbox™ は、Windows, macOS, および Linux プラットフォームで実行される Eclipse ベースの開発環境であり、ModusToolbox™ IDE および EZ-PD™ PMG1 SDK を含みます。ModusToolbox™ IDE はアプリケーションを構築するために、いくつかのデバイスリソース、ミドルウェア、およびファームウェアを組み合わせます。ModusToolbox™ を使用すると、デバイスリソースとミドルウェアライブラリを有効にして設定し、C/C++/ アセンブリのソースコードを記述し、デバイスをプログラムしてデバッグできます。

PMG1 SDK は、EZ-PD™ PMG1 MCU 向けのソフトウェア開発キットです。この SDK を使用することで、デバイスリソースの複雑な詳細を理解することなく、対応デバイス用のファームウェアを容易に開発できるようになります。

ModusToolbox™ の使用に関するその他の詳細については、[Getting started with EZ-PD™ PMG1 MCU on ModusToolbox™ software](#) アプリケーションノートおよび ModusToolbox™ に統合されたドキュメントとヘルプを参照してください。

2 機能概要

2.1 CPU およびメモリサブシステム

2.1.1 CPU

EZ-PD™ PMG1-S0 MCU 内の中核となるのは、最大 48 MHz で動作する 32 ビット Cortex®-M0 CPU コアです。このコアは、広範なクロックゲーティングに対応した低消費電力動作に最適化されています。

また、CPU はシリアルワイヤ デバッグ (SWD) インタフェースも備えています。EZ-PD™ PMG1-S0 に使用するデバッグ コンフィギュレーションには、4 個のブレークポイント (アドレス) コンパレータと 2 個のウォッチポイント (データ) コンパレータがあります。

2.1.2 フラッシュ

EZ-PD™ PMG1-S0 は、64 KB フラッシュ モジュールを持っています。

2.1.3 SRAM

EZ-PD™ PMG1-S0 は、8 KB の SRAM をサポートしています。

2.1.4 SRAM (監視 ROM)

ブートおよびコンフィギュレーション ルーチンを含む監視 ROM が提供されます。(8 KB SRAM)

2.2 USB PD サブシステム (SS)

USB-PD サブシステムは、USB Type-C ポートへのインターフェースを提供します。このサブシステムは高電圧レギュレータ、OVP、および電源スイッチ ブロックからなります。また、Type-C ポート上でサポートされているすべての必要な ESD も含まれます。

2.2.1 USB PD 物理層

USB PD 物理層は、PD 3.1 規格に従って CC チャネルを介して BMC 符号化データを通信するトランスミッタとレシーバから成ります。すべての通信は半二重です。物理層 (PHY) は、チャネル上の通信エラーを最小限に抑えるために衝突回避を実行します。

USB PD ブロックには、USB Type-C 仕様で要求されるすべての終端抵抗 (R_p , R_d および R_{d-db}) とスイッチが含まれます。終端抵抗は、接続検出、プラグ方向検出、およびシンク / ソースのパワーロールの確立のために必要です。デッド バッテリ R_D 終端により、EZ-PD™ PMG1-S0 デバイスは電力を供給されていないときにシンクとして識別できます。

2.2.2 8 ビット SAR ADC

ADC は、チップ上の汎用 AD 変換のアプリケーションに利用できる小フットプリントの 8 ビット 125ksps SAR ADC です。この ADC はチップ搭載アナログ マルチプレクサを介して、すべての GPIO および USB の DP/DM ピンからアクセスできます。EZ-PD™ PMG1-S0 は、2 個の ADC インスタンスを含みます。ADC の電圧リファレンスは、VDDD 電源または内部バンドギャップのいずれから生成されます。ADC で GPIO ピンの電圧を検出するとき、そのピン電圧は VDDD 電源電圧を超えることはできません。

2.2.3 充電検出

ソース側では BC 1.2, Apple 充電, AFC, QC 3.0 をサポートし、シンク側では BC 1.2, AC, QC 2.0 をサポートしています。USB の DP/DM ラインに必要なすべての終端回路を内蔵しています。

本デバイスには、2 つの充電検出ブロックが統合されています。USB DP0 および USB DM0 の USB ラインは充電検出ブロック 0 に接続され、USB DP1 および USB DM1 は充電検出ブロック 1 に接続されます。これら 2 つの充電検出ブロックにより、Type-C ポートと Type-A ポートという 2 つの異なる USB ポートを通じた充電が可能になります。

機能概要

2.2.4 VBUS 低電圧と過電圧保護

EZ-PD™ PMG1-S0 チップには、Type-C ポートで設定可能な閾値と応答時間を備えた VBUS OVP/UVP 用の統合ハードウェアブロックがあります。

2.2.5 VBUS 短絡保護

EZ-PD™ PMG1-S0 は、4 本の VBUS 短絡保護ピンを提供します：CC1, CC2, P2.2, および P2.3。これらのピンは、誤って高電圧 VBUS と短絡しないように保護されています。CC1 と CC2 ピンが USB Type-C コネクタの VBUS ピンの隣に配置されているため、偶発的な短絡が発生することがあります。高電圧 VBUS 短絡保護を備えないパワー デリバリー コントローラーは、偶発的な短絡の発生で損傷します。保護回路がトリガされると、EZ-PD™ PMG1-S0 は fail-safe ピン上の VDC が 17 V 未満の場合は永久に、17 V ~ 22 V の場合は 1000 時間動作できます。CC ピンで VBUS 短絡イベントが発生すると、USB Type-C ケーブルの RLC 素子によって発生した一時的な高リンギング電圧が観測できます。EZ-PD™ PMG1-S0 の接続なしでは、このリンギング電圧は最大 VBUS 電圧 (21.5V) の 2 倍 (44V) になることがあります。しかし、EZ-PD™ PMG1-S0 が接続されている場合、一時的な高リンギング電圧をクランプし、IEC ESD 保護ダイオードを使用して CC ピンを保護できます。

2.2.6 Low 側電流センスアンプ (CSA)

EZ-PD™ PMG1-S0 チップには、過電流保護 (OCP) の実装に使用できる 5mΩ の外付け抵抗で 100mA ~ 5.5A の範囲の電流レベルを検出できるローサイド電流センス アンプも統合されています。

2.2.7 VBUS パス上の PFET ゲート ドライバ

EZ-PD™ PMG1-S0 には、VBUS コンシューマ パス上で外部 PFET を駆動するための 2 つの統合 PFET ゲート ドライバを備えています。VBUS_P_CTRL ゲート ドライバはアクティブなプルアップ抵抗に接続されており、HIGH, LOW, または High-Z の駆動が可能です。

VBUS_C_CTRL ゲート ドライバは、Low または High-Z のみを駆動できるため、外部プルアップが必要です。これらのピンは VBUS 耐電圧です。

2.2.8 VBUS 放電 FET

EZ-PD™ PMG1-S0 はまた、取り外し時に USB-PD 仕様のタイミングを満たすように VBUS を放電するための 2 個の統合 VBUS 放電 FET を備えています。

2.2.9 Type-C コネクタでの液体による腐食の低減

EZ-PD™ PMG1-S0 は、最新の Type-C 仕様に基づき、Type-C コネクタにおける湿気や液体の検出をサポートし、コネクタの腐食の可能性を最小限に抑えるための「腐食抑制モード」に移行します。本デバイスは、内蔵の充電検出ブロックと Type-C コネクタ内の未使用のピンペアを利用して、湿気の有無を検出します。この充電検出ブロックは、接続された信号線ペアに対して内部のプルアップ抵抗およびプルダウン抵抗を適用します。内部コンパレータが特定の Type-C コネクタピンの電圧変化を監視し、液体が

機能概要

存在することを示す信号を出力します。腐食抑制モードは、Type-C 仕様に従い、Figure 2 に示すシングル CC ラインプルダウン方式を用いて実現されます。




Figure 2 液体検知および腐食抑制のためのブロック図

2.3 固定機能デジタル

2.3.1 シリアル通信ブロック (SCB)

EZ-PD™ PMG1-S0 は I²C, SPI, または UART インターフェースを実装するように設定できる 2 個の SCB を内蔵しています。ハードウェア I²C ブロックは、マルチマスタ アービトレーションが可能なフル マルチマスタおよびスレーブ インターフェースを実装します。SPI モードでは、SCB ブロックはマスタまたはスレーブとして動作するように設定できます。

I²C モード: I²C は、標準的な Philips I²C 仕様 v3.0 に準拠しています。これらのブロックは最大 1 Mbps の速度で動作し、CPU の割込みオーバヘッドやレイテンシを削減するためにバッファリングオプションを柔軟に選択できます。SCB ブロックは、受信 (RX) および送信 (TX) 用の深さ 8 の FIFO に対応しています。これは、CPU がデータを読み出すための時間的余裕が確保され、CPU によるデータ読み出しの遅れに起因するクロックストレッチの必要性を大幅に低減します。なお、I²C においてデータスループットは重要な考慮事項ではありません。

UART モード: これは、最大 1 Mbps の速度で動作するフル機能の UART です。さらに、共通の RX および TX ラインで接続されたペリフェラルのアドレス指定を可能にする 9 ビットマルチプロセッサモードもサポートします。パリティエラー、ブレイク検出、フレームエラーといった一般的な UART 機能もサポートします。

SPI モード: SPI モードは、標準的な Motorola SPI に加え、TI SSP (本質的には SPI コーデックの同期に使用されるスタートパルスを追加したもの) や National Microwire (SPI の半二重方式) といったバリエーションをサポートします。また、SPI ブロックは FIFO を利用することも可能です。

2.3.2 タイマー / カウンター / PWM (TCPWM) ブロック

EZ-PD™ PMG1-S0 には 4 個の TCPWM ブロックがあります。各 TCPWM ブロックは、16 ビット タイマー、カウンタ、パルス幅変調器 (PWM)、直交デコーダ機能を実装します。ブロックは入力信号の周期とパルス幅の測定 (タイマー) や特定のイベントが発生する回数のカウント (カウンタ)、PWM 信号の生成、または直交信号の復号に使用されます。

機能概要

2.4 GPIO インターフェース

EZ-PD™ PMG1-S0 は最大 12 の GPIO を持っており、その一部は SCB の機能 (I²C, UART, SPI) にも使用できます。GPIO ピン P0.0 および P0.1 は、fail-safe ピン (最大 6V) です。

GPIO ブロックは以下を実装します。

- 強プッシュプル, 抵抗プルアップ/プルダウン, 弱 (抵抗) プルアップ/プルダウン, オープンドレイン/オープンソース, 入力のみ, および無効を含む 8 つの駆動強度モード。
- 入力閾値選択 (CMOS または LVTTTL)
- 入出力ディセーブルの個別制御
- 前の状態をラッチするための保持モード (ディープスリープモードで I/O 状態を維持するため)
- dV/dt 関連のノイズ制御用の選択可能なスルーレート

電源投入とリセットの間、I/O ピンは無効状態になり、入力に過電流を与えず、過剰なターンオン電流を発生させないようにします。高速 I/O マトリックスとして知られている多重化ネットワークは、1 本の I/O ピンに接続され得る複数の信号間を多重化するために使用されます。

ポートピン P1.0 と P1.1 は、OVP/UVLP に対するフォールト状態を示すように設定できます。

2.5 フェイルセーフ GPIO

EZ-PD™ PMG1-S0 には、フェイルセーフ GPIO として機能するピンが 2 つ (P0.0 および P0.1) 搭載されています。

このフェイルセーフ機能により、VBUS/VSYS 電源が供給されていない状態において、I²C ラインの動作によってこれらのピンにロジックハイレベルの電圧がかかったとしても、MCU へのバックパワー (逆流給電) が発生しないようになっています。

電源システム概要

3 電源システム概要

EZ-PD™ PMG1-S0 は VBUS (4.0 V ~ 21.5 V) または VDDD (2.7 V ~ 5.5 V) の外部電源から動作できます。VBUS を介して電源供給される場合、内部レギュレータはチップ動作のために 3.3 V の VDDD を生成します。安定化された電源 VDDD は、いくつかのアナログブロック内で直接使用されるか、またはレギュレータを使用して、コアの大部分に電源を供給する VCCD (1.8 V) にさらに降圧されます。EZ-PD™ PMG1-S0 は 3 つの電力モード (アクティブ、スリープ、ディープスリープ) があります。これらの電力モード間の遷移は電源システムによって管理されます。VBUS ピンを介した電源供給の場合、VDDD は外部デバイスに電源を供給するために使用できず、レギュレータの安定化のみを目的として 1 μ F コンデンサに接続する必要があります。したがって、これらのピンは汎用的な電源としてサポートされていません。コンデンサの接続については、アプリケーション図を参照してください。

Table 2 EZ-PD™ PMG1-S0 電力モード

モード	説明
パワーオンリセット (POR)	電源が有効および内部リセットソースがアサートされたか、またはスリープコントローラーがシステムをリセット状態から起動している
アクティブ	電源が有効および CPU が命令を実行している
スリープ	電源が有効および CPU が命令を実行していない。電力節約のために、動作中でないすべてのロジックはクロックゲートされる
ディープスリープ	主レギュレータおよびほとんどのブロックがオフにされる。ディープスリープレギュレータがロジックに電源を供給するが、低速クロックのみ利用可能




Figure 3 電源システム要件のブロック図

ピン配置

4

Table 3 EZ-PD™ PMG1-S0 ピン説明

グループ	24ピン QFN	ピン名	ACT #0	ACT #1	ACT #2	ACT #3	DS #1	DS #2	DS #3	説明
GPIO および シリアル インター フェース	1	P1.0	–	tcpwm2_line	tcpwm0_overflow	scb1_uart_cts	–	scb0_spi_select	scb1_i2c_sda	ポート 1 ピン 0: GPIO/UART_1_CTS/SPI_0_SEL/I2C_1_SDA/TCPWM_line_2, プログラマブルOVP/UVFフォールト表示
	2	P1.1	tcpwmx_tr_in0	tcpwm3_line	tcpwm1_overflow	scb1_uart_rts	–	scb0_spi_miso	scb1_i2c_scl	ポート 1 ピン 1: GPIO/UART_1_RTS/SPI_0_MISO/I2C_1_SCL/TCPWM_line_3, プログラマブルOVP/UVFフォールト表示
	5	P1.2	–	–	tcpwm2_overflow	scb1_uart_tx	–	scb0_spi_mosi	–	ポート 1 ピン 2: GPIO/USB D+ line 1/UART_1_TX1/SPI_0_MOSI/BC 1.2/Apple Charging/QC/AFC
	6	P1.3	–	–	tcpwm3_overflow	scb1_uart_rx	–	scb0_spi_clk	–	ポート 1 ピン 3: GPIO/USB D- line 1/UART_1_RX1/SPI_0_CLK/BC 1.2/Apple Charging/QC/AFC
	7	P0.0	tcpwmx_tr_in1	tcpwm0_line	tcpwm0_compare_match	scb0_uart_cts	swd_data	scb1_spi_mosi	scb0_i2c_sda	ポート 0 ピン 0: GPIO/fail-safe/SWD_IO/UART_0_CTS/SPI_1_MOSI/I2C_0_SDA/TCPWM_line_0
	8	P0.1	tcpwmx_tr_in2	tcpwm1_line	tcpwm1_compare_match	scb0_uart_rts	swd_clk	scb1_spi_miso	scb0_i2c_scl	ポート 0 ピン 1: GPIO/fail-safe/SWD_CLK/UART_0_RTS/SPI_1_MISO/I2C_0_SCL/TCPWM_line_1
	9	P2.0	tcpwmx_tr_in3	tcpwm2_line(alt)	tcpwm2_compare_match	scb0_uart_tx	–	scb1_spi_select	–	ポート 2 ピン 0: GPIO/TCPWM_line_2/UART_0_TX0/SPI_1_SEL このピンは、電源投入時のI/O初期化時間 (詳細は Table 7 を参照) の間、内部でプルアップされる。 また、これはオープンドレイン動作モードでのみ使用できる出力専用ピン。
	10	P2.1	tcpwmx_tr_in4	tcpwm3_line(alt)	tcpwm3_compare_match	scb0_uart_rx	–	scb1_spi_clk	–	ポート 2 ピン 1: GPIO/TCPWM_line_3/UART_0_RX0/SPI_1_CLK
	12	P2.2	tcpwmx_tr_in5	tcpwm0_line(alt)	–	scb0_uart_tx(alt)	swd_data(alt)	–	scb1_i2c_sda(alt)	ポート 2 ピン 2: プルアップアシスト付きオープンドレインGPIO。 GPIO_20VT/ UART_0_TX1/I2C_1_SDA/TCPWM_line_0/IECとして設定可能。VBUSピンとの一時的な短絡を許容。
	13	P2.3	tcpwmx_tr_in6	tcpwm1_line(alt)	–	scb0_uart_rx(alt)	swd_clk(alt)	–	scb1_i2c_scl(alt)	ポート 2 ピン 3: プルアップアシスト付きオープンドレインGPIO。 GPIO_20VT/ UART_0_RX1/I2C_1_SCL/TCPWM_line_1/IECとして設定可能。VBUSピンとの一時的な短絡を許容。
USB Type-C	17	P3.0	–	ext_clk	–	scb1_uart_tx(alt)	swd_data(alt)	–	–	USB DP line 0/ポート 3 ピン 0: GPIO/UART_1_TX0/BC 1.2/Apple Charging/QC/AFC/IEC/Type-Cコネクタ用液体検知ピン
	16	P3.1	–	–	–	scb1_uart_rx(alt)	swd_clk(alt)	–	–	USB DM line 0/ポート 3 ピン 1: GPIO/UART_1_RX0/BC 1.2/Apple Charging/QC/AFC/IEC/Type-Cコネクタ用液体検知ピン
	14	CC2	–	–	–	–	–	–	–	デッドバッテリーR _D 接続オプション付き通信チャネル 2/IEC準拠。VBUSピンとの一時的な短絡を許容。
	15	CC1	–	–	–	–	–	–	–	デッドバッテリーR _D 接続オプション付き通信チャネル 1/IEC準拠。VBUSピンとの一時的な短絡を許容。



ピン配置

Table 3 EZ-PD™ PMG1-S0 ピン説明 (continued)

グループ	24ピン QFN	ピン名	ACT #0	ACT #1	ACT #2	ACT #3	DS #1	DS #2	DS #3	説明
VBUS	3	VBUS_P_CTRL	–	–	–	–	–	–	–	内部プルアップ抵抗に接続した外部PMOS FET制御 (30 V許容) 0: バスがオン 1: バスがオフ
	4	VBUS_C_CTRL	–	–	–	–	–	–	–	外部PMOS FET制御 (30 V許容) 0: バスがオン Z: バスがオフ このピンを使用するために外付けプルアップ抵抗が必要
	11	VBUS_MON	–	–	–	–	–	–	–	内部放電FET付きType C VBUSモニター
Power	18	VBUS	–	–	–	–	–	–	–	内部放電FET付きVBUS電源入力 (4.0 V～21.5 V)
	23	VDDD	–	–	–	–	–	–	–	3.3 V内部レギュレータの出力。1 μ Fコンデンサおよび2 個の100 nFコンデンサに接続。
	24	VCCD	–	–	–	–	–	–	–	1.8 V内部レギュレータの出力。(電源として使用するた めのものではない)。1 μ Fデカップリングコンデンサに 接続。
GND	19	CSP	–	–	–	–	–	–	–	Low側CSAの電流センスの正入力
	22	GND	–	–	–	–	–	–	–	グラウンド
	EPAD	GND	–	–	–	–	–	–	–	グラウンド
NC	20	NC	–	–	–	–	–	–	–	未接続
	21	NC	–	–	–	–	–	–	–	未接続




Figure 4 24-QFN パッケージのピン配置 (上面図)

5 アプリケーション図

Figure 5 に、EZ-PD™ PMG1-S0 を使用したシンク アプリケーションを示します。これには2つの主要部分として、アプリケーションに入力電力を提供する USB Type-C レセプタクル、および出力電力として使用される負荷があります。




Figure 5 EZ-PD™ PMG1-S0 ベースのシンク アプリケーション図

Figure 6 に、EZ-PD™ PMG1-S0 を使用した DRP アプリケーションを示します。このようなアプリケーションでは、Type-C ポートはパワープロバイダおよびパワーコンシューマとして使用されます。




Figure 6 EZ-PD™ PMG1-S0 DRP アプリケーション図

電氣的仕様

6 電氣的仕様

6.1 絶対最大定格

Table 4 絶対最大定格^[1]

パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
V _{BUS_MAX}	VBUS および VBUS_MON ピンの、V _{SS} を基準にした最大電源電圧	–	–	30	V ^[2]	絶対最大値 P2.2 および P2.3 の電圧 (GPIO_20VT ピン)
V _{DDD_MAX}	V _{SS} を基準にした最大電源電圧	–	–	6	V	
V _{CC_PIN_ABS}	該当デバイスにおける、CC1, CC2 ピンおよび P2.2 と P2.3 ポートピンの最大電圧	–	–	22 ^[3]	V	
V _{GPIO_ABS}	GPIO 電圧	–0.5 ^[4]	–	V _{DDD} + 0.5	V	
I _{GPIO_ABS}	GPIO ごとの最大電流	–25	–	25	mA	
I _{GPIO_injection}	GPIO 注入電流、 V _{IH} > V _{DDD} の場合は最大、 V _{IL} < V _{SS} の場合は最小	–0.5	–	0.5	mA	絶対最大値、ピンごとの注入された電流
V _{GPIO_fail-safe_ABS}	Fail-safe GPIO 電圧	–0.5	–	6	V	P0.0 と P0.1 のポートピンに適用
ESD_HBM	静電気放電 人体モデル (ESD-HBM)	2200	–	–	V	–
ESD_CDM	静電気放電 デバイス帯電モデル (ESD-CDM)	500	–	–	V	–
LU	ラッチアップ時のピン電流	–100	–	100	mA	–
ESD_IEC_CON	静電気放電 (IEC61000-4-2)	8000	–	–	V	CC1, CC2, VBUS, P2.2 および P2.3 ピンの接触放電
ESD_IEC_AIR	静電気放電 (IEC61000-4-2)	15000	–	–	V	USBDP, USBDM, CC1, CC2, VBUS, P2.2 および P2.3 ピンの空中放電

注：

1. **Table 4** に記載されている絶対最大条件を超えて使用すると、デバイスに恒久的なダメージを与える可能性があります。長時間にわたって絶対最大条件下に置くと、デバイスの信頼性に影響する可能性があります。最大保管温度は JEDEC 標準「JESD22-A103, High Temperature Storage Life」に準拠した 150°C です。絶対最大条件以下で使用している場合でも、標準的な動作条件を超えると、デバイスが仕様に従って動作しない可能性があります。
2. 特に指定がない限り、すべての電圧はグラウンドを基準にしています。
3. USB PD 仕様では、VBUS 最大許容電圧は 21.5V です。
4. システムでは、負のスパイクがここで指定された最小電圧を超える場合は、ショットキー ダイオードを追加して負のスパイクをクランプすることを推奨します。

電氣的仕様

6.2 ピンベースの絶対最大定格

Table 5 ピンベースの絶対最大定格

No.	ピン (24 QFN)	名称	絶対最小値 (V)	絶対最大値 (V)	備考
1	1	P1.0	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
2	2	P1.1	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
3	5	P1.2	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
4	6	P1.3	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
5	7	P0.0	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
6	8	P0.1	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
7	9	P2.0	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
8	10	P2.1	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
9	12	P2.2	-0.5	22	–
10	13	P2.3	-0.5	22	–
11	16	P3.1	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
12	17	P3.0	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
13	14	CC2	-0.5	22	–
14	15	CC1	-0.5	22	–
15	3	VBUS_P_CTRL	-0.5	30	これは出力専用ピンです
16	4	VBUS_C_CTRL	-0.5	30	これは出力専用ピンです
17	11	VBUS_MON	–	30	–
18	18	VBUS	–	30	–
19	23	VDDD	–	6	–
20	24	VCCD	–	1.95	これは出力専用ピンです
21	19	CSP	-0.5	6	最大電圧は VDDD + 0.5 を超えられません
22	22	GND	–	–	–
23	EPAD	GND	–	–	–
24	20	NC	–	–	–
25	21	NC	–	–	–

6.3 デバイスレベルの仕様

特記のないかぎり、すべての仕様は $-40^{\circ}\text{C} \leq T_A \leq 105^{\circ}\text{C}$ および $T_J \leq 120^{\circ}\text{C}$ の条件で有効です。

Table 6 DC 仕様

仕様 ID	パラメータ	説明	Min	Typ	Max	単位	詳細 / 条件
SID.PWR#1	V _{DDD}	VSYS 給電時の安定化出力電圧 (外部から駆動しない)	VSYS - 0.05	–	VSYS	V	$-40^{\circ}\text{C} \sim +85^{\circ}\text{C } T_A$
SID.PWR#2	V _{DDD}	電源入力電圧	2.7	–	5.5	V	シンクモード、 $-40^{\circ}\text{C} \leq T_A \leq 105^{\circ}\text{C}$
SID.PWR#2_A	V _{DDD}	電源入力電圧	3	–	5.5	V	シンクモード、 $-40^{\circ}\text{C} \leq T_A \leq 105^{\circ}\text{C}$
SID.PWR#3	V _{BUS_IN}	電源入力電圧	3	–	21.5	V	$-40^{\circ}\text{C} \leq T_A \leq 105^{\circ}\text{C}$

電氣的仕様

Table 6 DC仕様 (continued)

仕様 ID	パラメータ	説明	Min	Typ	Max	単位	詳細 / 条件
SID.PWR#5	V _{CCD}	コア ロジック用の出力電圧	–	1.8	–	V	–
SID.PWR#13	C _{exc}	V _{DDD} 用電源デカップリング コンデンサ	0.8	1	–	μF	X5R セラミックまたはこれより良質のもの
SID.PWR#14	C _{exv}	VBUS 用電源デカップリング コンデンサ	–	0.1	–	μF	X5R セラミックまたはこれより良質のもの

アクティブ モード。Typ 値は V_{DDD} = 5.0V または V_{BUS} = 5.0V および T_A = 25°C の条件で測定

SID.PWR#8	I _{DD_A}	V _{BUS} または V _{DDD} からの供給電流	–	10	–	mA	V _{DDD} = 5V または V _{BUS} = 5V, T _A = 25°C. CC1/CC2 が Tx または Rx, I/O ソース電流なし, 2 個の SCB が 1 Mbps で動作, ADC/UVOV がオン, CPU が 24 MHz で動作
-----------	-------------------	---	---	----	---	----	---

スリープ モード。Typ 値は V_{DD} = 3.3V および T_A = 25°C の条件で測定

SID25A	I _{DD_S}	CC, I ² C, WDT ウェイクアップが有効。IMO が 24MHz で動作	–	3	–	mA	V _{DDD} = 3.3V, T _A = 25°C, CPU を除くすべてのブロックがオン, CC I/O がオン, ADC/UVOV がオン
--------	-------------------	--	---	---	---	----	--

ディープスリープ モード。Typ 値は T_A = 25°C の条件で測定

SID_DS_A_SNK	I _{DD_PB_DS_A_SNK}	V _{BUS} = 4.0 ~ 21.5V。CC, I ² C, WDT ウェイクアップが有効	–	500	–	μA	パワー シンク アプリケーション V _{BUS} = 21.5V, T _A = 25°C, デバイスがディープスリープモード。接続済, CC I/O がオン, ADC/UVOV がオン
SID_PB_DS_A_SRC	I _{DD_PB_DS_A_SRC}	V _{BUS} = 3.0 ~ 5.5V。CC, I ² C, WDT ウェイクアップが有効	–	500	–	μA	パワー バンクソース アプリケーション V _{DDD} = 5V, T _A = 25°C, デバイスがディープスリープモード。接続済, CC I/O がオン, ADC/CSA/UVOV がオン

Table 7 AC仕様

(特性評価で保証)

仕様 ID	パラメータ	説明	Min	Typ	Max	単位	詳細 / 条件
SID.CLK#4	F _{CPU}	CPU 入力周波数	–	–	48	MHz	すべての V _{DDD}
SID.PWR#17	T _{SLEEP}	スリープ モードからの復帰時間	–	0	–	μs	–
SID.PWR#18	T _{DEEPSLEEP}	ディープスリープ モードからの復帰時間	–	–	35	μs	–
SYS.FES#1	T _{PWR_RDY}	電源投入から「I ² C/CC コマンドが受信できる」までの時間	–	5	25	ms	–
SID.PWR#18A	T _{POR_HIZ_T}	電源投入時の I/O 初期化時間	–	3	–	ms	–

電氣的仕様

6.3.1 I/O

Table 8 I/O の DC 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.GIO#37	V_{IH_CMOS}	入力電圧 HIGH 閾値	$0.7 \times V_{DDD}$	–	–	V	CMOS 入力
SID.GIO#38	V_{IL_CMOS}	入力電圧 LOW 閾値	–	–	$0.3 \times V_{DDD}$	V	CMOS 入力
SID.GIO#39	$V_{IH_VDDD2.7-}$	LVTTL 入力, $V_{DDD} < 2.7V$	$0.7 \times V_{DDD}$	–	–	V	$V_{DDD} = 2.4V$
SID.GIO#40	$V_{IL_VDDD2.7-}$	LVTTL 入力, $V_{DDD} < 2.7V$	–	–	$0.3 \times V_{DDD}$	V	$V_{DDD} = 2.4V$
SID.GIO#41	$V_{IH_VDDD2.7+}$	LVTTL 入力, $V_{DDD} \geq 2.7V$	2.0	–	–	V	$V_{DDD} = 2.7, 3.3, 5.5V$
SID.GIO#42	$V_{IL_VDDD2.7+}$	LVTTL 入力, $V_{DDD} \geq 2.7V$	–	–	0.8	V	$V_{DDD} = 2.7, 3.3, 5.5V$
SID.GIO#33	V_{OH_3V}	出力 HIGH 電圧	$V_{DDD} - 0.6$	–	–	V	$3V V_{DDD}$ で $I_{OH}=4mA$
SID.GIO#36	V_{OL_3V}	出力 LOW 電圧	–	–	0.6	V	$3V V_{DDD}$ で $I_{OL}=10mA$
SID.GIO#5	R_{PU}	プルアップ抵抗値	3.5	5.6	8.5	k Ω	+25°C T_A , すべての V_{DDD}
SID.GIO#6	R_{PD}	プルダウン抵抗値	3.5	5.6	8.5	k Ω	+25°C T_A , すべての V_{DDD}
SID.GIO#16	I_{IL}	入力リーク電流 (絶対値)	–	–	2	nA	+25°C T_A , $3V V_{DDD}$
SID.GIO#17	C_{PIN_A}	ピン最大負荷容量	–	–	22	pF	USBDP, USBDM ピンの容量。特性評価で保証。
SID.GIO#17A	C_{PIN}	ピン最大負荷容量	–	3	7	pF	–40°C ~ +85°C T_A , すべての V_{DDD} 。その他すべての I/O。特性評価で保証。
SID.GIO#43	V_{HYSTTL}	入力ヒステリシス, $LVTTL V_{DDD} > 2.7V$	15	40	–	mV	特性評価で保証
SID.GIO#44	$V_{HYSCMOS}$	入力ヒステリシス CMOS	$0.05 \times V_{DDD}$	–	–	mV	$V_{DDD} < 4.5V$ 。特性評価で保証。
SID69	I_{DIODE}	保護ダイオードをとって V_{DDD}/V_{SS} に流れる電流	–	–	100	μA	特性評価で保証
SID.GIO#45	I_{TOT_GPIO}	チップの最大合計シンク電流	–	–	85	mA	特性評価で保証
Fail-safe							
SID.GIO#46	I_{IHS}	パッド電圧 > fail-safe 入力の V_{DDD} のときの入力電流	–	–	10.00	μA	I ² C 仕様による

Table 9 I/O AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID70	T_{RISEF}	高速ストロングモードでの立ち上がり時間	2	–	12	ns	$3.3V V_{DDD}$, $C_{load} = 25pF$
SID71	T_{FALLF}	高速ストロングモードでの立ち下り時間	2	–	12	ns	$3.3V V_{DDD}$, $C_{load} = 25pF$

電氣的仕様

Table 10 GPIO_20VT の DC 仕様 (ポートピン P2.2 と P2.3 のみに適用)
(特性評価で保証)

仕様 ID#	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.GPIO_20VT#4	GPIO_20VT_I_LU	GPIO_20VT ラッチ アップ電流制限	-14 0	-	140	mA	入力または出力, ピン間, ピンと電源間を流れる Max/Min 電流
SID.GPIO_20VT#5	GPIO_20VT_RPU	GPIO_20VT プルアップ抵抗値	1	-	25	k Ω	+25°C T _A , 1.4 V ~ GPIO_20VT_Voh(Min)
SID.GPIO_20VT#6	GPIO_20VT_RPD	GPIO_20VT プルダウン抵抗値	2.5	-	20	k Ω	+25°C T _A , 1.4 V ~ V _{DDD}
SID.GPIO_20VT#16	GPIO_20VT_IIL	GPIO_20VT 入力リーク電流 (絶対値)	-	-	2	nA	+25°C T _A , 3 V V _{DDD}
SID.GPIO_20VT#17	GPIO_20VT_CPIN	GPIO_20VT ピン静電容量	15	-	25	pF	-40°C ~ +85°C T _A , すべての V _{DDD} , F = 1MHz
SID.GPIO_20VT#33	GPIO_20VT_Voh	GPIO_20VT 出力 HIGH 電圧	2	-	-	V	I _{OH} = 0.5 mA
SID.GPIO_20VT#36	GPIO_20VT_Vol	GPIO_20VT 出力 LOW 電圧	-	-	0.4	V	I _{OL} = 2 mA
SID.GPIO_20VT#41	GPIO_20VT_Vih_LV TTL	GPIO_20VT LVTTL 入力 HIGH 電圧	2	-	-	V	V _{DDD} ≥ 2.7 V
SID.GPIO_20VT#42	GPIO_20VT_Vil_LV TTL	GPIO_20VT LVTTL 入力 LOW 電圧	-	-	0.8	V	V _{DDD} ≥ 2.7 V
SID.GPIO_20VT#43	GPIO_20VT_Vhysttl	GPIO_20VT 入力ヒステリシス LVTTL	15	40	-	mV	V _{DDD} ≥ 2.7 V
SID.GPIO_20VT#69	GPIO_20VT_IDIODE	保護ダイオードをとって V _{DDD} /V _{SS} に流れる GPIO_20VT 電流	-	-	100	μA	-

Table 11 GPIO_20VT の AC 仕様 (ポートピン P2.2 と P2.3 のみに適用)
(特性評価で保証)

仕様 ID#	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.GPIO_20VT#70	GPIO_20VT_TriseF	高速ストロングモードでの GPIO_20VT 立ち上り時間	1	-	45	ns	すべての V _{DDD} , C _{load} = 25pF
SID.GPIO_20VT#71	GPIO_20VT_TfallF	高速ストロングモードでの GPIO_20VT 立ち下り時間	2	-	15	ns	すべての V _{DDD} , C _{load} = 25pF

電氣的仕様

6.4 デジタル ペリフェラル

次の仕様は、タイマー モードでのタイマー / カウンター / PWM ペリフェラルに適用されます。

6.4.1 タイマー / カウンター / PWM

Table 12 TCPWM 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.TCPWM.3	T _{CPWMFREQ}	動作周波数	-	-	F _c	MHz	F _c max = CLK_SYS。 Max = 48 MHz
SID.TCPWM.4	T _{PWMENEXT}	入力トリガ パルス幅	2/F _c	-	-	ns	すべてのトリガ イベント
SID.TCPWM.5	T _{PWMEXT}	出力トリガ パルス幅	2/F _c	-	-	ns	オーバフロー, アンダフロー, および CC (カウンター = 比較値) 出力の最小値
SID.TCPWM.5A	T _{CRES}	カウンターの分解能	1/F _c	-	-	ns	逐次カウント同士間の最小時間
SID.TCPWM.5B	PWM _{RES}	PWM 分解能	1/F _c	-	-	ns	PWM 出力の最小パルス幅
SID.TCPWM.5C	Q _{RES}	直交位相入力分解能	1/F _c	-	-	ns	直交位相入力同士間の最小パルス幅

6.4.2 I²CTable 13 固定 I²C の DC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID149	I _{I2C1}	100 kHz でのブロック消費電流	-	-	100	μA	-
SID150	I _{I2C2}	400 kHz でのブロック消費電流	-	-	135	μA	-
SID151	I _{I2C3}	1 Mbps でのブロック消費電流	-	-	310	μA	-
SID152	I _{I2C4}	I ² C がディープスリープモードで有効の場合	-	-	1.4	μA	-

Table 14 固定 I²C の AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID153	F _{I2C1}	ビットレート	-	-	1	Mbps	-

Table 15 固定 UART の DC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID160	I _{UART1}	100 kbps でのブロック消費電流	-	-	10	μA	-
SID161	I _{UART2}	1000 kbps でのブロック消費電流	-	-	312	μA	-

電氣的仕様

Table 16 固定 UART の AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID162	F _{UART}	ビットレート	–	–	1	Mbps	–

Table 17 固定 SPI の DC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID163	I _{SPI1}	1 Mbps でのブロック消費電流	–	–	360	μA	–
SID164	I _{SPI2}	4 Mbps でのブロック消費電流	–	–	560	μA	–
SID165	I _{SPI3}	8 Mbps でのブロック消費電流	–	–	600	μA	–

Table 18 固定 SPI の AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID166	F _{SPI}	SPI 動作周波数 (マスタ; 6 倍オーバーサンプリング)	–	–	8	MHz	–

Table 19 固定 SPI マスタ モード の AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID167	T _{DMO}	SClock 駆動エッジ後の MOSI 有効時間	–	–	15	ns	–
SID168	T _{DSI}	SClock 取得エッジ前の MISO 有効時間	20	–	–	ns	フルクロック, MISO の遅いサンプリング
SID169	T _{HMO}	直前の MOSI データ ホールド時間	0	–	–	ns	スレーブ取得エッジを基準にする

Table 20 固定 SPI スレーブ モード の AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID170	T _{DMI}	Sclock 取得エッジ前の MOSI 有効時間	40	–	–	ns	–
SID171	T _{DSO}	Sclock 駆動エッジ後の MISO 有効時間	–	–	42 + 3 × T _{CPU}	ns	T _{CPU} = 1/F _{CPU}
SID171A	T _{DSO_EXT}	外部クロック モードでの Sclock 駆動エッジ後の MISO 有効時間	–	–	48	ns	–
SID172	T _{HSO}	直前の MISO データ ホールド時間	0	–	–	ns	–
SID172A	T _{SSELSCK}	SSEL 有効から最初の有効エッジまでの時間	100	–	–	ns	–

電氣的仕様

6.5 システム リソース

6.5.1 電圧低下リセット (BOR) のパワーオンリセット (POR)

Table 21 パワーオンリセット (POR)

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID185	V _{RISEIPOR}	パワーオンリセット (POR) 立ち上りトリップ電圧	0.80	–	1.50	V	–
SID186	V _{FALLIPOR}	POR 立ち下り電圧	0.70	–	1.4	V	–

Table 22 電圧低下リセット (BOR)

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID190	V _{FALLPPOR}	アクティブ / スリープ モードでの電圧低下検出 (BOD) トリップ電圧	1.48	–	1.62	V	–
SID192	V _{FALLDPSLP}	1000 kbps 時のブロック消費電流	1.1	–	1.5	V	–

Table 23 SWD インターフェース仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.SWD#1	F_SWDCLK1	$3.3V \leq V_{DDD} \leq 5.5V$	–	–	14	MHz	SWDCLK $\leq$ 1/3 CPU クロック周波数
SID.SWD#2	F_SWDCLK2	$2.7V \leq V_{DDD} \leq 3.3V$	–	–	7	MHz	SWDCLK $\leq$ 1/3 CPU クロック周波数
SID.SWD#3	T_SWDI_SETUP	$T = 1/f \text{ SWDCLK}$	$0.25 \times T$	–	–	ns	–
SID.SWD#4	T_SWDI_HOLD	$T = 1/f \text{ SWDCLK}$	$0.25 \times T$	–	–	ns	–
SID.SWD#5	T_SWDO_VALID	$T = 1/f \text{ SWDCLK}$	–	–	$0.50 \times T$	ns	–
SID.SWD#6	T_SWDO_HOLD	$T = 1/f \text{ SWDCLK}$	1	–	–	ns	–

電氣的仕様

6.5.2 内部主発振器

Table 24 IMO の DC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID218	I_{IMO1}	48MHz での IMO 動作電流	–	–	1000	μA	–

Table 25 IMO の AC 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.CLK#13	F_{IMOTOL}	24, 36, および 48MHz での周波数誤差 (トリム済み)	–	–	±2	%	すべての VDDD。 -25°C ≤ TA ≤ 85°C
SID226	$T_{STARTIMO}$	IMO 起動時間	–	–	7	μs	特性評価で保証
SID228	$T_{JITRMSIMO2}$	24MHz での RMS ジッタ	–	145	–	ps	特性評価で保証
SID.CLK#1	F_{IMO}	IMO 周波数	24	36	48	MHz	24 MHz, 36 MHz, および 48 MHz の 3 つの周波数のみがサポートされる -40°C ~ +85°C TA, すべての VDDD

6.5.3 内部低速発振器 — 電源切断

Table 26 ILO の DC 仕様

(設計で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID231	I_{ILO1}	I_{LO} 動作電流	–	0.3	1.05	μA	–
SID233	$I_{ILOLEAK}$	I_{LO} リーク電流	–	2	15	nA	–

Table 27 ILO の AC 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID234	$T_{STARTILO1}$	I_{LO} 起動時間	–	–	2	ms	特性評価で保証
SID238	$T_{ILODUTY}$	I_{LO} デューティー比	40	50	60	%	特性評価で保証
SID.CLK#5	F_{ILO}	I_{LO} 周波数	20	40	80	kHz	–

Table 28 PD の DC 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.PD.1	R_{p_std}	デフォルト USB 電源用 DFP CC 終端抵抗	64	80	96	μA	–
SID.PD.2	$R_{p_1.5A}$	1.5 A 電源用 DFP CC 終端抵抗	166	180	194.4	μA	–
SID.PD.3	$R_{p_3.0A}$	3.0 A 電源用 DFP CC 終端抵抗	304	330	356.4	μA	–
SID.PD.4	R_D	UFP CC 終端抵抗	4.59	5.1	5.61	kΩ	–
SID.PD.5	R_{D_DB}	CC1 と CC2 上の UFP (パワーバンク) デッド バッテリ CC 終端抵抗	4.08	5.1	6.12	kΩ	全電源が 0 V、1.32 V が CC1 または CC2 に印加
SID.PD.6	$V_{gndoffset}$	BMC レシーバで許容されるグラウンド オフセット	–500	–	500	mV	リモート BMC トランスマITTERを基準にする

電氣的仕様

Table 29 UV/OV 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.UVOV.1	V _{THOV1}	過電圧閾値の精度, 4.0 V ~ 11.0 V	-3	-	3	%	アクティブモード
SID.UVOV.2	V _{THOV2}	過電圧閾値の精度, 11 V ~ 27.4 V	-3.2	-	3.2	%	
SID.UVOV.3	V _{THUV1}	低電圧閾値の精度, 2.7 V ~ 3.3 V	-4	-	4	%	
SID.UVOV.4	V _{THUV2}	低電圧閾値の精度, 3.3 V ~ 4.0 V	-3.5	-	3.5	%	
SID.UVOV.5	V _{THUV3}	低電圧閾値の精度, 4.0 V ~ 11.0 V	-3	-	3	%	
SID.UVOV.6	V _{THUV4}	低電圧閾値の精度, 11.0 V ~ 22.0 V	-2.9	-	2.9	%	

Table 30 UV/OV の AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.UVOV.AC.1	T _{OV_GPIO}	OV 閾値トリップから出力 GPIO トグルまでの遅延時間	-	-	20	μs	P1.0 または P1.1 に適用
SID.UVOV.AC.2	T _{OV_GATE}	OV 閾値トリップから外部 PFET パワーゲート オフまでの遅延時間	-	-	50	μs	-
SID.UVOV.AC.3	T _{UV_GPIO}	UV 閾値トリップから出力 GPIO トグルまでの遅延時間	-	-	20	μs	P1.0 または P1.1 に適用

Table 31 LS-CSA 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.LSCSA.1	Cin_inp	CSP 入力静電容量	7	-	10	pF	特性評価で保証
SID.LSCSA.2	Csa_Acc1	CSA 精度 5 mV < Vsense < 10 mV	-15	-	15	%	アクティブモード
SID.LSCSA.3	Csa_Acc2	CSA 精度 10 mV < Vsense < 15 mV	-10	-	10	%	
SID.LSCSA.4	Csa_Acc3	CSA 精度 15 mV < Vsense < 20 mV	-6	-	6	%	
SID.LSCSA.5	Csa_Acc4	CSA 精度 20 mV < Vsense < 30 mV	-5	-	5	%	
SID.LSCSA.6	Csa_Acc5	CSA 精度 30 mV < Vsense < 50 mV	-4	-	4	%	
SID.LSCSA.7	Csa_Acc6	CSA 精度 50 mV < Vsense	-4	-	4	%	
SID.LSCSA.8	Csa_SCP_Acc1	CSA SCP 80 mV	-16.5	-	16.5	%	
SID.LSCSA.9	Csa_SCP_Acc2	CSA SCP 100 mV	-13.4	-	13.4	%	
SID.LSCSA.10	Csa_SCP_Acc3	CSA SCP 150 mV	-9.4	-	9.4	%	
SID.LSCSA.11	Csa_SCP_Acc4	CSA SCP 200 mV	-7.5	-	7.5	%	
SID.LSCSA.12	Av	サポートされる通常利得値 : 5, 10, 20, 35, 50, 75, 125, 150	5	-	150	V/V	特性評価で保証
SID.LSCSA.24	Av1_E_Trim	利得誤差	-3	-	3	%	特性評価で保証
SID.LSCSA.31	Av_E_SCP	トリミング後の SCP ステージの利得誤差	-3.5	-	3.5	%	特性評価で保証

電氣的仕様

Table 32 **LS-CSA の AC 仕様**
(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.LSCSA.AC.1	T _{OCP_GPIO}	OCP 閾値トリップから出力 GPIO トリガまでの遅延時間	–	–	20	μs	P1.0 または P1.1 に適用
SID.LSCSA.AC.2	T _{OCP_Gate}	OCP 閾値トリップから外部 PFET パワーゲート オフまでの遅延時間	–	–	50	μs	–
SID.LSCSA.AC.3	T _{SCP_GPIO}	SCP 閾値トリップから出力 GPIO トグルまでの遅延時間	–	–	15	μs	P1.0 または P1.1 に適用
SID.LSCSA.AC.4	T _{SCP_Gate}	SCP 閾値トリップから外部 PFET パワーゲート オフまでの遅延時間	–	–	50	μs	–
SID.LSCSA.AC.5	T _{SR_GPIO}	SR 閾値トリップから出力 GPIO トグルまでの遅延時間	–	–	20	μs	P1.0 または P1.1 に適用

電氣的仕様

6.5.4 ゲートドライバ仕様

Table 33 ゲートドライバの DC 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.GD.1	R _{PD}	プルダウン抵抗	–	–	3	k Ω	外部 PFET をオンにするために VBUS_P_CTRL と VBUS_C_CTRL に適用
SID.GD.2	R _{PU}	プルアップ抵抗	–	–	4	k Ω	外部 PFET をオフにするために VBUS_P_CTRL に適用
SID.GD.3	I _{PD0}	1 の駆動強度でのプルダウン シンク電流	25	–	75	μA	5V に電圧をプルダウンした時の I モード (電流モード)。外部 PFET をオンにするために VBUS_P_CTRL と VBUS_C_CTRL に適用
SID.GD.4	I _{PD1}	2 の駆動強度でのプルダウン シンク電流	50	–	150	μA	
SID.GD.5	I _{PD2}	4 の駆動強度でのプルダウン シンク電流	140	–	300	μA	
SID.GD.6	I _{PD3}	8 の駆動強度でのプルダウン シンク電流	280	–	580	μA	
SID.GD.7	I _{PD4}	16 の駆動強度でのプルダウン シンク電流	560	–	1200	μA	
SID.GD.8	I _{PD5}	32 の駆動強度でのプルダウン シンク電流	1120	–	2300	μA	
SID.GD.9	I _{leak_p1}	VBUS_P_CTRL ピン上のリーク 電流	–	–	0.003	μA	+25°C T _J , 5 V V _{DDD} , 20 V V _{BUS}
SID.GD.10	I _{leak_c1}	VBUS_C_CTRL ピン上のリーク 電流	–	–	0.003	μA	+25°C T _J , 5 V V _{DDD} , 20 V V _{BU}
SID.GD.11	I _{leak_p2}	VBUS_P_CTRL ピン上のリーク 電流	–	–	2	μA	+25°C T _J , 5 V V _{DDD} , 20 V V _{BU}
SID.GD.12	I _{leak_c2}	VBUS_C_CTRL ピン上のリーク 電流	–	–	2	μA	+25°C T _J , 5 V V _{DDD} , 20 V V _{BU}
SID.GD.13	I _{leak_p3}	VBUS_P_CTRL ピン上のリーク 電流	–	–	7	μA	+25°C T _J , 5 V V _{DDD} , 20 V V _{BU}
SID.GD.14	I _{leak_c3}	VBUS_C_CTRL ピン上のリーク 電流	–	–	7	μA	+25°C T _J , 5 V V _{DDD} , 20 V V _{BU}

電氣的仕様

Table 34 ゲートドライバの AC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.GD.15	T_{PD1}	VBUS_C_CTRL 上の電圧プルダウン時の遅延時間	-	-	2	μs	Clload = 2 nF, 立ち下りエッジの開始から (VBUS-1.5 V) までの遅延, VBUS = 5 V ~ 20 V, VBUS_C_CTRL と VBUS の間に接続された 50 k Ω
SID.GD.16	$T_{r_discharge}$	VBUS_C_CTRL 上の出力ノードの放電速度	-	-	5	V/ μs	80% ~ 20%, VBUS_C_CTRL と VBUS の間に接続された 50 k Ω , Clload = 2 nF, Vinitial = 24 V
SID.GD.17	T_{PD2}	VBUS_P_CTRL 上の電圧プルダウン時の遅延時間	-	-	2	μs	Clload = 2 nF, 立ち下りエッジの開始から (VBUS-1.5 V) までの遅延, VBUS = 5 V ~ 20 V, VBUS_P_CTRL と VBUS の間に接続された 50 k Ω
SID.GD.18	T_{PU}	VBUS_P_CTRL 上の電圧プルアップ時の遅延時間	-	-	18	μs	Clload = 2 nF, 立ち上りエッジの開始から (VBUS-1.5 V) までの遅延, VBUS = 5 V ~ 20 V, VBUS_P_CTRL と VBUS の間に接続された 50 k Ω
SID.GD.19	SR _{PU}	VBUS_P_CTRL 上の出力スルーレート	-	-	5	V/ μs	Clload = 2 nF, VBUS_P_CTRL の 20% ~ 80% の範囲
SID.GD.20	SR _{PD}	VBUS_P_CTRL 上の出力スルーレート	-	-	5	V/ μs	Clload = 2 nF, VBUS_P_CTRL の 80% ~ 20% の範囲

Table 35 VBUS 放電仕様

仕様 ID#	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.VBUS.DISC.6	I1	20 V NMOS オン時の電流, DS = 1	0.15	-	1	mA	0.5 V で計測
SID.VBUS.DISC.7	I2	20 V NMOS オン時の電流, DS = 2	0.4	-	2	mA	
SID.VBUS.DISC.8	I4	20 V NMOS オン時の電流, DS = 4	0.9	-	4	mA	
SID.VBUS.DISC.9	I8	20 V NMOS オン時の電流, DS = 8	2	-	8	mA	
SID.VBUS.DISC.10	I16	20 V NMOS オン時の電流, DS = 16	4	-	10	mA	
SID.VBUS.DISC.11	VBUS_Stop_Error	最終 V _{BUS} 値の設定値からの誤差率	-	-	10	%	V _{BUS} が 5 V に放電されたとき。特性評価で保証。

Table 36 VBUS 短絡保護仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.VSP.1	V_SHORT_TRIGGER	CC/P2.2/P2.3 ピン上の VBUS 短絡時のシステム側クランプ電圧	-	9	-	V	特性評価で保証

電氣的仕様

Table 37 VBUS の DC レギュレータ仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.VREG.2	VBUS_DETECT	VBUS 検出閾値電圧	1.08	–	2.62	V	–

Table 38 VBUS の AC レギュレータ仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.VREG.3	T _{start}	レギュレータ電源出力の合計スタートアップ時間	–	–	200	μs	特性評価で保証

6.5.5 8 ビット SAR ADC**Table 39** 8 ビット SAR ADC の DC 仕様

(特性評価で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.ADC.1	Resolution	ADC 分解能	–	8	–	ビット	–
SID.ADC.2	INL	積分非直線性	–2.5	–	2.5	LSB	VDDD から生成されたりファレンス電圧
SID.ADC.2A	INL	積分非直線性	–1.5	–	1.5	LSB	バンドギャップから生成されたりファレンス電圧
SID.ADC.3	DNL	微分非直線性	–2.5	–	2.5	LSB	VDDD から生成されたりファレンス電圧
SID.ADC.3A	DNL	微分非直線性	–1.5	–	1.5	LSB	バンドギャップから生成されたりファレンス電圧
SID.ADC.4	Gain Error	利得誤差	–1.5	–	1.5	LSB	–
SID.ADC.6	V _{REF_ADC2}	バンドギャップから生成された場合の ADC リファレンス電圧	1.96	2.0	2.04	V	バンドギャップから生成されたりファレンス電圧

Table 40 8 ビット SAR ADC の AC 仕様

(設計で保証)

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.ADC.7	SLEW_Max	サンプリングされた電圧信号の変化率	–	–	3	V/ms	–

電氣的仕様

6.5.6 メモリ

Table 41 フラッシュの AC 仕様

仕様 ID	パラメーター	説明	Min	Typ	Max	単位	詳細 / 条件
SID.MEM#3	FLASH_ERASE	行消去時間	-	-	15.5	ms	$-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$, すべての V_{DDD}
SID.MEM#4	FLASH_WRITE	行 (ブロック) 書き込み時間 (消去 + プログラム)	-	-	20	ms	$-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$, すべての V_{DDD}
SID.MEM#8	FLASH_ROW_PGM	消去後の行プログラム時間	-	-	7	ms	$25^{\circ}\text{C} \leq T_A \leq 55^{\circ}\text{C}$, すべての V_{DDD}
SID178	$T_{BULKERASE}$	バルク消去時間 (32KB)	-	-	35	ms	-
SID180	$T_{DEVPROG}$	総デバイス プログラム時間	-	-	7.5	s	-
SID182	F_{RET1}	フラッシュ データ保持期間, $T_A \leq 55^{\circ}\text{C}$, 10 万回の P/E サイクル	20	-	-	年	-
SID182A	F_{RET2}	フラッシュ データ保持期間, $T_A \leq 85^{\circ}\text{C}$, 1 万回の P/E サイクル	10	-	-	年	-
SID182B	F_{RET3}	フラッシュ データ保持期間, $T_A \leq 105^{\circ}\text{C}$, 1 万回の P/E サイクル	3	-	-	年	-

注文情報

7 注文情報

Table 42 に EZ-PD™ PMG1-S0 の製品番号と機能を示します。

Table 42 EZ-PD™ PMG1-S0 注文情報

製品	アプリケーション	Type-C ポート	終端抵抗	ロール	パッケージタイプ	Si ID
CYPM1011-24LQXI CYPM1011-24LQXIT	パワー シンク / ソース アプリケーション	1	R_P, R_D, R_{D-DB}	UFP/DFP	24 ピン QFN	0x2020

7.1 注文コードの定義

製品番号は CYPM1ABC-DEFGHIJ の形式であり、フィールドは **Table 43** に示すように定義されています。

Table 43 EZ-PD™ PMG1-S0 注文コードの定義

フィールド	説明	値	意味
CY	Infineon 接頭辞	CY	会社 ID
PM	マーケティング コード	PM	PM = パワー デリバリー MCU ファミリ
1	MCU ファミリ世代	1	製品ファミリ世代
A	ファミリ	0	S0
		1	S1
		2	S2
		3	S3
B	PD ポート	1	1-PD ポート
		2	2-PD ポート
C	アプリケーション特有	X	アプリケーション特有
DE	ピン	XX	パッケージのピン数
FG	パッケージ コード	LQ	QFN
		BZ	BGA
		FN	CSP
H	鉛フリー	X	鉛 : X = 鉛フリー
I	温度範囲	I	産業用
J	T&R のみ	T	テープ & リール

パッケージ

8 パッケージ

Table 44 パッケージ特性

パラメーター	説明	条件	Min	Typ	Max	単位
T_A	動作周囲温度	産業用拡張温度範囲	-40	25	105	°C
T_J	動作接合部温度	産業用拡張温度範囲	-40	25	120	°C
T_{JA}	パッケージ θ_{JA} (24-QFN)	–	–	–	19.98	°C/W
T_{JC}	パッケージ θ_{JC} (24-QFN)	–	–	–	4.78	°C/W

Table 45 はんだリフロー ピーク温度

パッケージ	最高ピーク温度	ピーク温度の 5°C 以内での最長時間
24 ピン QFN	260°C	30 秒

Table 46 パッケージの湿度レベル (MSL), IPC/JEDEC J-STD-2

パッケージ	MSL
24 ピン QFN	MSL3

パッケージ




Figure 7 24 Pin QFN パッケージ外形図 (PG-VQFN-24)

略語

9 略語

Table 47 本書で使用される略語

略語	説明
AC	Apple charging (アップル充電方式)
ADC	analog-to-digital converter (アナログ - デジタル変換器)
AES	advanced encryption standard (高度暗号化標準)
AFC	adaptive fast charging (アダプティブ高速充電)
API	application programming interface (アプリケーションプログラミングインターフェース)
Arm®	advanced RISC machine (高度な RISC マシン): CPU アーキテクチャの一種
BC	battery charging (BC)
BMC	Bi-phase Mark Coding (バイフェーズマーク符号化)
CC	configuration channel (コンフィギュレーションチャンネル)
CPU	central processing unit (中央演算処理装置)
CS	current sense (電流センス)
CSA	current sense amplifier (電流センス増幅器)
CRC	cyclic redundancy check (巡回冗長検査): エラーチェックプロトコルの一種
DFP	downstream facing port (ダウンストリームポート)
DIO	digital input/output (デジタル入出力): アナログなし、デジタル機能のみを持つ GPIO。GPIO を参照してください。
DRP	dual role port (デュアルロールポート)
EEPROM	electrically erasable programmable read-only memory (電氣的消去書き込み可能読み出し専用メモリ)
EMCA	electronically marked cable assembly (電子的マーク付きケーブルアセンブリ): 定格電流などのケーブル特性を Type-C ポートに報告する IC を内蔵した USB ケーブル
EMI	electromagnetic interference (電磁干渉)
ESD	electrostatic discharge (静電気放電)
FS	full-speed (フルスピード)
GPIO	general-purpose input/output (汎用入出力)
IC	integrated circuit (集積回路)
IDE	integrated development environment (統合開発環境)
I ² C (別名 IIC)	Inter-Integrated Circuit (インターインテグレートッドサーキット): 通信プロトコルの一種
ILO	internal low-speed oscillator (内部低速発振器)。IMO を参照してください。
IMO	internal main oscillator (内部主発振器)。ILO を参照してください。
I/O	input/output (入出力)。GPIO を参照してください。
LDO	low-dropout regulator (低ドロップアウトレギュレータ)
LS-CSA	Low-side current sense amplifier (ローサイド電流検出アンプ)
LVD	low-voltage detect (低電圧検出)
LVTTL	low-voltage transistor-transistor logic (低電圧トランジスタ - トランジスタロジック)
MCU	microcontroller unit (マイクロコントローラーユニット)
NC	no connect (未接続)
NMI	nonmaskable interrupt (マスク不可割り込み)

略語

Table 47 本書で使用される略語 (continued)

略語	説明
NVIC	nested vectored interrupt controller (ネスト型ベクタ割込みコントローラ)
OCP	over current protection (過電流保護)
opamp	operational amplifier (オペアンプ): 演算増幅器
OTP	over temperature protection (過熱保護)
OVP	overvoltage protection (過電圧保護)
OVT	overvoltage tolerant (過電圧耐性)
PCB	printed circuit board (プリント回路基板)
PD	power delivery (パワー デリバリー)
PHY	physical layer (物理層)
POR	power-on reset (パワー オン リセット)
PRES	precise power-on reset (高精度パワーオンリセット)
PRNG	pseudo random number generation (疑似乱数生成器)
PWM	pulse-width modulator (パルス幅変調)
QC	quick charge (クイックチャージ)
RAM	random-access memory (ランダム アクセス メモリ)
RCP	reverse current protection (逆電流保護): ソース コンフィギュレーションでのみサポート
RISC	reduced-instruction-set computing (縮小命令セット コンピューティング)
RMS	root-mean-square (二乗平均平方根)
RTC	real-time clock (リアル タイム クロック)
RX	receive (受信)
SAR	successive approximation register (逐次比較レジスタ)
SCB	serial communication block (シリアル通信ブロック)
SCL	I ² C serial clock (I ² C シリアル データ)
SCP	short circuit protection (短絡保護): ソース コンフィギュレーションでのみサポート
SDA	I ² C serial data (I ² C シリアル データ)
S/H	sample and hold (サンプル / ホールド)
SHA	secure hash algorithm (セキュア ハッシュ アルゴリズム)
SPI	Serial Peripheral Interface (シリアルペリフェラルインターフェース): 通信プロトコルの一種
SRAM	static random access memory (スタティック ランダム アクセス メモリ)
SWD	serial wire debug (シリアルワイヤデバッグ): テストプロトコルの一種
TCPWM	timer counter pulse-width modulator (タイマー / カウンター / パルス幅変調器)
TRNG	true random number generation (真の乱数生成)
TX	transmit (送信)
Type-C	薄型 USB コネクタとリバーシブルなケーブルの新規格。最大 100W までの電力を提供することが可能。
UART	Universal Asynchronous Transmitter Receiver (汎用非同期トランスミッターレシーバ): 通信プロトコルの一種
USB	Universal Serial Bus (ユニバーサル シリアル バス)

略語

Table 47 本書で使用される略語 (continued)

略語	説明
USBIO	USB input/output (USB 入出力): USB ポートへの接続に使用される PMG1-S0 ピン
UVP	undervoltage protection (低電圧保護)
XRES	external reset I/O pin (外部リセット I/O ピン)

本書の表記法

10 本書の表記法

10.1 測定単位

Table 48 測定単位

記号	測定単位
°C	摂氏温度
Hz	ヘルツ
KB	1024 バイト
kHz	キロヘルツ
kΩ	キロオーム
Mbps	メガビット毎秒
MHz	メガヘルツ
MΩ	メガオーム
Msps	メガサンプル毎秒
μA	マイクロアンペア
μF	マイクロファラド
μs	マイクロ秒
μV	マイクロボルト
μW	マイクロワット
mA	ミリアンペア
ms	ミリ秒
mV	ミリボルト
nA	ナノアンペア
ns	ナノ秒
Ω	オーム
pF	ピコファラド
ppm	100 万分の 1
ps	ピコ秒
s	秒
sps	サンプル毎秒
V	ボルト

改訂履歴

改訂履歴

版数	発行日	変更内容
**	2021-12-09	これは英語版 002-31596 Rev. *B を翻訳した日本語版 002-34375 Rev. ** です。
*A	2022-09-16	これは英語版 002-31596 Rev. *D を翻訳した日本語版 002-34375 Rev. *A です。
*B	2026-10-08	これは英語版 002-31596 Rev. *E を翻訳した日本語版 002-34375 Rev. *B です。

Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

Edition 2026-10-08

Published by

Infiniteon Technologies AG

81726 Munich, Germany

**© 2026 Infiniteon Technologies AG.
All Rights Reserved.**

Do you have a question about this document?

Go to www.infineon.com/support

Document reference

002-34375 Rev. *B

重要 : 注意事項

本文書の全ての日本語情報は、英文で提供されている情報の参考訳です。英文版と和文版に齟齬がある場合は常に英文版の内容が優先します。

製品 (サンプルも含みます。また、ハードウェア、ソフトウェアまたはその両方で構成される製品も含みます。以下同じです。) の販売、提供または引渡しは、インフィニオンテクノロジーズ AG およびその関連会社 (以下まとめて「インフィニオン」といいます) 、お客様とインフィニオンによって締結された基本契約その他の書面により合意された条件、そのような条件がない場合はインフィニオンの適用ある販売条件に従います。お客様の一般的な取引条件またはインフィニオンの販売条件と乖離した条件は、インフィニオンが書面で明示的に同意した場合に限り、インフィニオンを拘束するものとします。

疑義を避けるため、インフィニオンは、第三者の権利を侵害していないことの保証、および特定の使用 / 目的に対する適合性または商品性の保証などの黙示的保証を負いません。

インフィニオンは、サンプル、アプリケーション、もしくはお客様による製品の具体的な使用方法、または本書面に記載された例や標準値に関するいかなる情報についても責任を負いません。

本書面に記載されているデータは、技術的資格を有する熟練したお客様のご担当者をお客様の特定用途に対する製品の適合性を評価し、意図された用途および顧客の特定用途において本書面に含まれるすべての関連技術データを検証する責任を負います。お客様は、意図されたアプリケーションの機能性および安全性を適切に設計、プログラミング、テストし、その使用に関連する法令を遵守してください。

インフィニオンの明示的な承認がない限り、製品は、製品の故障またはその使用による結果が人身傷害につながると合理的に予想されるいかなる用途にも使用しないでください。ただし、上記は、インフィニオンが明示的に設計し、販売した使用分野でお客様が製品を使用することを妨げるものではありません。

技術的要件に伴い、製品には危険物質が含まれるインフィニオンは、適用される法律、例えばドイツ著作権法 (UrhG) 第 44b 条に従って、そのコンテンツを商業的なテキストおよびデータのマイニング (TDM) のために使用する権利を明示的に留保します。

製品にセキュリティ機能が含まれている場合、いかなるコンピューティング・デバイスも絶対的に安全であることはあり得ないため、製品にセキュリティ対策が施されているにもかかわらず、インフィニオンは、製品に侵入、データの盗難もしくは損失、またはその他の侵害 (「セキュリティ侵害」といいます) がないことを保証せず、インフィニオンは、セキュリティ侵害に起因するいかなる責任も負わないものとします。

本書面がソフトウェアを含んでいるまたはソフトウェアに言及している場合：

ソフトウェアは、米国、ドイツ、および世界各国の知的財産権法および条約に基づきインフィニオンが所有しています。インフィニオンはすべての権利を留保し、無断複写、複製および転写を禁じます。お客様はソフトウェアに同梱されたソフトウェア使用許諾契約に従ってのみソフトウェアを使用できます。

ソフトウェア使用許諾契約が適用されない場合、インフィニオンはここに、ソフトウェアの知的所有権に基づき、(a) ソースコード形式で提供されたソフトウェアについて、インフィニオンのハードウェア製品と共に使用する目的のためにのみソフトウェアを修正および複製するための、そして (b) インフィニオンのハードウェア製品上での使用目的に限り、ソフトウェアをバイナリコード形式でエンドユーザーに外部配布するための、個人的、非排他的、譲渡不能なライセンス (サブライセンス不可) をお客様に付与します。それ以外のソフトウェアの使用、複製、変更、翻訳またはコンパイルは禁止されています。製品、技術、納品条件、および価格に関する詳細については、最寄りのインフィニオンオフィスに連絡するか、<https://www.infineon.com> にアクセスしてください。