

请注意赛普拉斯已正式并入英飞凌科技公司。

此封面页之后的文件标注有“赛普拉斯”的文件即该产品为此公司最初开发的。请注意作为英飞凌产品组合的部分,英飞凌将继续为新的及现有客户提供该产品。

文件内容的连续性

事实是英飞凌提供如下产品作为英飞凌产品组合的部分不会带来对于此文件的任何变更。未来的变更将在恰当的时候发生,且任何变更将在历史页面记录。

订购零件编号的连续性

英飞凌继续支持现有零件编号的使用。下单时请继续使用数据表中的订购零件编号。

具有 SmartSense™ 自动调试功能、支持 1 到 21 个按键、0 到 4 个滑条，且具有接近感应的 PSoC® Programmable System-on-Chip™

性能

■ 具有 SmartSense™ 自动调试功能的高级 CapSense® 模块

- 已获专利的 CSD 感应算法
- SmartSense_EMC 自动调试
 - 运行时设置并维持最佳传感器性能
 - 消除开发和生产过程中的系统调试
 - 补偿生产过程中的变化

■ 驱动屏蔽

- 提供最佳的防水设计
- 增强对金属物体的接近感应
- 支持更长的走线长度

■ 强大的 Harvard 架构处理器

- M8C 处理器的速度高达 24 MHz
- 高速低功耗
- 工作电压范围：2.4 V 到 5.25 V
- 利用片上开关电压泵（SMP），工作电压可低到 1.0 V
- 工业温度范围：-40 °C 到 85 °C

■ 高级外设（PSoC® 模块）

- 4 个 E 型模拟 PSoC 模块，能够提供：
 - 2 个带数模转换器（DAC）电压参考的比较器
 - 1 个或 2 个 10 位 28 通道的模数转换器（ADC）
- 4 个数字 PSoC 模块提供：
 - 8 到 32 位定时器、计数器和脉冲宽度调制器（PWM）
 - 循环冗余校验（CRC）和伪随机序列（PRS）模块
 - 全双工通用异步收发器（UART）、串行外设接口（SPI）主设备或从设备
 - 可连接到所有通用 I/O（GPIO）引脚
- 通过使用 4 个模拟模块和 3 个数字模块可以实现多达 21 个按键或 4 个滑条的组合
- 通过组合多个模块，能够构建复杂的外设

■ 灵活的片上存储器

- 8 KB 闪存，512 B SRAM
- 50,000 次擦 / 写循环

- 系统内串行编程（ISSP）
- 局部闪存更新
- 灵活的保护模式
- 闪存内 EEPROM 仿真

■ 完整的开发工具

- 免费的开发软件（PSoC Designer™）
- 功能齐全的在线仿真器（ICE）和编程器
- 全速仿真
- 复合断点结构
- 128 KB 的跟踪存储器

■ 高精度的可编程时钟

- 内部 $\pm 2.5\%$ 24/48 MHz 主振荡器^[1]
- 内部振荡器，用于实现看门狗和睡眠功能

■ 可编程引脚配置

- 所有 GPIO 均有 25 mA 的灌电流和 10 mA 的源电流能力
- 所有 GPIO 均可选择上拉驱动、下拉驱动、高阻抗驱动、强驱动或开漏驱动模式
- GPIO 上多达 8 个模拟输入
- 所有 GPIO 都能生成可配置中断

■ 多功能模拟复用器

- 通用内部模拟总线
- I/O 组合同时连接
- 具有电容式感应能力

■ 其它系统资源

- I²C^[2] 主设备、从设备和多主设备，频率可达 400 kHz
- 看门狗和睡眠定时器
- 用户可配置的低电压检测（LVD）功能
- 集成监测电路
- 片上高精度电压参考

■ 封装选项


- 16 引脚 SOIC
- 20 引脚、28 引脚、56 引脚 SSOP
- 32 引脚 QFN

勘误表：有关芯片勘误表的信息，请查看第 48 页上的“勘误表”。具体内容包括触发条件、受影响器件以及推荐的解决方案。

注释：

1. **勘误表：**在 0°C 以下或 +70°C 以上运行，或在数据手册的温度上限和下线范围内运行时，IMO 的最坏情况偏差是 $\pm 5\%$ 。
2. **勘误表：**如果在器件进入或退出睡眠模式的同时，I²C 主设备启动了某个数据传输，则 I²C 模块偶尔会发生数据和总线损坏错误。

逻辑框图



更多有关信息

赛普拉斯的网站 www.cypress.com 上提供了大量资料，有助于您正确的选择设计所需要的 PSoC 器件，并使您能够快速和有效地将器件集成到设计中。有关使用资源的完整列表，请参考基础知识文章（KBA）“[如何使用 PSoC® 1、PowerPSoC® 和 PLC 进行设计 — KBA88292](#)”。下面是 PSoC 1 的简要列表：

- 概述：PSoC 产品系列、PSoC 路线图
- 产品选型器：PSoC 1、PSoC 3、PSoC 4、PSoC 5LP
- 此外，PSoC Designer 还包含了一个器件选择工具。
- 应用笔记：赛普拉斯提供了大量 PSoC 应用笔记，包括了从基础到高级的广泛内容。下面列出了 PSoC 1 入门的应用笔记：
 - PSoC® 1 入门 — AN75320
 - PSoC® 1 — GPIO 入门 — AN2094
 - PSoC® 1 模拟结构和配置 — AN74170
 - PSoC® 1 开关电容模拟模块 — AN2041
 - 选择模拟接地和参考电压 — AN2219

备注：欲了解与 CY8C21x34B 器件相关的应用笔记，请点击[此处](#)。

■ 开发套件：

- 除了 CY8C25/26xxx 器件外，[CY3210-PSocEval1](#) 支持所有 PSoC 1 混合信号阵列系列（包括汽车级器件）。该套件包括 LCD 模块、电位器、LED 和实验板空间。
- [CY3214-PSocEvalUSB](#) 主要作为 CY8C24x94 PSoC 器件的开发板使用。此开发板的特殊之处在于它支持 USB 和 CapSense 的开发和调试。

备注：欲了解与 CY8C21x34B 器件相关的开发套件，请点击[此处](#)。

MiniProg1 和 MiniProg3 提供了用于闪存编程和调试的接口。


PSoC Designer

PSoC Designer 是基于 Windows 的免费集成设计环境（IDE）。在拖放式设计环境中使用预先设定的模拟和数字外设库来开发您的应用程序。然后，利用动态生成的 API 代码库来自定义您的设计。图 1 显示了 PSoC Designer 窗口。**备注：**这并不是默认窗口。

1. **Global Resources**（全局资源）— 所有器件的硬件设置。
2. **Parameters**（参数）— 当前选中的用户模块的参数。
3. **Pinout**（引脚分布）— 器件引脚的相关信息。
4. **Chip-Level Editor**（芯片级编辑器）— 选中芯片上可用资源的框图。
5. **Datasheet**（数据手册）— 当前选中的用户模块的数据手册。
6. **User Modules**（用户模块）— 选中器件的所有可用的用户模块。
7. **Device Resource Meter**（器件资源计）— 当前项目配置的器件资源使用率。
8. **Workspace**（工作区）— 与项目有关的文件树级图。
9. **Output**（输出）— 项目构建和调试操作的输出。

备注：欲了解有关 PSoC Designer 的详细信息，请依次选择 **PSoC® Designer > Help（帮助）> Documentation（文档）> Designer Specific Documents（Designer 专用文档）> IDE User Guide（IDE 用户指南）**。

图 1. PSoC Designer 布局



目录

PSoC 功能概述	5	封装信息	35
PSoC 内核	5	热阻	38
数字系统	5	回流焊峰值温度	38
模拟系统	6	开发工具选择	39
其它系统资源	6	软件	39
PSoC 器件特性	7	开发套件	39
开发工具	8	评估工具	39
PSoC Designer 软件子系统	8	器件编程器	40
使用 PSoC Designer 进行设计	9	配件（仿真和编程）	40
选择用户模块	9	订购信息	41
配置用户模块	9	订购代码定义	41
组织和连接	9	缩略语	42
生成、验证和调试	9	参考文档	42
SmartSense	9	文档规范	43
引脚信息	10	测量单位	43
16 引脚器件的引脚分布	10	数字规范	43
20 引脚器件的引脚分布	11	术语表	43
28 引脚器件的引脚分布	12	勘误表	48
32 引脚器件的引脚分布	13	受影响的器件型号	48
56 引脚器件的引脚分布	15	CY8C21X34 合格状态	48
寄存器参考	17	CY8C21X34 勘误表汇总	49
寄存器规范	17	文档修订记录页	50
寄存器映射表	17	销售、解决方案和法律信息	51
电气规范	20	全球销售和设计支持	51
最大绝对额定值	20	产品	51
工作温度	21	PSoC® 解决方案	51
直流电气特性	21	赛普拉斯开发者社区	51
交流电气特性	27	技术支持	51

PSoC 功能概述

PSoC 系列包含许多带片上控制器的器件。这些器件旨在使用一个低成本的可编程元件来代替多个基于 MCU 的传统系统元件。PSoC 器件包含多个可配置的模拟和数字逻辑模块，以及它们之间的可编程互连。这种结构可帮助您根据每个应用的要求来创建可定制的外设配置。此外，在一系列方便易用的引脚布局中还包含了快速 CPU、闪存程序存储器、SRAM 数据存储器和可配置 I/O。

如图 2 所示，PSoC 架构由以下 4 个主要部分组成：内核、系统资源、数字系统和模拟系统。利用可配置的全局总线资源，可将所有器件资源整合到一个完全定制的系统。每个 CY8C21x34B PSoC 器件包括 4 个数字模块和 4 个模拟模块。根据 PSoC 封装，最多还可以包括 28 个 GPIO。GPIO 能够提供对全局数字和模拟互连的访问。

PSoC 内核

PSoC 内核是一个功能强大的引擎，它支持丰富的指令集。它包含用于存储数据的 SRAM、中断控制器、睡眠和看门狗定时器、内部主振荡器 (IMO) 以及内部低速振荡器 (ILO)。M8C CPU 内核是一个速度高达 24 MHz 的强大处理器。它是一个 Harvard 架构的 8 位微处理器，支持 4 MIPS 速度。

系统资源能够提供下述附加功能：

- 用于提高灵活性的数字时钟
- 实现 I²C 主设备和从设备的 I²C 功能
- 内部电压参考，多主设备模式，能够为众多 PSoC 子系统提供 1.3 V 的绝对值
- 开关电压泵 (SMP)，能够利用单个电池生成正常的工作电压
- M8C 支持的多种系统复位功能

数字系统包括一个数字 PSoC 模块阵列，可将这些模块配置为各种数字外设。可通过一系列全局总线将数字模块连接到 GPIO。这些总线能将任意信号路由到任意引脚，因此设计不受固定外设控制器的限制。

模拟系统包括四个模拟 PSoC 模块，支持比较器以及精度高达 10 位的模数转换。

数字系统


数字系统包括 4 个数字 PSoC 模块。每个模块都是一个 8 位资源，不仅可以单独使用，还可以与其他模块一起组成 8、16、24 和 32 位外设（这些模块被称为用户模块）。数字外设配置包括：

- PWM（8 到 32 位）
- 带死区的 PWM（8 到 32 位）
- 计数器（8 到 32 位）
- 定时器（8 到 32 位）
- 带可选奇偶校验位的 8 位 UART
- 串行外设接口 (SPI) 主设备和从设备
- I²C 从设备和多主设备
- CRC/ 发生器（8 位）
- IrDA
- PRS 发生器（8 到 32 位）

通过一系列能够将任意信号路由到任意引脚的全局总线，数字模块可连接到任意 GPIO。此外，通过总线还可以实现信号复用和执行逻辑运算。由于具有这种可配置性，因此设计不再受固定外设控制器的限制。

数字模块使用了四个一行的排列方式，具体的模块数量因 PSoC 器件系列不同而异。这样有助于根据应用选择最佳的系统资源。关于产品系列的资源，请参见第 7 页上的表 1。

图 2. 数字系统框图




模拟系统

模拟系统包含 4 个可配置的模块，这些模块允许创建复杂的模拟信号流。模拟外设非常灵活，并能够根据具体的应用要求进行定制。此器件的一些常用 PSoC 模拟功能（大都以用户模块的方式提供）包括：

- ADC（1 个或 2 个，具有 8 位或 10 位分辨率）
- 引脚到引脚比较器
- 带绝对（1.3 V）参考电压或 8 位 DAC 参考电压的单端比较器（最多 2 个）
- 1.3 V 参考电压（属于系统资源）

在大多数 PSoC 器件中，模拟模块均使用了三个一系列的排列方式，分别为一个连续时间（CT）模块和两个开关电容（SC）模块。CY8C21x34B 器件提供了功能有限的 Type E 模拟模块。每列包含一个 CT Type E 模块和一个 SC Type E 模块。有关 CY8C21x34B Type E 模拟模块的详细信息，请参考 [PSoC 技术参考手册](#)。

图 3. 模拟系统框图



模拟复用器系统

可将模拟复用器总线连接到每个 GPIO 引脚。引脚可单独连接到总线，也可以通过任意组合的方式连接到总线。该总线通过比较器和模数转换器连接到模拟系统，以进行分析。一个附加的 8:1 模拟输入复用器提供另一个路径，可将端口 0 引脚连接到模拟阵列。

借助于开关控制逻辑，可以在硬件控制下对选定的引脚进行连续预充电。这样能够对触摸感应等应用进行电容式测量。其他复用器应用包括：

- 电容式触控板、手指感应
- 芯片级复用器，可以从任意 I/O 引脚接收模拟输入
- 任意 I/O 引脚组合之间的交叉点连接

其它系统资源

系统资源能够为整个系统提供非常有用的附加功能。某些系统资源已在前面章节中列出。其他资源还包括开关电压泵、低电压检测和上电复位（POR）。

- 数字时钟分频器能够为应用提供三个可定制的时钟频率。可以将这些时钟路由到数字系统和模拟系统。通过将数字 PSoC 模块作为时钟分频器使用，可以生成更多时钟。
- I²C 模块能够通过两条线提供 100 kHz 和 400 kHz 的通信。支持从设备、主设备和多主设备模式。
- LVD 中断可以在电压下降时向应用程序发送信号，而高级 POR 电路则消除了系统监控方面的需要。
- 内部 1.3V 参考电压为 ADC、DAC 等模拟系统提供了一个绝对参考。
- 集成开关电压泵能够利用单个 1.2 V 的电池生成正常的工作电压，从而提供了一个低成本的升压转换器。
- 通用模拟复用器系统。

PSoC 器件特性

数字和模拟系统可以有 16、8 或 4 个数字模块和 12、6 或 4 个模拟模块，具体情况取决于 PSoC 器件的特性。表 1 列出了特定 PSoC 器件系列可以使用的系统资源。本数据手册中所介绍的 PSoC 器件均在表 1 中突出显示。

表 1. PSoC 器件特性

PSoC 器件编号	数字 I/O	数字行	数字模块	模拟输入	模拟输出	模拟列	模拟模块	SRAM 大小	闪存大小	SmartSense 功能
CY8C29x66	多达 64 个	4	16	多达 12 个	4	4	12	2K	32K	—
CY8C28xxx	多达 44 个	多达 3 个	多达 12 个	多达 44 个	多达 4 个	多达 6 个	多达 12 + 4 ^[3] 个	1K	16K	—
CY8C27x43	多达 44 个	2	8	多达 12 个	4	4	12	256	16K	—
CY8C24x94	多达 56 个	1	4	多达 48 个	2	2	6	1K	16K	—
CY8C24x23A	多达 24 个	1	4	多达 12 个	2	2	6	256	4K	—
CY8C23x33	多达 26 个	1	4	多达 12 个	2	2	4	256	8K	—
CY8C22x45	多达 38 个	2	8	多达 38 个	0	4	6 ^[3]	1K	16K	—
CY8C21x45	多达 24 个	1	4	多达 24 个	0	4	6 ^[3]	512	8K	—
CY8C21x34	多达 28 个	1	4	多达 28 个	0	2	4 ^[3]	512	8K	—
CY8C21x34B	多达 28 个	1	4	多达 28 个	0	2	4 ^[3]	512	8K	是
CY8C21x23	多达 16 个	1	4	多达 8 个	0	2	4 ^[3]	256	4K	—
CY8C20x34	多达 28 个	0	0	多达 28 个	0	0	3 ^[3、4]	512	8K	—
CY8C20xx6A	多达 36 个	0	0	多达 36 个	0	0	3 ^[3、4]	多达 2K	多达 32K	是

注释：

3. 有限的模拟功能。
4. 两个模拟模块和一个 CapSense®。

开发工具

PSoC Designer™ 是革新的集成设计环境 (IDE)，帮助您根据特定应用的要求自定义 PSoC 器件。PSoC Designer 软件可加快系统的设计和上市进程。在拖放式设计环境中使用预先设定的模拟和数字外设库 (也称为用户模块) 来开发您的应用程序。然后，利用动态生成的应用编程接口 (API) 代码库来自定义您的设计。最后，使用集成调试环境 (包括在线仿真和标准的软件调试功能) 调试和测试您的设计。PSoC Designer 包括：

- 应用编辑器图形用户界面 (GUI)，用于器件和用户模块配置和动态重配置
- 内容丰富的用户模块目录
- 集成的源代码编辑器 (C 语言和汇编语言)
- 免费的 C 语言编译器 (无大小限制或时间限制)
- 内置调试器
- 在线仿真
- 通信接口内置支持：
 - 硬件和软件 I²C 主设备和从设备
 - 多达四个全双工通用异步收发器 (UART)、SPI 主设备和从设备及无线

PSoC Designer 支持 PSoC 1 器件的整个库，并可在 Windows XP、Windows Vista 和 Windows 7 操作系统上运行。

PSoC Designer 软件子系统

设计入口

在芯片级视图中，选择需要使用的基本器件。然后选择不同的板上模拟和数字组件。这些组件称为用户模块，并使用 PSoC 模块。用户模块示例包括 ADC、DAC、放大器和滤波器。为所选应用配置用户模块，将它们互连并连接到适当的引脚。然后生成您的项目。这样，可以在项目中加入 API 和库，从而能使用它们编程应用。

通过此工具，用户还可以轻松开发多个配置和动态重新配置。利用动态重新配置，可在运行时更改配置。实质上，通过动态重新配置，您可以为某个应用使用超过 100% 的 PSoC 资源。

代码生成工具

这些代码生成工具能够在 PSoC Designer 界面中无缝工作，并且已经采用了一整套调试工具进行测试。您可以使用 C 语言、汇编语言或两者进行设计开发。

汇编器。汇编器可使汇编代码与 C 语言代码无缝合并。链接库会自动使用绝对寻址，或在相对模式下进行编译，然后与其他软件模块链接，以实现绝对寻址。

C 语言编译器。C 语言编译器支持 PSoC 器件系列。使用这些产品，您可以为 PSoC 器件系列创建完整的 C 语言程序。优化的 C 语言编译器能够提供针对 PSoC 架构定制的所有 C 语言功能。此外，还提供了各个嵌入式库。这些库能够提供端口和总线操作、标准键盘和显示屏支持，以及扩展的数学功能。

调试器

PSoC Designer 所提供的调试环境具有硬件在线仿真功能，不但提供了 PSoC 器件的内部视图，而且您还可以在物理系统中测试程序。借助调试器命令，可对数据存储器进行读 / 编程和读 / 写操作，对 I/O 寄存器进行读 / 写操作。可对 CPU 寄存器进行读 / 写操作、设置和清除断点，以及提供程序运行、暂停和步进控制。调试器还可让您创建相关寄存器和存储器位置的跟踪缓冲区。

在线帮助系统

在线帮助系统可提供与上下文相关的在线帮助。每个功能子系统都有上下文关联的帮助，以便提供程式化的快速参考。在线帮助系统还提供相关教程以及指向常见问题和在线支持论坛的链接，以帮助设计人员。

在线仿真器

功能强大的低成本**在线仿真器 (ICE)** 可提供开发支持。该工具可以编程单个器件。

仿真器包含一个通过 USB 端口连接到 PC 的基本装置。这个基本装置是通用的，它能够与所有的 PSoC 器件一起使用。您可以单独购买任意器件系列的仿真转接板。仿真转接板取代了目标电路板中的 PSoC 器件并可执行全速 (24 MHz) 操作。

使用 PSoC Designer 进行设计

PSoC 器件的开发过程与传统的固定功能微处理器不同。可配置的模拟和数字硬件模块赋予了 PSoC 架构独特的灵活性，这样有助于在开发期间管理规范变更，并降低库存成本。这些可配置的资源（称为 PSoC 模块）能够实现众多可供用户选择的功能。PSoC 开发过程可概括为以下四个步骤：

1. 选择用户模块。
2. 配置用户模块。
3. 组织和连接。
4. 生成、验证和调试。

选择用户模块

PSoC Designer 提供了一个预建且预测试的硬件外设组件库，被称为“用户模块”。使用用户模块可使选择和实现外设器件（包括模拟和数字器件）变得非常简单。

配置用户模块

所选择的每个用户模块都能够建立基本寄存器设置来实现所选功能。此外，它们还提供了各个参数和属性，使您能够针对特定应用自定义精确配置。例如，PWM 用户模块能够配置一个或多个数字 PSoC 模块（每个模块的分辨率均为 8 位）。借助用户模块参数，您可以确定脉冲宽度和占空比。请根据所选应用配置参数和属性。您可以直接输入某个值或从下拉菜单中选择。所有用户模块都记录在数据手册内，可在 PSoC Designer 中直接查看或在赛普拉斯网站上查看。这些用户模块数据手册介绍了用户模块的内部操作并提供了性能规范。每个数据手册都介绍了每个用户模块参数的使用，以及成功实现设计可能需要的其他信息。

组织和连接

您可以通过将用户模块互连并连接到 I/O 引脚来构建芯片级的信号链。通过选择、配置和布线操作，可完全控制所有的片上资源。

生成、验证和调试

当您准备测试硬件配置或需要开发项目代码时，请执行“生成配置文件”这一步骤。这会使 PSoC Designer 生成源代码，而源代码会自动按照您的规范配置器件，并为系统提供软件。所生成的代码提供了带有高级函数的应用编程接口（API），用于在运行时控制并响应硬件事件。同时，还提供了可根据需要进行调整的中断服务子程序。

完善的代码开发环境可让您使用 C 语言和 / 或汇编语言来开发和自定义应用程序。

开发过程的最后一步是在 PSoC Designer 的调试器（单击“Connect”（连接）图标访问）中完成的。PSoC Designer 会将 HEX 图像下载到 ICE 中并全速运行。PSoC Designer 的调试功能可以与成本比其高数倍的系统相媲美。除了传统的单步执行、运行到断点和监视变量功能外，调试接口还提供大型跟踪缓冲区，并允许您定义复杂的断点事件。这些事件包括监控地址和数据总线值、存储器位置和外部信号。

SmartSense

CY8C21x34 和 CY8C21x34B 现有产品间的主要区别在于在‘B’版本中添加了 SmartSense 用户模块。

SmartSense 是赛普拉斯的创新解决方案，它省去了 CapSense 应用中手动调试功能的需要。该解决方案使用方便，并且提供了强大的抗噪性能。这是建立、监控和维持所有需要的调试参数的唯一自动调试解决方案。使用 SmartSense，从原型设计进入批量生产阶段时，工程师无需重新调试 PCB 和 / 或外覆层材料属性的制造误差。

引脚信息

CY8C21x34B PSoC 器件有多种封装可供选择，下面各表分别列出了这些封装选项。每个端口引脚（标志为“P”）都能用作数字 I/O，并可连接到通用模拟总线。但是， V_{SS} 、 V_{DD} 、SMP 和 XRES 不能用作数字 I/O。

16 引脚器件的引脚分布

图 4. CY8C21234B 16 引脚 PSoC 器件




表 2. 引脚定义 — CY8C21234B 16 引脚（SOIC）

引脚编号	类型		名称	说明
	数字	模拟		
1	I/O	I、M	P0[7]	模拟列复用器输入
2	I/O	I、M	P0[5]	模拟列复用器输入
3	I/O	I、M	P0[3]	模拟列复用器输入、集成输入
4	I/O	I、M	P0[1]	模拟列复用器输入、集成输入
5	电源		SMP	开关电压泵（SMP）连接到所需的外部组件
6	电源		V_{SS}	接地
7	I/O	M	P1[1]	I ² C 串行时钟（SCL）、ISSP-SCLK ^[5]
8	电源		V_{SS}	接地
9	I/O	M	P1[0]	I ² C 串行数据（SDA）、ISSP-SDATA ^[5]
10	I/O	M	P1[2]	
11	I/O	M	P1[4]	可选的外部时钟输入（EXTCLK）
12	I/O	I、M	P0[0]	模拟列复用器输入
13	I/O	I、M	P0[2]	模拟列复用器输入
14	I/O	I、M	P0[4]	模拟列复用器输入
15	I/O	I、M	P0[6]	模拟列复用器输入
16	电源		V_{DD}	供电电压

图标：A = 模拟、I = 输入、O = 输出和 M = 模拟复用器输入。

注释：

5. 这些是 ISSP 引脚，它们在上电复位时并非处于高阻抗状态。有关详细信息，请参见 [PSoC 技术参考手册](#)。

20 引脚器件的引脚分布

图 5. CY8C21334B 20 引脚 PSoC 器件




表 3. 引脚定义 — CY8C21334 20 引脚（SSOP）

引脚编号	类型		名称	说明
	数字	模拟		
1	I/O	I、M	P0[7]	模拟列复用器输入
2	I/O	I、M	P0[5]	模拟列复用器输入
3	I/O	I、M	P0[3]	模拟列复用器输入、集成输入
4	I/O	I、M	P0[1]	模拟列复用器输入、集成输入
5	电源		V _{SS}	接地
6	I/O	M	P1[7]	I ² C SCL
7	I/O	M	P1[5]	I ² C SDA
8	I/O	M	P1[3]	
9	I/O	M	P1[1]	I ² C SCL、ISSP-SCLK ^[6]
10	电源		V _{SS}	接地。
11	I/O	M	P1[0]	I ² C SDA、ISSP-SDATA ^[6]
12	I/O	M	P1[2]	
13	I/O	M	P1[4]	可选的外部时钟输入（EXTCLK）
14	I/O	M	P1[6]	
15	输入		XRES	使用内部下拉电阻的高电平有效外部复位
16	I/O	I、M	P0[0]	模拟列复用器输入
17	I/O	I、M	P0[2]	模拟列复用器输入
18	I/O	I、M	P0[4]	模拟列复用器输入
19	I/O	I、M	P0[6]	模拟列复用器输入
20	电源		V _{DD}	供电电压

图标：A = 模拟、I = 输入、O = 输出和 M = 模拟复用器输入。

注释：

6. 这些是 ISSP 引脚，它们在上电复位时并非处于高阻抗状态。有关详细信息，请参见 [PSoC 技术参考手册](#)。

28 引脚器件的引脚分布

图 6. CY8C21534B 28 引脚 PSoc 器件




表 4. 引脚定义 — CY8C21534B 28 引脚 (SSOP)

引脚编号	类型		名称	说明
	数字	模拟		
1	I/O	I、M	P0[7]	模拟列复用器输入
2	I/O	I、M	P0[5]	模拟列复用器输入和列输出
3	I/O	I、M	P0[3]	模拟列复用器输入和列输出、集成输入
4	I/O	I、M	P0[1]	模拟列复用器输入、集成输入
5	I/O	M	P2[7]	
6	I/O	M	P2[5]	
7	I/O	I、M	P2[3]	直接开关电容模块输入
8	I/O	I、M	P2[1]	直接开关电容模块输入
9	电源		V _{SS}	接地
10	I/O	M	P1[7]	I ² C SCL
11	I/O	M	P1[5]	I ² C SDA
12	I/O	M	P1[3]	
13	I/O	M	P1[1]	I ² C SCL、ISSP-SCLK ^[7]
14	电源		V _{SS}	接地
15	I/O	M	P1[0]	I ² C SDA、ISSP-SDATA ^[7]
16	I/O	M	P1[2]	
17	I/O	M	P1[4]	可选的外部时钟输入 (EXTCLK)
18	I/O	M	P1[6]	
19	输入		XRES	使用内部下拉电阻的高电平有效外部复位
20	I/O	I、M	P2[0]	直接开关电容模块输入
21	I/O	I、M	P2[2]	直接开关电容模块输入
22	I/O	M	P2[4]	
23	I/O	M	P2[6]	
24	I/O	I、M	P0[0]	模拟列复用器输入
25	I/O	I、M	P0[2]	模拟列复用器输入
26	I/O	I、M	P0[4]	模拟列复用器输入
27	I/O	I、M	P0[6]	模拟列复用器输入
28	电源		V _{DD}	供电电压

图标: A = 模拟、I = 输入、O = 输出和 M = 模拟复用器输入。

注释:

7. 这些是 ISSP 引脚，它们在上电复位时并非处于高阻抗状态。有关详细信息，请参见 [PSoc 技术参考手册](#)。

32 引脚器件的引脚分布

图 7. CY8C21434B 32 引脚 PSoC 器件




图 9. CY8C21434B 32 引脚 Sawn PSoC 器件 Sawn




图 8. CY8C21634B 32 引脚 PSoC 器件




图 10. CY8C21634B 32 引脚 Sawn PSoC 器件 Sawn




表 5. 引脚定义 — CY8C21434B/CY8C21634B 32 引脚 (QFN) [8]

引脚编号	类型		名称	说明
	数字	模拟		
1	I/O	I、M	P0[1]	模拟列复用器输入、集成输入
2	I/O	M	P2[7]	
3	I/O	M	P2[5]	
4	I/O	M	P2[3]	
5	I/O	M	P2[1]	
6	I/O	M	P3[3]	在 CY8C21434B 器件中
6	电源		SMP	SMP 连接到所需要的外部组件 (在 CY8C21634B 器件中)
7	I/O	M	P3[1]	在 CY8C21434B 器件中
7	电源		V _{SS}	接地 (CY8C21634B 器件中)
8	I/O	M	P1[7]	I ² C SCL
9	I/O	M	P1[5]	I ² C SDA
10	I/O	M	P1[3]	
11	I/O	M	P1[1]	I ² C SCL、ISSP-SCLK ^[9]
12	电源		V _{SS}	接地
13	I/O	M	P1[0]	I ² C SDA、ISSP-SDATA ^[9]
14	I/O	M	P1[2]	
15	I/O	M	P1[4]	可选的外部时钟输入 (EXTCLK)
16	I/O	M	P1[6]	
17	输入		XRES	带有内部下拉电阻的高电平有效外部复位
18	I/O	M	P3[0]	
19	I/O	M	P3[2]	
20	I/O	M	P2[0]	
21	I/O	M	P2[2]	
22	I/O	M	P2[4]	
23	I/O	M	P2[6]	
24	I/O	I、M	P0[0]	模拟列复用器输入
25	I/O	I、M	P0[2]	模拟列复用器输入
26	I/O	I、M	P0[4]	模拟列复用器输入
27	I/O	I、M	P0[6]	模拟列复用器输入
28	电源		V _{DD}	供电电压
29	I/O	I、M	P0[7]	模拟列复用器输入
30	I/O	I、M	P0[5]	模拟列复用器输入
31	I/O	I、M	P0[3]	模拟列复用器输入、集成输入
32	电源		V _{SS}	接地

图标: A = 模拟、I = 输入、O = 输出和 M = 模拟复用器输入。

注释:

8. QFN 封装上的中心焊盘必须接地 (V_{SS})，以获得最佳机械、热学和电气性能。如果未接地，那么它必须处于电气悬空状态，而不能连接到任何其他信号。
9. 这些是 ISSP 引脚，它们在上电复位时并非处于高阻抗状态。有关详细信息，请参见 [PSoC 技术参考手册](#)。

56 引脚器件的引脚分布

56-SSOP 器件适用于 CY8C21001 片上调试（OCD）PSoC 器件。

备注：此器件仅适用于在线调试。不能用于生产。

图 11. CY8C21001 56 引脚 PSoC 器件




表 6. 引脚定义 — CY8C21001 56 引脚（SSOP）

引脚编号	类型		引脚名称	说明
	数字	模拟		
1	电源		Vss	接地
2	I/O	I	P0[7]	模拟列复用器输入
3	I/O	I	P0[5]	模拟列复用器输入和列输出
4	I/O	I	P0[3]	模拟列复用器输入和列输出
5	I/O	I	P0[1]	模拟列复用器输入
6	I/O		P2[7]	
7	I/O		P2[5]	
8	I/O	I	P2[3]	直接开关电容模块输入
9	I/O	I	P2[1]	直接开关电容模块输入
10			NC	无连接
11			NC	无连接
12			NC	无连接
13			NC	无连接
14	OCD		OCDE	OCD 偶数据 I/O
15	OCD		OCDO	OCD 奇数据输出
16	电源		SMP	SMP 连接到所需的外部组件
17	电源		Vss	接地
18	电源		Vss	接地

表 6. 引脚定义 — CY8C21001 56 引脚 (SSOP) (续)

引脚编号	类型		引脚名称	说明
	数字	模拟		
19	I/O		P3[3]	
20	I/O		P3[1]	
21			NC	无连接
22			NC	无连接
23	I/O		P1[7]	I ² C SCL
24	I/O		P1[5]	I ² C SDA
25			NC	无连接
26	I/O		P1[3]	I _{FMTEST}
27	I/O		P1[1]	I ² C SCL、ISSP-SCLK ^[10]
28	电源		V _{SS}	接地
29			NC	无连接
30			NC	无连接
31	I/O		P1[0]	I ² C SDA、ISSP-SDATA ^[10]
32	I/O		P1[2]	V _{FMTEST}
33	I/O		P1[4]	可选的外部时钟输入 (EXTCLK)
34	I/O		P1[6]	
35			NC	无连接
36			NC	无连接
37			NC	无连接
38			NC	无连接
39			NC	无连接
40			NC	无连接
41	输入		XRES	使用内部下拉电阻的高电平有效外部复位
42	OCD		HCLK	OCD 高速时钟输出
43	OCD		CCLK	OCD CPU 时钟输出
44	I/O		P3[0]	
45	I/O		P3[2]	
46			NC	无连接
47			NC	无连接
48	I/O	I	P2[0]	
49	I/O	I	P2[2]	
50	I/O		P2[4]	
51	I/O		P2[6]	
52	I/O	I	P0[0]	模拟列复用器输入
53	I/O	I	P0[2]	模拟列复用器输入和列输出
54	I/O	I	P0[4]	模拟列复用器输入和列输出
55	I/O	I	P0[6]	模拟列复用器输入
56	电源		V _{DD}	供电电压

图标: A = 模拟、I = 输入、O = 输出和 OCD = 片上调试。

注释:

10. 这些是 ISSP 引脚，它们在上电复位时并非处于高阻抗状态。有关详细信息，请参见 [PSoC 技术参考手册](#)。

寄存器参考

本节列出了 CY8C21x34B PSoC 器件的寄存器。有关寄存器的详细信息，请参见 [PSoC 技术参考手册](#)。

寄存器规范

表 7 中列出了针对本节的寄存器规范。

表 7. 寄存器规范

规范	说明
R	读取寄存器或位
W	写寄存器或位
L	逻辑寄存器或位
C	可清除的寄存器或位
#	根据位决定访问类型

寄存器映射表

PSoC 器件共有 512 个字节的寄存器地址空间。该寄存器空间也被称为 I/O 空间，并分为两组，分别为组 0 和组 1。标记寄存器（CPU_F）中的 XOI 位用于确定用户当前所在的组。XOI 位设置为 1 时，用户位于组 1 中。

备注：在以下寄存器映射表中，空白字段为保留字段，请勿访问这些字段。

表 8. 寄存器映射 0 表：用户空间

名称	地址 (0, 十六进制)	访问	名称	地址 (0, 十六进制)	访问	名称	地址 (0, 十六进制)	访问	名称	地址 (0, 十六进制)	访问
PRT0DR	00	RW		40		ASE10CR0	80	RW		C0	
PRT0IE	01	RW		41			81			C1	
PRT0GS	02	RW		42			82			C2	
PRT0DM2	03	RW		43			83			C3	
PRT1DR	04	RW		44		ASE11CR0	84	RW		C4	
PRT1IE	05	RW		45			85			C5	
PRT1GS	06	RW		46			86			C6	
PRT1DM2	07	RW		47			87			C7	
PRT2DR	08	RW		48			88			C8	
PRT2IE	09	RW		49			89			C9	
PRT2GS	0A	RW		4A			8A			CA	
PRT2DM2	0B	RW		4B			8B			CB	
PRT3DR	0C	RW		4C			8C			CC	
PRT3IE	0D	RW		4D			8D			CD	
PRT3GS	0E	RW		4E			8E			CE	
PRT3DM2	0F	RW		4F			8F			CF	
	10			50			90		CUR_PP	D0	RW
	11			51			91		STK_PP	D1	RW
	12			52			92			D2	
	13			53			93		IDX_PP	D3	RW
	14			54			94		MVR_PP	D4	RW
	15			55			95		MVW_PP	D5	RW
	16			56			96		I2C_CFG	D6	RW
	17			57			97		I2C_SCR	D7	#
	18			58			98		I2C_DR	D8	RW
	19			59			99		I2C_MSCR	D9	#
	1A			5A			9A		INT_CLR0	DA	RW
	1B			5B			9B		INT_CLR1	DB	RW
	1C			5C			9C			DC	
	1D			5D			9D		INT_CLR3	DD	RW
	1E			5E			9E		INT_MSK3	DE	RW
	1F			5F			9F			DF	
DBB00DR0	20	#	AMX_IN	60	RW		A0		INT_MSK0	E0	RW
DBB00DR1	21	W	AMUXCFG	61	RW		A1		INT_MSK1	E1	RW
DBB00DR2	22	RW	PWM_CR	62	RW		A2		INT_VC	E2	RC
DBB00CR0	23	#		63			A3		RES_WDT	E3	W
DBB01DR0	24	#	CMP_CR0	64	#		A4			E4	
DBB01DR1	25	W		65			A5			E5	
DBB01DR2	26	RW	CMP_CR1	66	RW		A6		DEC_CR0	E6	RW
DBB01CR0	27	#		67			A7		DEC_CR1	E7	RW
DCB02DR0	28	#	ADC0_CR	68	#		A8			E8	
DCB02DR1	29	W	ADC1_CR	69	#		A9			E9	
DCB02DR2	2A	RW		6A			AA			EA	
DCB02CR0	2B	#		6B			AB			EB	
DCB03DR0	2C	#	TMP_DR0	6C	RW		AC			EC	
DCB03DR1	2D	W	TMP_DR1	6D	RW		AD			ED	
DCB03DR2	2E	RW	TMP_DR2	6E	RW		AE			EE	
DCB03CR0	2F	#	TMP_DR3	6F	RW		AF			EF	
	30			70		RDI0RI	B0	RW		F0	
	31			71		RDI0SYN	B1	RW		F1	
	32		ACE00CR1	72	RW	RDI0IS	B2	RW		F2	
	33		ACE00CR2	73	RW	RDI0LT0	B3	RW		F3	
	34			74		RDI0LT1	B4	RW		F4	
	35			75		RDI0RO0	B5	RW		F5	
	36		ACE01CR1	76	RW	RDI0RO1	B6	RW		F6	
	37		ACE01CR2	77	RW		B7		CPU_F	F7	RL
	38			78			B8			F8	
	39			79			B9			F9	
	3A			7A			BA			FA	
	3B			7B			BB			FB	
	3C			7C			BC			FC	
	3D			7D			BD		DAC_D	FD	RW
	3E			7E			BE		CPU_SCR1	FE	#
	3F			7F			BF		CPU_SCR0	FF	#

空白字段为保留字段，不能对其进行访问。

表示根据位决定访问类型。

表 9. 寄存器映射 1 表：配置空间

名称	地址 (1, 十六进制)	访问	名称	地址 (1, 十六进制)	访问	名称	地址 (1, 十六进制)	访问	名称	地址 (1, 十六进制)	访问
PRT0DM0	00	RW		40		ASE10CR0	80	RW		C0	
PRT0DM1	01	RW		41			81			C1	
PRT0IC0	02	RW		42			82			C2	
PRT0IC1	03	RW		43			83			C3	
PRT1DM0	04	RW		44		ASE11CR0	84	RW		C4	
PRT1DM1	05	RW		45			85			C5	
PRT1IC0	06	RW		46			86			C6	
PRT1IC1	07	RW		47			87			C7	
PRT2DM0	08	RW		48			88			C8	
PRT2DM1	09	RW		49			89			C9	
PRT2IC0	0A	RW		4A			8A			CA	
PRT2IC1	0B	RW		4B			8B			CB	
PRT3DM0	0C	RW		4C			8C			CC	
PRT3DM1	0D	RW		4D			8D			CD	
PRT3IC0	0E	RW		4E			8E			CE	
PRT3IC1	0F	RW		4F			8F			CF	
	10			50			90		GDI_O_IN	D0	RW
	11			51			91		GDI_E_IN	D1	RW
	12			52			92		GDI_O_OU	D2	RW
	13			53			93		GDI_E_OU	D3	RW
	14			54			94			D4	
	15			55			95			D5	
	16			56			96			D6	
	17			57			97			D7	
	18			58			98		MUX_CR0	D8	RW
	19			59			99		MUX_CR1	D9	RW
	1A			5A			9A		MUX_CR2	DA	RW
	1B			5B			9B		MUX_CR3	DB	RW
	1C			5C			9C			DC	
	1D			5D			9D		OSC_GO_EN	DD	RW
	1E			5E			9E		OSC_CR4	DE	RW
	1F			5F			9F		OSC_CR3	DF	RW
DBB00FN	20	RW	CLK_CR0	60	RW		A0		OSC_CR0	E0	RW
DBB00IN	21	RW	CLK_CR1	61	RW		A1		OSC_CR1	E1	RW
DBB00OU	22	RW	ABF_CR0	62	RW		A2		OSC_CR2	E2	RW
	23		AMD_CR0	63	RW		A3		VLT_CR	E3	RW
DBB01FN	24	RW	CMP_GO_EN	64	RW		A4		VLT_CMP	E4	R
DBB01IN	25	RW		65			A5		ADC0_TR	E5	RW
DBB01OU	26	RW	AMD_CR1	66	RW		A6		ADC1_TR	E6	RW
	27		ALT_CR0	67	RW		A7			E7	
DCB02FN	28	RW		68			A8		IMO_TR	E8	W
DCB02IN	29	RW		69			A9		ILO_TR	E9	W
DCB02OU	2A	RW		6A			AA		BDG_TR	EA	RW
	2B		CLK_CR3	6B	RW		AB		ECO_TR	EB	W
DCB03FN	2C	RW	TMP_DR0	6C	RW		AC			EC	
DCB03IN	2D	RW	TMP_DR1	6D	RW		AD			ED	
DCB03OU	2E	RW	TMP_DR2	6E	RW		AE			EE	
	2F		TMP_DR3	6F	RW		AF			EF	
	30			70		RDI0RI	B0	RW		F0	
	31			71		RDI0SYN	B1	RW		F1	
	32		ACE00CR1	72	RW	RDI0IS	B2	RW		F2	
	33		ACE00CR2	73	RW	RDI0LT0	B3	RW		F3	
	34			74		RDI0LT1	B4	RW		F4	
	35			75		RDI0RO0	B5	RW		F5	
	36		ACE01CR1	76	RW	RDI0RO1	B6	RW		F6	
	37		ACE01CR2	77	RW		B7		CPU_F	F7	RL
	38			78			B8			F8	
	39			79			B9			F9	
	3A			7A			BA		FLS_PR1	FA	RW
	3B			7B			BB			FB	
	3C			7C			BC			FC	
	3D			7D			BD		DAC_CR	FD	RW
	3E			7E			BE		CPU_SCR1	FE	#
	3F			7F			BF		CPU_SCR0	FF	#

空白字段为保留字段，不能对其进行访问。

表示根据位决定访问类型。

电气规范

本节提供了 CY8C21x34B PSoC 器件的直流和交流电气规范。有关最新的电气规范，请访问赛普拉斯网站 <http://www.cypress.com>。除非另有说明，否则这些规范的适用条件为 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 和 $T_J \leq 100^{\circ}\text{C}$ 。

有关使用 SLIMO 模式的 IMO 电气规范的信息，请参见第 27 页上的表 23。

图 12. 电压与 CPU 频率





图 13. IMO 频率调整选项



最大绝对额定值

表 10. 最大绝对额定值

符号	说明	最小值	典型值	最大值	单位	注释
T_{STG}	存放温度	-55	25	+100	$^{\circ}\text{C}$	存放温度越高，数据保留时间就越短。推荐的存放温度为 $+25^{\circ}\text{C} \pm 25^{\circ}\text{C}$ 。如果存放温度长期保持在 65°C 以上，会降低器件的可靠性。
T_{BAKETEMP}	烘烤温度	—	125	请参见封装标签	$^{\circ}\text{C}$	
t_{BAKETIME}	烘烤时间	请参见封装标签	—	72	小时	
T_A	上电时的环境温度	-40	—	+85	$^{\circ}\text{C}$	
V_{DD}	相对于 V_{SS} 的 V_{DD} 供电电压	-0.5	—	+6.0	V	
V_{IO}	直流输入电压	$V_{\text{SS}} - 0.5$	—	$V_{\text{DD}} + 0.5$	V	
V_{IOZ}	三态下的直流电压	$V_{\text{SS}} - 0.5$	—	$V_{\text{DD}} + 0.5$	V	
I_{MIO}	任意端口引脚上的最大输入电流	-25	—	+50	mA	
ESD	静电放电电压	2000	—	—	V	人体模型 ESD。
LU	门锁电流	—	—	200	mA	

工作温度

表 11. 工作温度

符号	说明	最小值	典型值	最大值	单位	注释
T_A	环境温度	-40	—	+85	°C	
T_J	结温	-40	—	+100	°C	从环境温度到结温的温度升高情况因封装不同而有所变化。请参见第38页上的表 36。您必须限制功耗，以满足该项要求。

直流电气特性

直流芯片级规范

表 12 分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40\text{ °C} \leq T_A \leq 85\text{ °C}$ 、3.0 V 到 3.6 V 和 $-40\text{ °C} \leq T_A \leq 85\text{ °C}$ 、或 2.4 V 到 3.0 V 和 $-40\text{ °C} \leq T_A \leq 85\text{ °C}$ 。典型参数的测量条件为 25 °C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 12. 直流芯片级规范

符号	说明	最小值	典型值	最大值	单位	注意
V_{DD}	供电电压	2.40	—	5.25	V	请参考 第 25 页上的表 20
I_{DD}	供电电流，IMO = 24 MHz	—	3	4	mA	条件为： $V_{DD} = 5.0\text{ V}$ 、 $T_A = 25\text{ °C}$ 、CPU = 3 MHz、48 MHz 被禁用。VC1 = 1.5 MHz、VC2 = 93.75 kHz、VC3 = 0.366 kHz
I_{DD3}	供电电流，IMO = 6 MHz 且使用 SLIMO 模式。	—	1.2	2	mA	条件为： $V_{DD} = 3.3\text{ V}$ 、 $T_A = 25\text{ °C}$ 、CPU = 3 MHz、时钟倍频器被禁用。VC1 = 375 kHz、VC2 = 23.4 kHz、VC3 = 0.091 kHz
I_{DD27}	供电电流，IMO = 6 MHz 且使用 SLIMO 模式。	—	1.1	1.5	mA	条件为： $V_{DD} = 2.55\text{ V}$ 、 $T_A = 25\text{ °C}$ 、CPU = 3 MHz、时钟倍频器被禁用。VC1 = 375 kHz、VC2 = 23.4 kHz、VC3 = 0.091 kHz
I_{SB27}	使用 POR、LVD、睡眠定时器、WDT 和内部低速振荡器运行时的睡眠（模式）电流。中等温度范围。	—	2.6	4	μA	$V_{DD} = 2.55\text{ V}$ 、 $0\text{ °C} \leq T_A \leq 40\text{ °C}$
I_{SB}	使用 POR、LVD、睡眠定时器、WDT 和内部低速振荡器运行时的睡眠（模式）电流。	—	2.8	5	μA	$V_{DD} = 3.3\text{ V}$ 和 $-40\text{ °C} \leq T_A \leq 85\text{ °C}$
V_{REF}	参考电压（带隙）	1.28	1.30	1.32	V	已针对相应的 V_{DD} $V_{DD} = 3.0\text{ V}$ 到 5.25 V 进行了调整
V_{REF27}	参考电压（带隙）	1.16	1.30	1.33	V	已针对相应的 V_{DD} $V_{DD} = 2.4\text{ V}$ 到 3.0 V 进行调整
AGND	模拟接地	$V_{REF} - 0.003$	V_{REF}	$V_{REF} + 0.003$	V	

直流通用 I/O 规范

以下各表分别列出了以下电压和温度范围内允许的最大和最小规范: 4.75 V ~ 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$, 3.0 V ~ 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$, 或 2.4 V ~ 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测定条件为 25 °C 下的 5V、3.3V 或 2.7V, 这些参数仅供设计指导使用。

表 13. 电压为 5 V 和 3.3 V 时的 GPIO 直流规范

符号	说明	最小值	典型值	最大值	单位	注释
R_{PU}	上拉电阻	4	5.6	8	$k\Omega$	
R_{PD}	下拉电阻	4	5.6	8	$k\Omega$	
V_{OH}	输出高电平	$V_{DD} - 1.0$	—	—	V	$I_{OH} = 10\text{ mA}$ 、 $V_{DD} = 4.75$ 到 5.25 V (共 8 个负载, 其中 4 个连接偶数端口引脚 (如 P0[2]、P1[4]), 另外 4 个连接奇数端口引脚 (如 P0[3]、P1[5]))
V_{OL}	输出低电平	—	—	0.75	V	$I_{OL} = 25\text{ mA}$ 、 $V_{DD} = 4.75$ 到 5.25 V (共 8 个负载, 其中 4 个连接偶数端口引脚 (如 P0[2]、P1[4]), 另外 4 个连接奇数端口引脚 (如 P0[3]、P1[5]))
I_{OH}	高电平源电流	10	—	—	mA	$V_{OH} = V_{DD} - 1.0\text{ V}$, 请参见 V_{OH} 注释内容中介绍的总电流限制
I_{OL}	低电平灌电流	25	—	—	mA	$V_{OL} = 0.75\text{ V}$, 请参见 V_{OL} 注释内容中介绍的总电流限制
V_{IL}	输入低电平	—	—	0.8	V	$V_{DD} = 3.0$ 到 5.25 V
V_{IH}	输入高电平	2.1	—	—	V	$V_{DD} = 3.0$ 到 5.25 V
V_H	输入迟滞	—	60	—	mV	
I_{IL}	输入漏电流 (绝对值)	—	1	—	nA	粗略测试结果为 $1\text{ }\mu\text{A}$
C_{IN}	输入引脚上的电容负载	—	3.5	10	pF	取决于封装和引脚 温度 = 25°C
C_{OUT}	输出引脚上的电容负载	—	3.5	10	pF	取决于封装和引脚的 温度 = 25°C

表 14. 2.7 V GPIO 直流电气规范

符号	说明	最小值	典型值	最大值	单位	注释
R_{PU}	上拉电阻	4	5.6	8	$k\Omega$	
R_{PD}	下拉电阻	4	5.6	8	$k\Omega$	
V_{OH}	输出高电平	$V_{DD} - 0.4$	—	—	V	$I_{OH} = 2.5\text{ mA}$ (典型值为 6.25)、 $V_{DD} = 2.4$ 到 3.0 V (最大值为 16 mA, 包括 I_{OH} 预算的总计为 50 mA)
V_{OL}	输出低电平	—	—	0.75	V	$I_{OL} = 10\text{ mA}$ 、 $V_{DD} = 2.4$ 到 3.0 V (包括 I_{OL} 预算的最大总计为 90 mA)
I_{OH}	高电平源电流	2.5	—	—	mA	$V_{OH} = V_{DD} - 0.4\text{ V}$, 请参见 V_{OH} 注释内容中介绍的总电流限制
I_{OL}	低电平灌电流	10	—	—	mA	$V_{OL} = 0.75\text{ V}$, 请参见 V_{OL} 注释内容中介绍的总电流限制
V_{IL}	输入低电平	—	—	0.75	V	$V_{DD} = 2.4 \sim 3.0$
V_{IH}	输入高电平	2.0	—	—	V	$V_{DD} = 2.4 \sim 3.0$
V_H	输入迟滞	—	90	—	mV	
I_{IL}	输入漏电流 (绝对值)	—	1	—	nA	粗略测试结果为 $1\text{ }\mu\text{A}$
C_{IN}	输入引脚上的电容负载	—	3.5	10	pF	取决于封装和引脚 温度 = 25°C
C_{OUT}	输出引脚上的电容负载	—	3.5	10	pF	取决于封装和引脚 温度 = 25°C

直流运算放大器规范

下面各表分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 15. 5 V 直流运算放大器规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{OSOA}	输入偏移电压（绝对值）	—	2.5	15	mV	
TCV_{OSOA}	平均输入偏移电压漂移	—	10	—	$\mu\text{V}/^{\circ}\text{C}$	
I_{EBOA}	输入漏电流（端口 0 模拟引脚 7 到 1）	—	200	—	pA	粗略测试使用 1 μA 的电流
I_{EBOA00}	输入漏电流（端口 0，引脚 0 模拟引脚）	—	50	—	nA	粗略测试使用 1 μA 的电流
C_{INOA}	输入电容（端口 0 模拟引脚）	—	4.5	9.5	pF	取决于封装和引脚。 温度 = 25°C
V_{CMOA}	共模电压范围	0.0	—	$V_{\text{DD}} - 1.0$	V	
G_{OLOA}	开环增益	—	80	—	dB	
I_{SOA}	放大器供电电流	—	10	30	μA	

表 16. 3.3 V 直流运算放大器规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{OSOA}	输入偏移电压（绝对值）	—	2.5	15	mV	
TCV_{OSOA}	平均输入偏移电压漂移	—	10	—	$\mu\text{V}/^{\circ}\text{C}$	
I_{EBOA}	输入漏电流（端口 0 模拟引脚）	—	200	—	pA	粗略测试使用 1 μA 的电流
I_{EBOA00}	输入漏电流（端口 0，引脚 0 模拟引脚）	—	50	—	nA	粗略测试使用 1 μA 的电流
C_{INOA}	输入电容（端口 0 模拟引脚）	—	4.5	9.5	pF	取决于封装和引脚。 温度 = 25°C
V_{CMOA}	共模电压范围	0	—	$V_{\text{DD}} - 1.0$	V	
G_{OLOA}	开环增益	—	80	—	dB	
I_{SOA}	放大器供电电流	—	10	30	μA	

表 17. 2.7 V 直流运算放大器规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{OSOA}	输入偏移电压（绝对值）	—	2.5	15	mV	
TCV_{OSOA}	平均输入偏移电压漂移	—	10	—	$\mu\text{V}/^{\circ}\text{C}$	
I_{EBOA}	输入漏电流（端口 0 模拟引脚）	—	200	—	pA	粗略测试使用 1 μA 的电流
I_{EBOA00}	输入漏电流（端口 0，引脚 0 模拟引脚）	—	50	—	nA	粗略测试使用 1 μA 的电流
C_{INOA}	输入电容（端口 0 模拟引脚）	—	4.5	9.5	pF	取决于封装和引脚。 温度 = 25°C
V_{CMOA}	共模电压范围	0	—	$V_{\text{DD}} - 1.0$	V	
G_{OLOA}	开环增益	—	80	—	dB	
I_{SOA}	放大器供电电流	—	10	30	μA	

直流开关电压泵规范

表 18 分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

图 14. 基本开关电压泵电路




表 18. 直流开关电压泵（SMP）规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{PUMP5V}	泵输出电压为 5 V	4.75	5.0	5.25	V	根据备注 11 配置，平均值，忽略纹波。SMP 激发电压被设置为 5.0 V
V_{PUMP3V}	泵输出电压为 3.3 V	3.00	3.25	3.60	V	根据备注 11 配置，平均值，忽略纹波。SMP 激发电压被设置为 3.25 V
V_{PUMP2V}	泵输出电压为 2.6 V	2.45	2.55	2.80	V	根据备注 11 配置，平均值，忽略纹波。SMP 激发电压被设置为 2.55 V
I_{PUMP}	可用输出电流 $V_{BAT} = 1.8\text{ V}$ 、 $V_{PUMP} = 5.0\text{ V}$ $V_{BAT} = 1.5\text{ V}$ 、 $V_{PUMP} = 3.25\text{ V}$ $V_{BAT} = 1.3\text{ V}$ 、 $V_{PUMP} = 2.55\text{ V}$	5 8 8	— — —	— — —	mA mA mA	根据备注 11 配置 SMP 激发电压被设置为 5.0 V SMP 激发电压被设置为 3.25 V SMP 激发电压被设置为 2.55 V
V_{BAT5V}	电池的输入电压范围	1.8	—	5.0	V	根据备注 11 配置，SMP 激发电压被设置为 5.0 V
V_{BAT3V}	电池的输入电压范围	1.0	—	3.3	V	根据备注 11 配置，SMP 激发电压被设置为 3.25 V
V_{BAT2V}	电池的输入电压范围	1.0	—	2.8	V	根据备注 11 配置，SMP 激发电压被设置为 2.55 V
$V_{BATSTART}$	电池的最低输入电压，用于启动泵	1.2	—	—	V	根据备注 11 配置， $0^{\circ}\text{C} \leq T_A \leq 100$ 。 $T_A = -40^{\circ}\text{C}$ 时，该电压为 1.25 V
ΔV_{PUMP_Line}	线路调节（在 V_i 范围内）	—	5	—	% V_O	根据备注 11 配置， V_O 是“激发 PUMP 的 V_{DD} 值”，由直流 POR 和 LVD 规范中的 VM[2:0] 设置指定的，第 25 页上的表 20
ΔV_{PUMP_Load}	负载调节	—	5	—	% V_O	根据备注 11 配置， V_O 是“激发 PUMP 的 V_{DD} 值”，由直流 POR 和 LVD 规范中的 VM[2:0] 设置指定的，第 25 页上的表 20
ΔV_{PUMP_Ripple}	输出电压纹波（取决于电容/负载）	—	100	—	mVpp	根据备注 11 配置，负载为 5 mA

注释：

11. $L_1 = 2\text{ mH}$ 电感， $C_1 = 10\text{ mF}$ 电容， $D_1 =$ 肖特基二极管。请参考图 14。

表 18. 直流开关电压泵 (SMP) 规范 (续)

符号	说明	最小值	典型值	最大值	单位	注释
E ₃	效率	35	50	—	%	根据备注 11 配置，负载为 5 mA。SMP 激发电压被设置为 3.25 V
E ₂	效率	35	80	—	%	负载 I = 1 mA、V _{PUMP} = 2.55 V、V _{BAT} = 1.3 V、10 μH 电感、1 μF 电容和肖特基二极管
F _{PUMP}	开关频率	—	1.3	—	MHz	
DC _{PUMP}	开关占空比	—	50	—	%	

直流模拟复用器总线规范

表 19 分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 19. 直流模拟复用器总线规范

符号	说明	最小值	典型值	最大值	单位	注释
R _{SW}	连接到通用模拟总线的开关电阻	—	—	400 800	Ω	V _{DD} ≥ 2.7 V 2.4 V ≤ V _{DD} ≤ 2.7 V
R _{VDD}	连接到 V _{DD} 的初始化开关电阻	—	—	800	Ω	

直流 POR 和 LVD 规范

表 20 分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 20. 直流 POR 和 LVD 规范

符号	说明	最小值	典型值	最大值	单位	注释
V _{PPOR0} V _{PPOR1} V _{PPOR2}	激发 PPOR 的 V _{DD} 值 PORLEV[1:0] = 00b PORLEV[1:0] = 01b PORLEV[1:0] = 10b	— — —	2.36 2.82 4.55	2.40 2.95 4.70	V V V	启动期间、从 XRES 引脚复位或从看门狗复位期间，V _{DD} 不能小于 2.5 V
V _{LVD0} V _{LVD1} V _{LVD2} V _{LVD3} V _{LVD4} V _{LVD5} V _{LVD6} V _{LVD7}	激发 LVD 的 V _{DD} 值 VM[2:0] = 000b VM[2:0] = 001b VM[2:0] = 010b VM[2:0] = 011b VM[2:0] = 100b VM[2:0] = 101b VM[2:0] = 110b VM[2:0] = 111b	2.40 2.85 2.95 3.06 4.37 4.50 4.62 4.71	2.45 2.92 3.02 3.13 4.48 4.64 4.73 4.81	2.51 ^[12] 2.99 ^[13] 3.09 3.20 4.55 4.75 4.83 4.95	V V V V V V V V	
V _{PUMP0} V _{PUMP1} V _{PUMP2} V _{PUMP3} V _{PUMP4} V _{PUMP5} V _{PUMP6} V _{PUMP7}	激发泵的 V _{DD} 值 VM[2:0] = 000b VM[2:0] = 001b VM[2:0] = 010b VM[2:0] = 011b VM[2:0] = 100b VM[2:0] = 101b VM[2:0] = 110b VM[2:0] = 111b	2.45 2.96 3.03 3.18 4.54 4.62 4.71 4.89	2.55 3.02 3.10 3.25 4.64 4.73 4.82 5.00	2.62 ^[14] 3.09 3.16 3.32 ^[15] 4.74 4.83 4.92 5.12	V V V V V V V V	

注释:

12. 对于下降电源，始终比 V_{PPOR} (PORLEV=00) 高 50 mV。
13. 对于下降电源，始终比 V_{PPOR} (PORLEV=01) 高 50 mV。
14. 始终比 V_{LVD0} 高 50 mV。
15. 始终比 V_{LVD3} 高 50 mV。

直流编程规范

表21分别列出了以下电压和温度范围内的最大和最小规范：4.75 V到5.25 V和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V到3.6 V和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或2.4 V到3.0 V和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为25 °C且电压为5 V、3.3 V或2.7 V，这些参数仅供设计指导使用。

表 21. 直流编程规范

符号	说明	最小值	典型值	最大值	单位	注释
V_{DDP}	用于编程和擦除的 V_{DD}	4.5	5	5.5	V	该规范适用于外部编程工具的功能要求
$V_{DDL\text{V}}$	进行验证时使用的低电平 V_{DD}	2.4	2.5	2.6	V	该规范适用于外部编程工具的功能要求
$V_{DDH\text{V}}$	进行验证时使用的高电压 V_{DD}	5.1	5.2	5.3	V	该规范适用于外部编程工具的功能要求
$V_{DDI\text{WRITE}}$	用于进行闪存写入操作时的供电电压	2.7	—	5.25	V	该规范适用于器件的内部闪存写入操作
I_{DDP}	编程或验证期间使用的供电电流	—	5	25	mA	
V_{ILP}	编程或验证期间的输入低电压	—	—	0.8	V	
V_{IHP}	编程或验证期间的输入高电压	2.2	—	—	V	
I_{ILP}	编程或验证期间为 P1[0] 或 P1[1] 施加 V_{ILP} 电压时的输入电流	—	—	0.2	mA	驱动内部下拉电阻
I_{IHP}	编程或验证期间为 P1[0] 或 P1[1] 施加 V_{IHP} 电压时的输入电流	—	—	1.5	mA	驱动内部下拉电阻
V_{OLV}	编程或验证期间的输出低电压	—	—	$V_{SS} + 0.75$	V	
V_{OHV}	编程或验证期间的输出高电压	$V_{DD} - 1.0$	—	V_{DD}	V	
Flash _{ENPB}	闪存耐久性（每一模块）	50,000 ^[16]	—	—	—	每个模块的擦 / 写周期数量
Flash _{ENT}	闪存耐久性（总计） ^[17]	1,800,000	—	—	—	擦 / 写周期数量
Flash _{DR}	闪存数据保持时间	10	—	—	年	

直流 I²C 规范

表22分别列出了以下电压和温度范围内的最大和最小规范：4.75 V到5.25 V和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V到3.6 V和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或2.4 V到3.0 V和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为25 °C且电压为5 V、3.3 V或2.7 V，这些参数仅供设计指导使用。

表 22. 直流 I²C 规范^[18]

符号	说明	最小值	典型值	最大值	单位	注释
V_{ILI2C}	输入低电平电压	—	—	$0.3 \times V_{DD}$	V	$2.4 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$
		—	—	$0.25 \times V_{DD}$	V	$4.75 \text{ V} \leq V_{DD} \leq 5.25 \text{ V}$
V_{IHI2C}	输入高电平电压	$0.7 \times V_{DD}$	—	—	V	$2.4 \text{ V} \leq V_{DD} \leq 5.25 \text{ V}$

注释：

- 仅当闪存存在一个电压范围内工作时，才能保证每个模块均有 50,000 次擦 / 写循环的闪存耐久性。电压范围为 2.4 V 到 3.0 V、3.0 V 到 3.6 V 和 4.75 V 到 5.25 V。
- 模块的最多耐久性周期为 36 x 50,000 次。可以在 36x1 个模块（每个模块最多 50,000 次擦 / 写循环）、36x2 个模块（每个模块最多 25,000 次擦 / 写循环）或 36x4 个模块（每个模块最多 12,500 次擦 / 写循环）之间进行平衡（以便将总擦 / 写循环次数限制为 36x50,000 次，并确保单个模块的擦 / 写循环次数不超过 50,000 次）。对于整个工业级范围，您必须使用温度传感器用户模块（FlashTemp），并在写入前将结果提供给温度参数。更多信息，请参考闪存 API 应用笔记 AN2015（设计辅助 — 读取和写入 PSOC® 闪存）。
- 所有 GPIO 均符合直流 GPIO 规范一节中的直流 GPIO VIL 和 VIH 规范。I²C GPIO 引脚也符合以上规范。

交流电气特性

交流芯片级规范

下面各表分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 23. 电压为 5 V 和 3.3 V 时的芯片级交流规范

符号	说明	最小值	典型值	最大值	单位	注释
F _{IMO24}	IMO 频率设置为 24 MHz	23.4	24	24.6 ^[19、20]	MHz	已使用出厂预设值针对 5 V 或 3.3 V 工作电压进行了调整。请参见第 20 页上的图 13。SLIMO 模式 = 0
F _{IMO6}	IMO 频率设置为 6 MHz	5.5	6	6.5 ^[19、20]	MHz	已使用出厂预设值针对 5 V 或 3.3 V 工作电压进行了调整。请参见第 20 页上的图 13。SLIMO 模式 = 1
F _{CPU1}	CPU 频率（5 V 额定值）	0.091	24	24.6 ^[19]	MHz	SLIMO 模式 = 0 时，频率只为 24 MHz
F _{CPU2}	CPU 频率（3.3 V 额定值）	0.091	12	12.3 ^[20]	MHz	SLIMO 模式 = 0
F _{BLK5}	数字 PSoC 模块频率（5 V 额定值）	0	48	49.2 ^[19、21]	MHz	请参考第 30 页上的交流数字模块规范
F _{BLK33}	数字 PSoC 模块频率（3.3 V 额定值）	0	24	24.6 ^[21]	MHz	
F _{32K1}	ILO 频率	15	32	64	kHz	
F _{32K_U}	ILO 的未调整频率	5	—	100	kHz	在复位之后以及 M8C 开始运行之前，ILO 不经调整。欲了解有关此时序的详细信息，请参见 PSoC 技术参考手册中“系统复位”一节。
t _{XRST}	外部复位脉冲宽度	10	—	—	μs	
DC _{24M}	24 MHz 占空比	40	50	60	%	
DC _{ILO}	ILO 占空比	20	50	80	%	
Step _{24M}	24 MHz 晶振的调整步长大小	—	50	—	kHz	
F _{out48M}	48 MHz 输出频率	46.8	48.0	49.2 ^[19、20]	MHz	已经过调整。使用出厂调整值
F _{MAX}	行输入或行输出上信号的最大频率。	—	—	12.3	MHz	
SR _{POWER_UP}	电源上升速率	—	—	250	V/ms	上电期间中的 V _{DD} 转换速率
t _{POWERUP}	从上电复位结束到 CPU 执行代码间的时间	—	16	100	ms	从电压为 0 V 开始上电。请参见 PSoC 技术参考手册中“系统复位”一节。
t _{jit_IMO}	24 MHz IMO 周期间抖动（RMS） ^[22]	—	200	700	ps	
	24 MHz IMO 长期 N 周期间抖动（RMS） ^[22]	—	300	900	ps	N = 32
	24 MHz IMO 周期抖动（RMS） ^[22]	—	100	400	ps	

注释：

19. 4.75 V < V_{DD} < 5.25 V。

20. 3.0 V < V_{DD} < 3.6 V。有关针对 3.3 V 工作电压的调整信息，请参考应用笔记 AN2012 为双电压范围操作调整 PSoC 微控制器修整。

21. 有关用户模块最大频率的信息，请参见各个用户模块数据手册。

22. 更多信息，请参考 www.cypress.com 网站应用笔记之下的赛普拉斯抖动规范应用笔记 AN5054 “了解赛普拉斯定时产品数据手册的抖动规范”。

表 24. 2.7 V 芯片级交流规范

符号	说明	最小值	典型值	最大值	单位	注释
F _{IMO12}	IMO 频率设置为 12 MHz	11.5	12	12.7 ^[23、24]	MHz	已使用出厂预设值针对 2.7 V 工作电压进行了调整。请参见第 20 页上的图 13。SLIMO 模式 = 1
F _{IMO6}	IMO 频率设置为 6 MHz	5.5	6	6.5 ^[23、24]	MHz	已使用出厂预设值针对 2.7 V 工作电压进行了调整。请参见第 20 页上的图 13。SLIMO 模式 = 1
F _{CPU1}	CPU 频率（2.7 V 额定值）	0.093	3	3.15 ^[23]	MHz	SLIMO 模式 = 0 时，频率只为 12 MHz
F _{BLK27}	数字 PSoC 模块频率（2.7 V 额定值）	0	12	12.5 ^[23、24]	MHz	请参考第 30 页上的交流数字模块规范
F _{32K1}	ILO 频率	8	32	96	kHz	
F _{32K_U}	ILO 的未调整频率	5	—	100	kHz	在复位之后以及 M8C 开始运行之前，ILO 不经调整。欲了解有关此时序的详细信息，请参见 PSoC 技术参考手册中“系统复位”一节。
t _{XRST}	外部复位脉冲宽度	10	—	—	μs	
DC _{ILO}	ILO 占空比	20	50	80	%	
F _{MAX}	行输入或行输出上信号的最大频率。	—	—	12.3	MHz	
SR _{POWER_UP}	电源上升速率	—	—	250	V/ms	上电期间的 V _{DD} 转换速率
t _{POWERUP}	从上电复位结束到 CPU 执行代码间的时间	—	16	100	ms	从电压为 0 V 开始上电。请参见 PSoC 技术参考手册中的“系统复位”一节。
t _{jitter_IMO}	12 MHz IMO 周期期间抖动（RMS） ^[25]	—	400	1000	ps	
	12 MHz IMO 长期 N 周期期间抖动（RMS） ^[25]	—	600	1300	ps	N = 32
	12 MHz IMO 周期抖动（RMS） ^[25]	—	100	500	ps	

注释：

 23. 2.4 V < V_{DD} < 3.0 V。

 24. 有关用户模块最大频率的信息，请参见 <http://www.cypress.com> 网站上提供的应用笔记 AN2012 《为双电压范围操作调整 PSoC 微控制器修整》。

25. 更多信息，请参考

www.cypress.com 网站应用笔记之下的赛普拉斯抖动规范应用笔记 AN5054 《了解赛普拉斯定时产品的数据手册抖动规范》。

交流通用 I/O 规范

下面各表分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。


表 25. 电压为 5 V 和 3.3 V 时的 GPIO 交流规范

符号	说明	最小值	典型值	最大值	单位	注释
F_{GPIO}	GPIO 工作频率	0	—	12	MHz	正常强驱动模式
TRiseF	上升时间，正常强驱动模式， $\text{Cload} = 50 \text{ pF}$	3	—	18	ns	$V_{\text{DD}} = 4.5$ 到 5.25 V ，10% 到 90%
TFallF	下降时间，正常强驱动模式， $\text{Cload} = 50 \text{ pF}$	2	—	18	ns	$V_{\text{DD}} = 4.5$ 到 5.25 V ，10% 到 90%
TRiseS	上升时间，低速强驱动模式， $\text{Cload} = 50 \text{ pF}$	7	27	—	ns	$V_{\text{DD}} = 3$ 到 5.25 V ，10% 到 90%
TFallS	下降时间，低速强驱动模式， $\text{Cload} = 50 \text{ pF}$	7	22	—	ns	$V_{\text{DD}} = 3$ 到 5.25 V ，10% 到 90%

表 26. 2.7 V 交流 GPIO 规范

符号	说明	最小值	典型值	最大值	单位	注释
F_{GPIO}	GPIO 工作频率	0	—	3	MHz	正常强驱动模式
TRiseF	上升时间，正常强驱动模式， $\text{Cload} = 50 \text{ pF}$	6	—	50	ns	$V_{\text{DD}} = 2.4$ 到 3.0 V ，10% 到 90%
TFallF	下降时间，正常强驱动模式， $\text{Cload} = 50 \text{ pF}$	6	—	50	ns	$V_{\text{DD}} = 2.4$ 到 3.0 V ，10% 到 90%
TRiseS	上升时间，慢速强驱动模式， $\text{Cload} = 50 \text{ pF}$	18	40	120	ns	$V_{\text{DD}} = 2.4$ 到 3.0 V ，10% 到 90%
TFallS	下降时间，慢速强驱动模式， $\text{Cload} = 50 \text{ pF}$	18	40	120	ns	$V_{\text{DD}} = 2.4$ 到 3.0 V ，10% 到 90%

图 15. GPIO 时序图



交流运算放大器规范

表 27 分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 27. 交流运算放大器规范

符号	说明	最小值	典型值	最大值	单位	注释
T_{COMP}	比较器模式响应时间，50 mV 过驱动	—	—	100 200	ns ns	$V_{\text{DD}} \geq 3.0 \text{ V}$ $2.4 \text{ V} < V_{\text{DD}} < 3.0 \text{ V}$

交流数字模块规范

下面各表分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25°C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 28. 5 V 和 3.3 V 交流数字模块规范

功能	说明	最小值	典型值	最大值	单位	注释
所有功能	模块输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$	—	—	49.2	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	
定时器	输入时钟频率					
	无捕获功能, $V_{DD} \geq 4.75\text{ V}$	—	—	49.2	MHz	
	无捕获功能, $V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	
	具有捕获功能	—	—	24.6	MHz	
	捕获脉冲宽度	50 ^[26]	—	—	ns	
计数器	输入时钟频率					
	无使能输入, $V_{DD} \geq 4.75\text{ V}$	—	—	49.2	MHz	
	无使能输入, $V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	
	有使能输入	—	—	24.6	MHz	
	使能输入脉冲宽度	50 ^[26]	—	—	ns	
死区	停止脉冲宽度					
	异步重启模式	20	—	—	ns	
	同步重启模式	50 ^[26]	—	—	ns	
	禁用模式	50 ^[26]	—	—	ns	
	输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$	—	—	49.2	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	
CRCPRS (PRS 模式)	输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$	—	—	49.2	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	
CRCPRS (CRC 模式)	输入时钟频率	—	—	24.6	MHz	
SPIM	输入时钟频率	—	—	8.2	MHz	SPI 串行时钟 (SCLK) 频率等于输入时钟被二分频后得到的频率。
SPIS	输入时钟 (SCLK) 频率	—	—	4.1	MHz	在 SPIS 模式下, 输入时钟为 SPI SCLK。
	相邻传输之间的 SS_negated 宽度	50 ^[26]	—	—	ns	
发送器	输入时钟频率					
	$V_{DD} \geq 4.75\text{ V}$, 两个停止位	—	—	49.2	MHz	波特率等于输入时钟被 8 分频后得到的频率。
	$V_{DD} \geq 4.75\text{ V}$, 一个停止位	—	—	24.6	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	
接收器	输入时钟频率					波特率等于输入时钟被 8 分频后得到的频率。
	$V_{DD} \geq 4.75\text{ V}$, 两个停止位	—	—	49.2	MHz	
	$V_{DD} \geq 4.75\text{ V}$, 一个停止位	—	—	24.6	MHz	
	$V_{DD} < 4.75\text{ V}$	—	—	24.6	MHz	

注释:

26. 50 ns 的最小输入脉冲宽度基于在 24 MHz (42 ns 标称周期) 下运行的输入同步器。

表 29. 2.7 V 交流数字模块规范

功能	说明	最小值	典型值	最大值	单位	注释
所有功能	模块输入时钟频率	—	—	12.7	MHz	$2.4\text{ V} < V_{DD} < 3.0\text{ V}$
定时器	捕获脉冲宽度	100 ^[27]	—	—	ns	
	输入时钟频率, 存在或不存在捕捉	—	—	12.7	MHz	
计数器	使能输入脉冲宽度	100	—	—	ns	
	输入时钟频率, 无使能输入	—	—	12.7	MHz	
	输入时钟频率, 使能输入	—	—	12.7	MHz	
死区	Kill (停止) 脉冲宽度:					
	异步重启模式	20	—	—	ns	
	同步重启模式	100	—	—	ns	
	禁用模式	100	—	—	ns	
	输入时钟频率	—	—	12.7	MHz	
CRCPRS (PRS 模式)	输入时钟频率	—	—	12.7	MHz	
CRCPRS (CRC 模式)	输入时钟频率	—	—	12.7	MHz	
SPIIM	输入时钟频率	—	—	6.35	MHz	SPI 串行时钟 (SCLK) 频率等于输入时钟被二分频后得到的频率。
SPIS	输入时钟 (SCLK) 频率	—	—	4.1	MHz	
	相邻传输之间的 SS_Negated 宽度	100	—	—	ns	
发送器	输入时钟频率	—	—	12.7	MHz	波特率等于输入时钟被 8 分频后的频率。
接收器	输入时钟频率	—	—	12.7	MHz	波特率等于输入时钟被 8 分频后的频率。

交流外部时钟规范

下面各表分别列出了以下电压和温度范围内的最大和最小规范: 4.75 V 到 5.25 V 和 $-40\text{ }^{\circ}\text{C} \leq T_A \leq 85\text{ }^{\circ}\text{C}$ 、或 3.0 V 到 3.6 V 和 $-40\text{ }^{\circ}\text{C} \leq T_A \leq 85\text{ }^{\circ}\text{C}$ 。典型参数的测量条件为 $25\text{ }^{\circ}\text{C}$ 且电压为 5 V、3.3 V 或 2.7 V, 这些参数仅供设计指导使用。

表 30. 5 V 交流外部时钟规范

符号	说明	最小值	典型值	最大值	单位	注释
F _{OSCEXT}	频率	0.093	—	24.6	MHz	
—	高电平时间	20.6	—	5300	ns	
—	低电平时间	20.6	—	—	ns	
—	从给 IMO 上电到它能为器件提供时钟源的时间	150	—	—	μs	

注释:

27. 100 ns 的最小输入脉冲宽度基于在 12 MHz (84 ns 标称周期) 下运行的输入同步器。

表 31. 电压为 3.3 V 时外部时钟的交流规范

符号	说明	最小值	典型值	最大值	单位	注释
F _{OSCEXT}	CPU 时钟被一分频时的频率	0.093	—	12.3	MHz	工作电压为 3.3 V 时，CPU 最大频率为 12 MHz。当 CPU 时钟分频器设为 1 时，外部时钟必须符合最大频率和占空比的要求。
F _{OSCEXT}	CPU 时钟被二分频或更高分频时的频率	0.186	—	24.6	MHz	如果外部时钟的频率大于 12 MHz，那么必须将 CPU 时钟分频器设为 2 或更大。在这种情况下，CPU 时钟分频器可确保满足占空比为 50% 的要求
—	CPU 时钟一分频时的高电平时间	41.7	—	5300	ns	
—	CPU 时钟一分频时的低电平时间	41.7	—	—	ns	
—	从给 IMO 上电到它能为器件提供时钟源的时间	150	—	—	μs	

表 32. 电压为 2.7 V 时外部时钟的交流规范

符号	说明	最小值	典型值	最大值	单位	注释
F _{OSCEXT}	CPU 时钟被一分频时的频率	0.093	—	3.08	MHz	工作电压为 2.7 V 时，CPU 最大频率为 3 MHz。当 CPU 时钟分频器设为 1 时，外部时钟必须符合最大频率和占空比的要求。
F _{OSCEXT}	CPU 时钟被二分频或更高分频时的频率	0.186	—	6.35	MHz	如果外部时钟的频率大于 3 MHz，那么必须将 CPU 时钟分频器设为 2 或更大。在这种情况下，CPU 时钟分频器可确保满足占空比为 50% 的要求
—	CPU 时钟一分频时的高电平时间	160	—	5300	ns	
—	CPU 时钟一分频时的低电平时间	160	—	—	ns	
—	从给 IMO 上电到它能为器件提供时钟源的时间	150	—	—	μs	

交流编程规范

表 33 分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 33. 交流编程规范

符号	说明	最小值	典型值	最大值	单位	注释
T_{RSCLK}	SCLK 的上升时间	1	—	20	ns	
T_{FSCLK}	SCLK 的下降时间	1	—	20	ns	
T_{SSCLK}	从数据建立时间到 SCLK 下降沿的时间	40	—	—	ns	
T_{HSCLK}	从 SCLK 下降沿后的数据保持时间	40	—	—	ns	
F_{SCLK}	SCLK 的频率	0	—	8	MHz	
T_{ERASEB}	闪存擦除时间（模块）	—	10	—	ms	
T_{WRITE}	闪存模块写时间	—	40	—	ms	
T_{DSCLK}	从 SCLK 下降沿后的数据输出延迟时间	—	—	45	ns	$3.6 < V_{\text{DD}}$
T_{DSCLK3}	从 SCLK 下降沿后的数据输出延迟时间	—	—	50	ns	$3.0 \leq V_{\text{DD}} \leq 3.6$
T_{DSCLK2}	从 SCLK 下降沿后的数据输出延迟时间	—	—	70	ns	$2.4 \leq V_{\text{DD}} \leq 3.0$
T_{ERASEALL}	闪存擦除时间（批量）	—	20	—	ms	一次性擦除所有块和保护字段
$T_{\text{PROGRAM_HOT}}$	闪存模块擦除 + 闪存模块写入时间	—	—	100 ^[28]	ms	$0^{\circ}\text{C} \leq T_j \leq 100^{\circ}\text{C}$
$T_{\text{PROGRAM_COLD}}$	闪存模块擦除 + 闪存模块写入时间	—	—	200 ^[28]	ms	$-40^{\circ}\text{C} \leq T_j \leq 0^{\circ}\text{C}$

交流 I²C 规范

下面各表分别列出了以下电压和温度范围内的最大和最小规范：4.75 V 到 5.25 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、3.0 V 到 3.6 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 、或 2.4 V 到 3.0 V 和 $-40^{\circ}\text{C} \leq T_A \leq 85^{\circ}\text{C}$ 。典型参数的测量条件为 25 °C 且电压为 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导使用。

表 34. $V_{\text{DD}} \geq 3.0\text{ V}$ 时 I²C SDA 和 SCL 引脚的交流特性


符号	说明	标准模式		快速模式		单位
		最小值	最大值	最小值	最大值	
$F_{\text{SCL}2\text{C}}$	SCL 时钟频率	0	100	0	400	kHz
$T_{\text{HDSTA}2\text{C}}$	（重复）启动条件的保持时间。经过这段时间后，会生成第一个时钟脉冲	4.0	—	0.6	—	μs
$T_{\text{LOW}2\text{C}}$	SCL 时钟的低电平时间	4.7	—	1.3	—	μs
$T_{\text{HIGH}2\text{C}}$	SCL 时钟的高电平时间	4.0	—	0.6	—	μs
$T_{\text{SUSTA}2\text{C}}$	重复启动条件的建立时间	4.7	—	0.6	—	μs
$T_{\text{HDDAT}2\text{C}}$	数据保持时间	0	—	0	—	μs
$T_{\text{SUDAT}2\text{C}}$	数据建立时间	250	—	100 ^[29]	—	ns
$T_{\text{SUSTOI}2\text{C}}$	停止条件的建立时间	4.0	—	0.6	—	μs
$T_{\text{BUFI}2\text{C}}$	停止和启动条件之间的总线空闲时间	4.7	—	1.3	—	μs
$T_{\text{SPI}2\text{C}}$	输入滤波器抑制的尖峰脉冲宽度。	—	—	0	50	ns

注释：

28. 对于整个工业级范围，用户必须使用温度传感器用户模块（FlashTemp），并在写入前将结果提供给温度参数。更多信息，请参考闪存 API 应用笔记 [AN2015](#)（设计辅助 — 读取和写入 PSoc® 闪存）。
29. 快速模式 I²C 总线器件可以用于标准模式 I²C 总线系统，但要满足 $T_{\text{SU,DAT}} \geq 250\text{ ns}$ 的要求。如果器件没有延长 SCL 信号的低电平周期，会自动发生这种情况。如果器件延长 SCL 信号的低电平周期，则必须在 SCL 线路被释放前 $T_{\text{rmax}} + T_{\text{SU,DAT}} = 1000 + 250 = 1250\text{ ns}$ （根据标准模式 I²C 总线规范）将下一个数据位输出到 SDA 线路。

表 35. I²C SDA 和 SCL 引脚的 2.7 V 交流特性（不支持快速模式）

符号	说明	标准模式		快速模式		单位
		最小值	最大值	最小值	最大值	
F _{SCLi2C}	SCL 时钟频率	0	100	—	—	kHz
T _{HDSTAI2C}	（重复）启动条件的保持时间。经过这段时间后，会生成第一个时钟脉冲。	4.0	—	—	—	μs
T _{LOWi2C}	SCL 时钟的低电平时间	4.7	—	—	—	μs
T _{HIGHi2C}	SCL 时钟的高电平时间	4.0	—	—	—	μs
T _{SUSTAI2C}	重复启动条件的建立时间	4.7	—	—	—	μs
T _{HDDATI2C}	数据保持时间	0	—	—	—	μs
T _{SUDATI2C}	数据建立时间	250	—	—	—	ns
T _{SUSTOI2C}	停止条件的建立时间	4.0	—	—	—	μs
T _{BUFI2C}	停止和启动条件之间的总线空闲时间	4.7	—	—	—	μs
T _{SPI2C}	输入滤波器抑制的尖峰脉冲宽度	—	—	—	—	ns

图 16. I²C 总线上快速 / 标准模式的时序定义


封装信息

本节说明了 CY8C21x34B PSoC 器件的封装规范与每个封装的热阻。

重点注意：仿真工具在目标 PCB 上需要的面积可能比芯片封装空间更大。有关仿真工具尺寸的详细说明，请参见 <http://www.cypress.com> 上的仿真器转接板尺寸图。

图 17. 16 引脚 SOIC (150 Mil) 封装外形, 51-85068




图 18. 20 引脚 SSOP (210 Mil) 封装外形, 51-85077







图 19. 28 引脚 SSOP (210 Mil) 封装外形, 51-85079

图 20. 32 引脚 QFN (5 × 5 × 1.0 mm) LT32B (3.5 × 3.5) E 型焊盘 (Sawn) 封装外形, 001-30999

NOTES:

1. HATCH AREA IS SOLDERABLE EXPOSED PAD
2. BASED ON REF JEDEC # MO-220
3. DIMENSIONS ARE IN MILLIMETERS
4. PACKAGE WEIGHT: SEE CYPRESS PACKAGE MATERIAL DECLARATION DATASHEET (PMDD) POSTED ON THE CYPRESS WEB

图 21. 32 引脚 QFN (5 × 5 × 0.55 mm) 1.3 × 2.7 E-Pad (Sawn 类型) 封装类型, 001-48913




NOTES:

1. HATCH AREA IS SOLDERABLE EXPOSED PAD
2. BASED ON REF JEDEC # MO-248
3. PACKAGE WEIGHT: 38mg ± 4 mg
4. ALL DIMENSIONS ARE IN MILLIMETERS

001-48913 *E

重点注意: 有关安装 QFN 封装的最佳尺寸信息, 请参考 <http://www.cypress.com> 网站上提供的应用笔记赛普拉斯四方扁平无扩展引线 (QFN) 封装器件的设计指南 — AN72845。

图 22. 56 引脚 SSOP (300 Mil) 封装外形, 51-85062



NOTE:

1. PACKAGE WEIGHT : REFER TO PMDD SPEC.
2. DIMENSIONS IN INCHES MIN. MAX.

51-85062 *F

热阻

表 36. 各种封装的热阻

封装	典型 θ_{JA} ^[30]	典型 θ_{JC}
16 引脚 SOIC	123 °C/W	55 °C/W
20 引脚 SSOP	117 °C/W	41 °C/W
28 引脚 SSOP	96 °C/W	39 °C/W
32 引脚 QFN ^[31] 大小为 5 × 5 mm, 最大厚度值为 0.60	27 °C/W	15 °C/W
32 引脚 QFN ^[31] 大小为 5 × 5 mm, 最大厚度值为 0.93	22 °C/W	12 °C/W
56 引脚 SSOP	48 °C/W	24 °C/W

回流焊峰值温度

表 37 列出了达到良好的可焊性所需要的最高回流焊峰值温度。预热过程中，热斜坡率应该为 3 °C/s 或更低。

表 37. 回流焊峰值温度

封装	最高峰值温度	最高温度下的时间
16 引脚 SOIC	260 °C	30 秒
20 引脚 SSOP	260 °C	30 秒
28 引脚 SSOP	260 °C	30 秒
32 引脚 QFN	260 °C	30 秒
56 引脚 SSOP	260 °C	30 秒

注释:

30. $T_J = T_A + \text{Power} \times \theta_{JA}$

31. 欲了解有关 QFN 封装特定的热阻信息，请参考 <http://www.cypress.com> 网站上所提供的赛普拉斯四方扁平无扩展引线（QFN）封装器件的设计指南 — AN72845。

32. 根据焊料的熔点，可能需要更高的温度。典型焊接温度为 220 ± 5 °C（使用 Sn-Pb 焊膏）或 245 ± 5 °C（使用 Sn-Ag-Cu 焊膏）。请参见焊料制造商所提供的规范。

开发工具选择

本节介绍当前所有 PSoC 器件系列（包括 CY8C21x34B 系列）可用的开发工具。

软件

PSoC Designer™

PSoC Designer 是 PSoC 开发软件套装的核心，用于生成 PSoC 固件应用程序。<http://www.cypress.com> 网站免费提供了 PSoC Designer，并附带了免费的 C 语言编译器。

PSoC Programmer

PSoC Programmer 非常灵活，它不仅可以用于开发，而且还适用于工厂编程，既可以作为独立的编程应用程序运行，还可以从 PSoC Designer 中直接运行。PSoC Programmer 软件同 PSoC ICE-Cube 在线仿真器和 PSoC MiniProg 均兼容。PSoC Programmer 在 <http://www.cypress.com> 网站上是免费提供的。

开发套件

所有开发套件都可以从赛普拉斯在线商店购买。

CY3280-BK1 通用 CapSense 控制器 — 基本套件 1

CY3280-BK1 通用 CapSense 控制器套件旨在通过预定义的控制电路和插入硬件来简化 CapSense 原型设计和系统调试。该套件包括 CY8C20x34 和 CY8C21x34 PSoC 器件的控制器电路板、一个实验板模块以及一个具有五个按键和一个滑条的模块。

CY3215-DK 基本开发套件

CY3215-DK 使用 PSoC Designer 帮助原型设计和开发。该套件支持在线仿真功能，其软件界面可让用户运行、暂停和单步执行处理器以及查看特定存储器位置的内容。PSoC Designer 也支持高级仿真功能。该套件包括：

- PSoC Designer 软件 CD
- ICE-Cube 在线仿真器
- ICE Flex-Pod，用于 CY8C29x66 系列
- Cat-5 适配器
- Mini-Eval 编程板
- 110 到 240 V 电源，Euro-Plug 适配器
- iMAGEcraft C 语言编译器
- ISSP 线缆
- USB 2.0 线缆和蓝色 Cat-5 线缆
- 2 个 CY8C29466-24PXI 28-PDIP 芯片样品

评估工具

所有评估工具都可从赛普拉斯在线商店购买。

CY3210-MiniProg1

CY3210-MiniProg1 套件允许您通过 MiniProg1 编程单元对 PSoC 器件进行编程。MiniProg 是一种紧凑的小型原型设计编程器，通过附带的 USB 2.0 线缆连接到 PC。该套件包括：

- MiniProg 编程单元
- MiniEval 插座编程和评估板
- 28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品
- 28 引脚 CY8C27443-24PXI PDIP PSoC 器件样品
- PSoC Designer 软件 CD
- 入门指南
- USB 2.0 线缆

CY3210-PSoCEval1

CY3210-PSoCEval1 套件包含一个评估板和一个 MiniProg1 编程单元。评估板包括 LCD 模块、电位器、LED 和大量实验板空间，可满足您的所有评估需要。该套件包括：

- 带 LCD 模块的评估板
- MiniProg 编程单元
- 2 个 28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品
- PSoC Designer 软件 CD
- 入门指南
- USB 2.0 线缆

CY3214-PSoCEvalUSB

CY3214-PSoCEvalUSB 评估套件主要作为 CY8C24794-24LFXI PSoC 器件的开发电路板使用。该电路板包含 USB 和电容式感应开发与调试支持。它还包括 LCD 模块、电位器、LED、报警器和大量实验板空间，可满足您所有评估需要。该套件包括：

- PSoCEvalUSB 电路板
- LCD 模块
- MiniProg 编程单元
- Mini USB 缆线
- PSoC Designer 和示例项目 CD
- 入门指南
- 线缆包

器件编程器

所有器件编程器都可从赛普拉斯在线商店购买。

CY3216 模块化编程器

CY3216 模块化编程器套件提供模块化编程器和 MiniProg1 编程单元。模块化编程器包括 3 个编程模块卡，并支持多个赛普拉斯产品。该套件包括：

- 模块化编程器基础
- 3 个编程模块卡
- MiniProg 编程单元

- PSoC Designer 软件 CD
- 入门指南
- USB 2.0 线缆

配件（仿真和编程）

表 38. 仿真和编程附件

器件型号	引脚封装	Flex-Pod 套件 ^[33]	支脚套件 ^[34]	适配器
CY8C21234B-24SXI	16-SOIC	CY3250-21X34	CY3250-16SOIC-FK	可以在 http://www.emulation.com 网站上查看有关适配器的信息。
CY8C21334B-24PVXI	20 引脚 SSOP	CY3250-21X34	CY3250-20SSOP-FK	
CY8C21534B-24PVXI	28 引脚 SSOP	CY3250-21X34	CY3250-28SSOP-FK	

注释：

33. Flex-Pod 套件包含一个练习 flex-pod 和一个练习 PCB，另外附带两个 flex-pod。


34. 支脚套件包括可焊接到目标 PCB 上的表面安装支脚。

订购信息

封装	订购代码	闪存 (字节)	SRAM (字节)	开关 电压泵	温度 范围	数字 模块	模拟 模块	数字 I/O 引脚	模拟 输入	模拟	XRES 引脚
16 引脚 (150 Mil) SOIC	CY8C21234B-24SXI	8K	512	有	-40 °C 到 +85 °C	4	4	12	12 ^[35]	0	无
16 引脚 (150 Mil) SOIC (盘带封装)	CY8C21234B-24SXIT	8K	512	有	-40 °C 到 +85 °C	4	4	12	12 ^[35]	0	无
20 引脚 (210 Mil) SSOP	CY8C21334B-24PVXI	8K	512	无	-40 °C 到 +85 °C	4	4	16	16 ^[35]	0	有
20 引脚 (210 Mil) SSOP (盘带封装)	CY8C21334B-24PVXIT	8K	512	无	-40 °C 到 +85 °C	4	4	16	16 ^[35]	0	有
28 引脚 (210 Mil) SSOP	CY8C21534B-24PVXI	8K	512	无	-40 °C 到 +85 °C	4	4	24	24 ^[35]	0	有
28 引脚 (210 Mil) SSOP (盘带封装)	CY8C21534B-24PVXIT	8K	512	无	-40 °C 到 +85 °C	4	4	24	24 ^[35]	0	有
32 引脚 (5 × 5 mm, 最大厚度 为 1.00) Sawn QFN	CY8C21434B-24LTXI	8K	512	无	-40 °C 到 +85 °C	4	4	28	28 ^[35]	0	有
32 引脚 (5 × 5 mm, 最大厚度 为 1.00) Sawn QFN ^[36] (盘带封装)	CY8C21434B-24LTXIT	8K	512	无	-40 °C 到 +85 °C	4	4	28	28 ^[35]	0	有
32 引脚 (5 × 5 mm, 最大厚度 为 0.60) 薄 Sawn QFN (盘带封装)	CY8C21434B-24LQXIT	8K	512	无	-40 °C 到 +85 °C	4	4	28	28 ^[35]	0	有
56 引脚 OCD SSOP	CY8C21001-24PVXI	8K	512	有	-40 °C 到 +85 °C	4	4	26	26 ^[35]	0	有

备注：有关芯片的销售信息，请与当地赛普拉斯销售办事处或现场应用工程师（FAE）联系。

订购代码定义



注释：

35. 所有数字 I/O 引脚也连接到通用模拟复用器。

36. 有关各个引脚之间的区别，请参见第 13 页上的 32 引脚器件的引脚分布一节。

缩略语

表 39 列出了本文档中使用的缩略语。

表 39. 本数据手册中使用的缩略语

缩略语	说明	缩略语	说明
AC	交流	MIPS	每秒百万条指令
ADC	模数转换器	OCD	片上调试
API	应用编程接口	PCB	印刷电路板
CMOS	互补金属氧化物半导体	PDIP	塑料双列直插式封装
CPU	中央处理单元	PGA	可编程增益放大器
CRC	循环冗余校验	PLL	锁相环
CT	连续时间	POR	上电复位
DAC	数模转换器	PPOR	精密上电复位
DC	直流	PRS	伪随机序列
DTMF	双音多频	PSoC®	可编程片上系统
ECO	外部晶体振荡器	PWM	脉冲宽度调制器
EEPROM	电可擦除可编程只读存储器	QFN	四方扁平无引线
GPIO	通用 I/O	RTC	实时时钟
ICE	在线仿真器	SAR	逐次逼近
IDE	集成开发环境	SC	开关电容
ILO	内部低速振荡器	SLIMO	低速 IMO
IMO	内部主振荡器	SMP	开关电压泵
I/O	输入 / 输出	SOIC	小外形集成电路
IrDA	红外数据协会	SPI™	串行外设接口
ISSP	系统内串行编程	SRAM	静态随机访问存储器
LCD	液晶显示屏	SROM	监控只读存储器
LED	发光二极管	SSOP	紧缩小外形封装
LPC	低功耗比较器	UART	通用异步接收器 / 发送器
LVD	低电压检测	USB	通用串行总线
MAC	乘累加	WDT	看门狗定时器
MCU	微控制器单元	XRES	外部复位

参考文档

CY8CPLC20、CY8CLED16P01、CY8C29x66、CY8C27x43、CY8C24x94、CY8C24x23、CY8C24x23A、CY8C22x13、CY8C21x34B、CY8C21x23、CY7C64215、CY7C603xx、CY8CNP1xx、和 CYWUSB6953 PSoC® 可编程片上系统技术参考手册 (TRM) (001-14463)

设计辅助 — 读取和写入 PSoC® 闪存 — AN2015 (001-40459)

<http://www.cypress.com> 网站上提供了 赛普拉斯四方扁平无扩展引线 (QFN) 封装器件的设计指南 — AN72845 (001-72845)。

文档规范

测量单位

表 40 列出了测量单位。

表 40. 测量单位

符号	测量单位	符号	测量单位
kB	1024 字节	μH	微亨
dB	分贝	μs	微秒
°C	摄氏度	ms	毫秒
μF	微法	ns	纳秒
fF	飞法	ps	皮秒
pF	皮法	μV	微伏
kHz	千赫兹	mV	毫伏
MHz	兆赫兹	mVpp	毫伏峰峰值
rt-Hz	根赫兹	nV	纳伏
kΩ	千欧	V	伏特
Ω	欧姆	μW	微瓦
μA	微安	W	瓦特
mA	毫安	mm	毫米
nA	纳安	ppm	百万分率
pA	皮安	%	百分比
mH	毫亨		

数字规范

十六进制数字中的所有字母均为大写，并且结尾是小写的 'h'（例如，'14h' 或 '3Ah'）。十六进制数字还可以使用前缀 '0x' 表示（C 编码规范）。二进制数字结尾带一个小写的 'b'（例如，'01010100b' 或 '01000011b'）。不带 'h' 或 'b' 的数字都是十进制数字。

术语表

高电平有效	<ol style="list-style-type: none"> 它是一种逻辑信号，其激活状态为逻辑 1。 一种逻辑信号，其逻辑 1 状态作为两个状态中较高的电压值。
模拟模块	是基本的可编程运算放大器电路。它们是 SC（切换电容）和 CT（连续时间）模块。这些模块内部互联时可提供 ADC、DAC、多极滤波器、增益级等多种功能。
模数转换器（ADC）	是将模拟信号转换为相应量级的数字信号的器件。通常，ADC 可以将某个电压值转换成一个数字值。数模转换器（DAC）可逆向完成该操作。
应用编程接口（API）	一系列的软件程序，包含了计算机应用与低层服务和函数（例如，用户模块和库）之间的接口。应用编程接口（API）作为程序员在创建软件应用时使用的基本模块。
异步	其数据立即被识别或作出响应的信号，与任何时钟信号无关。
带隙参考	一个稳定电压参考设计，使 VT 温度正系数与 VBE 温度负系数相互匹配，从而生成零温度系数（理想的）参考。
带宽	<ol style="list-style-type: none"> 指的是消息或信息处理系统的频率范围（单位为 Hz）。 放大器（或吸收器）在其频谱区内会有大量增益（或损失）。有时它表示的更为具体，例如半峰全宽。

术语表（续）

偏置	<ol style="list-style-type: none"> 1. 数值与参考值之间的系统偏差。 2. 一组数据的平均值偏离参考值的幅度。 3. 适用某个器件的电力、机械力、磁场或其他力（场），使该器件建立一个参考电压从而运行该器件。
模块	<ol style="list-style-type: none"> 1. 用于执行单项功能的功能单元，如振荡器。 2. 用于执行某项功能而配置的功能单元，例如，数字 PSoC 模块或模拟 PSoC 模块。
缓冲区	<ol style="list-style-type: none"> 1. 数据存储区，当将数据从一个器件传输至另一个器件时，用于补偿速度之差。通常是指针对 IO 操作保留的区域，可以对该区进行读写操作。 2. 用于存储数据的一部分储存器空间，通常在数据发送到外部器件之前或从外部器件接受数据时使用。 3. 它是一个用于降低系统的输出阻抗的放大器。
总线	<ol style="list-style-type: none"> 1. 某个命名的网络连接。将网络捆绑到总线中，便于使用类似的路由模式路由网络。 2. 用于执行通用功能并携带类似数据的一组信号。通常使用向量符号来表示。例如，地址 [7:0]。 3. 一个或多个作为一组相关器件的共用连接的导体。
时钟	是指生成具有固定频率和占空比的周期信号的器件。有时，时钟可以用来同步各个不同的逻辑模块。
比较器	指两个输入电平同时满足预定振幅要求时会生成输出电压或电流的电气电路。
编译器	一种将高级语言（例如 C 语言）转换成机器语言的程序。
配置空间	在 PSoC 器件中，当 CPU_F 寄存器中的 XIO 位被设置为 ‘1’ 时，可以访问的寄存器空间。
晶体振荡器	由压电晶体控制频率的振荡器。通常情况下，与其他电路组件相比，压电晶体对环境温度的灵敏度更低。
循环冗余校验（CRC）	用于检测数据通信中的错误的计算方法，通常使用线性反馈移位寄存器执行。相似算法可用于其他多种用途，例如：数据压缩。
数据总线	计算机使用以将信息从存储器位置传输到中央处理单元（CPU）或反向传输信息的双向信号组。更为普遍的是，用来传送数字功能之间数据的信号组。
调试器	允许分析正在开发的系统操作的软件和硬件系统。调试器通常允许开发人员逐步执行固件操作，设置断点及分析存储器。
死区	两个或多个信号都没有处于活跃状态或切换状态的一段时间。
数字模块	可用作计数器、计时器、串行接收器、串行发送器、CRC 发生器、伪随机数发生器或 SPI 的 8 位逻辑模块。
数模转换器（DAC）	可将数字信号转换为相应量级的模拟信号的器件。模数转换器（ADC）用来逆向执行该操作。
占空比	时钟周期的高电平时间与其低电平时间的关系表示为一个百分比。
仿真器	使用不同系统复制（仿真）某个系统的功能，这样，第二个系统便可以实现与第一个系统相类似的操作。
外部复位（XRES）	传入 PSoC 器件的高电平有效信号。这会停止 CPU 的所有操作和模块，并返回到预定义的状态。
闪存	提供可编程功能、EPROM 数据存储及系统内可擦除功能的电可擦可编程、非易失性技术。非易失性表示下电时仍能保持数据。

术语表（续）

闪存模块	可一次性程序化的闪存 ROM 最小空间及受保护的闪存最小空间。闪存模块的大小为 64 个字节
频率	是指一个周期功能中每时间单位内的周期数或事件数。
增益	分别为输出电流、电压或功率与输入电流、电压或功率之间的比率。增益单位通常为分贝（dB）。
I ² C	由飞利浦半导体（现更名为 NXP 半导体）开发的两线串行计算机总线。I ² C 是内部集成电路。它用于连接嵌入式系统中的低速外设。原始系统创建于 20 世纪 80 年代初期，当时仅作为电池控制接口使用，后来被用作构建控制电子器件的简单内部总线系统。I ² C 仅使用两个双向引脚，即时钟和数据，二者均以 +5 V 的电压运行，并采用电阻上拉。在标准模式下，总线的运行速度为 100 Kb/s，而在快速模式下，其速度为 400 Kb/s。
ICE	在线仿真器允许您在硬件环境下测试项目，而在软件环境（PSoC Designer）下查看调试器件的活动。
输入 / 输出 (I/O)	用于将数据引入到系统或从系统中提取数据的器件。
中断	流程暂停（例如，执行计算机程序），由流程外部事件导致，并且暂停后可以恢复流程。
中断服务子程序 (ISR)	M8C 收到硬件中断时常规代码执行转入的代码模块。许多中断源均有各自的优先级和单个 ISR 代码模块。各个 ISR 代码模块均以 RETI 指令结束，并且器件会返回到离开常规程序执行的程序点。
抖动	<ol style="list-style-type: none"> 1. 从它的理想位置跃变的时序错位。在串行数据流中出现的典型损坏。 2. 一个或多个信号特性的突发和意外变化，例如连续脉冲之间的间隔、连续周期的振幅或连续周期的频率或相位。
低电压检测 (LVD)	在 V _{dd} 下降到选定阈值以下时，可检测 V _{dd} 并实现系统中断的电路。
M8C	8 位 Harvard 架构微处理器。通过连接到闪存、SRAM 和寄存器空间，该微处理器可协调 PSoC 内部的所有活动。
主设备	用于控制两个器件间数据交换时序的器件。或者，以脉冲宽度级联器件时，主设备是用来控制级联器件与外部接口之间数据交换时序的器件。受控制的器件被称为 从设备 。
微控制器	主要用于控制系统和产品的集成电路芯片。除 CPU 外，微控制器通常还包含存储器、定时电路和 I/O 电路。这是为了允许执行包含最小芯片数量的控制器，从而能够实现最大程度的微型化。从而能够降低控制器的体积和成本。微控制器通常不能用作微处理器执行通用计算的功能。
混合信号	是指包含模拟和数字技术及组件的电路参考。
调制器	指的是在载波上附加信号的器件。
噪声	<ol style="list-style-type: none"> 1. 指的是一种干扰，它会影响信号，并且可使信号携带的信息失真。 2. 电压、电流或数据等任何实体的其中一种或多种特性的随机变化。
振荡器	它是一种可受晶控，并用于生成时钟频率的电路。
奇偶校验	用于测试传输数据的技术。通常，将一个二进制数字添加到数据中，以便使二进制数据的所有数字之和始终为奇数（奇校验）或偶数（偶校验）。
锁相环（PLL）	用来控制 振荡器 ，使其保持与参考信号相对的常相位角的电气电路。
引脚分布	引脚号分配：印刷电路板（PCB）封装中 PSoC 器件及其物理对立方的逻辑输入与输出之间的关系。引脚分布涉及引脚号（如原理图与 PCB 设计（两者均为计算机生成的文件）之间的链接），也涉及引脚名称。

术语表（续）

端口	通常带八个引脚的一组引脚。
上电复位 (POR)	电压降到预设电压以下时强迫 PSoC 器件复位的电路。这是一种硬件复位的类型。
PSoC®	赛普拉斯半导体的 PSoC® 是赛普拉斯公司的注册商标，Programmable System-on-Chip™（可编程片上系统）是赛普拉斯公司的商标。
PSoC Designer™	用于赛普拉斯的可编程片上系统技术的软件。
脉冲宽度调制器 (PWM)	以占空比形式表示的输出，它会随着应用测量对象的不同而变化。
RAM	随机存取存储器的缩略语。数据存储器件，可以对该器件进行读写操作。
寄存器	具有特定容量（例如一位或一个字节）的存储器件。
复位	使系统返回已知状态的方法。请参见硬件复位和软件复位部分的内容。
ROM	只读存储器的缩略语。数据存储器件，可以读取该器件，但无法对它进行写操作。
串行	<ol style="list-style-type: none">1. 是指所有事件在其中连续发生的流程。2. 表示在单个器件或通道中两个或多个相关活动连续发生。
建立时间	输入从一个值改为另一个值后，输出信号或值进入稳定状态需要的时长。
移位寄存器	按顺序向左或向右转移一个字，使输出串行数据流的存储器件。
从设备	允许另一个器件控制两个器件之间数据交换的时序的器件。或者，以脉冲宽度级联器件时，从设备是允许另一个器件控制级联器件与外部接口之间数据交换的时序的器件。控制器件被称为主设备。
SRAM	静态随机存取存储器的缩略语。能以高速率存储及检索数据的存储器器件。使用术语“静态”是因为在将值加载到 SRAM 单元之后，该值保持不变，直到其被明确更改，或直到器件断电为止。
SROM	监控只读存储器的缩略语。SROM 保留代码，用以启动器件、校准电路和执行闪存操作。可以使用从闪存中运行的普通用户代码来访问 SROM 功能。
停止位	是字符或模块带有的信号，用于准备接收器来接收下一个字符或模块。
同步	<ol style="list-style-type: none">1. 指的是一个信号，其数据未被确认或做出响应，直到时钟信号的下一个边沿有效为止。2. 使用时钟信号进行同步的系统。
三态	其输出可采用 0、1 和 Z（高阻抗）等三种状态的功能。该功能不在 Z 状态下驱动任何值，在许多方面，它可以被视为从其余电路断开，允许另一次输出以驱动相同网络。
UART	UART 或通用异步接收器 - 发送器在数据并行位和串行位之间转换。
用户模块	负责全面管理和配置低级模拟和数字 PSoC 模块的预构建、预测试硬件 / 固件外围功能。此外，用户模块还针对外设功能提供高级 API（应用编程接口）。
用户空间	寄存器映射的组 0 空间。在执行常规程序和初始化期间，很可能对该组中的寄存器进行修改。在程序初始化阶段，很可能对组 1 中的寄存器进行修改。

术语表（续）

V_{DD}	意思为 ‘电压漏极’ 的电力网名称。正极电源信号。电压通常为 5 V 或 3.3 V。
V_{SS}	意思为 ‘电压源’ 的电力网名称。负极电源信号。
看门狗定时器	是必须定期处理的定时器。如果未定期处理，则 CPU 会在指定时间结束后复位。

勘误表

本节介绍了 CY8C21X34 PSoC® 可编程片上系统的勘误表。勘误表中包括勘误触发条件、影响范围、可用的解决方案和芯片版本适用性。

若有任何问题，请联系您当地赛普拉斯销售代表。

受影响的器件型号

器件型号	订购信息
CY8C21X34	CY8C21234-24SXI
	CY8C21234-24SXIT
	CY8C21334-24PVXI
	CY8C21334-24PVXIT
	CY8C21534-24PVXI
	CY8C21534-24PVXIT
	CY8C21434-24LFXI
	CY8C21434-24LFXIT
	CY8C21434-24LKXI
	CY8C21434-24LKXIT
	CY8C21634-24LFXI
	CY8C21634-24LFXIT
	CY8C21434-24LTXI
	CY8C21434-24LTXIT
	CY8C21434-24LQXI
	CY8C21434-24LQXIT
	CY8C21634-24LTXI
	CY8C21634-24LTXIT
	CY8C21001-24PVXI

CY8C21X34 合格状态

产品状态：量产

CY8C21X34 勘误表汇总

下表定义了 CY8C21X34 器件系列的相应勘误表。‘X’ 字符表示该勘误表适用于选定器件。

备注：下表中的勘误表均带有链接。通过点击该项可以查看其说明内容。

项目	器件型号	芯片版本	修复状态
[1]. 极限温度下内部主振荡器 (IMO) 的容许偏差	CY8C21X34	A	没有计划修复。
[2]. I²C 错误	CY8C21X34	A	没有计划修复。

1. 极限温度下内部主振荡器 (IMO) 的容许偏差

- **问题定义**
在 0°C 到 70°C 的温度范围外，异步数字通信连接。在 0°C 到 70°C 范围内，这个问题不会影响到最终产品。
- **受影响的参数**
IMO 频率容差。在 0°C 以下或 +70°C 以上运行，或在数据手册的温度上限和下线范围内运行时，最坏情况偏差是 ±5%。
- **触发条件**
在 0 °C 到 +70 °C 温度范围外运行时，异步 Rx/Tx 时钟源 IMO 频率容差可能超过数据手册限制的 ±2.5%。
- **影响范围**
该问题会影响 UART、IrDA 和 FSK 的实现。
- **解决方案**
至少要为异步数字通信接口的一端提供稳定的石英晶体时钟源。
- **修复状态**
没有计划修复。

2. I²C 错误

- **问题定义**
如果器件在进入或退出睡眠模式的同时，I²C 主设备启动了某个数据传输，则 I²C 模块会偶尔发生数据和总线损坏错误。
- **受影响的参数**
影响器件的 I²C 通信可靠性，I²C 主设备和第三方 I²C 从设备间通信的可靠性。
- **触发条件**
器件进入或退出睡眠模式时。
- **影响范围**
该问题会影响 UART、IrDA 和 FSK 的实现。
- **解决方案**
固件中提供了固件解决方案。一般情况下，解决方案为进入睡眠模式前断开了 I²C 模块与总线之间的连接。睡眠模式下，I²C 数据传输受一个特定的协议支持。根据该协议，在进行 I²C 数据传输前，主设备将唤醒器件
- **修复状态**
将不被修复。

文档修订记录页

文档标题: CY8C21x34B , 具有 SmartSense™ 自动调试功能、支持 1 到 21 个按键 、 0 到 4 个滑条 , 且具有接近感应的 PSoC® Programmable System-on-Chip™ (PSoC® 可编程片上系统) CapSense® 控制器				
文档编号: 001-94552				
版本	ECN	变更者	提交日期	变更说明
**	4521471	YUXI	11/10/2014	本文档版本号为 Rev**, 译自英文版 001-67345 Rev*D。
*A	5016567	RING	11/17/2015	本文档版本号为 Rev*A, 译自英文版 001-67345 Rev*F。
*B	6651864	RING	08/21/2019	本文档版本号为 Rev*B, 译自英文版 001-67345 Rev*H。

销售、解决方案和法律信息

全球销售和設計支持

赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要想找到最靠近您的办事处，请访问[赛普拉斯所在地](#)。

产品

Arm® Cortex® 微控制器	cypress.com/arm
汽车级	cypress.com/automotive
时钟与缓冲器	cypress.com/clocks
接口	cypress.com/interface
物联网	cypress.com/iot
存储器	cypress.com/memory
微控制器	cypress.com/mcu
PSoC	cypress.com/psoc
电源管理 IC	cypress.com/pmic
触摸感应	cypress.com/touch
USB 控制器	cypress.com/usb
无线连接	cypress.com/wireless

PSoC® 解决方案

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#) | [PSoC 6 MCU](#)

赛普拉斯开发者社区

[社区](#) | [项目](#) | [视频](#) | [博客](#) | [培训](#) | [组件](#)

技术支持

cypress.com/support

© 赛普拉斯半导体公司，2011-2019 年。本文件是赛普拉斯半导体公司及其子公司，包括 Spansion LLC (“赛普拉斯”) 的财产。本文件，包括其包含或引用的任何软件或固件 (“软件”)，根据全球范围内的知识产权法律以及美国与其他国家签署条约由赛普拉斯所有。除非在本款中另有明确规定，赛普拉斯保留在该等法律和条约下的所有权利，且未就其专利、版权、商标或其他知识产权授予任何许可。如果软件并不附随有一份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议，赛普拉斯特此授予贵方属人性质的、非独家且不可转让的如下许可 (无再许可权) (1) 在赛普拉斯特软件著作权项下的下列许可权 (一) 对以源代码形式提供的软件，仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件，和 (二) 仅限于在有关赛普拉斯硬件产品上使用之目的将软件以二进制代码形式的向外部最终用户提供 (无论直接提供或通过经销商和分销商间接提供)，和 (2) 在被软件 (由赛普拉斯公司提供，且未经修改) 侵犯的赛普拉斯专利的权利主张项下，仅出于在赛普拉斯硬件产品上使用之目的制造、使用、提供和进口软件的许可。禁止对软件的任何其他使用、复制、修改、翻译或汇编。

在适用法律允许的限度内，赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保，包括但不限于关于适销性和特定用途的默示保证。没有任何电子设备是绝对安全的。因此，尽管赛普拉斯在其硬件和软件产品中采取了必要的安全措施，但是赛普拉斯并不承担任何由于使用赛普拉斯产品而引起的安全问题及安全漏洞的责任，例如未经授权访问或使用赛普拉斯产品。此外，本材料中所介绍的赛普拉斯产品有可能存在设计缺陷或设计错误，从而导致产品的性能与公布的规格不一致。(如果发现此类问题，赛普拉斯会提供勘误表) 赛普拉斯保留更改本文件的权利，届时将不另行通知。在适用法律允许的限度内，赛普拉斯不对因应用或使用本文件所述任何产品或电路引起的任何后果负责。本文件，包括任何样本设计信息或程序代码信息，仅为供参考之目的提供。文件使用者应负责正确设计、计划和测试信息应用和由此生产的任何产品的功能和安全性。赛普拉斯产品不应被设计为、设定为或授权用作武器操作、武器系统、核设施、生命支持设备或系统、其他医疗设备或系统 (包括急救设备和手术植入物)、污染控制或有害物质管理系统中的关键部件，或产品植入之设备或系统故障可能导致人身伤害、死亡或财产损失其他用途 (“非预期用途”)。关键部件指，若该部件发生故障，经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件。针对由赛普拉斯产品非预期用途产生或相关的任何主张、费用、损失和其他责任，赛普拉斯不承担全部或部分责任且贵方不应追究赛普拉斯之责任。贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关的所有索赔、费用、损失和其他责任，包括因人身伤害或死亡引起的主张，并使之免受损失。

赛普拉斯、赛普拉斯徽标、Spansion、Spansion 徽标，及上述项目的组合，WICED，及 PSoC、CapSense、EZ-USB、F-RAM 和 Traveo 应视为赛普拉斯在美国和其他国家的商标或注册商标。请访问 cypress.com 获取赛普拉斯商标的完整列表。其他名称和品牌可能由其各自所有者主张为该方财产。