

英飞凌 Optimos™ Powerstage

英飞凌 TDA21472 高频、小型直流-直流转换器，电压调节器

1 描述

- 高频、小型直流-直流转换器
- 用于 CPU、GPU 和 DDR 内存阵列的电压调节器

TDA21472 power stage 包含一个低静态电流同步降压栅极驱动器 IC，与肖特基二极管以及高边和低边 MOSFET 共同封装。根据布局指南，该封装针对 PCB 布局、热传递、驱动器/MOSFET 控制时序和最小开关节点振铃进行了优化。栅极驱动器和 MOSFET 的组合，可在尖端 CPU、GPU 和 DDR 内存设计所需的较低输出电压下实现更高的效率。

TDA21472 内部 MOSFET 电流感应算法具有温度补偿功能，与同类最佳的控制器基于电感 DCR 感应模式相比，可实现卓越的电流感应精度。保护包括具有可编程阈值的逐周期过流保护、VCC/VDRV UVLO 保护、相位故障检测、IC 温度报告和热关断。TDA21472 还具有自举电容器的自动补充功能，以防止过度放电。TDA21472 具有深度睡眠省电模式，当多相系统进入 PS3/PS4 模式时，可大大降低功耗。

最高支持 1.5 MHz 的开关频率，可实现高性能瞬态响应，允许降低输出电感感量和输出电容容量的同时，保持行业领先的效率。

TDA21472 针对服务器应用中的 CPU 核心电力传输进行了优化。满足服务器市场严格要求的能力，也使其非常适合为 GPU 和 DDR 内存提供供电设计方案。

2 特性

- 一体封装驱动器、肖特基二极管以及高边和低边 MOSFET
- 5mV/A 片上 MOSFET 电流感应，带温度补偿报告功能
- 输入电压 (VIN) 范围为 4.25 V 至 16 V
- VCC 和 VDRV 电源为 4.25 V 至 5.5 V
- 输出电压范围从 0.25 V 到 5.5 V
- 80A 输出过流保护 (OCP) 能力
- 开关频率高达 1.5 MHz
- VCC/VDRV 欠压锁定 (UVLO)
- 8 mV/°C 温度模拟输出
- 热关断和故障标志
- 具有可编程阈值和故障标志的逐周期过流保护
- MOSFET 相故障检测和标记
- 自动补充的自举电容
- 深度睡眠的节能模式
- 兼容 3.3V 三态 PWM 输入
- 支持体二极管动态负载消耗
- 小型 5 mm x 6 mm x 1 mm PQFN 封装
- 符合 RoHS 标准的无铅封装

本数据手册的原文使用英文撰写。为方便起见，英飞凌提供了译文；由于翻译过程中可能使用了自动化工具，英飞凌不保证译文的准确性。为确认准确性，请务必访问 infineon.com 参考最新的英文版本（控制文档）。

描述

表1 产品标识

Part Number	Temp Range	Package	Marking
TDA21472	-40°C to 125°C	PQFN 5 mm x 6 mm	TDA21472




图1 产品图片

3 描述

3.1 引脚布局




图 2 引脚分布、引脚编号和名称（透明顶视图）

框图

4 框图




图3 框图

框图

表 2 I/O 信号

Pin No.	Name	Pin Type	Buffer Type	Function
1	VOS	I	Analog	Connect to output of the converter. It serves as the VOUT voltage sense input for inductor current emulation during body braking. Kelvin connection in layout is not required.
6, 41	GATEL	I/O	Analog	Low-side MOSFET driver pin that can be connected to a test point in order to observe the waveform.
10-19	SW	O	Analog	High Current switching node connection of the synchronous buck converter.
32	PHASE	I	Analog	Internal connection to the high-side MOSFET source. For Bootstrap capacitor connection only.
33	BOOT	I	Analog	Bootstrap capacitor connection. The bootstrap capacitor provides the charge to turn on the high-side MOSFET. Connect a minimum 0.22-μF, X7R ceramic capacitor from BOOT to PHASE pin. For VIN > 13.2 V, a 2-Ω bootstrap resistor is required.
34	PWM	I/O	Logic	3.3-V logic level PWM input. PWM input: “High” turns high-side MOSFET on; floating or driving PWM to the “Tri-state” turns both MOSFETs off; “Low” turns low-side MOSFET on.
35	EN	I	Logic	Pulling EN high enables the driver; pulling EN low disables the driver and enters ultra-low quiescent current mode. Floating this pin is not recommended, however a low current pull-down is embedded to keep the driver off if the pin is floating. The EN pin is VCC tolerant.
36	TOUT/FLT	O	Analog	The voltage at this pin is defined by the equation $8 \text{ mV} \cdot (\text{Celsius Temperature}) + 0.6 \text{ V}$. This pin will be pulled up to 3.3 V under severe over temperature, over current or phase fault condition.
37	OCSET	I/O	Analog	Program the over-current threshold by placing a resistor from OCSET pin to LGND. Floating OCSET or directly tying to VCC gives a fixed 80-A typical over-current threshold.
38	IOUT	O	Analog	Sensed current output signal referenced to the REFIN pin. V(IOUT – REFIN) voltage represents current information at 5 mV/A.
39	REFIN	I/O	Analog	The reference supply voltage for the IOUT information. This pin should be tied to a fixed voltage between 1.1 V and 2.0 V. The bias rails from typical PWM controllers are normally utilized with no additional decoupling needed at the power stage.

框图

表 3 电源

Pin No.	Name	Pin Type	Buffer Type	Function
4	VDRV	POWER	–	The gate driver supply. Connect a X7R, 1-μF ceramic capacitor between VDRV and PGND. VDRV should be connected to the +5 V power supply.
3	VCC	POWER	–	Bias voltage for control logic. Connect a X7R, 1-μF ceramic capacitor between VCC and LGND, and a 1-Ω resistor between VCC and VDRV.
25-30	VIN	POWER	–	4.25-V to 16-V high current input voltage connection. Place a 0402, X7R, 0.1-μF capacitor and a 0402 or 0603, X7R, 1-μF capacitor close to VIN pin and PGND pin. Also connect at least one X7R, 10-μF ceramic capacitor.

表 4 接地引脚

Pin No.	Name	Pin Type	Buffer Type	Function
2	LGND	GND	–	Signal ground. All signals are referenced to this pin.
5, 7-9, 20-24, 40	PGND	GND	–	Power ground. It is also the power ground of the low-side MOSFET.

表 5 未连接

Pin No.	Name	Pin Type	Buffer Type	Function
31	NC	–	–	Leave this pin unconnected.

电气规格参数

5 电气规格参数

5.1 绝对最大额定值

注：T_A = 25 °C

超过 表 6 “绝对最大额定值” 所列的应力 可能会对器件造成永久性损坏。这些仅为绝对应力额定值，并不暗示或建议器件在这些或任何其他超过本规范工作部分所列条件的条件下运行。长期暴露在超过建议额定值的环境中可能会对器件的运行和可靠性产生不利影响。

表 6 绝对最大额定值

Parameter	Symbol	Values			Unit	Note / Test Condition
		Min.	Typ.	Max.		
Frequency of PWM input	f _{SW}	0.2	–	1.5	MHz	
Maximum average load current	I _{OUT}	–	–	OCP Threshold	A	
Input Voltage	V _{IN}	-0.30	–	25	V	Pin VIN
Logic supply voltage	V _{CC}	-0.30	–	6	V	Pin VCC
Driver voltage	V _{DRV}	-0.30	–	6	V	Pin VDRV
Switch node voltage	V _{SW}	Below -5 V for 5 ns, -0.3 V DC	–	32 V for 2ns, 25 V DC	V	Pin SW
PHASE voltage	V _{PHASE}	Below -5 V for 5 ns, -0.3 V DC	–	32 V for 2ns, 25 V DC	V	Pin PHASE
VIN – PHASE voltage	V _{VIN - PHASE}	Below -5 V for 5 ns, -0.3 V DC		32 V for 2ns, 25 V DC	V	VIN – PHASE
BOOT voltage	V _{BOOT}	Below -0.3 V for 5 ns, -0.3 V DC	–	29	V	Pin BOOT
	V _{BOOT-PHASE}	-0.3	–	7 V for 5 ns, 6 VDC	V	BOOT – PHASE
EN voltage	V _{EN}	-0.3	–	VCC + 0.3	V	Pin EN
PWM voltage	V _{PWM}	-0.3	–	VCC + 0.3	V	Pin PWM
TOUT	V _{TOUT}	-0.3	–	VCC + 0.3	V	Pin TOUT/FLT
IOUT	V _{IOUT}	-0.3	–	VCC + 0.3	V	Pin IOUT
VOS	V _{OS}	-0.3	–	VCC + 0.3	V	Pin VOS
OCSET	V _{OCSET}	-0.3	–	VCC + 0.3	V	Pin OCSET
REFIN	V _{REFIN}	-0.3	–	3.5	V	Pin REFIN
Junction temperature	T _{Jmax}	-40	–	150	°C	–
Storage temperature	T _{STG}	-65	–	150	°C	–

注意： 除非另有说明，所有额定电压均与 LGND 和 PGND 引脚上的电压有关。

电气规格参数

5.2 热特性

表7 热特性

Parameter	Symbol	Values			Unit	Note / Test Condition
		Min.	Typ.	Max.		
Thermal Resistance-Junction to PCB	θ_{JC_PCB}	–	1.5	–	K/W	Referenced to Pin 24
Thermal Resistance-Junction to top of package	θ_{JC_Top}	–	16.7	–		–
Thermal Resistance to Ambient	θ_{JA}^{Note}	–	20.5	–		–

注：热阻 (θ_{JA}) 是将元件安装在自由空气中的高效热导率测试板上测量的。

5.3 推荐运行条件

表8 推荐运行条件

Parameter	Symbol	Values			Unit	Note / Test Condition
		Min.	Typ.	Max.		
Input Voltage	V_{IN}	4.25	–	16	V	
MOSFET Driver Voltage	V_{DRV}	4.25	–	5.5		
Logic Supply Voltage	V_{CC}	4.25	–	5.5		
PWM Switching Frequency	f_{SW}	200	–	1500	kHz	
Reference Voltage	V_{REFIN}	1.1	–	2.0	V	Additional fixed current sense amplifier offset of –0.35 A at $V_{REFIN} = 1.8\text{ V}$
Junction Temperature	$T_{JUNCTION}$	–40	–	+125	°C	

5.4 电气特性

注: $V_{DRV} = V_{CC} = 5\text{ V}$, $T_J = 65\text{ °C}$, $V_{REFIN} = 1.2\text{ V}$, $f_{SW} = 600\text{ kHz}$, $V_{out} = 1.8\text{ V}$

表9 电源电压、偏置电流

Parameter	Symbol	Values			Unit	Note / Test Condition
		Min.	Typ.	Max.		
UVLO VCC / VDRV Rising	V_{UVLO_RISE}	–	3.85	4.0	V	
UVLO VCC / VDRV Falling	V_{UVLO_FALL}	3.3	3.45	–		
Hysteresis	V_{UVLO_HYS}		0.4			
Driver Current	I_{VDRV}	–	20	–	mA	EN = 3.3 V, $f_{SW} = 600\text{ kHz}$, D=15%
		–	15	–	μA	EN= 3.3 V, PWM floating
		–	0.2	–	μA	EN= 0 V
Supply Current	I_{VCC}	–	3.2	–	mA	EN= 3.3 V
		–	45	–	μA	EN= 0 V
VIN Bias Current	I_{VIN}	–	35	–	μA	VIN=15 V, EN= 3.3 V, V(PWM) = 1.7 V
		–	0.1	–	μA	EN= 0 V

电气规格参数

表 10 电流检测和温度检测

Parameter		Symbol	Values			Unit	Note / Test Condition
			Min.	Typ.	Max.		
IOUT	Current Sense Gain	A _{CS}	4.8	5	5.2	mV/A	
	Offset at Trim	A _{CS_OST}	-0.8	-	0.8	A	0-A load

表 11 温度感应和故障通信

Parameter		Symbol	Values			Unit	Note / Test Condition
			Min.	Typ.	Max.		
TOUT	Temperature Sense Slope	A _{TOUT_GAIN}	7.8	8.0	8.2	mV/°C	0°C ≤ T _J ≤ 125°C, Note 1
	Temperature Sense Offset Voltage	V _{TOUT_OFFSET}	1.108	1.120	1.132	V	T _J = 65°C, 0.6 V + 8 mV/°C * T _J

表 12 其他逻辑功能、输入/输出和阈值

Parameter		Symbol	Values			Unit	Note / Test Condition
			Min.	Typ.	Max.		
EN	Enable Power-on Delay	t _{EN_DELAY_ON}	-	5	-	μs	PWM=0. Measured from EN rising edge to GATEL > 1 V.
	Enable Power-off Delay	t _{EN_DELAY_OFF}	-	50	-	ns	PWM=0. Measured from EN falling edge to GATEL < 4 V.
	Internal Pull-down Resistance	R _{EN_PULLDN}	-	450	-	kΩ	EN floating
	Input High Voltage	V _{EN_HIGH}	2	-	-	V	
		V _{EN_LOW}	-	-	0.8		
PWM	PWM Input High Threshold	V _{IH}	2.4	-	-	V	PWM Low or Tri-state to High
	PWM Input Low Threshold	V _{IL}	-	-	0.8	V	PWM High or Tri-state to Low
	PWM Hysteresis	I _{PWM_HYS}	-	160	-	mV	Active to Tri-state or Tri-state to Active

电气规格保护

Parameter		Symbol	Values			Unit	Note / Test Condition
			Min.	Typ.	Max.		
OTP	Over Temp Rising Threshold	T_{OTP_RISE}	-	140	-	°C	TOUT/FLT pulled high, Note 1
	Over Temp Falling Threshold	T_{OTP_FALL}	-	120	-	°C	TOUT/FLT released, Note 1
PHASE FAULT	High-side MOSFET Short Threshold	V_{PHSFLT_TH}	-	850	-	mV	$V(SW) - V(PGND)$
	TOUT/FLT Delay	N_{FLT_DELAY}	-	7	-	Cycle	PWM High-Low Cycles to TOUT/FLT high
OCP	Programmable Over-Current Threshold Range	I_{OCP}	20	-	-	A	Program through R_{OCSET}
	Constant Over-Current Threshold	I_{OCP_CONST}	-	80	-	A	OCSET open or connected to VCC
	TOUT/FLT Delay	t_{FLT_DELY}	10	-	-	Cycle	PWM High-Low Cycles to TOUT/FLT high

注:

1. 由设计保证, 但未经生产测试。

6 典型工作特性

图 12 的单相电路, $V_{IN} = 12\text{ V}$, $V_{OUT} = 1.8\text{ V}$, $f_{SW} = 600\text{ kHz}$, $L = 150\text{ nH}$, $V_{CC} = V_{DRV} = 5\text{ V}$, $T_{AMBIENT} = 25^\circ\text{C}$, 无散热器, 无空气流动, 8 层 PCB 板, 3.7 英寸 (长) x 2.6 英寸 (宽), 无 PWM 控制器损耗, 无电感器损耗, 除非另有规定。




图 4 功率级效率




图 7 功率级损耗




图 5 热降额, $T_{case} \leq 125^\circ\text{C}$




图 8 可编程 OCP 阈值




图 6 Vcc 和 Vdrv 电流




图 9 0A 时的开关波形

7 工作原理

7.1 描述

TDA21472 包含一个低静态电流、高效率 and 高速 MOSFET 驱动器，该驱动器经过优化，可驱动一对共同封装的高边和低边 N 沟道 MOSFET，并带有肖特基二极管，频率高达 1.5 MHz。使用传统电感器 DCR 电流检测的 DC-DC 控制器通常精度较低。负载侦测电流过大会降低 CPU 性能，而负载侦测电流过小则会对电压调节器和 CPU 造成过大的压力，从而损害系统级可靠性。TDA21472 采用了基于 MOSFET 的新型电流感应技术，可提高精度并消除与电感器 DCR 感应相关的复杂性。通过片上电流感应可实现卓越的电流感应精度，从而增强系统性能。

TDA21472 提供线性斜率为 8 mV / °C 的温度报告输出，用于监控 power stage 温度。可以并行输出多个温度信号，以报告给英飞凌的数字 PWM 控制器。

TDA21472 PWM 输入与三态行业标准 3.3V PWM 输入兼容。

TDA21472 可以通过响应控制器发送的 PWM 三态信号来启用体二极管制动模式，快速关断 power stage 中的两个 MOSFET，以增强瞬态性能或提供高阻抗输出。

TDA21472 通过 PWM 三态信号支持二极管等效续流模式。由英飞凌的数字 PWM 控制器控制，当电感电流即将变为负值时，PWM 三态信号将强制低侧 FET 关闭。通过防止负电感电流引起的传导损耗，可以提高轻载效率。

TDA21472 还支持深度睡眠省电模式。当处于深度睡眠模式时，驱动器将关闭大部分功能电路，以大幅降低功耗。

TDA21472 具有全方位的保护功能，包括 VCC/VDRV 欠压锁定 (UVLO)、针对内部过热状况的热关断、短路高侧 MOSFET 的相位故障检测以及由于过载状况或饱和输出电感器导致的可编程逐周期过流保护。

TDA21472 还具有内部保护电路，可自动补充自举电容器两端的电压。它避免了 power stage 长时间处于三态时电容器能量的逐渐耗尽。

工作原理

TDA21472 在 TOUT/FLT 引脚上提供外部故障信号。如果检测到高侧 MOSFET 短路、长时间过流事件或 power stage 内部过热情况，则该引脚会被拉高。

7.2 三态PWM输入

TDA21472 PWM 接受标准三级输入信号。当 PWM 输入为高电平时，低侧 MOSFET 关闭，高侧 MOSFET 导通。当 PWM 输入为低电平时，高侧 MOSFET 关闭，低侧 MOSFET 导通。如果 PWM 输入悬空，内部电路将把 PWM 引脚拉入三态区域并关闭高边和底边的 MOSFET。

7.3 体二极管制动模式

TDA21472 具有体二极管制动模式，通过关闭低侧 MOSFET 来引导电流流过其体二极管，从而减少负载释放事件期间的输出电压过冲。低侧 MOSFET 体二极管的电压降越高，越有助于更快地释放电感器中存储的能量，从而减少输出电压过冲。

体二极管制动通过标准 PWM 三态控制，使两个 MOSFET 均处于高阻抗状态。控制器可以立即将 PWM 输入驱动至正确的三态阈值。为了获得更好的性能，TDA21472 的 PWM 线路上的寄生电容负载不应超过 100 pF。

7.4 深度睡眠模式

当 EN 被拉低时，power stage 将进入深度睡眠模式。栅极驱动器电路将立即关闭，并且大多数逻辑电路将关闭，以将偏置电流降低至 100 μ A 以下。在深度睡眠模式下，IOUT 输出将短路至 REFIN。

当 EN 从低电平切换到高电平时，power stage 将被重新激活，并且最长不超过 10 μ s 即可接收 PWM 信号。

7.5 过温保护和标记 (OTP)

TDA21472 的内部电路会监控其温度。一旦温度超过 OTP 上升阈值 (140 °C)，TOUT/FLT 输出将立即拉高，驱动器将关闭以进行自我保护。TOUT/FLT 将保持高电平，直到温度降至下降阈值 (120 °C) 以下。当温度降至 120 °C 以下时，驱动器将恢复开关操作。

7.6 相位故障检测和标记

当 PWM 从低电平转换为高电平且低侧 MOSFET 仍在导通时，相故障侦测电路会查看相对于地的开关节点。如果相位中存在故障的高侧 MOSFET，导致开关

工作原理

节点电压超过高侧 MOSFET 短路阈值 (800 mV)，将记录相故障。7 个 PWM 周期后，TOUT/FLT 将被拉高至 3.3 V，并将保持高位，直到一个 PWM 周期没有发生相位故障。即使 TOUT/FLT 标记为高电平，PWM 操作仍会继续。

TOUT/FLT 标志由英飞凌控制器监控，可用于管理输入电源或电子保险丝，以断开输入电压轨与电压调节器的连接。

7.7 VCC/VDRV 欠压锁定 (UVLO)

TDA21472 具有内部 UVLO 电路，可分别监控 VCC 和 VDRV 引脚。当检测到 VCC 或 VDRV UVLO 条件并在毛刺滤波器后保持时，保护电路将阻止 PWM 输入控制驱动器，并且驱动器将处于三态，两个 MOSFET 均关闭。此外，IOUT 和 TOUT/FLT 引脚将被下拉至 LGND，以指示存在 UVLO 故障。当 VCC 和 VDRV UVLO 故障均被清除时，TOUT/FLT 和 IOUT 引脚将被释放，驱动器将恢复开关。

7.8 逐周期过流保护和标志 (OCP)

此功能可保护 power stage 免于因元件选择不当或控制环路优化不正确而导致的电感饱和等重复性高电流事件的自我毁灭。这些高电流事件最终可能导致高侧 MOSFET 短路故障。

通过逐周期自我保护，每个周期都会监控电流。如果超过了过流阈值（默认为 80A），PWM 高脉冲将被截断，以便允许电感电流缓和。过流阈值可通过在引脚 OCSET 和 LGND 之间连接外部电阻 ROCSET 进行编程，如图 8 所示。当 OCSET 引脚悬空或短接至 VCC 时，典型的过流阈值固定为 80 A。

当记录到严重过流事件时，TOUT/FLT 引脚将在至少 10 个 PWM 上升-下降事件后被拉高。当 TOUT/FLT 标志为高时，PWM 操作将继续。在记录三个连续的无 OCP PWM 周期后，TOUT/FLT 故障标志将清除。

7.9 温度感应输出和故障标志 (TOUT/FLT)

TDA21472 内置温度传感电路，可在 TOUT/FLT 引脚上产生斜率为 8 mV/°C、在 0°C 时偏移为 0.6 V 的线性电压，如公式 (1) 所示。在多相系统中，TDA21472 温度输出可以连接在一起，以创建一个由最高温度驱动总线的系统。英飞凌控制器可以监控此 TOUT/FLT 总线以用于温度遥测目的。

$$V_{TOUT/FLT}(V) = 0.6V + 0.008V / ^\circ C \times T_j(^{\circ}C) \dots\dots\dots(1)$$

设计程序

TOUT/FLT 还用于标记power stage内部的三种灾难性故障，包括过热、相位故障和过流情况。如果发生任何灾难性故障，TOUT/FLT 将被拉高至 3.3 V。TOUT/FLT 也可用作低 VCC 电压的指示器，因为在 VCC UVLO 条件下它将被弱下拉至 LGND。在 TOUT/FLT 引脚连接在一起的多相系统中，发生灾难性故障的相将驱动 TOUT/FLT 总线并将其拉高至 3.3 V。

7.10 电流感应和报告 (IOUT、REFIN)

TDA21472 集成了新型实时 MOSFET 电流感应放大器，可提供实时高边和低边 MOSFET 电流信息，精度为 5%、3-sigma。TDA21472 中的电流感应放大器电路经过温度补偿，以跟踪内部 MOSFET 的变化。电流以 IOUT 和 REFIN 引脚之间的差分电压形式报告给控制器，转换增益为 5 mV/A，表示电感电流 I_L ，如公式 (2) 所示。

$$\frac{V_{IOUT}(V) - V_{REFIN}(V)}{A} = 0.005 \frac{V}{A} \times I_L(A) \dots \dots \dots (2)$$

TDA21472 的内部电流感应电路无需精确的电感器 DCR 即可实现精确的电流报告，并允许使用非常低的 DCR 电感器来最大限度地提高系统效率。

7.11 输出电压检测 (VOS)

VOS 引脚对噪声不敏感，因此，在多相转换器中，可以将每个 TDA21472 的 VOS 引脚连接到最近的转换器输出平面，或者将所有 VOS 引脚连接在一起，然后连接到转换器输出。

由于 VOS 感测电路的限制，当转换器首次启动后长 PWM 三态事件期间 VOS 电压低于 250 mV 时，会出现额外的电流感测放大器偏移。可以通过将 VOS 引脚连接到接近转换器输出电压的固定电压源来避免这种情况。固定电压源可以是 REFIN 电压或 VCC 电压的电阻分压器。

8 设计程序

8.1 输入电容 C_{VIN}

建议在 VIN 引脚处使用 0402、X7R、0.1 μ F、0402 或 0603、X7R、1 μ F 以及至少 10 μ F X7R 陶瓷电容器。使用 ESR 较低的电容器将提高效率，尤其是在单相操作中。提供布局指南和示例。

8.2 自举电容 C_{boot} 和电阻 R_{boot}

建议使用耐高温的0.22 μ F或更高容值的0402 X7R电容。该电容应安装在PCB的与TDA21472相同的一侧，并尽可能靠近BOOT引脚。强烈建议将PHASE引脚连接到自举电容的负极，并采用低电感布线。建议将自举电阻与自举电容串联。对于输入电压高于13.2 V的应用，请使用2 Ω 自举电阻来降低SW节点电压尖峰并提高开关噪声抑制能力。

8.3 VCC 和 Vdrv 去耦电容

VCC 和 LGND 引脚之间需要一个 1 μ F X7R 去耦电容器，并且建议使用 1 Ω VCC 电阻器。VDRV 和 PGND 引脚之间需要一个 1 μ F X7R 去耦电容器，并且可以直接连接到 5V 电源。两个电容器应安装在和power stage的 PCB 的同一侧，并且尽可能靠近 VCC-LGND 和 VDRV-PGND 引脚。强烈建议在电容器和 TDA21472 之间采用低电感布线。提供布局指南和示例。

8.4 散热器的安装

安装散热器时应小心，以便在power stage表面施加均匀的压力。power stage和散热器之间应使用热界面材料来解决平面性问题并确保均匀的热传导。

VCC、VDRV、VIN 和自举电容器通常与power stage位于 PCB 的同一侧。使用散热器时必须考虑这些电容器的高度。

8.5 电气测试设计

请注意，GATEL 引脚（41）没有测试覆盖，不应对此引脚进行任何外部电气连接。如果钉床测试应用程序需要与 GATEL 建立测试点连接，则使用引脚 6。为获得最佳性能，引脚 41 PCB 安装焊盘应保留为 PCB 封装的一部分。

9 应用程序

9.1 典型多相应用图




图 10 6+1 - 相电压调节器 - 典型应用 (简化原理图)

9.2 典型多相应用图




图 11 6+1 - 相电压调节器 - 典型应用 (简化原理图)

9.3 典型单相应用图





图12 单相稳压器典型应用图

10 机械制图 PQFN



Dimension Table				
Thickness Symbol	V			Note
	MINIMUM	NOMINAL	MAXIMUM	
A	-0.10	Note 7	+0.10	7
A1	0.00	0.02	0.05	
A3	---	0.203 Ref	---	
b	0.18	0.25	0.30	5
D	5.00 BSC			
E	6.00 BSC			
e	0.45 BSC			
D1	4.393	4.443	4.493	
E1	2.05	2.10	2.15	
D2	1.70	1.75	1.80	
E2	1.90	1.95	2.00	
D3	1.768	1.818	1.868	
E3	1.90	1.95	2.00	
L	0.35	0.40	0.45	
aaa	0.05			
bbb	0.10			
ccc	0.10			
ddd	0.05			
eee	0.08			
N	39			3
NOTES	1,2			

NOTE:

1. Dimensioning and tolerancing conform to ASME Y14.5-2009
2. All dimensions are in millimeters.
3. N is the total number of terminals.

④. Coplanarity applies to the terminals and all other bottom surface metallization.

⑤. Dimension b applies to the metallized terminal and is measured between 0.15mm and 0.30mm from the terminal tip. If the terminal has a radius on the other end of it, dimension b should not be measured in that radius area.

⑥. The location of the marked terminal #1 identifier is within the hatched area.

7. Three packaging assembly sites support this product and are covered by this datasheet. Note that package thickness is slightly different.

"Assembly Site" = 4 has 0.9 mm nominal thickness

"Assembly Site" = E has 1 mm nominal thickness

"Assembly Site" = R has 0.9 mm nominal thickness

机械制图 PQFN

图 13 封装机械尺寸（顶视图和侧视图）（单位：毫米）




图 14 封装机械尺寸（底视图）（单位：毫米）




图 15 金属和元件放置

机械制图 PQFN




图 16 阻焊剂

机械制图 PQFN




图 17 推荐的模板设计

Trademarks of Infineon Technologies AG

μHVIC™, μIPM™, μPFC™, AU-ConvertIR™, AURIX™, C166™, CanPAK™, CIPOS™, CIPURSE™, CoolDP™, CoolGaN™, COOLiR™, CoolMOS™, CoolSET™, CoolSiC™, DAVE™, DI-POL™, DirectFET™, DrBlade™, EasyPIM™, EconoBRIDGE™, EconoDUAL™, EconoPACK™, EconoPIM™, EiceDRIVER™, eupec™, FCOS™, GaNpowIR™, HEXFET™, HITFET™, HybridPACK™, iMOTION™, IRAM™, ISOFACE™, IsoPACK™, LEDriviR™, LITIX™, MIPAQ™, ModSTACK™, my-d™, NovalithIC™, OPTIGA™, OptiMOS™, ORIGA™, PowIRaudio™, PowIRstage™, PrimePACK™, PrimeSTACK™, PROFET™, PRO-SiL™, RASIC™, REAL3™, SmartLEWIS™, SOLID FLASH™, SPOC™, StrongIRFET™, SupIRBuck™, TEMPFET™, TRENCHSTOP™, TriCore™, UHVIC™, XHP™, XMC™

Trademarks updated November 2015

Other Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

Edition <yyyy-mm-dd>

Published by

Infineon Technologies AG

81726 München, Germany

© 2021 Infineon Technologies AG

All Rights Reserved.

Do you have a question about
this document?

Email: erratum@infineon.com

Document

reference ifx1

IMPORTANT NOTICE

The information given in this document shall in no event be regarded as a guarantee of conditions or characteristics ("Beschaffenheitsgarantie").

With respect to any examples, hints or any typical values stated herein and/or any information regarding the application of the product, Infineon Technologies hereby disclaims any and all warranties and liabilities of any kind, including without limitation warranties of non-infringement of intellectual property rights of any third party.

In addition, any information given in this document is subject to customer's compliance with its obligations stated in this document and any applicable legal requirements, norms and standards concerning customer's products and any use of the product of Infineon Technologies in customer's applications.

The data contained in this document is exclusively intended for technically trained staff. It is the responsibility of customer's technical departments to evaluate the suitability of the product for the intended application and the completeness of the product information given in this document with respect to such application.

For further information on the product, technology delivery terms and conditions and prices please contact your nearest Infineon Technologies office (www.infineon.com).

WARNINGS

Due to technical requirements products may contain dangerous substances. For information on the type in question please contact your nearest Infineon Technologies office.

Except as otherwise explicitly approved by Infineon Technologies in a written document signed by authorized representatives of Infineon Technologies, Infineon Technologies' products may not be used in any applications where a failure of the product or any consequences of the use thereof can reasonably be expected to result in personal injury.