

英飞凌2ED2110S06M栅极驱动器

带集成自举二极管的650 V 高侧和低侧栅极驱动器

特性

- 独特的英飞凌薄膜绝缘硅 (SOI) 技术
- 负 VS 瞬态抗扰度为 100 V
- 浮动通道设计用于自举操作
- 工作电压 (VS 节点) 高达 + 650 V
- 最大自举电压 (VB 节点) 为 + 675 V 传播延迟 = 90 ns
- 集成超快速、低电阻自举二极管
- VS 引脚上的逻辑操作电压高达 -11 V
- 输入端负电压容差为 -5V
- 双通道独立欠压锁定
- 具有滞后的施密特触发器特触发器输入
- 兼容 3.3 V、5 V 和 15 V 输入逻辑
- 最大电源电压为 25 V
- 关断输入关闭两个通道
- DSO-16 封装
- 独立的逻辑和电源接地
- 符合 RoHS 标准

产品概要

V_{S_OFFSET} = 650 V 最大值
 I_{O+pk} / I_{O-pk} (典型值) = 2.5 A / 2.5 A
 V_{CC} = 10 V 至 20 V
 延迟匹配 = 最大 10 ns。

封装



潜在应用

在各种电力电子应用中驱动 IGBTs、增强型 N 沟道 MOSFETs。英飞凌的典型建议如下：

- 电机驱动器、具有 TRENCHSTOP™ IGBT6 或 600 V EasyPACK™ 模块的通用逆变器
- 制冷压缩机、电磁炉、其他具有 RCD 系列 IGBTs 或 TRENCHSTOP™ 系列 IGBTs 或其等效功率级的大型家用电器
- 使用低电压 OptiMOS™ 的电池驱动小型家用电器，如电动工具和吸尘器 MOSFET 或等效功率级
- 用于工业 SMPS 的离线 AC-DC 电源中的图腾柱、半桥和全桥转换器 高压 CoolMOS™ 超结 MOSFET 或 TRENCHSTOP™ H3 和 WR5 IGBT 系列
- 具有 CoolMOS™ 超级结 MOSFETs 的大功率 LED 和 HID 照明
- 电动汽车 (EV) 充电站和电池管理系统
- 在上述应用中驱动 650 V SiC MOSFETs

产品验证

符合 JEDEC47/20/22 相关测试的工业应用要求

订购信息

Base part number	Package type	Standard pack		Orderable part number
		Form	Quantity	
2ED2110S06M	DSO - 16	Tape and Reel	2500	2ED2110S06MXUMA1

本数据手册的原文使用英文撰写。为方便起见，英飞凌提供了译文；由于翻译过程中可能使用了自动化工具，英飞凌不保证译文的准确性。为确认准确性请务必访问 infineon.com 参考最新的英文版本 (控制文档)。

描述

2ED2110S06M是一款高压、高速功率 MOSFET 和 IGBT 驱动器，具有独立的高侧和低侧参考输出通道。该驱动器基于英飞凌的 SOI 技术，具有出色的耐用性和抗噪性，能够在 VS 引脚 ($V_{CC} = 15\text{ V}$) 上高达 -11 V_{DC} 的负电压下保持逻辑工作，即使出现瞬态电压。该器件中不存在任何寄生晶闸管结构，因此在任何温度和电压条件下都不会发生寄生门锁。逻辑输入兼容标准 CMOS 或 LSTTL 输出，逻辑电压低至 3.3 V 。输出驱动器具有高脉冲电流缓冲级，旨在最大限度地减少驱动器交叉传导。浮动通道可用于驱动高侧配置中的 N 沟道功率 MOSFET、SiC MOSFET 或 IGBT，工作电压高达 650 V 。




图1 典型应用框图

1 目录

特性	产品概要	1
产品验证		1
描述	2	
1	目录	3
2	框图	4
3	引脚配置和功能	5
3.1	引脚配置	5
3.2	引脚功能	5
4	电气参数	6
4.1	绝对最大额定值	6
4.2	推荐运行条件	6
4.3	静态电气特性	7
4.4	动态电气特性	8
5	应用信息和其他详细信息	9
5.1	IGBT/MOSFET栅极驱动	9
5.2	开关和时间关系	9
5.3	匹配的传输延迟时间	10
5.4	启用或关闭输入	10
5.5	输入逻辑电平兼容性	10
5.6	欠压锁定	11
5.7	自举二极管	11
5.8	计算自举电容 C_{BS}	12
5.9	可耐受输入引脚上的负瞬变	14
5.10	VS 引脚的负电压瞬态耐受性	14
5.11	NTSOA - 负瞬态安全工作区	16
5.12	逻辑运算输入到输出信号传输的更高余量高达 -11 V	17
5.13	最大开关频率	17
5.14	PCB布局技巧	18
6	参数趋势图	20
7	资质信息	26
8	相关产品	26
9	封装详情	27
10	零件标记信息	28
11	其他文档和资源	29
11.1	英飞凌在线论坛资源	29
12	修订记录	30

2 框图




图 2 框图

3 引脚配置和功能

3.1 引脚配置




图 3 2ED2110S06M引脚分配 (顶视图)

3.2 引脚功能

表 1

Symbol	Description
VDD	Logic supply voltage
HIN	Logic input for high side gate driver output (HO), in phase with HO
SD	Logic input for shut down, in phase. Schmitt trigger input with hysteresis and pull down
LIN	Logic input for low side gate driver output (LO), in phase with LO
VSS	Logic ground
HO	High-side driver output
VB	High-side gate drive floating supply
VS	High voltage floating supply return
VCC	Low-side supply voltage
COM	Low-side gate drive return
LO	Low-side driver output

4 电气参数

4.1 绝对最大额定值

绝对最大额定值指器件必须应用在极限参数以内，否则可能导致器件损坏。除非表中另有说明，所有电压参数均为以 COM 为参考的绝对电压。热阻抗和功率耗散额定值是在装板和静止空气条件下测得的。

表 2 绝对最大额定值

Symbol	Definition	Min.	Max.	Units
V_{DD}	Logic supply voltage	$V_{SS} - 1$	$V_{SS} + 25$	V
V_B	High-side floating well supply voltage ^{Note 1}	$V_{CC} - 6$	675	
V_S	High-side floating well supply return voltage	$V_{CC} - V_{BS} - 6$	650	
V_{HO}	Floating gate drive output voltage	$V_S - 0.5$	$V_B + 0.5$	
V_{CC}	Low side supply voltage	-1	25	
V_{LO}	Low-side output voltage	-0.5	$V_{CC} + 0.5$	
V_{IN}	Logic input voltage (HIN, LIN & SD)	$V_{SS} - 5$	$V_{DD} + 0.5$	
V_{SS}	Logic ground	-7	7	
dV _S /dt	Allowable V _S offset supply transient relative to COM	—	50	V/ns
P _D	Package power dissipation @ T _A ≤ +25°C	—	1.25	W
R _{thJA}	Thermal resistance, junction to ambient	—	100	°C/W
T _J	Junction temperature	—	150	°C
T _S	Storage temperature	-55	150	
T _L	Lead temperature (soldering, 10 seconds)	—	300	

注 1: 当 $V_{CC} > V_B$ 时，如果自举二极管处于激活状态，则 V_{CC} 和 V_B 引脚之间的内部自举二极管会产生额外的功率耗散

4.2 推荐运行条件

为确保器件正常工作，应在建议的条件下使用。除非表中另有说明，所有电压参数均为以 COM 为参考的绝对电压。偏移额定值是在 $(V_{CC} - COM) = (V_B - V_S) = 15\text{ V}$ 的电源电压下测试的。

表 3 推荐运行条件

Symbol	Definition	Min	Max	Units
V_{DD}	Logic supply voltage	$V_{SS} + 3$	$V_{SS} + 20$	V
V_{SS}	Logic ground	-6	6	
V_B	Bootstrap voltage	$V_S + 10$	$V_S + 20$	
V_{BS}	High-side floating well supply voltage	10	20	
V_S	High-side floating well supply offset voltage ^{Note 2}	-11	650	
V_{HO}	Floating gate drive output voltage	V_S	V_B	
V_{CC}	Low-side supply voltage ^{Note 3}	10	20	
V_{LO}	Low-side output voltage	0	V_{CC}	
V_{IN}	Logic input voltage(HIN, LIN & SD)	$V_{SS} - 4$	V_{DD}	
T _A	Ambient temperature	-40	125	°C

注 2: 逻辑运行 V_S 为 -11 V 至 +650 V。

注 3: 要求 $V_{CC} - V_{SS} > 5\text{ V}$ 。

650V 高压侧和低压侧驱动器，集成自举二极管

4.3 静态电气特性

$(V_{DD} - V_{SS}) = (V_{CC} - COM) = (V_B - V_S) = 15V$ 。除非另有说明，否则 $V_{SS} = COM, T_A = 25^\circ C$ 。 V_{IN} 和 I_{IN} 参数以 COM 为参考。 V_O 和 I_O 参数以各自的 V_S 和 COM 为参考，并适用于相应的输出引脚 HO 或 LO。 V_{CCUV} 参数以 COM 为参考。 V_{BSUV} 参数以 V_S 为参考。

表4 静态电气特性

Symbol	Definition	Min.	Typ.	Max.	Units	Test Conditions
V_{DDUV+}	V_{DD} supply undervoltage positive going threshold	—	2.85	3.1	V	
V_{DDUV-}	V_{DD} supply undervoltage negative going threshold	2.55	2.75	—		
V_{DDUVHY}	V_{DD} supply undervoltage hysteresis	0.05	0.09	—		
V_{BSUV+}	V_{BS} supply undervoltage positive going threshold	8	8.9	9.8		
V_{BSUV-}	V_{BS} supply undervoltage negative going threshold	7.3	8	8.7		
V_{BSUVHY}	V_{BS} supply undervoltage hysteresis	—	0.9	—		
V_{CCUV+}	V_{CC} supply undervoltage positive going threshold	8	8.9	9.8		
V_{CCUV-}	V_{CC} supply undervoltage negative going threshold	7.3	8	8.7		
V_{CCUVHY}	V_{CC} supply undervoltage hysteresis	—	0.9	—	uA	$V_B = V_S = 650V$ $V_{IN} = 0V$ or $V_{IN} = V_{DD}$
I_{LK}	High-side floating well offset supply leakage	—	1	12.5		
I_{QBS}	Quiescent V_{BS} supply current	—	150	230		
I_{QCC}	Quiescent V_{CC} supply current	—	600	900		
I_{QDD}	Quiescent V_{DD} supply current	—	110	200	V	$I_O = 20mA$
V_{OH}	High level output voltage drop, $V_{CC} - V_{LO}, V_B - V_{HO}$	—	—	0.15		
V_{OL}	Low level output voltage drop, V_O	—	—	0.15	A	$C_L = 61nF$ $V_O = 0V$ $PW \leq 10\mu s$ $C_L = 61nF$ $V_O = 15V$ $PW \leq 10\mu s$
I_{O+mean}	Mean output current from 4.5 V to 7.5 V	1.6	2.25	—		
I_{O+}	Peak output current turn-on ¹	—	2.5	—		
I_{O-mean}	Mean output current from 7.5 V to 4.5 V	1.6	2.25	—		
I_{O-}	Peak output current turn-off ¹	—	2.5	—	%	of V_{DD}
V_{IH}	Logic “1” input voltage (HIN, LIN & SD)	70	—	—		
V_{IL}	Logic “0” input voltage (HIN, LIN & SD)	—	—	30	μA	$V_{IN} = V_{DD}$ $V_{IN} = 0V$
I_{IN+}	Input bias current (HIN, LIN & SD)	—	215	270		
I_{IN-}	Input bias current (HIN, LIN & SD)	—	—	5	V	$I_F = 0.3mA$
V_{FBSD}	Bootstrap diode forward voltage between V_{CC} and V_B	—	0.9	1.2		
I_{FBSD}	Bootstrap diode forward current between V_{CC} and V_B	45	82	—	mA	$V_{CC} - V_B = 4V$
R_{BSD}	Bootstrap diode resistance	10	27	40	Ω	$V_{F1} = 4V, V_{F2} = 5V$
V_S	Allowable Negative V_S pin voltage for IN Signal propagation to HO	—	-11	-10	V	$V_{CC} = 15V$

¹未经过生产测试 - 经过设计/特性验证

4.4 动态电气特性

除非另有说明，否则 $(V_{DD} - V_{SS}) = (V_{CC} - COM) = (V_B - V_S) = 15\text{ V}$, $V_{SS} = COM$, $T_A = 25\text{ °C}$ 和 $C_L = 1000\text{ pF}$

表5 动态电气特性

Symbol	Definition	Min.	Typ.	Max.	Units	Test Conditions
t_{ON}	Turn-on propagation delay	—	90	110	ns	$V_S = 0\text{V or }650\text{V}$
t_{OFF}	Turn-off propagation delay	—	90	110		
t_{SD}	Shutdown propagation delay	—	100	120		
t_R	Turn-on rise time	—	25	35		$V_S = 0\text{V}$
t_F	Turn-off fall time	—	17	25		
MT	Delay matching time (HS & LS turn-on/off)	—	—	10		

5 应用信息和其他详细信息

5.1 IGBT/MOSFET栅极驱动

2ED2110S06M HVIC 设计用于驱动 MOSFET 或 IGBT 功率器件。图 4 和图 5 展示了与 HVIC 栅极驱动功能相关的几个参数。用于驱动功率开关栅极的 HVIC 输出电流定义为 I_{O+} 。驱动外部功率开关栅极的电压定义为：高端功率开关的 V_{HO} 和低端功率开关的 V_{LO} ；该参数有时统称为 V_{OUT} ，在这种情况下不区分高端和低端输出电压。




Figure 4 HVIC Sourcing current




Figure 5 HVIC Sinking current

5.2 开关和时间关系

2ED2110S06M 的输入和输出信号之间的关系如下图 6 和图 7 所示。从这些图中，我们可以看到与该器件相关的几个时序参数（即 t_{ON} 、 t_{OFF} 、 t_R 和 t_F ）的定义。




Figure 6 Switching timing diagram




Figure 7 Input/output logic diagram

5.3 匹配的传输延迟时间

2ED2110S06M 设计有传播延迟匹配电路。凭借此功能，IC 的输出端对输入端信号的响应所需的时间长度（即 t_{ON} 、 t_{OFF} ）对于低侧通道和高侧通道而言大致相同；最大差异由延迟匹配参数（MT）指定。2ED2110S06M 的传播开启延迟 (t_{ON}) 与传播关闭延迟 (t_{OFF}) 匹配。




图8 延迟匹配波形的定义

5.4 启用或关闭输入

2ED2110S06M 具有使能功能，可关闭或启用输出。当 SD 被拉高（使能电压高于 V_{IH} ）时，输出被禁用；当 SD 被拉低（使能电压低于 V_{IL} ）时，输出可正常工作。2ED2110S06M 的输入、输出和关断信号之间的关系如图 9 所示。从这些图中，我们可以看到与该器件相关的参数（即 t_{SD} ）的定义。




图9 关断波形定义

5.5 输入逻辑电平兼容性

其输入引脚采用与 TTL 和 CMOS 兼容的输入阈值逻辑，与 V_{CC} 电源电压无关。图 10 展示了 2ED2110S06M 的输入信号、输入阈值以及输入信号导致的集成电路逻辑状态。2ED2110S06M 具有浮动输入保护功能。

650V 高压侧和低压侧驱动器，集成自举二极管

如果输入引脚处于浮动状态，则相应级的输出保持在低电平状态。如框图所示，在所有输入引脚（HIN、LIN）上使用下拉电阻器即可实现这一功能。




图 10 HIN 和 LIN 输入阈值

5.6 欠压锁定

该IC为 V_{CC} （逻辑和低侧电路）电源和 V_{BS} （高侧电路）电源提供欠压锁定保护。图11用于说明这一概念；绘制 V_{CC} （或 V_{BS} ）随时间的变化图，当波形超过UVLO阈值（ V_{CCUV+} 或 V_{BSUV+} ）时，启用或禁用欠压保护。

上电时，如果 V_{CC} 电压未达到 V_{CCUV+} 阈值，IC将无法开启。此外，如果 V_{CC} 电压在工作期间降至 V_{CCUV-} 阈值以下，欠压锁定电路将识别故障状态并关闭高端和低端栅极驱动输出。

上电时，如果 V_{BS} 电压未达到 V_{BSUV+} 阈值，IC将无法开启。此外，如果 V_{BS} 电压在工作期间降至 V_{BSUV-} 阈值以下，欠压锁定电路将识别故障状态，并关断IC的高端栅极驱动输出。

UVLO 保护确保 IC 仅当栅极电源电压足以充分增强功率器件时才驱动外部功率器件。如果没有这个特性，外部电源开关的栅极可以用低电压驱动，导致电源开关在通道阻抗很高时传导电流；这可能导致功率器件内非常高的传导损耗，并可能导致功率器件故障。




图 11 UVLO保护

5.7 自举二极管

单片集成超快速自举二极管，用于建立高端电源。二极管的差分电阻有助于避免自举电容器初始充电时出现极高的浪涌电流。

650V 高压侧和低压侧驱动器，集成自举二极管

电容器。集成二极管及其电阻有助于减少外部元件，从而节省成本并提高可靠性，如下图 12 和 13 所示。




Figure 12 2ED2110S06M with integrated components

Figure 13 Standard bootstrap gate driver

低欧姆限流电阻器比具有高欧姆自举结构的其他竞争器件具有重要优势。低欧姆电阻（如 2ED2110S06M 系列）可以在低端晶体管占空比较小的时段内更快地重新引导自举电容器。自举二极管适用于所有类型的电力电子转换器。自举二极管是真正的 pn 二极管，并且具有温度稳定性。它可以在高温下使用，低侧晶体管的占空比较低。

2ED2110S06M 系列自举二极管适用于现代电力电子的所有控制算法，例如梯形或正弦电机驱动控制。

5.8 计算自举电容 C_{BS}

自举是一种将电荷从低电位泵送到高电位的常用方法。利用这种技术，可以轻松建立栅极驱动器浮动高端部分的电源电压，如图 14 所示。该方法具有简单、成本低的优点，但可能会对占空比和导通时间造成一些限制，因为它们受到刷新自举电容器中电荷的要求的限制。选择合适的电容器可以大大减少这些限制。




图 14 2ED2110S06M 中的半桥桥自举电路

650V 高压侧和低压侧驱动器，集成自举二极管

当低侧 MOSFET 导通时，它会将引脚 V_S 的电位强制为 GND。自举电容 V_{CBS} 和 V_{CC} 之间的电压差会导致充电电流 I_{BS} 流入电容 C_{BS} 。电流 I_{BS} 为脉冲电流，因此电容 C_{BS} 的 ESR 必须非常小，以避免电容损耗导致电容寿命缩短。低侧 MOSFET 关闭后，高侧 MOSFET 导通，该引脚再次处于高电位。但是此时自举二极管 D_{BS} 会阻断反向电流，使电容上的电荷无法回流至电容 C_{VCC} 。自举二极管 D_{BS} 还承担了引脚 V_B 和 V_{CC} 之间的阻断电压。自举电容的电压现在可以为高侧栅极驱动部分供电。自举电容 C_{BS} 的位置设计遵循一条通用规则：它们必须尽可能靠近 IC。否则，寄生电阻和电感可能会导致电压尖峰，从而触发单个高侧驱动器部分的欠压闭锁阈值。不过，2ED2110S06M 系列所有带有 UVLO 功能的器件，其每个电源部分都包含一个滤波器，以便主动避免此类不必要的 UVLO 触发。

图 14 所示的限流电阻 R_{BS} 可降低低侧 MOSFET 导通期间的脉冲电流峰值。低侧 MOSFET 的每次导通都会产生脉冲电流，因此随着开关频率的增加，电容器 C_{BS} 的充电频率也会增加。因此，在开关频率较高时，适合使用较小的电容器。自举电容器的放电主要受两种影响：高压侧静态电流和待开启的高压侧 MOSFET 的栅极电荷。

自举电容的最小尺寸由下式给出

$$C_{BS} = \frac{Q_{GTOT}}{\Delta V_{BS}}$$

ΔV_{BS} 是开关周期内自举电容上允许的最大压降，通常为 1V。建议将此压降保持在高侧欠压锁定 (UVLO) 范围以下，并限制

$$\Delta V_{BS} \leq (V_{CC} - V_F - V_{GSmin} - V_{DSon})$$

$V_{GSmin} > V_{BSUV}$ ， V_{GSmin} 是我们希望维持的最小栅极源电压， V_{BSUV} 是高端电源欠压负阈值。

V_{CC} 是 IC 电压电源， V_F 是自举二极管正向电压， V_{DSon} 是低压侧 MOSFET 的漏源电压。

请注意， Q_{GTOT} 值可能会根据如下所述的不同因素而变化到最大值，并且电容器会表现出其电容的电压相关降额行为。

导致 V_{BS} 下降的影响因素有：

- MOSFET 导通所需栅极电荷 (Q_G)
- MOSFET 栅源漏电流 ($I_{LK_{GS}}$)
- 浮动部分静态电流 (I_{QBS})
- 浮地部分漏电流 (I_{LK})
- 自举二极管漏电流 ($I_{LK_{DIODE}}$)
- 内部电平转换器所需电荷 (Q_{LS})：典型值 1nC
- 自举电容漏电流 ($I_{LK_{CAP}}$)
- 高边开关导通时间 (T_{HON})

考虑到上述情况，

$$Q_{GTOT} = Q_G + Q_{LS} + (I_{QBS} + I_{LK_{GS}} + I_{LK} + I_{LK_{DIODE}} + I_{LK_{CAP}}) * T_{HON}$$

650V 高压侧和低压侧驱动器，集成自举二极管

I_{LK_CAP} 仅在使用电解电容时才有意义，如果使用其他类型的电容，则可以忽略。强烈建议至少使用一个低 ESR 陶瓷电容（并联电解电容和低 ESR 陶瓷电容可能会产生更高效的解决方案）。

上述 C_{BS} 公式适用于逐脉冲计算。显而易见，当低侧以较小的占空比连续工作时，需要更高的电容值。因此，对于大多数开关频率，建议的自举电容值最高可达 $4.7 \mu F$ 。集成自举二极管的性能满足对小自举电容的要求。

5.9 可耐受输入引脚上的负瞬变

通常，驱动器的接地引脚靠近 MOSFET 或 IGBT 的源极引脚连接。发送 HIN 和 LIN PWM 信号的微控制器指的是同一个地，并且在大多数情况下，由于地反弹，微控制器接地引脚和驱动器地之间会存在偏移电压。2ED2110S06M 系列可以处理高达 5 V 的负电压尖峰。建议的工作电压为负 4V，绝对最大值为负 5V。标准半桥或高端/低端驱动器仅允许低至 -0.3V 的负电压电平。2ED2110S06M 系列在输入引脚上具有更好的抗噪能力。




图 15 输入端负电压容差高达 -5 V

5.10 VS 引脚的负电压瞬态耐受性

当今大功率开关转换器的一个常见问题是，当电源开关在承载大电流的同时快速开启和关闭时，开关节点电压的瞬态响应。典型的三相逆变器电路如图 16 所示，这里我们定义了逆变器的功率开关和二极管。

如果高边开关（例如图16和17中的 IGBT Q1）从导通切换至关断，同时 U 相电流流向感性负载，则会发生电流换向，从高端开关 (Q1) 到与同一逆变器桥臂的低端开关并联的二极管 (D2)。与此同时，电压节点 V_{S1} 会从正直流母线电压切换至负直流母线电压。




图16 三相逆变器

同样，当 V 相电流从感性负载流回逆变器（参见图 17 C) 和 D)）且 Q4 IGBT 导通时，电流从 D3 换流至 Q4。与此同时，电压节点 V_{s2} 从正直流母线电压摆动至负直流母线电压。

然而，在实际的逆变器电路中， V_S 电压摆幅不会停止在负直流母线的水平，而是它的摆幅低于负直流母线的水平。这种下冲电压被称为“负 V_S 瞬态”




图 17 A) Q1 导通 B) D2 导通 C) D3 导通 D) Q4 导通

图 18-A 所示的电路描绘了三相逆变器的一个支路；图 18-B 和 18-C 分别简化了 Q1 和 D2 之间的电流换向。电源电路中从芯片键合到 PCB 走线的寄生电感，在每个 IGBT 的 L_C 和 L_E 中集中在一起。当高边开关导通时， V_{s1} 低于 DC+ 电压，其压降由电源开关和电路寄生元件引起。当高边电源开关关断时，由于连接到 V_{s1} 的电感负载（这些图中未显示该负载），负载电流会瞬间流入低边续流二极管。该电流从直流母线（连接到 HVIC 的 COM 引脚）流向负载，并在 V_{s1} 和直流母线之间感应出负电压（即，HVIC 的 COM 引脚的电位高于 V_S 引脚）。




图 18 图 A 显示了寄生元件。图 B 显示了 V_s 正极的产生。图 C 显示了 V_s 负极的产生

5.11 NTSOA - 负瞬态安全工作区

在典型的电机驱动系统中， dV/dt 通常设计在 $3 - 5 \text{ V/ns}$ 范围内。在某些事件（例如短路和过流关断）期间，当 di/dt 大于正常工作值时，负 V_s 瞬态电压可能会超过此范围。

英飞凌的 HVIC 专为满足当今众多严苛应用的稳健性要求而设计。图 19 展示了 2ED2110S06M 的稳健性，其中基于重复的负 V_s 尖峰，2ED2110S06M 的安全工作区 (SOA) 为 $V_{BS} = 15 \text{ V}$ 。如果负 V_s 瞬变电压落在灰色区域（超出 SOA），则可能导致 IC 永久性损坏；反之，如果负 V_s 瞬变电压落在 SOA 范围内，则不会出现不必要的功能异常或 IC 永久性损坏。




图 19 $V_{BS} = 15 \text{ V}$ 时 2ED2110S06M 的负 V_s 瞬态 SOA

尽管 2ED2110S06M 已证明能够处理这些较大的负 V_s 瞬变条件，但强烈建议电路设计人员始终通过仔细的 PCB 布局和组件使用来尽可能地限制负 V_s 瞬变。

5.12 逻辑运算输入到输出信号传输的更高余量高达 -11 V

如果电平转换器的电压不足以将有效信号传输到高端，高端驱动器将无法开启。电平转换器电路相对于 COM 为正（参见第 4 页的结构图），从 V_B 到 COM 的电压即为电平转换器的电源电压。当 V_S 相对于 COM 为负电压时， V_S -COM 的电压会降低，如图 20 所示。电平转换器存在一个最低工作电源电压，如果电平转换器的电源电压过低，电平转换器将无法将 HIN 信号传输到 HO。如果 V_B - V_S 电压不同， V_S 的最低电压也会相应变化。




图 20 高压电平转换器数据传输的余量

5.13 最大开关频率

与标准半桥或高压侧/低压侧栅极驱动器相比，2ED2110S06M 系列能够以更高的频率进行切换。它们采用 PG-DSO-16 封装。必须确保组件在较高频率下运行时不会出现热过载。这可以通过结到环境的热阻以及耗散功率的计算或测量来检查。热阻抗在数据手册（第 4 部分）中给出，指的是特定的布局。这种布局的改变可能会导致热阻增加，从而降低驱动器 IC 的总耗散功率。因此，应该进行温度测量，以避免在应用相关的环境温度和外壳条件下出现热过载。

芯片最高温度 T_J 可以通过以下公式计算：

$$T_J = P_d \cdot R_{th_{JA}} + T_{A_{max}}, \text{ 其中 } T_{A_{max}} \text{ 是最高环境温度。}$$

驱动器 IC 的耗散功率 P_d 是多个来源的组合。应用说明“基于英飞凌绝缘体上硅 (SOI) 技术的高压栅极驱动器 IC (HVICs) 的优势”中对此进行了详细说明

输出部分是栅极驱动器集成电路功率耗散的主要部分。外部栅极电阻也会增加栅极驱动器集成电路的功耗。外部栅极电阻越大，栅极驱动器的功率耗散就越小。


输出部分的损耗是通过所驱动功率 MOSFET 或 IGBT 的总栅极电荷 Q_{gtot} 、电源电压 V_{CC} 、开关频率 f_p 以及外接栅极电阻 R_{gon} 和 R_{goff} 计算得出的。必须考虑导通和关断的不同情况，因为许多设计在导通和关断时使用不同的电阻。这就导致输出部分的外部栅极电阻 $R_{gxx_{ext}}$ 和内部电阻 ($R_{on_{int}}$ 和 $R_{off_{int}}$) 产生特定的损耗分布。

$$\text{Turn on losses: } P_{don} = \frac{2}{2} \times Q_{gtot} \times V_{CC} \times f_p \times \frac{R_{on_{int}}}{R_{on_{int}} + R_{gon_{ext}}}$$

图 22 避免天线环路

电源电容：建议在 V_{CC} 和 COM 引脚之间放置一个旁路电容 (C_{IN})。1 μ F 陶瓷电容适用于大多数应用。该元件应尽可能靠近引脚放置，以减少寄生元件。

布线和布局：功率级 PCB 寄生元件可能导致开关节点出现较大的负电压瞬变；建议限制相电压负瞬变。为了避免这种情况，建议 1) 尽量缩短高端发射极到低端集电极的距离，以及 2) 尽量缩短低端发射极到负总线轨的杂散电感。但是，如果负 V_S 尖峰仍然过大，可以采取进一步措施来降低尖峰。这包括在 V_S 引脚和开关节点之间放置一个电阻 (5 Ω 或更小) (参见图 23 - A)，并且在某些情况下在 COM 和 V_S 之间使用钳位二极管 (见图 23 - B)。请参阅 www.infineon.com 上的 DT04-4 以获得更详细的解释。

图 23 V_S 引脚和开关节点之间的电阻器以及 COM 和 V_S 之间的钳位二极管

6 参数趋势图

本章中所示的图表提供了有关 2ED2110S06M 的实验性能的信息。除非另有说明，每个图中绘制的线都是根据实际实验室数据生成的。对大量单个样品进行了 V_{DD}, V_{BIAS} 温度扫描测试，以生成实验曲线。Typ 上的各个数据点。通过计算每个参数的平均实验值来确定曲线。




图 24 接通延迟时间




图 25 关断延迟时间




图 26 SD 传播延迟时间

650V 高压侧和低压侧驱动器，集成自举二极管




图 27 接通上升时间




图 28 关断下降时间




图 29 逻辑 "1" 输入阈值




图 30 逻辑 "0" 输入阈值

650V 高压侧和低压侧驱动器，集成自举二极管




图 31 高/低电平输出电压




图 32 偏移电源泄漏电流




图 33 V_{BS} 电源电流




图 34 V_{CC} 电源电流

650V 高压侧和低压侧驱动器，集成自举二极管




图 35 V_{DD} 电源电流




图 36 逻辑 "1" 输入偏置电流




图 37 逻辑 "0" 输入偏置电流




图 38 V_{BS} 欠压锁定

650V 高压侧和低压侧驱动器，集成自举二极管




图 39 V_{CC} 欠压锁定




图 40 输出源电流





图 41 输出沉没电流



R_{GATE}=10.2 Ω, V_{CC}=15 V, CoolMOS™ IPS70R1K4P7S

R_{GATE}=5.3 Ω, V_{CC}=15 V, CoolMOS™ IPAN70R750P7S

*Charts generated by simulations

图 42 T_J 与频率

650V 高压侧和低压侧驱动器，集成自举二极管




图 43 T_J 与频率




图 44 负 V_S vs V_{CC}




图 45 正 V_{SS} 与 V_{CC} 的关系

7 资质信息¹

图6 质量信息

Qualification level		Industrial ²	
		Note: This family of ICs has passed JEDEC's Industrial qualification. Consumer qualification level is granted by extension of the higher Industrial level.	
Moisture sensitivity level		DSO-16	MSL3 ³ , 260°C (per IPC/JEDEC J-STD-020)
ESD	Charged device model	Class C3 (1.0 kV) (per ANSI/ESDA/JEDEC JS-002-2018)	
	Human body model	Class 2 (2 kV) (per ANSI/ESDA/JEDEC JS-001-2017)	
IC latch-up test		Class II Level A (per JESD78E)	
RoHS compliant		Yes	

8 相关产品

表 7

Product	Description
栅极驱动器 IC	
6EDL04I06 / 6EDL04N06	600 V, 3 phase level shift thin-film SOI gate driver with integrated high speed, low $R_{DS(ON)}$ bootstrap diodes with over-current protection (OCP), 240/420 mA source/sink current drive, Fault reporting, and Enable for MOSFET or IGBT switches.
2EDL23I06 / 2EDL23N06	600 V, Half-bridge thin-film SOI level shift gate driver with integrated high speed, low $R_{DS(ON)}$ bootstrap diode, with over-current protection (OCP), 2.3/2.8 A source/sink current driver, and one pin Enable/Fault function for MOSFET or IGBT switches.
功率开关	
IKD04N60R / RE	600 V TRENCHSTOP™ IGBT with integrated diode in PG-TO252-3 package
IKD06N65ET6	650 V TRENCHSTOP™ IGBT with integrated diode in DPAK
IPD65R950CFD	650 V CoolMOS CFD2 with integrated fast body diode in DPAK
IPN50R950CE	500 V CoolMOS CE Superjunction MOSFET in PG-SOT223 package
iMOTION™ 控制器	
IRMCK099	iMOTION™ Motor control IC for variable speed drives utilizing sensor-less Field Oriented Control (FOC) for Permanent Magnet Synchronous Motors (PMSM).
IMC101T	High performance Motor Control IC for variable speed drives based on field oriented control (FOC) of permanent magnet synchronous motors (PMSM).

¹ 资格标准可在英飞凌网站 www.infineon.com 上找到

² 如果用户有此要求，可提供更高的资质等级。请联系您的英飞凌销售代表了解更多信息。

³ 此处列出的特定封装类型可能提供更高的 MSL 等级。请联系您的英飞凌销售代表了解更多信息。

9 封装详情




图46 16 引线 DSO (2ED2110S06M)

10 零件标记信息




图 47 标记信息 PG-DSO-16

11 其他文档和资源

www.infineon.com 上提供了一些与 HVIC 使用相关的技术文档；您可以使用站点搜索功能和文档编号快速找到它们。以下是部分文档的简要列表。

应用笔记:

[理解 HVIC 数据手册](#)

[高压漂浮的 MOS 栅极驱动器 ICs](#)

[利用栅极电荷设计功率 MOSFET 和 IGBT 的栅极驱动电路](#)

[升压网络分析：重点关注集成升压功能](#)

设计提示:

[使用单片高电压栅极驱动程序](#)

[缓解高边门锁问题在上电时](#)

[保持降压转换器中自举电容器的充电状态](#)

[管理控制集成电路驱动功率级中的瞬态现象](#)

[简单高边驱动提供快速地切换和连续的准时](#)

11.1 英飞凌在线论坛资源

栅极驱动器论坛已在英飞凌论坛 (www.infineonforums.com) 上线。在这个在线论坛上，英飞凌栅极驱动器 IC 社区将为客户提供技术指导，包括如何使用栅极驱动器 IC、现有和新型栅极驱动器信息、应用信息、演示板可用性以及 500 多种栅极驱动器 IC 的在线培训资料。栅极驱动器论坛同时也是一个常见问题解答库，用户可以在其中查找类似应用中常见或特定问题的解决方案。

在栅极驱动器论坛上在线注册并了解在任何给定的电力电子应用中有效驱动电源开关的细微差别。

12 修订记录

Document version	Date of release	Description of changes
2.2	Aug 23, 2021	Final Datasheet
2.3	Oct 29, 2021	Corrected ESD and IC latch-up test standard on page 20.
2.4	Jul 21, 2022	Updated bootstrap specs on page 7.
2.5	Jan 31, 2023	Inserted "Parameters Trend Charts" paragraph



免责声明

请注意，本文件的原文使用英文撰写，为方便客户浏览英飞凌提供了中文译文。该中文译文仅供参考，并不可作为任何论点之依据。

由于翻译过程中可能使用了自动化程序，以及语言翻译和转换过程中的差异，最后的中文译文与最新的英文版本原文含义可能存在不尽相同之处。

因此，我们同时提供该中文译文版本的最新英文原文供您阅读，请参见 <http://www.infineon.com>

英文原文和中文译文版本之间若存有任何歧异，以最新的英文版本为准，并且仅认可英文版本为正式文件。

您如果使用本文件，即表示您同意并理解上述说明。英飞凌不对因翻译过程中可能存在的任何不完整或不准确信息而产生的任何直接或间接损失或损害负责。英飞凌不承担中文译文版本的完整性和准确性责任。如果您不同意上述说明，请不要使用本文件。

Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

重要通知

版本 2025-10-28

Infineon Technologies AG 出版，
德国 Neubiberg 85579

版权 © 2025 Infineon Technologies AG
及其关联公司。
保留所有权利。

Do you have a question about this
document?

Email:

erratum@infineon.com

Infineon Technologies AG 及其关联公司（以下简称“英飞凌”）销售或提供和交付的产品（可能也包括样品，且可能由硬件或软件或两者组成）（以下简称“产品”），应遵守客户与英飞凌签订的框架供应合同或其他书面协议的条款和条件，如无上合同或其他书面协议，则应遵守适用的英飞凌销售条件。只有在英飞凌明确书面同意的情况下，客户的一般条款和条件或对适用的英飞凌销售条件的偏离才对英飞凌具有约束力。

为避免疑义，英飞凌不承担不侵犯第三方权利的所有保证和默示保证，例如对特定用途/目的的适用性或适销性的保证。

英飞凌对与样品、应用或客户对任何产品的具体使用有关的任何信息或本文件中给出的任何示例或典型值概不负责。

本文件中包含的数据仅供具有技术资格和技能的客户代表使用。客户有责任评估产品对预期应用和客户特定用途的适用性，并在预期应用和客户特定用途中验证本文件中包含的所有相关技术数据。客户有责任正确设计、编程和测试预期应用的功能性和安全性，并遵守与其使用相关的法律要求。

除非英飞凌另行明确批准，否则产品不得用于任何因产品故障或使用产品的任何后果可合理预期会导致人身伤害的应用。但是，上述规定并不妨碍客户在英飞凌明确设计和销售的使用领域中使用任何产品，但是客户对应用负有全部责任。

英飞凌明确保留根据适用法律，如《德国版权法》（UrhG）第 44b 条，将其内容用于商业资料和数据探勘（TDM）的权利。

如果产品包含安全功能：

由于任何计算设备都不可能绝对安全，尽管产品采取了安全措施，但英飞凌不保证产品不会被入侵、数据不会被盗或遗失，或不会发生其他漏洞（以下简称“安全漏洞”），英飞凌对任何安全漏洞不承担任何责任。

如果本文件包含或引用软件：

根据美国、德国和世界其他国家的知识产权法律和条约，该软件归英飞凌所有。英飞凌保留所有权利。因此，您只能按照软件附带的软件授权协议的规定使用本软件。

如果没有适用的软件授权协议，英飞凌特此授予您个人的、非排他性的、不可转让的软件知识产权授权（无权转授权）：(a) 对于以源代码形式提供的软件，仅在贵组织内部修改和复制该软件用于英飞凌硬件产品；及 (b) 对于以二进制代码 (binary code) 形式对外向终端用户分发该软件，仅得用于英飞凌硬件产品。禁止对本软件进行任何其他使用、复制、修改、翻译或编译。有关产品、技术、交货条款和条件以及价格的详细信息，请联系离您最近的英飞凌办公室或访问 <https://www.infineon.com>。