


英飞凌 LITIX™ Pixel Rear

英飞凌多通道LED驱动器

特性

- 16 通道器件，集成带保护的输出级，专为 LED 驱动进行了优化
- 每通道高达 76.5 mA 的可调节输出电流
- 并联输出操作可实现更高的负载电流
- 16 个独立的可配置6位全局输出电流配置，范围从 5.625 mA至 76.5 mA
- 16 个独立的 14 位 PWM 引擎，频率范围为 100 Hz 至 2 kHz
- 可配置的热降额
- 可配置 LED 开路、短路和单个 LED 短路阈值
- 外部双电压测量 (NTC/PTC) 的数字反馈
- 集成 HSLI 收发器、兼容 CAN FD 物理层，速率高达 2 MBit/s
- 根据 ISO26262 开发，流程符合 ASIL-B 标准



潜在应用


- 带高速照明接口的开漏式 LED 驱动器 (HSLI - UARToverCAN)
- 汽车尾灯功能，如尾灯、刹车灯和顺序（动态）转向指示灯
- 动画灯光功能，如“欢迎/再见”功能
- 包括环境照明（RGB 颜色控制）、照明和仪表板照明的内饰照明功能
- 适用于工业应用和仪器仪表的 LED 面板

产品验证

汽车应用认证。根据 AEC-Q100 标准进行的产品验证。

描述

英飞凌 TLD7002-16ES 是一款具有集成和保护输出级的 16 通道器件。它设计用于作为线性电流沉 (LCS) 来控制高达 76.5 mA 电流的 LED。功率级可以配置为并联来驱动更高负载电流。每个单独的功率输出级都配置为一个 6 位的电流设定值，该值存储在 OTP 中。16 独立且单独可以设置 PWM 配置。高速照明接口用于器件 OTP 编程、配置、控制和诊断反馈。



本数据手册的原文使用英文撰写。为方便起见，英飞凌提供了译文；由于翻译过程中可能使用了自动化工具，英飞凌不保证译文的准确性。为确认准确性请务必访问 infineon.com 参考最新的英文版本（控制文档）。

描述

Parameter	Symbol	Values
Power supply operating voltage	$V_{S(OP)}$	6.0 V ... 20 V
Maximum output voltage	V_{OUT_max}	35 V
Nominal load current (Linear current sink)	I_{L_NOM}	75 mA, $V_{LED} = 5 V$
Output current accuracy $T_J = 25^\circ C$	$A_{IOUT,25}$	$\pm 5\%$
Minimum dropout voltage	V_{dr_min}	600 mV at 50 mA

更多的功能包括

- 可配置热降额，以在高环境温度条件下保护 LED 负载
- 可配置 LED 开路、短路和单个 LED 短路阈值，用于 LED 故障检测
- 外部 NTC/PTC 温度测量的数字反馈以及高达两个独立的 LED 正向电压测量
- 用于 LED 控制的高速照明接口
- 集成 HSLI 收发器，CAN FD 物理层兼容，电气特性符合 ISO11898-2:2016
- 基于通用非同步收发器的协议，波特率高达 2 MBit/s
- 集成收发器具有极低电磁发射 (EME)，无需额外的共模扼流圈即可使用
- 根据 ISO26262 开发，流程符合 ASIL-B 标准
- 针对电磁兼容性 (EMC) 进行了优化
- 针对电磁干扰 (EMI) 进行了优化
- 绿色产品：符合 RoHS 标准
- 符合 AEC

安全相关功能

- 可配置 V_{FWD} 监控
- 可编程输出电流监控
- PWM 占空比监控
- HSLI 总线看门狗
- GPINn PWM 警告
- 集成负载诊断功能，用于负载开路、短路、单个 LED 短路、两个相邻串之间的短路检测。
- 在通讯丢失时的可编程安全状态
- 内部过温传感器
- 内部时钟监控
- 可通过 HSLI 读取单独的故障和状态标志
- 可配置故障管理和公共开漏输出错误引脚 ERRN

Type	Package	Marking
TLD7002-16ES	PG-TSDSO-24	TLD7002-16

目录

	目录	3
1	框图和术语	6
1.1	框图.....	6
1.2	术语.....	6
2	引脚配置	7
2.1	引脚配置.....	7
2.2	引脚描述.....	7
3	产品通用特征	9
3.1	绝对最大额定值.....	9
3.2	工作范围.....	11
3.3	热阻抗.....	12
4	电源	13
4.1	功率模式状态.....	13
4.2	空闲模式.....	14
4.3	初始化模式.....	14
4.4	Fail-off模式.....	15
4.5	Fail-safe模式.....	15
4.6	活动模式.....	15
4.7	OTP 模式.....	16
4.8	OTP 编程模式.....	16
4.9	OTP 编程仿真模式.....	16
4.10	电气特性电源.....	17
5	通用输入(GPI)	21
5.1	概述和特性.....	21
5.2	数字输入.....	21
5.3	直接驱动.....	21
5.4	输出使能.....	22
5.5	模拟输入.....	22
5.6	GPIN PWM 解码	23
5.7	电气特性.....	23
6	功率级	25
6.1	特性.....	25
6.2	电流下沉操作.....	25
6.3	HSLI 可配置输出电流.....	25
6.4	PWM发生器	26
6.4.1	PWM功能.....	26
6.4.2	PWM频率.....	26
6.4.3	PWM占空比.....	26

目录

6.4.4	PWM 占空比配置 - 线性或幂律关系.....	26
6.4.5	PWM 相移.....	27
6.5	功率转移.....	28
6.6	并联输出配置.....	29
6.7	热过载.....	29
6.8	热降额.....	29
6.9	通过集成温度传感器进行热降额.....	29
6.10	使用GPIN0进行热降额	30
6.11	热过载重试策略.....	31
6.12	正常和快速开关模式.....	31
6.13	电气特性.....	32
7	负载诊断	36
7.1	特性.....	36
7.2	VFWD 测量.....	36
7.3	VGPIN 测量.....	36
7.4	VLED 测量	37
7.5	VS 测量.....	37
7.6	最小 VOUT 测量	37
7.7	稳压器反馈.....	37
7.8	开路负载检测.....	38
7.9	单颗 LED 短路(SLS)检测	38
7.10	OUT_SHORT_WRN, CUR_WRN, DC_WRN, VFWD_WRN 警告	38
7.11	诊断组.....	39
7.12	可配置的故障管理.....	39
7.13	负载故障再确认周期.....	39
7.14	诊断使能.....	41
7.15	诊断采样延迟.....	42
7.16	负载诊断去抖动.....	42
7.17	ERRN反应	42
7.18	ERRN报告	43
7.19	ERRN报告来源.....	43
7.20	HSLI 诊断标志处理.....	44
7.21	电气特性.....	45
8	OTP.....	46
8.1	特性.....	46
8.2	电气特性.....	46
9	通信接口	47
9.1	协议层 - 高速照明接口	47
9.1.1	概述.....	47
9.1.2	主要特性.....	47
9.1.3	帧结构.....	47

目录

9.1.4	HSLI 帧间延迟	47
9.1.5	从机响应总线空闲时间	48
9.1.6	通用非同步收发器字节字段	48
9.1.7	HSLI 自动波特率检测	48
9.1.8	HSLI 位时序图	48
9.1.9	HSLI 看门狗溢出	49
9.1.10	电气特性	50
9.1.11	主机帧类型	50
9.1.11.1	概述	50
9.1.11.2	DC_SYNC - 广播占空比更新同步	52
9.1.11.3	DC_UPDATE - 更新占空比影子寄存器	53
9.1.11.4	READ_OST - 请求诊断	56
9.1.11.5	HWCR 帧	58
9.1.11.6	PM_CHANGE - 功率模式改变	60
9.1.11.7	WRITE_REG - 写寄存器	62
9.1.11.8	READ_REG - 读取寄存器	64
9.1.11.9	SYNC_BREAK	66
9.1.11.10	处理无效的帧请求	66
9.1.11.11	CRC (循环校验) 概述	67
9.1.11.12	字节字段描述	67
9.1.11.12.1	MASTER_REQ_ADDR	67
9.1.11.12.2	DutyCycleOUTn 字节	68
9.1.11.12.3	MRC_DLC_FUN 字节	68
9.1.11.12.4	StartADDR 字节	70
9.1.11.12.5	数据字	70
9.1.11.12.6	功率模式	71
9.1.11.12.7	输出状态字节	71
9.1.11.12.8	通道状态字节 - OUTn	72
9.1.11.12.9	复位诊断字	74
9.1.11.12.10	ACK 字节	75
9.2	物理层	76
9.2.1	CAN FD 合规性	76
9.2.2	收发器框图	76
9.2.3	电气特性	77
10	应用信息	79
11	封装尺寸	80
	修订记录	81
	免责声明	82

1 框图和术语

1 框图和术语

1.1 框图




图1 TLD7002-16ES框图

1.2 术语

图 2 显示本数据手册中使用的所有术语以及与正值约定。




图2 术语和定义

OUTn: n 表示通道号，范围从 0 到 15

GPINn: n 表示 GPIN 号，范围从 0 到 1

2 引脚配置

2 引脚配置

2.1 引脚配置




图3 引脚配置

2.2 引脚说明

表 1 引脚说明

Pin	Symbol	Function
21	VS	Power supply voltage Supply for internal biasing and can be used for differential forward voltage measurement of the LED load
1	VDD	Digital GPIN supply voltage output Can be used as voltage reference for NTC/PTC thermistors and acts as HSLI bus voltage reference, thus as supply for the transceiver
22	GND	Ground Ground potential. Connect externally close to the chip
-	EP	Exposed pad Connect to external heat spreading Cu area, either electrical GND or floating potential. Recommendation is to use the GND layer of a PCB with thermal vias, The exposed pad is not replacing the electrical GND pin
5...20	OUT0...OUT15	Output channel Open drain linear current sink. Connect to the target load
20	ERRN	ERROR flag I/O Open drain active low error flag. Connect to a pull-up resistor

(表格续下页.....)

2 引脚配置

表 1 (续) 引脚描述

Pin	Symbol	Function
2,3	GPIN0, GPIN1	General purpose input Can be used for voltage measurement or as function activation input source
4	VLED	Analog input Can be used for differential forward voltage measurement of the LED load
24	HSLIH	High-speed lighting interface high level I/O “high” in “dominant” state
23	HSLIL	High-speed lighting interface low level I/O “low” in “dominant” state

注释: 未使用的输出引脚(OUTn) 应保持悬状态, 并且占空比设置为0。

3 产品通用特征

3 产品通用特征

3.1 绝对最大额定值

表 2 绝对最大额定值

$T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$, 所有电压相对于地, 正向电流流入引脚, 如图2所描述 (除非另有规定)。

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			

电源引脚

Power supply voltage	V_S	-0.3	–	28	V	–	PRQ-362
Power supply load dump voltage	$V_{S(LD)}$	–	–	35	V	suppressed Load Dump acc. to ISO16750-2 (2010). $R_i = 2\ \Omega$	PRQ-686
Digital supply voltage	V_{DD}	-0.3	–	5.5	V	–	PRQ-363
Digital supply current	I_{DD}	0	–	10	mA	Not subject to production test - specified by design	PRQ-364

输出引脚

Power output voltage	V_{OUT}	-0.3	–	35	V	–	PRQ-365
Power output current	I_{OUT}	0	–	85	mA	Not subject to production test - specified by design	PRQ-366

GPIN/VLED 引脚

Voltage at pin GPIN0, GPIN1	V_{GPIN}	-0.3	–	V_{DD}	V	–	PRQ-367
Current at pin GPIN0, GPIN1	I_{GPIN}	0	–	2	mA	Not subject to production test - specified by design	PRQ-368
Voltage at pin VLED	V_{LED}	-0.3	–	35	V	–	PRQ-369

HSLI 引脚

Voltage at pin HSLIL, HSLIH	V_{HSLI}	-27	–	35	V		PRQ-756
-----------------------------	------------	-----	---	----	---	--	---------

温度

Junction temperature	T_J	-40	–	150	$^{\circ}\text{C}$	Not subject to production test - specified by design	PRQ-370
----------------------	-------	-----	---	-----	--------------------	--	---------

(表格续下页.....)

3 产品通用特征

表 2 (续) 绝对最大额定值

$T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$, 所有电压相对于地, 正向电流流入引脚, 如图2所描述 (除非另有规定)。

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
ESD susceptibility all pins (HBM)	$V_{\text{ESD(HBM)}}$	-2	–	2	kV	ESD susceptibility, Human Body Model “HBM” according to AEC Q100-002; Not subject to production test - specified by design	PRQ-540
ESD susceptibility HSLIH, HSLIL vs GND (HBM)	$V_{\text{ESD(HBM)}}$	-8	–	8	kV	ESD susceptibility, Human Body Model “HBM” according to AEC Q100-002; Not subject to production test - specified by design	PRQ-665
ESD susceptibility all pins (CDM)	$V_{\text{ESD(CDM)}}$	-500	–	500	V	ESD susceptibility, Charged Device Model “CDM” according to AEC Q100-011; Not subject to production test - specified by design	PRQ-542
ESD susceptibility corner pins (CDM)	$V_{\text{ESD(CDM)_CR}}$	-750	–	750	V	ESD susceptibility, Charged Device Model “CDM” according to AEC Q100-011; Not subject to production test - specified by design	PRQ-543

注:

1. 超过此处所列的压力可能会对器件造成永久性损坏。长时间暴露在绝对最大额定值条件下可能会影响器件的可靠性。
2. 集成的保护功能旨在防止IC在数据手册所述故障条件下被毁坏。故障情况被认为超出了正常工作范围。保护功能不是为了连续重复的操作而设计的。

3.2 工作范围

表 3 工作范围

$T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$, 所有电压相对于地, 正向电流流入引脚, 如图2所描述 (除非另有规定)。

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			

电源引脚

Power supply voltage operating range	V_{SOP}	6	9	20	V	–	PRQ-373
Extended power supply voltage operating range	V_{SOEXT}	6	9	29	V	$t \leq 1$ min with parameter deviations	PRQ-763
Digital supply output voltage	V_{DD}	4.5	5	5.5	V	–	PRQ-372
VS capacitor range	C_{VS}	100	470	–	nF	X7R	PRQ-374
VDD capacitor range	C_{VDD}	4700	–	13000	nF		PRQ-375
VLED capacitor range	C_{VLED}	–	470	–	nF	X7R	PRQ-376

温度

Junction temperature	T_J	-40	–	150	$^{\circ}\text{C}$	–	PRQ-377
----------------------	-------	-----	---	-----	--------------------	---	---------

输出级

VLED operating range	$V_{LED(OP)}$	2	9	20	V	–	PRQ-660
Output voltage operating range	$V_{OUT(OP)}$	0.6	–	20	V	–	PRQ-378
Output current per channel	I_{OUT}	0	–	76.5	mA	Code 0x00 = 5.625 mA, Code 0x3F = 76.5 mA; OUT.DC = 0 % results into 0 mA and power stage is off.	PRQ-379
Output capacitor range	C_{OUT}	0	–	100	nF	–	PRQ-380
Output inductance range	L_{OUT}	0	–	2	μH	$10 \text{ nF} < C_{OUT} \leq 100 \text{ nF}$	PRQ-381
Output inductance range	L_{OUT}	0	–	1	μH	$C_{OUT} < 10 \text{ nF}$	PRQ-382

3.3 热阻抗

表 4 热阻抗

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Thermal resistance junction to top	Ψ_{JTOP}	–	3	5	K/W	Not subject to production test - specified by design.	PRQ-618
Thermal resistance junction to soldering point	R_{thJSP}	–	3	5	K/W	simulated at exposed pad; Not subject to production test - specified by design.	PRQ-619
Thermal resistance junction to ambient	R_{thJA}	–	28	30	K/W	Not subject to production test - specified by design.	PRQ-383

注释： 指定的 R_{th} 值符合 JEDEC JESD51-2,-5,-7，是在FR4 2s2p 板上自然对流的情况下得出的。产品（芯片和封装）在 $76.2 \times 114.3 \times 1.5$ mm 板上进行模拟，板上有2个内铜层（ $2 \times 70 \mu\text{m}$ 铜， $2 \times 35 \mu\text{m}$ 铜）。在适用的情况下，散热焊盘下方热通孔阵列与第一内铜层相连。仿真在 $T_{AMB} = 85^\circ\text{C}$ 、所有通道均开启、 $P_{DISSIPATION} = 2 \text{ W}$ 以及器件上的均匀温度分布下完成。

4 电源

4 电源

该器件由 VS 供电，用于内部逻辑和功率输出级的供电。此外，高速照明总线偏置电压 V_{DD} 由 VS 内部生成，并可在 VDD 引脚上使用。VS 具有欠压检测电路，当施加的电压低于欠压阈值时，可防止功率输出级的激活和诊断。

4.1 功率模式状态

该器件有以下工作模式：

- 空闲（未供电且复位）
- 初始化模式
- 活动模式
- 具有用于编程或仿真的子状态的 OTP 模式
- Fail-safe模式
- Fail-off模式

包含可能转换的状态图如下所示。器件的行为以及一些参数可能会根据器件的操作模式而改变。

状态图如图 4 和 图 5 所示。

注释：ADC 读数以及与其相关的所有诊断仅在ACTIVE、FAIL-SAFR和OTP模式下可用。




图4 电源工作模式

4 电源




图 5 OTP 编程和仿真的电源操作模式

4.2 空闲模式

在空闲模式下

- 所有输出通道均OFF，并且
- 该器件是复位，包括配置和故障寄存器以及
- HSLIH 和 HSLIL 总线接口引脚处于浮空状态。

如果供电电压 $V_S < V_{S(UV)_fall}$ 或发生内部故障进入 Fail-off 模式，则器件进入空闲模式。

4.3 初始化模式

初始化模式下以下功能可用：

- 如果 $V_{DD} > V_{DD(UV)_rise}$ ，发送和接收 HSLI 帧
- VDD 输出电压可用
- 执行BIST安全机制
- 功率输出级的指令为off，意味着DC = 0%。

器件进入 init 模式在 $t_{IDLE2INIT}$ 时间内如果: $V_S > V_{S(UV)_rise}$

或在 t_{INIT} 在，如果：

4 电源

该器件处于active模式并且

- 发生内部故障，并且 HSLI 或 ERRn 正常运行，或者
 - $V_{DD} < V_{DD(UV)_{fall}}$
- 或者

通过 HSLI 总线接收 PM_CHANGE(enter_init_mode) 帧，或者

通过 HSLI 总线接收 6 次 sync_break，如第 9.1.11.9 章所述来复位器件或

该器件处于active模式并且检测到负载故障或

当 $V_{ERRN} < V_{ERRN,th}$ 时，器件处于active模式并且ERRN 为激活。

4.4 Fail-off模式

在fail-off模式下，器件复位，所有输出通道均关闭，且 HSLIH 和 HSLIL 总线接口引脚悬空。

器件进入fail-off模式在 t_{FAIL_OFF} 时间内当发生内部故障HSLI 或 ERRN 无法运行时。

4.5 Fail-safe模式

在fail-safe模式下，每个输出级都会进入所期望的安全状态（开启或关闭）。

器件进入fail-safe模式在 $t_{ACTIVE2FAILSAFE}$ 时间内

- 如果器件处于激活模式并且超时看门狗被触发或
- 如果器件处于初始化模式并且超时看门狗被触发或
- 如果器件通过 HSLI 总线接收到 PM_CHANGE(enter_fail-safe) 或
- 如果出现GPIN警告并且看门狗超时被禁用。器件退出故障安全

模式并进入 init 模式在 $t_{FAILSAFE2INIT}$ 时间内如果

- 该器件通过 HSLI 接收到有效的 PM_CHANGE(enter_init_mode) 帧，或者
- 6 个连续的 HSLI 同步中断帧会触发器件复位。

器件退出故障安全模式并进入激活的模式在 $t_{FAILSAFE2ACTIVE}$ 时间内如果

- 该器件通过 HSLI 接收到有效的 DC_UPDATE 帧，或者
- 通过 HSLI HWCR 帧清除 GPIN 警告

安全状态在故障安全模式OTP寄存器上设置。

如果器件达到故障安全状态，则所有处于故障安全状态的输出的占空比值和输出电流将使用OTP寄存器（OTP故障安全/GPIN0 DC寄存器和OTP ISET 寄存器）的内容进行更新。

4.6 活动模式

如果满足以下条件，器件会在 $t_{INIT2ACTIVE}$ 内进入active模式：

- 该器件处于初始化或故障安全模式，并且
- BIST 在初始化模式下通过，并且
- OTP 已配置并锁定或 OTP 仿真有效且
- 该器件收到通过 HSLI 总线发出的指令有效的DC_UPDATE 或通过 GPINn 发出的激活请求并且
- $V_{DD} > V_{DD_UV(rise)}$ 且 $V_S > V_{SOP(MIN)}$

4 电源

有效指令表示主机请求无 CRC（循环校验校验）-3，CRC（循环校验校验）-8 错误且无帧结构错误发生。

4.7 OTP 模式

在这种模式下，LCU 可以编程或仿真 OTP 配置。

OTP 模式下有以下功能可用：

- 如果 $V_{DD} > V_{DD(UV)_{rise}}$ ，发送和接收 HSLI 帧
- VDD 输出电压可用
- 内部故障监控

器件将进入 OTP 模式在 $t_{INIT2OTP}$ 时间内如果：

- 该器件处于初始化模式并且
- 该器件通过 HSLI 总线接收到有效的 Enter_OTP_mode 帧

4.8 OTP 编程模式

OTP 编程模式下有以下功能可用：

- 如果 $V_{DD} > V_{DD(UV)_{rise}}$ ，发送和接收 HSLI 帧
- VDD 输出电压可用
- 内部故障监控

器件进入 OTP 编程模式在 $t_{OTP2PRG}$ 时间内如果：

- 该器件处于 OTP 模式并且
- 该器件通过 HSLI 总线接收到 WRITE_REG(write_OTP)，并且
- GPIN0 设置为“高”。

在这种编程模式下，LCU 可以对 OTP 配置寄存器进行编程并将其永久存储在 OTP 中。为了对 OTP 进行编程，VS 引脚上的供电电压在整个编程过程中必须保持在 VS_PROG 电压范围内。OTP 如果 LCU 成功写入所有 OTP 寄存器和正确的 CRC 保护字，则 OTP 被锁定并获得保护。

注释： 如果 GPIN0=低电平并且发送了有效的密码，器件将保持 OTP 模式。需要 HSLI 功率模式改变帧来将器件移至初始化模式。

4.9 OTP 编程仿真模式

OTP 编程仿真模式下有以下功能可用：

- 如果 $V_{DD} > V_{DD(UV)_{rise}}$ ，发送和接收 HSLI 帧
- VDD 输出电压可用
- 内部故障监控

器件将进入 OTP 编程仿真模式在 $t_{OTP2PRG}$ 时间内如果：

- 该器件处于 OTP 模式并且
- 该器件通过 HSLI 总线接收到 WRITE_REG(emu_OTP)，并且
- GPIN0 被设置为数字输入并施加“高”电平。

在这种仿真模式下，LCU 可以对 OTP 的易失性副本进行编程。

4 电源

此易失性副本不会存储在 OTP 中。该器件为 OTP 的易失性副本生成一个 CRC（循环校验校验）保护字，并将其与从 LCU 接收到的 CRC（循环校验校验）保护字进行比较。如果 LCU CRC（循环校验）保护字与 OTP 仿真校验和匹配，则 OTP 易失性副本将一直使用到下一次上电序列。

注释：如果 GPIN0=低电平并且发送了有效的密码，器件将保持 OTP 模式。需要 HSLI 功率模式改变帧来将器件移至初始化模式。

4.10 电气特性电源

表5 电气特性

$V_S = 6\text{ V}$ 至 20 V ， $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$ ，所有电压均相对于地，正极电流如图 2 所示（除非另有说明）。典型值： $V_S = 9\text{ V}$ ， $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
电源							
Power supply undervoltage shutdown rising edge	$V_{S(UV)_rise}$	2.8	3.75	4.5	V	–	PRQ-387
Power supply undervoltage shutdown falling edge	$V_{S(UV)_fall}$	1.85	2.5	2.9	V	–	PRQ-388
Power supply current consumption in init mode	$I_{VS(INIT)}$	–	–	8	mA	no bus communication; no load on VDD; init mode; LP_INIT='0'; ERRN disabled	PRQ-667
Power supply current consumption in init mode LP_INIT	$I_{VS(INIT)}$	-	3.2	3.5	mA	no bus communication; no load on VDD; init mode; LP_INIT='1'; $V_S > 8\text{ V}$; f_{PWM} configured to 300 Hz; GPIN0 configured as analog input; GPIN1 configured as digital input; $T_J \leq 85^{\circ}\text{C}$; ERRN disabled; Not subject to production test - specified by design	PRQ-879

(表格续下页.....)

4 电源

表 5 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Power supply current consumption in active mode	$I_{VS(Active)}$	–	15	20	mA	no bus communication; all output channels ON; active mode; no load on VDD	PRQ-389
Power supply current consumption in active mode with communication	$I_{VS(Active)}$	–	–	30	mA	active mode, HSLI communication, DC_UPDATE and DC_SYNC frame sent with 100 fps at 1 Mbit/s, all output channels on; no load on VDD; Not subject to production test - specified by design	PRQ-691
Power supply current consumption in programming modes	$I_{VS(PrG)}$	–	40	70	mA	OTP programming mode; OTP programming emulation mode; no load on VDD;	PRQ-390
Power supply current consumption in fail-safe mode	$I_{VS(Failsafe)}$	–	15	20	mA	no bus communication; Fail-safe mode; no load on VDD	PRQ-392

内部稳压器和振荡器

VDD output voltage	V_{VDD}	4.9	5	5.1	V	no communication; $0 < I_{VDD} \leq 10\text{ mA}$; init mode; active mode; fail-safe mode; OTP mode; OTP programming mode; OTP programming emulation mode;	PRQ-393
--------------------	-----------	-----	---	-----	---	---	---------

(表格续下页.....)

4 电源

表 5 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典

型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
VDD undervoltage shutdown falling edge	$V_{DD(UV)_fall}$	3.8	4.25	4.5	V	–	PRQ-693
VDD undervoltage shutdown rising edge	$V_{DD(UV)_rising}$	4.5	4.75	4.9	V		PRQ-730
Absolute oscillator frequency accuracy	$a_{f_{OSC}}$	-1	-	1	%	$-20^\circ\text{C} \leq T_J < 125^\circ\text{C}$, not subject to production test; $a_{f_{OSC}} = f_{OSCmax} - f_{OSCmin} / f_{OSCCoverage}$	PRQ-726

时序

Idle to Init delay	$t_{IDLE2INIT}$	-	-	5	ms	$C_{VDD} \leq 4.7\text{ }\mu\text{F}$	PRQ-668
Init to Active delay	$t_{INIT2ACTIVE}$	-	-	250	μs	GPIN is processed after HSLI communication is finished; Not subject to production test - specified by design	PRQ-394
Init mode delay	t_{INIT}	-	-	$250 + 2(1/f_{PWM})$	μs	Not subject to production test - specified by design	PRQ-694
Fail-off mode delay	t_{fail_off}	-	-	250	μs	Not subject to production test - specified by design	PRQ-765
Init to OTP delay	$t_{INIT2OTP}$	-	-	1	ms	Not subject to production test - specified by design	PRQ-728
OTP to programming delay	$t_{OTP2PRG}$	-	-	1	ms	transition to OTP programming mode; transition to OTP programming emulation mode; Not subject to production test - specified by design	PRQ-395

(表格续下页.....)

4 电源

表 5 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典

型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Active to fail-safe delay	$t_{\text{ACTIVE2FAILSAFE}}$	–	–	4	ms	$I_{\text{OUT}} \geq 90\%$ of desired output current after watchdog timeout triggered; $f_{\text{PWM}} \geq 300\text{ Hz}$; Not subject to production test - specified by design	PRQ-397
Fail-safe to init delay	$t_{\text{FAILSAFE2INIT}}$	–	–	$250 + 2$ $(1/f_{\text{PWM}})$	μs	Not subject to production test - specified by design	PRQ-398
Fail-safe to active delay	$t_{\text{FAILSAFE2ACTIVE}}$	–	–	250	μs	Not subject to production test - specified by design	PRQ-855

5 通用输入(GPI)

5 通用输入 (GPI)

5.1 概述和特性

该器件提供两个通用输入引脚GPIN0和GPIN1。GPIN 可用作

- 直接驱动功能的数字输入，无需 HSLI 接口即可操作器件
 - 连接到内部 ADC 多路复用器的模拟输入，用于外部 NTC/PTC 测量
- 直接驱动可接受的输入信号特点可以是静态电压电平或PWM解码信号

5.2 数字输入

当设置为作为数字输入时，GPINn 引脚集成了一个内部下拉功能，其中下拉电流由 I_{PD} 定义。

数字输入在 GPIN0 上为默认设置，但在 GPIN1 上是禁用。如果 GPINn 用作模拟输入，下拉电流将被禁用，如第 5.5 章所述。

如果 GPINn 设置为数字输入，则可以使用它来将器件置于 active 模式。如果没有输出，这也有效被映射到 GPINn。激活请求可以是静态输入高电压电平 (V_{ih}) 或 PWM 输入高占空比 (dc_{hi})，其中 GPINn 设为数字输入。

5.3 直接驱动

直接驱动功能可用于在没有 HSLI 接口的情况下操作器件。GPIN 上的有效 PWM 信号会覆盖 HSLI 请求。一个或两个输入驱动一个到所有功率输出通道，这些输出通道通过 GPINn 到 OUTn 映射定义存储在 OTP 中。

GPIN0OUTn MAP - Group0	GPIN1OUTn MAP - Group1
0b aaaa aaaa aaaa aaaa	0b bbbb bbbb bbbb bbbb

a,b 的定义

“0”...输入未映射到相应的功率输出级“1”...输入映射到相应的功率输出级

每个 GPIN 都映射到一个 16 个占空比配置集，每个配置集分辨率为 8 位。配置存储在 OTP 中。GPIN0 占空比配置与故障安全占空比配置共享。

如果两个 GPIN 映射到同一个 OUTn，则两个 GPIN 需求将通过逻辑或进行组合。

为了解决占空比配置冲突，GPIN1 ON 需求具有比 GPIN0 ON 需求更高的优先级。

应用示例

GPIN1 用于激活的刹车灯功能，其中 OUTn 配置为 100% 占空比 GPIN0 用于激活的尾灯功能，其中 OUTn 配置为 6% 占空比

表6 应用示例

GPIN0 (tail light)	GPIN1 (stop light)	Output duty cycle
Low	Low	0%
Low	High	100%
High	Low	6%

(表格续下页.....)

5 通用输入(GPI)

表 6 (续) 应用示例

GPIN0 (tail light)	GPIN1 (stop light)	Output duty cycle
High	High	100%

本器件按照下表解决GPIN激活和HSLI激活之间的占空比请求冲突：

表7 GPIN优先级配置

Output mapped to GPIN	GPIN	GPINn_WRN	HSLI_WDT	Priority configuration
no	–	–	not triggered	HSLI
no	–	–	triggered	Fail-safe (OTP)
no	–	–	disabled	HSLI
yes	static low	–	not triggered	HSLI
yes	static low	–	triggered	Fail-safe (OTP)
yes	static low	–	disabled	GPIN, output OFF
yes	static high	–	–	GPIN, output ON
yes	PWM low	no	not triggered	HSLI
yes	PWM low	no	triggered	Fail-safe (OTP)
yes	PWM low	no	disabled	GPIN, output OFF
yes	PWM high	no	–	GPIN, output ON
yes	PWM low/high	yes	not triggered	HSLI
yes	PWM low/high	yes	triggered	Fail-safe (OTP)
yes	PWM low/high	yes	disabled	Fail-safe (OTP)

注释： 如果从 GPIN 控制转换回 HSLI 控制，则需要 DC_SYNC 帧来同步到最后配置的占空比。

5.4 输出使能

如果通过OTP配置输出使能 (OE) 特性，则 GPIN0 启用或禁用所有功率输出级。如果 GPIN0=“高”，则输出功率级启用；如果 GPIN0=“低电平”，则禁用。

“高电平”状态是当 $V_{GPIN0} \geq V_{IH}$ 或如[章节5.6](#)中描述的PWM 编码的情况时。“低电平”状态是当 $V_{GPIN0} \leq V_{IL}$ 或[章节5.6](#)中描述的 PWM 编码的情况时。使能功能对于以下情况无效

- OUT15，用作 ERRn 时
- OUT0，作为DCDC反馈通道使用。

5.5 模拟输入

GPINs 可以在OTP配置为模拟输入引脚用于外部电压测量（例如用于外部 NTC/PTC 温度测量）。如果 GPINn 配置为模拟输入引脚，下拉功能将被禁用。

5 通用输入(GPI)

GPIN ADC 测量在[章节 7.3](#) 中描述。

5.6 GPIN PWM 解码

GPIN 可以解码在频率为 f_{PWM_GPINn} 的输入 PWM 信号中

- 占空比 dc_{LO} 被检测为 OFF 激活或
- 占空比 dc_{HI} 被检测为 ON 激活或
- 一个占空比输出超过 dc_{LO} 或 dc_{HI} 被检测为故障并通过 HSLI 接口或 ERRn 报告。

可以通过OTP配置每个GPINn来启用或禁用GPIN 解码。

在激活模式的情况下，GPIN 警告标志 (GPINn_WRN) 通过 HSLI 输出状态字节或在PWM.DC=100%激活 ERRN 来报告。

在故障安全模式下，通过使用在PWM.DC = 100% 激活 ERRN 来报告故障状态。

当故障管理配置置位为“0” (无状态变化) 时，会报告 ERRN 上的 GPIN 警告。

注释：器件将以立即警告恢复来解释为关闭激活。在GPIN 警告之后，至少需要两个GPIN PWM 周期来检测ON 激活。
使用来自LCU 的明确HWCR 帧清除GPIN_WRN 标志。

注释：如果两个GPIN 都用于直接控制，并且GPIN 解码使能则需要在 $10\mu s$ 和 $1/f_{PWM}$ 之间的相位差以及相同的频率。
如果未授予相位差约束，则器件会检测到GPIN 短路(GPIN_SHORT)，并在输出状态字节FAULT 位中报告。




图6 GPIN PWM解码方案

5.7 电气特性

表 8 电气特性

$V_S = 6\text{ V}$ 至 20 V ， $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$ ，所有电压均相对于地，正极电流如[图 2](#) 所示（除非另有说明）。典型值： $V_S = 9\text{ V}$ ， $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P- Number
		Min.	Typ.	Max.			
GPINn							
Input low voltage	V _{IL}	0	–	0.8	V	–	PRQ-407
Input high voltage	V _{IH}	2.0	–	5.5	V	Internally clamped to 5.5 V if the input current is ≤ I _{GPINn}	PRQ-408

(表格续下页.....)

5 通用输入(GPI)

表 8 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典

型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Analog input voltage range	V_{AIN}	0	–	$V_{DD}+0.3$	V	–	PRQ-409
Input pull-down current	I_{PD}	3	10	25	μA	$V_{GPIIN} = 5\text{ V}$	PRQ-411
Input leakage current	I_{IL}	-10	–	10	μA	$V_{GPIIN} = 5\text{ V}$; configured as analog input	PRQ-412

PWM 解码

GPIINn PWM decode frequency	f_{PWM_GPIINn}	25.5	–	2000	Hz	Not subject to production test - specified by design	PRQ-670
Input low duty cycle	dc_{LO}	12.5	25	37.5	%	Not subject to production test - specified by design	PRQ-671
Input high duty cycle	dc_{HI}	62.5	75	87.5	%	Not subject to production test - specified by design	PRQ-672

6 功率级

6.1 特性

- 16 个输出功率级
- 一个主PWM信号频率范围为 100 Hz至 2 kHz，用于LED调光
- 16 个独立可配置边沿对齐 PWM 引擎，具有 14 位占空比分辨率
- 一个可配置 5 位相位差函数，用于改善 EME 和电源稳定性
- 输出并联操作
- 集成热过载保护
- 通过输出电流降额进行热保护
- 16 个独立的 6 位可配置全局输出电流配置，范围从 5.625 mA 到 76.5 mA

6.2 电流下沉操作

输出级吸收一个单独的可配置6位输出电流 I_{OUT} 其中所需的输出电流可在运行时通过OTP或 HSLI 配置。下表与可配置的输出电流配置相关：

表 9 输出电流配置

I_{OUT} step	I_{OUT} [mA]	I_{OUT} step	I_{OUT} [mA]	I_{OUT} step	I_{OUT} [mA]	I_{OUT} step	I_{OUT} [mA]
0	5.625	16	23.625	32	41.625	48	59.625
1	6.75	17	24.75	33	42.75	49	60.75
2	7.875	18	25.875	34	43.875	50	61.875
3	9	19	27	35	45	51	63
4	10.125	20	28.125	36	46.125	52	64.125
5	11.25	21	29.25	37	47.25	53	65.25
6	12.375	22	30.375	38	48.375	54	66.375
7	13.5	23	31.5	39	49.5	55	67.5
8	14.625	24	32.625	40	50.625	56	68.625
9	15.75	25	33.75	41	51.75	57	69.75
10	16.875	26	34.875	42	52.875	58	70.875
11	18	27	36	43	54	59	72
12	19.125	28	37.125	44	55.125	60	73.125
13	20.25	29	38.25	45	56.25	61	74.25
14	21.375	30	39.375	46	57.375	62	75.375
15	22.5	31	40.5	47	58.5	63	76.5

6.3 HSLI 可配置输出电流

6位输出电流 I_{OUT} 也可以通过 HSLI 在初始化模式、 OTP编程仿真模式和激活模式下进行配置。

6.4 PWM 发生器

6.4.1 PWM功能

器件使用包含PWM功能的每个功率输出级进行操作

- 每个通道有一个可配置占空比
- 一个全局PWM频率和
- 一个全局PWM相位差

器件在 $\leq t_{ON}$ 时间内根据每个通道上的 HSLI 请求或 GPIN 请求吸收电流。

该延迟取决于PWM频率和相位差（根据以下近似公式）： $t_{ON} = 1/f_{PWM} + n \cdot t_{PHS}$

6.4.2 PWM频率

PWM 引擎采用一个存储在OTP中主 PWM 频率设置 f_{PWM} 运行。配置步骤应覆盖 100 Hz 至 2 kHz 范围内 50 Hz 和 60 Hz 的倍数，如下表所示：

表10 配置示例

Step	Frequency [Hz]	Step	Frequency [Hz]
0	99.90	8	662.08
1	200.32	9	723.38
2	239.65	10	781.25
3	300.48	11	899.50
4	359.78	12	1199.00
5	399.89	13	1502.40
6	539.03	14	1799.00
7	600.96	15	1997.00

6.4.3 PWM 占空比

PWM引擎提供16个单独的可配置的边沿对齐的PWM占空比设置，配置

- 通过 [故障安全模式](#) 中的 OTP 或者
- HSLI 接口中 [激活](#) 模式
- GPINn 直接控制如 [章节5.3](#) 所述

更新后的占空比值与内部 PWM 周期同步应用于功率级。例如，如果变化是由 HSLI、故障安全模式或 GPINn 控制触发的，则功率输出占空比变化最迟会在一个 PWM 周期 ($1/f_{PWM}$) 之后出现。

6.4.4 PWM 占空比配置 - 线性或幂律关系

占空比设置可以配置为

- 使用 [DC_UPDATE](#) 的非线性 8 位占空比配置帧 $DLC = 0x4$ ，这个与8位配置有关，并且与14位分辨率幂律定律有关或者
- 使用 [DC_UPDATE](#) 进行线性14 位占空比配置帧和 $DLC = 0x6$ 。

适用的幂律关系定义为：

6 功率级

DC_14bit = 16383 * (DC_8bit/255) ^ 1/gamma，其中 gamma 置位为 0.4545，并且结果向远离0的方向取整。图形表示如图 7 所示。

DC_14bit ... 14 位表示的占空比

DC_8bit ... 8 位表示的占空比




图 7 幂律关系 - 8 位到 14 位

6.4.5 PWM 相移

PWM发生器提供一种存储在OTP中的全局 5 位PWM 相位差配置。每个功率输出级相位差可以通过OTP 启用或禁用。
如果相位差为启用，则OUT_n会延迟tPHS=n * nPSH * 1/fPWM开启，其中n=0 至 15。
如果相位差被禁用，OUT_n 将与OUT_n-1 同时打开。两种情况如下 图8 所示。

5 位相移配置与14 位占空比参考值第 9:5 位相关，如下表所示。这导致相位差范围为 nPSH 相对于PWM周期。

表11 占空比与相移位权重关系

bit	Duty cycle (14-bit)	Phase shift (5-bit)	bit	Duty cycle (14-bit)	Phase shift (5-bit)
13	x		06	x	x
12	x		05	x	x
11	x		04	x	
10	x		03	x	
09	x	x	02	x	
08	x	x	01	x	
07	x	x	00	x	




图8 PWM脉冲参数及时序图

6.5 功率转移

该器件可以通过两个功率级和一个外部电阻来平衡一个负载电流分支来限制内部功率耗散。

主输出通道 OUTn 和次级输出通道 OUTn+1 提供输出电流 $I_{OUT} = I_{OUTn} + I_{OUTn+1}$ ，其中 I_{OUTn+1} 线性增加直至达到 V_{OUTPS_HI} 阈值。若 $V_{OUTn} > V_{OUTPS_HI}$ 则 $I_{OUT} = I_{OUTn+1} - 5.625\text{ mA}$ 且 $I_{OUTn} = 5.625\text{ mA}$ 。当 V_{OUTn} 上升时， I_{OUTn} 与 I_{OUTn+1} 之和保持不变。

外部电阻连接至次级输出通道。

主、次级输出通道定义如下表：

表 12 主输出通道和次级输出通道

Primary	Secondary
OUT0	OUT1
OUT2	OUT3
OUT8	OUT9
OUT10	OUT11

功率卸载阈值 V_{OUTPS_HI} 可通过 2 位 OTP 寄存器进行编程，该寄存器具有 4 个选项，如下所示，每个配置步骤的精度为 a_{VOUT_PS} 。

表 13 V_{OUTPS_HI} 配置步骤

Configuration step	V_{OUTPS_HI}
0	2 V
1	3 V
2	6 V
3	10 V

功率卸载需要通过 OTP 配置启用。




图9 功率转移原理

如果热降额特性启用，则功率卸载特性不可用。

目标输出电流是主通道和次级通道的总和，应在主通道OTP电流寄存器中设置。

次级通道OTP电流寄存器应设置为最小值。

6.6 并联输出配置

最多可以将所有输出级并联使用以实现更高的输出电流，而无需任何专门的配置。

6.7 热过载

输出级集成单独的热过载保护。

如果结温超过 $T_{J(ABS)}$ 输出级关闭，并且具有滞回值 $T_{HYS(ABS)}$ 并将热过载事件报告至故障寄存器中。

LCU可以轮询输出状态字节中的 OVLD 标志，也可以使用 READ_OST 指令读取通道状态字节 OUTn。使用来自 LCU 的明确 HWCR 帧确认故障后，OVLD 标志将被清除。

6.8 热降额

6.8.1 通过集成温度传感器进行热降额

输出级根据集成器件温度测量提供可配置的输出电流热降额（热折返）。当 $T_J \geq T_{Jstart}$ 时，每个输出级开始线性降低电流，直到 T_{Jstop} 达到，其中

$$I_{OUTDER} = I_{OUT} - (T_J - T_{Jstart}) \times k_{DER} \quad (1)$$

$$k_{DER} = \frac{(I_{OUT} - 5.625mA)}{T_{JDER}} \tag{2}$$

$T_{Jstart} = T_{Jstop} - T_{JDER}$ ，其中 T_{JDER} 是全局配置的，并存储在OTP中。

T_{JDER} 可通过 3 位寄存器进行编程，具有 5 个选项，如下所示，每一步精度为 α_{TJDER} ：

表 14 热降额配置

T_{JDER} step	T_{JDER} temperature
0	20°C
1	30°C
2	40°C
3	50°C
4	60°C

热降额功能可以通过OTP配置启用或禁用。如果热降额特性可用，则功率卸载特性不可用。




图 10 热降额

热降额是一种集成保护，其特点是避免高结温下的灯熄灭条件。
采用离散电流步骤降低输出电流，其幅度取决于热降额配置。
降额期间的光学性能和感知光变化需要在最终应用中进行测试。器件在DTS 状态寄存器提供内部温度传感器的值。
传感器读取的不是峰值结温而是平均芯片温度。

6.8.2 使用 GPIN0 进行热降额

输出级根据 GPIN0 上的电压提供可配置的输出电流降额。当 $V_{GPIN0} \geq V_{DER_start}$ 时，每个输出级开始线性降低电流，直到达到 V_{DER_stop} ，其中

$$\begin{aligned} I_{OUTDER} &= I_{OUT} - (V_{GPIN0} - V_{DER_START}) \times k_{DER} \\ k_{DER} &= (I_{OUT} - 5.625 \text{ mA}) / (V_{DER_STOP} / V_{DER_START}) \end{aligned} \quad (3)$$

V_{DER_start} 和 V_{DER_stop} 是全局配置的，并存储在 OTP 中。

GPIN0 降额功能可以通过OTP配置启用或禁用。如果 GPIN0 降额特性可用，则功率卸载特性不可用。




图11 GPIN0输出电流降额特性

6.9 热过载重试策略

输出级包含针对热过载故障事件的可配置重试策略。重试策略包括两个选项：1)锁存和2)重试模式。

1. 锁定关闭（默认配置）：发生热过载事件后，输出级保持关闭状态。输出级保持关闭状态，直到应用 HWCR.RESET_OVERLOAD 且 T_J 低于 $T_{J(ABS)} - T_{HYS(ABS)}$ 。
2. 重试模式：如果 T_J 低于 $T_{J(ABS)} - T_{HYS(ABS)}$ ，则输出级在热过载事件后打开。当 T_J 低于 $T_{J(ABS)} - T_{HYS(ABS)}$ 时，在热过载事件之后器件需要 DC_SYNC 或 GPINn = "high" 条件才能重新启动。

可以通过 HSLI 接口为每个单独的输出级配置重试行为。

在两种重试策略选项中，都必须使用 HWCR.RESET_OVERLOAD 清除热过载标志 OVLD，但在重新确认周期内（当故障管理配置置位为 1 时，热过载标志 OVLD 会自动清除）除外。

6.10 正常和快速开关模式

功率输出级提供单独可配置的正常和快速开关模式（斜率），其中开启和关闭时序以 PWM 输出时序并且时序定义如图 12 所示。

正常开关模式是默认配置，可以通过 HSLI 接口更改为快速模式。




图12 输出级时序定义

6.11 电气特性

表 15 电气特性

$V_S=6\text{ V}$ 至 20 V , $T_J=-40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典型值: $V_S=9\text{ V}$, $T_J=25^{\circ}\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			

漏电流

Output leakage current	I_{OUT_LEAK}	-	-	3	μA	$T_J=85^{\circ}\text{C}$, $V_{OUT}\leq 20\text{ V}$, idle mode	PRQ-428
Output leakage current	I_{OUT_LEAK}	-	-	7	μA	$T_J\leq 150^{\circ}\text{C}$, $V_{OUT}\leq 20\text{ V}$, idle mode	PRQ-429

输出电流精度和恒流工作电压

Output current accuracy	$A_{I_{OUT,25}}$	-5	-	5	%	$T_J\geq 25^{\circ}\text{C}$ full scale range, where 10.125 mA (code 0x4) $\leq I_{OUT}< 76.5\text{ mA}$ (code 0x3F)	PRQ-430
Output current accuracy	$A_{I_{OUT}}$	-10	-	10	%	$-40^{\circ}\text{C}\leq T_J< 150^{\circ}\text{C}$ full scale range, where 5.625 mA (code 0x00) $\leq I_{OUT}< 76.5\text{ mA}$ (code 0x3F)	PRQ-431
Output current ripple	ΔI_{OUT}	-1.8	-	1.8	mA	$I_{OUTn_tPWMn-1}-I_{OUTn_tPWMn}$, output current difference between two consecutive periods	PRQ-436

(表格续下页.....)

表 15 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典

型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Output current channel matching	I_{OUTn}, I_{OUTn+1}	-5	-	5	%	$(I_{OUTn} - I_{average}) / I_{average}$, 10.125 mA (code 0x4) $\leq$ $I_{OUT} \leq$ 76.5 mA (code 0x3F)	PRQ-434
Drop out voltage	$V_{DR,1}$		-	600	mV	$T_J \leq 105^\circ\text{C}$, one channel active, $I_{OUT} \geq 90\%$ of 76.5 mA (code 0x3F)	PRQ-435
Drop out voltage - all channels active	$V_{DR,all}$		-	850	mV	$T_J < 105^\circ\text{C}$, all channels active, $I_{OUT} \geq 90\%$ of 76.5 mA (code 0x3F)	PRQ-604
Power shift threshold voltage accuracy	a_{VOUT_PS}	-0.1	-	0.1	V	two adjacent channels OUT_n and OUT_{n+1} are configured for power shift operation, where $n=0,2,8,10$	PRQ-689

PWM 引擎

Number of PWM channels	n_{PWM}	16	-	-	-	-	PRQ-437
PWM frequency	f_{PWM}	99	-	2020	Hz	Not subject to production test - specified by design	PRQ-438
Duty cycle resolution	n_{DC}	14	-	-	Bit	Not subject to production test - specified by design	PRQ-440
PWM frequency drift	f_{DRIFT}	-1	-	1	%	$-20^\circ\text{C} \leq T_J < 125^\circ\text{C}$, not subject to production test	PRQ-441
PWM phase shift resolution	$n_{PWM_PH,Res}$	5	-	-	Bit	Not subject to production test - specified by design	PRQ-442
PWM phase shift	n_{PSH}	0	-	6.05	%	Not subject to production test - specified by design	PRQ-688

(表格续下页.....)

表 15 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典

型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
PWM 输出时序							
PWM turn on time (fast)	t_{ONfast}	–	300	900	ns	fast switching mode; I_{OUT} =90% of 50.625 mA (code 0x28); see Figure 12	PRQ-443
PWM turn on time (normal)	t_{ONnormal}	15	20	25	μs	normal switching mode, I_{OUT} =90% of 76.5 mA (code 0x3F), see Figure 12	PRQ-444
Current rise slew rate (normal)	dI/dt_{ON}	2.4	–	4	mA/μs	normal switching mode, I_{OUT} rising from 10% to 90% of 76.5 mA (code 0x3F), see Figure 12	PRQ-698
Current falling slew rate (normal)	dI/dt_{OFF}	-4	–	-2.4	mA/μs	normal switching mode, I_{OUT} falling from 90% to 10% of 76.5 mA (code 0x3F), see Figure 12	PRQ-699
PWM turn off time (fast)	t_{OFFfast}	–	300	900	ns	fast switching mode; I_{OUT} =10% of 50.625 mA (code 0x28); see Figure 12	PRQ-445
PWM turn off time (normal)	$t_{\text{OFFnormal}}$	15	20	25	μs	normal switching mode; I_{OUT} =10% of 76.5 mA (code 0x3F); see Figure 12	PRQ-446
Turn-on time	t_{ON}	-	-	5	ms	$I_{\text{OUT}} > 90\%$ of desired output current after DC_SYNC frame at $f_{\text{PWM}} \geq 300$ Hz and $t_{\text{PHS}} < 100 \mu\text{s}$	PRQ-679

(表格续下页.....)

表 15 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典

型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Turn-on time (GPIN)	t_{ON}	–	–	5	ms	$I_{\text{OUT}} > 90\%$ of desired output current after GPIN="high" at $f_{\text{PWM}} \geq 300\text{ Hz}$ and $t_{\text{PHS}} < 100\text{ }\mu\text{s}$; GPIN encoding enabled; GPIN is processed after HSLI communication is finished	PRQ-834

保护措施

Thermal current derating accuracy	α_{TJDER}	-5	–	5	K	Not subject to production test - specified by design	PRQ-451
Thermal current derating stop temperature	T_{JSTOP}	155	165	175	$^\circ\text{C}$	specified by design - not subject to production test	PRQ-452
Thermal shutdown temperature	$T_{\text{J(ABS)}}$	150	175	200	$^\circ\text{C}$	Not subject to production test - specified by design	PRQ-449
Thermal shutdown hysteresis	$T_{\text{HYS(ABS)}}$	5	10	15	K	specified by design	PRQ-450

7 负载诊断

7.1 特性

该器件为所有输出通道 OUTn 集成了几个负载诊断功能：

- 负载开路检测 (OL)
- 正向电压警告可检测电源短路
- 单颗 LED 短路检测 (SLS)
- 两个相邻的输出通道之间短路
- VS、GPINn、VLED、min(VOUn) 和 VFWDn 的数字反馈
- ERRn 反馈，如果启用的话
- 可配置故障管理、报告、锁存或重试行为

7.2 VFWD 测量

该器件提供 V_{FWD} 电压的模数转换，分辨率为 $n_{VRES,Hi}$ ，当 OUTn 脉冲宽度 (t_{OUTnPW}) 满足时，可通过 HSLI 接口进行访问：

- $t_{OUTnPW} > t_{diag_dly} + t_{DIAG_ON}$ (如果相位差是启用的 OR)
- 当相位差关闭时， $t_{OUTnPW} > t_{diag_dly} + N * t_{DIAG_ON}$ ，其中，N 等于关闭相位差的先前通道的数量。

V_{FWD} 定义为 $V_{LED} - V_{OUT}$ 或 $V_S - V_{OUT}$ ，具体取决于存储在 OTP 中的负载配置。所有 16 个 V_{FWD} 电压测量均按顺序从 OUT0 到 OUT15 进行采样。单通道在 t_{diag_dly} 之后开始采样，结果在 t_{DIAG_ON} 之后可用，如图 13 所示。如果两个相邻通道之间的相位差被禁用，则跳过 t_{diag_dly} 。

为了保证正确的电源和输出电压采样，相位差应设置为 $t_{phs} > t_{diag_dly} + 2 * t_{DIAG_ON}$ 。

每个 PWM 周期进行一次转换并不断更新。新数据用专用的 VALID 标志表示，读取完成后复位。




图 13 与 PWM 同步的 ON 状态诊断时序图

7.3 VGPI 测量

该器件提供 V_{GPI} 电压的模拟到数字转换，分辨率为 $n_{VRES,Lo}$ ，可通过 HSLI 接口访问。器件对 V_{GPI} 进行采样并将结果存储在 VGPI 寄存器中。新数据通过专用 VALID 标志发出信号，该标志在读取完成后复位。

注释： 采样周期取决于下表中的相移配置。

表16 采样周期与相移配置的关系

> 4 output channels enable phase shift	≤ 4 output channels enable phase shift
sampling requires one PWM period	sampling requires up to 4 PWM periods

7.4 VLED 测量

该器件提供 V_{LED} 电压的模拟到数字转换，分辨率为 $n_{VRES,Hi}$ ，可通过 HSLI 接口访问。器件对 V_{LED} 进行采样并将结果存储在 VLED 寄存器中。新数据用专用的 VALID 标志表示，读取完成后会复位。

注释：采样周期取决于下表中的相移配置。

表17 采样周期与相移配置的关系

> 4 output channels enable phase shift	≤ 4 output channels enable phase shift
sampling requires one PWM period	sampling requires up to 4 PWM periods

7.5 VS 测量

该器件提供 V_s 电压测量的模拟到数字转换，分辨率为 $n_{VRES,Hi}$ ，可通过 HSLI 接口访问。器件对 V_s 进行采样并将结果存储在 VS 结果寄存器中。新数据用专用的 VALID 标志表示，读取完成后会复位。

注释：采样周期取决于下表中的相移配置。

表18 采样周期与相移配置的关系

> 4 output channels enable phase shift	≤ 4 output channels enable phase shift
sampling requires one PWM period	sampling requires up to 4 PWM periods

7.6 最小 VOUT 测量

该器件提供 $16V_{OUT}$ 电压测量的最小值模拟到数字转换，分辨率为 $n_{VRES,Hi}$ ，可通过 HSLI 接口访问。该器件每 PWM 周期对最小值 (V_{OUTn}) PWM 进行一次采样，并将结果存储在结果寄存器中。新数据通过专用 VALID 标志发出信号，读取完成后将复位。

可以通过 OTP 配置位将 OUT0 从最小值计算中屏蔽掉。这允许使用 OUT0 作为外部 DC/DC 反馈电流吸收器，可调节输入引脚的电压。

当 OUT15 用作 ERRN 引脚时，它将被屏蔽在最小值计算之外。

7.7 稳压器反馈

LCU 可以使用 OUT0 来控制外部稳压器反馈网络的电流。这个特性可以通过 OTP 配置来实现。如果输入通道配置为反馈路径，则以下诊断机制将被屏蔽

- 排除最小 (V_{OUT}) 测量
- 开路负载检测
- 正向电压警告 (V_{FWD_WRN})

7 负载诊断

此外，输出通道的 VFWD 测量寄存器保存输出电压 VOUT 而不是正向电压 VFWD 以直接提供反馈电压。

7.8 开路负载检测

器件检测到负载开路故障，如果

- 输出级处于ON状态且
- $V_{OUTn} \leq V_{OUT,OL_th}$ ，持续超过 $n_{debounce}$ 连续 PWM 周期，并且
- $V_S \geq V_{DEN_threshold}$ 用于 VS 相关诊断并且
- $V_{LED} \geq V_{DEN_threshold}$ ，用于 VLED 相关诊断。

负载开路 (OL) 在通道状态字节 OUTn 中报告，如果是启用的，则通过 ERRN 报告。使用来自 LCU 的明确 HWCR 帧确认故障后，OL 标志被清除。

7.9 单颗 LED 短路 (SLS) 检测

该器件根据 V_{FWD} 转换结果提供单个 LED 短路 (SLS) 检测。如果

- $0 \leq V_{FWDn} \leq V_{SLSt_h_m}$ ，持续超过 $n_{debounce}$ 连续 PWM 周期，其中 $m=0,1$ ，表示诊断组 AND
- OUTn 脉冲宽度符合 VFWD 测量的规定，并且
- $V_S \geq V_{DEN_threshold}$ 用于 VS 相关诊断并且
- $V_{LED} \geq V_{DEN_threshold}$ ，用于 VLED 相关诊断。

两个默认的 SLS 阈值电压 $V_{SLSt_h_m}$ 通过 OTP 配置，并可在激活模式下通过 HSLI 以 256 个步骤从 0V 更改为 20.067 V。

器件以通道状态字节 OUTn 报告 SLS 事件，如果启用，则通过 ERRN。使用来自 LCU 的明确 HWCR 帧确认故障后，SLS 标志将被清除。

7.10 OUT_SHORT_WRN、CUR_WRN、DC_WRN、VFWD_WRN 警告

器件根据 VFWD 测量，在输出状态字节和通道状态字节 OUTn 中报告违反正向电压 (VFWD_WRN)，如果是启用的，则通过 ERRN。VFWD 警告 (VFWD_WRN) 阈值存储在 OTP 中。负载可以使用两个不同的感测引脚来感测阳极电压：VS 和 VLED。在诊断组 OTP 寄存器中选择要使用的感测输入。如果正向电压太低且超过 $n_{dbounce}$ ，则 VFWD_WRN.OUTn 置位在 HSLI 通道状态字节 OUTn 上。如果至少有一个 VFWD_WRN.OUTn 位为置位，则该 VFWD_WRN 位在输出状态字节中为置位。使用来自 LCU 的明确 HWCR 帧清除 VFWD_WRN 标志。

OUT_SHORT_WRN 标志表示相邻输出之间可能存在短路。在通道状态字节 OUTn 中报告失效，如果启用，则通过 ERRN 报告。如果至少有一个 OUT_SHORT_WRN.OUTn 位为置位，则该 OUT_SHORT_WRN 位在输出状态字节中为置位。可以通过 OTP 为每个输出单独启用 OUT_SHORT_WRN。OUT_SHORT_WRN 是一个安全特性。安全手册中列出了详细的操作条件。

如果 t_{on} 超过 100 μs ，则电流报警机构监视 ON 状态下每个功率输出通道上的调节电流。关闭的通道不受监控。如果连续 $n_{debounce}$ 周期内测量到的电流低于 OTP 设置电流值 15 mA（最大值），则会报告电流警告标志 CUR_WRN。

有关当前警告设置的更多信息，请参阅用户手册。

如果 OTP 电流值等于或低于 14.625 mA (I_{OUT} 步长=08)，输出状态字节会报告意外的电流警告标志。建议将 OTP 电流值设置为高于 15.75 mA (I_{OUT} 步长 = 09)，以避免意外的电流警告标志。

7 负载诊断

CUR_WRN 在通道状态字节 OUTn 中报告，如果启用，则通过 ERRN 报告。如果至少有一个 CUR_WRN.OUTn 位为置位，则该 CUR_WRN 位在输出状态字节中为置位。使用来自 LCU 的明确 HWCR 帧确认警告后，CUR_WRN 标志将被清除。额外的 OTP 参数可禁用 在 ERRN 输出上的当前警告报告。这可用于避免在应用热降额或功率卸载时产生的警告。

在通过 GPIN 控制时，占空比警告 (DC_WRN) 将每个功率输出通道的占空比与 OTP 中存储的目标进行比较，或者使用 DC_UPDATE 指令控制一个设定值。它报告连续 n_{debounce} 周期的占空比偏差大于 20%。DC_WRN.OUTn 在通道状态字节 OUTn 上报告，如果启用，则通过 ERRN 报告。如果至少有一个 DC_WRN.OUTn 位为置位，则该 DC_WRN 位在输出状态字节中为置位。DC_WRN 标志将被清除，在通过明确确认警告后来自 LCU 的 HWCR 帧。如果应用 DLC=0x4 (8 位格式) 的 DC_UPDATE，则由于幂律关系，输出状态字节可能会报告意外的 DC_WRN。建议在使用 DLC=0x4 的 DC_UPDATE 时忽略 DC_WRN，如果需要 DC_WRN 安全机制，则建议使用 DLC=0x6 的 DC_UPDATE。

7.11 诊断组

每个输出级被分配到一个诊断组，以选择阳极基准电压；参考电压和 SLS 基准电压。

OUTnDIAG 组

0b aaaa aaaa aaaa aaaa

定义

- “0”...输出映射到组0，VS作为LED负载阳极电压
- “1”...输出映射到组1，VLED作为LED负载阳极电压

7.12 可配置的故障管理

该器件提供配置选项来定义检测到的LED负载故障 (OL、SLS、OVLD) 和 ERRn 反应的输出行为。可以按照下表在 OTP 中设置故障管理配置：

表 19 故障管理

Fault management configuration	Device power mode state change
0 (default)	no state change
1	change to init mode (power stages are turned off)

故障管理配置只有在激活模式下有效。

如果故障管理置位为 1，并且识别出负载故障 (OL、SLS、OVLD) 或 ERRn，则器件将移至 INIT，关闭所有输出，并准备执行重新确认周期。负载警告 (CUR_WRN，DC_WRN，VFWD_WRN，OUT_SHORT_WRN) 不会触发 INIT 转换，除非 ERRn 在 OTP 中被启用。在最后一种情况下，INIT 切换由于 ERRn 反应而发生。如果故障管理置位为 0，则在 OL、SLS 和 ERRn 的情况下不会关闭输出，并且器件不会切换到 INIT。LCU 可以根据应用程序诊断策略负责禁用在故障中的输出。

7.13 负载故障再确认周期

负载故障重新确认周期包括等待时间，然后重新激活故障中的输出。这是为了检查故障情况是否持续，同时保持其余输出关闭。这允许减少故障期间的消耗电流。重新确认周期包括2个阶段

- INIT 阶段，所有通道均关闭
 - 激活阶段，故障中的输出可以打开
- 如果发生以下情况，则执行重新确认周期

7 负载诊断

- 故障管理配置置位为“1”并且
- 在前一个激活阶段检测到负载故障

重新确认周期在故障检测后启动，方法是将器件切换 INIT 阶段，输出关闭。INIT 相至少持续 t_{reconf} 时间。

在 HSLI 控制的情况下，激活阶段由 DC_UPDATE 指令触发，延迟为 t_{reconf} DC_UPDATE 指令还将清除故障标志以允许重新确认过程。一旦进入激活阶段，需要使用 DC_SYNC 指令打开故障输出，持续时间为 $((2 + n_{debounce}) \times \text{PWM period})$ 。

如果通过 GPIN 直接控制，则激活阶段由 GPIN 高电平触发，延迟时间为 t_{reconf} 。故障标志（OL、SLS、OVLd）在 t_{reconf} 开始时自动清除。一旦进入激活阶段，只有故障输出会打开（ $(2 + n_{debounce}) \times \text{PWM周期}$ ）时间，以重新确认负载故障。如果重新确认故障，器件将再次切换到 INIT 阶段。如果在激活 ON 期间未检测到故障条件，超过 $(n_{debounce} \times \text{PWM周期})$ 时间，器件也将能够使能其他输出

可以通过 HSLI 在重新确认状态寄存器中的检查重新确认周期的状态。

注释：在 HSLI 应用程序中（没有 GPINn 激活请求），应在 DC_UPDATE 帧之前使用 READ_OST 帧读取负载故障。




图 14 使用 HSLI 的负载故障重新确认周期




图 15 使用 GPIN 的负载故障重新确认周期

7.14 诊断使能

根据诊断组，在 VS 或 VLED 低供电条件下，可以在 OUTn 上检测到意外的 LED 开路或 SLS 故障配置。该器件提供一个与 VS 相关的诊断使能阈值和一个与 VLED 相关的诊断使能阈值，如下表所示：

表 20 诊断使能阈值

Code	V _{DEN} _threshold [V]	Code	V _{DEN} _threshold [V]	Code	V _{DEN} _threshold [V]	Code	V _{DEN} _threshold [V]
0	0	8	5.017	16	10.034	24	15.050
1	0.627	9	5.644	17	10.661	25	15.677
2	1.254	10	6.271	18	11.288	26	16.305
3	1.881	11	6.898	19	11.915	27	16.932
4	2.508	12	7.525	20	12.542	28	17.559
5	3.135	13	8.152	21	13.169	29	18.186
6	3.763	14	8.779	22	13.796	30	18.813
7	4.390	15	9.406	23	14.423	31	19.440

两个诊断使能阈值均存储在OTP中。负载诊断仅适用于激活ON通道（占空比 OD>0%）。未使用的输出上的设 dc=0% 以防止收到虚假警告。例外是 OUT_SHORT_WRN，当DC=0% 时也可用，但可以通过OTP禁用它。如果器件处于ACTIVE、FAIL-SAFE 或OTP模式，且 VS 或 VLED 低于其各自的 VDEN_THRESHOLD，则器件在输出状态中位中报告 VLED_VS_UV。

7 负载诊断

使用来自 LCU 的明确 HWCR 帧清除 VLED_VS_UV 标志。

7.15 诊断采样延迟

该器件提供了一个可配置诊断采样延迟 $t_{\text{diag_dly}}$ ，如下表所示：

表 21 诊断采样延迟

Code	$t_{\text{diag_dly}}$ [μs]
0	8
1	16
2	24
3	48
4	96
5	192
6	300
7	600

诊断采样延迟存储在 OTP 中。

7.16 负载诊断去抖动

该器件提供了一个可配置负载诊断去抖计数器 n_{debounce} ，如下表：

表 22 诊断采样延迟

Code	n_{debounce}
0	reserved
1	2 (default)
2	4
3	6

负载诊断去抖计数器 n_{debounce} 可通过 OTP 配置。

7.17 ERRN 反应

通过使用外部上拉电阻，多个器件可以共享开漏诊断总线，如图 16 所示。

当 $V_{\text{ERRN}} \leq V_{\text{ERRN,th}}$ 时，器件检测到 ERRN 条件并且 VS 或 VLED 高于相关的 VDEN_threshold。




图16 共享故障网络原理

7.18 ERRN 报告

该器件能够通过 ERRN 引脚报告检测到的负载故障。

开漏 ERRN 引脚吸收下拉电流 I_{ERRN} 在 t_{ERRN} 当

- 该器件处于初始化或故障安全模式或激活模式并且
- 检测到负载故障或内部故障或警告，并且
- ERRN 是通过OTP启用的

当 OUT15 用作 ERRN 反馈时，以下诊断被禁用：

- 最小 (VOUT) 测量
- 开路负载检测
- 单颗LED 短路检测
- VFWD 警告
- 仅针对通道 15 进行 PWM 占空比监控
- 电流监控
- 相邻通道之间短路

7.19 ERRn 报告来源

ERRn 报告以下故障：

表 23 ERRn 报告的故障源列表

Fault source group	Fault Short description	Fault Long description
Load faults	OVL SLS OL	thermal overload Single LED Short open load
Warnings	CUR_WRN DC_WRN VFWD_WRN OUT_SHORT_WRN GPINn_WRN	current too low duty cycle out of range forward voltage out of range short to adjacent channel GPINn warning

(表格续下页.....)

表 23 (续) ERRn 报告的故障源列表

Fault source group	Fault Short description	Fault Long description
Internal faults	UV&OV IREF OTP_CHECKSUM BIST_FAIL GPIN_SHORT	under/overvoltage of internal supply reference current out of range OTP checksum error BIST failed GPIN short

7.20 HSLI 诊断标志处理

应用程序应注意在操作期间复位诊断标志，以便检测新的故障事件。

输出状态和 READ_OST 标志列表与 HWCR 帧的关系

Output status/READ_OST fields	Clearable by HWCR	Need HWCR to restart the output if the failure disappears
OL	YES	NO
SLS	YES	NO
OVLD	YES	Based on thermal overload retry strategy
OUT_SHORT_WRN	YES	NO
DC_WRN	YES	NO
CUR_WRN	YES	NO
VFWD_WRN	YES	NO
OUT_STAT	NO (since not latched)	NO
VLED_VS_UV	YES	NO
GPIN_WRN	YES	NO
FAULT	Internal supply UV/OV	NO (since not latched)
	OTP checksum warning	YES
	Internal BIST error	YES
	Internal reference current warning	YES
	GPIN short	YES

FAULT 标志根据故障类型强制器件处于 INIT 或 FAIL OFF 状态，因此可能需要 HWCR 或 6 个连续的 HSLI 同步中断帧才能将器件移动到激活条件。

当 HSLI 无法提供 HWCR 时（例如 GPIN 直接驱动应用）时，必须特别小心，以减少故障事件。

在 VS 上应用二极管和 470nF 电容器可降低因 VS 电源引脚上的瞬态电压而导致内部故障的风险。

7.21 电气特性

表 24 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Open load detection threshold	$V_{\text{OUT,OL_th}}$	300	400	500	mV	Not subject to production test - specified by design	PRQ-731

电压测量

Voltage high-range conversion resolution	$n_{\text{VRES,Hi}}$	10	–	–	Bit	full scale 20.034 V ; V_S , V_{LED} , $V_{\text{OUT}} < 19.75\text{ V}$	PRQ-471
Voltage low-range conversion resolution	$n_{\text{VRES,Lo}}$	10	–	–	Bit	full scale 5.496 V ; $V_{\text{GPIIN}} < 5\text{ V}$	PRQ-685
ADC Differential nonlinearity	DNL	-1	–	2	LSB	–	PRQ-476
ADC Integral nonlinearity	INL	-2	–	2	LSB	–	PRQ-477
ADC offset	$V_{\text{ADC_offset}}$	-4	–	3	LSB	–	PRQ-709
ADC gain error	e_{ADCgain}	-1	–	1	%	–	PRQ-710

ERRN故障反馈

ERRn fault current	I_{ERRn}	4	–	–	mA	$V_{\text{ERRn}} \geq 0.8\text{ V}$	PRQ-700
ERRn input threshold	$V_{\text{ERRn,th}}$	0.8	–	2	V	–	PRQ-701

时序

Diagnostic on sample time	$t_{\text{DIAG_ON}}$	–	–	20	μs	Not subject to production test - specified by design	PRQ-687
Reconfirmation delay time	t_{reconf}	80	–	120	ms	Not subject to production test - specified by design	PRQ-875
ERRN activation delay	t_{ERRn}	–	–	$2 \cdot t_{\text{PWM}}$	ms	Not subject to production test - specified by design	PRQ-708

8 OTP

8.1 特性

该器件包含一次性可编程存储器（OTP）来存储器件配置并提供以下特性：

- 总线 ID 和配置部分的编程模式
- 模拟模式
- CRC（循环校验）校验和以验证一致性

它可以在客户现场的生产线结束步骤期间进行编程。

8.2 电气特性

表 25 电气特性

$V_S = 6\text{ V}$ 至 20 V ， $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$ ，所有电压均相对于地，正极电流流动如图 2 所示（除非另有说明）。典型值： $V_S = 9\text{ V}$ ， $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Programming cycles	N_{PRG}	1	–	–	–	One time programmable memory (OTP)	PRQ-494
OTP programming voltage supply	V_{S_PRG}	15.5	17.5	20	V	–	PRQ-495
OTP programming cycle time	t_{PRG}	–	–	64	ms	500 μs per 16 bit cycle time; not subject to production test - specified by design	PRQ-496

9 通信接口

该器件提供基于通用非同步收发器的协议 HSLI，其中LCU可以向共享同一总线的每个器件写入和读取寄存器。器件通过 HSLI 接口提供OTP编程和OTP仿真功能。

9.1 协议层-高速照明接口

9.1.1 概述

高速照明接口 (HSLI) 是用于高性能汽车应用的数字接口。接口数据链路层基于标准通用异步接收发射器（通用非同步收发传输器）位流。该协议旨在支持直接设备到 μ C连接以及CAN FD收发器，从而为远程控制应用实现稳健的连接方案。由于协议实现的精简，尽管带宽有限，尤其是使用远程接口，仍可以实现较高的更新率。

9.1.2 主要特性

- HSLI 是一个用于高性能汽车应用的成本高效的接口。HSLI可以作为一种高度灵活的接口用于数据传输。
- 单主机、多从机概念
 - 单个或多个从机的同步
 - 支持最多 31 个可寻址从机和 1 个广播地址的总线配置
 - 双向通讯
 - 当 LP_INIT='0' 时，自动波特率检测范围为 200 kbit/s 至 2 Mbit/s；当 LP_INIT='1' 时，自动波特率检测范围为 500 kbit/s。

9.1.3 帧结构

该帧由若干个字节组成：

- 一个同步字节
- 一个主机请求
- 后跟 0 到 n 个主机数据字节
- 以及 0 至 n 个从机数据字节

一个完整的通讯帧结构如下图所示：




图 17 帧结构

9.1.4 HSLI 帧间延迟

当没有显性 ("0") 总线通讯发生时，HSLI 中止通讯处理，其时间比帧间延迟 $t_{framedly}$ 长。主设备需要在两个连续帧之间等待比 $t_{framedly}$ 更长的时间。

帧间延迟可根据下表通过OTP配置：

表26 HSLI帧间延迟

Step	t_{framedly}
0	50 μs
1	100 μs
2	250 μs
3	500 μs
4 (default)	1 ms
5	2.5 ms

该器件从最后接收到的显性位开始计算帧间延迟，而不是从传输的字节结束时开始计算。
如果是 0xFF 字节，则从起始位开始计数。

9.1.5 从机响应总线空闲时间

从机在接收到主机请求后，从机在 $t_{\text{bus_idle}}$ 时间内响应主机的有效请求。

9.1.6 通用非同步收发器字节字段

下图显示了标准通用非同步收发器字节字段。这个结构是从机和主机之间进行数据传输的基础。数据的低字节/最低有效位先传输，高字节/最高有效位（数据字最左位）最后传输。起始位被编码为低电平，终止位被编码为高电平。




图 18 通用非同步收发器字节字段

9.1.7 HSLI 自动波特率检测

HSLI 支持 n_{Baud} 范围内的波特率。根据主机请求自动检测波特率配置。

9.1.8 HSLI 位时序图

HSLI使用一个可变的过采样技术来处理RX信号，采样时间在16个量化单位内，采样时钟的配置存储在OTP中。

表 27 HSLI 位时序图

Step	n_{BST}
0 (default)	7,8,9
1	8,9,10
2	9,10,11
3	10,11,12

9.1.9 HSLI 看门狗溢出

看门狗用于监视 HSLI 总线活动，并在通讯超时的情况下触发状态进入故障安全模式。

当在小于 $t_{WD} \pm$ 内接收到有效的 HSLI 指令时，看门狗识别出成功的触发看门狗 a_{tWD_Tol} ，从上一次成功触发看门狗开始，如下图所示。




图19 看门狗超时触发定义

看门狗定时器周期 $t_{WD}(WD_TIMER)$ 可根据下表通过 OTP 进行配置：

表 28 WD_TIMER 配置

WD_TIMER	t_{WD} [ms] , where LP_INIT = '0'	t_{WD} [ms] , where LP_INIT = '1' AND device is in init mode
0	disabled	disabled
1	20	60
2	50	150
3	100	300
4	200	600
5	500	1500
6	1000	3000
7	2000 (default)	6000 (default)

9.1.10 电气特性

表 29 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
Baud rate	n_{BAUD}	0.2	-	2	MBaud	LP_INIT = '0'; Not subject to production test - specified by design	PRQ-737
Baud rate LP_INIT	n_{BAUD}	0.1	-	0.5	MBaud	init mode; LP_INIT = '1'; Not subject to production test - specified by design	PRQ-880
Slave response bus idle time	$t_{\text{bus_idle}}$	0.1	-	15	μs	active mode, OTP programming and emulation modes, fail- safe mode; not subject to production test - specified by design	PRQ-738
Slave response bus idle time in init mode	$t_{\text{bus_idle}}$	1	-	100	μs	init mode; not subject to production test - specified by design	PRQ-781
Timeout watchdog tolerance	$\alpha_{\text{tWD_Tol}}$	-10	-	10	%	Not subject to production test - specified by design	PRQ-820

9.1.11 主机帧类型

9.1.11.1 概述

帧类型描述了帧的不同配置。有些帧类型仅用于特定用途, 将在以下小节中定义。主机请求帧由 LCU 发出, 提供连接的从机的地址信息。从机将接收每个主机请求帧并将地址信息与其存储在 OTP 中的基准地址进行比较。如果主机发出的地址与从机基准地址匹配, 则从机根据主机请求帧采取行动; 否则整个帧将被忽略。

当设置网络时, 必须注意为连接到网络的所有从机分配唯一的地址, 以避免总线冲突。一个特定的从机地址用于实现广播同步, 这将导致所有连接的从机在同一时间点改变其占空比输出控制配置。

从 LCU 到从机的数据传输以专用的主机请求帧形式来组织的, 即

9 通信接口

- 广播占空比更新同步-DC_SYNC
- 更新占空比影子寄存器-DC_UPDATE
- 功率模式更改 -PM_CHANGE
- 硬件控制-HWCR
- 读取诊断 -READ_OST
- 写入寄存器内容-WRITE_REG
- 读取寄存器内容-READ_REG
- 同步中断复位 - SYNC_BREAK

下面的序列图显示了两个节点的写入和读取寄存器帧序列。




图 20 序列图-写入和读取寄存器

表 30 主机帧概述表

SYNC	ADDR ESS	MRC		DLC		FUN		DATA_0 ... DATA_n	Ouptut Status Byte	ACK Byte
0x55	0x0	x	x	0x0	0 words	0x0	Broadcast duty cycle synchronization	not applicable for broadcast command		
0x55	0x1	x	x	0x1	1 word	0x1	Duty cycle shadow register update	data by the master	Diagnostic feedback (slave)	CRC-3, MODE, RC, TER (slave)
0x55	0x2	x	x	0x2	2 words	0x2	Request diagnostics	data by the slave	Diagnostic feedback (slave)	CRC-3, MODE, RC, TER (slave)

(表格续下页.....)

表 30 (续) 主机帧概述表

SYNC	ADDR ESS	MRC		DLC		FUN		DATA_0 ... DATA_n	Ouptut Status Byte	ACK Byte
0x55	0x3	x	x	0x3	4 words	0x3	Hardware control	data by the master	Diagnostic feedback (slave)	CRC-3, MODE, RC, TER (slave)
0x55	0x4	x	x	0x4	8 words	0x4	Write register	data by the master	Diagnostic feedback (slave)	CRC-3, MODE, RC, TER (slave)
0x55	0x5	x	x	0x5	12 words	0x5	Read register	data by the slave	Diagnostic feedback (slave)	CRC-3, MODE, RC, TER (slave)
...	...	...	...	0x6	16 words	0x6	Power mode change	data by the master	Diagnostic feedback (slave)	CRC-3, MODE, RC, TER (slave)
0x55	0x1F	x	x	0x7	32 words	0x7	reserved			

9.1.11.2 DC_SYNC - 广播占空比更新同步

一些应用需要同步改变总线上所有连接的从机的输出占空比配置。

协议提供广播占空比更新同步指令 (DC_SYNC) 来触发多个从机的同步采样事件。采样事件可以触发占空比更新过程，其中来自影子寄存器的占空比数据被传输到硬件控制寄存器，与下一个 PWM 周期的开始同步。更新的输出通道在更改为新的占空比配置之前完成实际的 PWM 脉冲，以避免输出的毛刺。

帧描述如图 21 所示。

DC_SYNC 帧需要以下字段配置：

- Address[4:0] = 0x00
- DLC[5:3] = 0x0
- FUN[2:0] = 0x0

广播占空比更新同步帧时从机不向主机发出任何响应。

CRC (循环校验) [7:5] 的计算方法如 章节 9.1.11.11 所述。

9 通信接口




图21 广播同步帧

9.1.11.3 DC_UPDATE - 更新占空比影子寄存器

主机请求帧更新占空比的目的是在一个主机请求内刷新每个通道的占空比。向从机的数据传输以专用的写入帧来组织，包含

- 主机提供的同步字节，
- 主机提供的地址字节，
- [MRC_DLC_FUN 字节](#)，由主机提供，
- [DutyCycleOUTn](#) 表示所需占空比的字节，主机提供数据长度DLC字，
- 安全字节 (CRC (循环校验) -8)，由主机提供，
- 输出状态字节，由从机提供以及
- 从机提供的确认字节 (ACK)。

DC_UPDATE 帧需要以下字段配置来更新占空比：

- DLC[5:3] = 0x4 表示 8 个字，16 个字节表示 8 位占空比配置，或
- DLC[5:3] = 0x6 表示 16 个字，32 个字节表示 14 位占空比配置
- FUN[2:0] = 0x1

如果出现意外的DLC或 FUN 数据，从机将忽略并丢弃帧，如[第 9.1.11.10 章](#)所述。此外，DLC [5:3] = 0x0 的广播帧将被忽略。

DC_UPDATE 帧需要以下字段配置来仅检索诊断信息：

- DLC[5:3] = 0x0 仅适用于输出状态字节
- FUN[2:0] = 0x1

如果帧被发送到广播地址，则跳过从机响应字节“输出状态字节和确认字节”。因此，从机没有向主机提供任何响应。

DC_UPDATE 帧如[图 22](#)所示。

主机请求 CRC (循环校验) [7:5] 按照[主请求 CRC \(循环冗余校验\) -3](#)中的描述进行计算。
安全字节 CRC (循环冗余校验) [7:0] 的计算方式如[安全字节 CRC \(循环冗余校验\) -8](#)中所述。

9 通信接口

从机响应 CRC（循环冗余校验）[7:5] 的计算方式如 CRC（循环冗余校验）-3 中所述对于从机回复而言。




图 22 DLC = 0x04 的更新占空比 (DC_UPDATE)

9 通信接口




图 23 DLC = 0x06 的更新占空比 (DC_UPDATE)

9.1.11.4 READ_OST - 请求诊断

此帧的目的是在一个主机请求内检索输出功率级状态（通道状态字节 OUTn）。到从机的数据传输被组织在一个专用的写入帧中，其中包含

- 主机提供的同步字节，
- 主机提供的地址字节，
- 主机提供的函数（FUN = 0x2）和数据长度代码（DLC = 0x4）信息，
- 表示输出级状态的数据字节，由从机提供，以及
- 安全字节（CRC（循环校验）-8），由从机提供。

READ_OST字节帧如 [图 24](#)所示并需要以下字段来读取通道状态OUT:

- DLC[5:3] = 0x4 代表 8 个字，16 个字节
- FUN[2:0] = 0x2

如果出现意外的DLC 或 FUN 数据，从机将忽略并丢弃帧，如 [第 9.1.11.10 章](#) 所述。主请求 CRC（循环冗余校

验）[7:5] 的计算方式如 [CRC（循环冗余校验）-3 中所述 对于 主机要求](#) 来说。

安全字节 CRC（循环冗余校验）[7:0] 的计算方式如[安全字节 CRC（循环冗余校验）-8 中所述](#)。

从机响应 CRC（循环冗余校验）[7:5] 的计算方式如 [CRC（循环冗余校验）-3 中所述对于 从机 回复](#)。

9 通信接口




图24 请求诊断帧

9.1.11.5 HWCR帧

硬件控制帧的目的是清零，复位诊断标志。向从机的数据传输以专用的写入帧来组织，包含

- 同步字节，由主机提供
- 地址字节，由主机提供
- [MRC_DLC_FUN 字节](#)，由主机提供
- 复位诊断字（RESET_OVERLOAD、RESET_OPENLOAD、RESET_SLS、RESET_STATUS），由主机提供
- 安全字节 (CRC（循环校验）-8)，由主机提供
- 输出状态字节，由从机提供以及
- 从机提供的确认字节（ACK）。

HWCR帧需要以下字段配置：

- $DLC[5:3] = 0x3$ 表示4个字，8个字节，用于复位诊断字
- $FUN[2:0] = 0x3$

如果帧被发送到广播地址，则跳过从机响应字节“输出状态字节和确认字节”。因此，从机没有向主机提供任何响应。

如果出现意外的DLC或FUN数据，从机将忽略并丢弃帧，如[第9.1.11.10章](#)所述。HWCR帧需要以下字段配置

才能检索诊断：

- $DLC[5:3] = 0x0$ 仅适用于输出状态字节
- $FUN[2:0] = 0x3$

HWCR帧如 [图 25](#)所示。

9 通信接口




图25 硬件控制帧

9.1.11.6 PM_CHANGE - 功率模式改变

主机请求帧功率模式更改的目的是启动到命令功率状态的转换。向从机的数据传输以专用的写入帧来组织，包含

- 主机提供的同步字节，
- 主机提供的地址字节，
- [MRC_DLC_FUN 字节](#)，由主机提供，
- 主机提供的功率模式，
- 安全字节 (CRC (循环校验) -8)，由主机提供，
- 输出状态字节，由从机提供以及
- 从机提供的确认字节 (ACK)。

如果功率模式改变发送到广播地址，则跳过从机响应字节“输出状态字节和确认字节”。因此，当广播地址包含功率模式改变帧时，从机不会向主机做出任何响应。

PM_CHANGE框架需要以下字段配置来执行功率模式改变：

- $DLC[5:3] = 0x1$ 代表 1 个字，2 个字节
- $FUN[2:0] = 0x6$

如果出现意外的DLC 或 FUN 数据，从机将忽略并丢弃帧，如 [第 9.1.11.10 章](#) 所述。主请求 CRC (循环冗余校验) [7:5] 的计算方式如 [CRC \(循环冗余校验\) -3 中所述对于主机要求而言](#)。

安全字节 CRC (循环冗余校验) [7:0] 的计算方式如[安全字节 CRC \(循环冗余校验\) -8 中所述](#)。

从机响应 CRC (循环冗余校验) [7:5] 的计算方式如 [CRC \(循环冗余校验\) -3 中所述对于从机回复而言](#)。




图26 功率模式切换帧

9.1.11.7 WRITE_REG-写寄存器

主机请求帧写寄存器 (WRITE_REG) 的目的是访问设备的16位寄存器。

向从机的数据传输以专用的写入帧来组织，包含

- 主机提供的同步字节，
- 主机提供的地址字节，
- [MRC_DLC_FUN 字节](#)，由主机提供，
- 主机提供的起始地址，
- 主机提供表示寄存器内容的数据字、DLC次数，
- 安全字节 (CRC (循环校验) -8)，由主机提供，
- 输出状态字节，由从机提供以及
- 从机提供的确认字节 (ACK)。

WRITE_REG帧需要以下字段配置：

- $DLC[5:3] = n > 0$ ，表示字数
- $FUN[2:0] = 0x4$

WRITE_REG 帧如[图 27](#)所示。

写寄存器可以根据起始地址访问连续寄存器。主请求DLC CRC (循环冗余校验) [7:5] 的

计算方式如 [CRC \(循环冗余校验\) -3 中所述 对于主机要求而言](#)。

安全字节 CRC (循环冗余校验) [7:0] 的计算方式如[安全字节 CRC \(循环冗余校验\) -8 中所述](#)。

从机响应 CRC (循环冗余校验) [7:5] 的计算方式如 [CRC \(循环冗余校验\) -3 中所述对于从机回复而言](#)。

访问无效的地址、DLC或 FUN 错误会导致无效的帧。因此从机将按照[第 9.1.11.10 章](#)中所述做出反应。

如果地址字节为 0 (广播地址)，则器件不提供输出字节状态和确认字节。




图27 主机请求帧-写单个寄存器

9.1.11.8 READ_REG-读取寄存器

主机请求帧读取寄存器的目的是访问设备的16位寄存器。

数据传输以专用帧形式组织，包含

- 同步字节，由主机提供
- 地址字节，由主机提供
- [MRC_DLC_FUN 字节](#)，由主机提供，
- 起始地址，
- 由从机提供的数据长度码（DLC）次数的数据字，
- 安全字节 (CRC（循环校验）-8)，由从机提供
- 输出状态字节，由从机提供以及
- 从机提供的确认字节（ACK）。

READ_REG帧需要以下字段配置：

- $DLC[5:3] = n > 0$ ，表示字数
- $FUN[2:0] = 0x5$

READ_REG 帧如 [图 28](#)所示。

读寄存器可以根据起始地址和DLC访问连续寄存器。

访问无效的地址、DLC或FUN 错误会导致无效的帧。因此从机将按照[第 9.1.11.10 章](#)中所述做出反应。




图 28 读取单个寄存器帧

9 通信接口

9.1.11.9 SYNC_BREAK

LCU可以启动同步中断来重置协议处理程序。

如果 HSLI 总线处于显性 $\geq t_{\text{SYNC_BREAK}}$ 状态，然后再次处于隐性状态，则该器件检测到同步中断。每个接收到的同步中断复位信号均由器件计数。在有效 HSLI 通讯帧可以复位同步中断计数器。

$t_{\text{SYNC_BREAK}}$ 可按照下表由 OTP 配置。

表 31 $t_{\text{SYNC_BREAK}}$ 配置

Step	$t_{\text{SYNC_BREAK}}$
0	100 μs
1	250 μs
2	750 μs
3 (default)	1 ms

如果检测到同步中断，则启动协议处理程序的复位，其中，

- 主滚动计数器 (MRC) 和从机滚动计数器 (RC) 复位至其默认值 (0) 且
- 所有待处理的传输均被中断。

如果同步中断计数器等于6，则从机执行设备复位，并在 $t_{\text{IDLE2INIT}}$ 之后进入初始化模式时间。此复位机制在 init 模式、激活模式、故障安全模式和OTP模式下可用

9.1.11.10 处理无效的帧请求

从机可以从LCU主机接收无效的请求帧。无效帧的潜在根本原因可能是

- LCU 编程错误
- 通讯信号扭曲
- 从机和 LCU 之间失去同步，导致数据帧被解释为从机请求帧。

集成了以下机制来避免、检测和报告无效的主机请求帧：

- 如果帧有效但发生 CRC（循环校验）-8 错误，则从机将报告一个无效的接收帧，其中 ACK.TER = '1'，如上所述。
- 如果出现无效帧或者语法错误，从机将忽略并丢弃接收到的帧。

如果出现 CRC（循环校验校验）-8 错误，从机将报告一个无效的接收帧，其中 ACK.TER = '1'。接收到的帧被丢弃，并且通讯看门狗没有喂成功。

如果出现无效帧错误，从机将忽略并丢弃接收到的帧，并且不为超时看门狗提供服务。没有向 LCU 提供反馈，以防止进一步发生潜在的总线冲突或数据帧丢失。

如果发生以下情况，则视为无效帧

- 停止位是低电平
- 无法识别的同步字节
- REG_WRITE 或 REG_READ 帧中未指定的寄存器
- 未指定的 DLC 和 FUN 组合
- 错误主机滚动计数器MRC
- CRC（循环校验）-3 主机请求错误

9.1.11.11 CRC（循环校验）概述

主请求中的主请求的CRC（循环校验）-3（CRC（循环校验）[7:5]）是通过Address[4:0]、MRC[7:6]、DLC[5:3]和FUN[2:0]计算的。生成多项式为 $x^3 + x + 1$ ，种子为 0x5。

从机响应中的CRC（循环校验）-3（CRC（循环校验）[7:5]）是根据输出状态字节模式[4:3]、RC[2:1]和TER计算的。生成多项式为 $x^3 + x + 1$ ，种子为 0x5。

安全字节的CRC（循环校验）-8（CRC（循环校验）[7:0]）是根据CRC（循环校验）-8- AUTOSAR和SAE J1850: $0x8e = x^8 + x^4 + x^3 + x^2 + 1$ 使用生成多项式定义的，种子为 0xFF。

CRC（循环默认值）-8 用于以下帧并在专用字节或字进行计算：

Frame	Words
DC_UPDATE	DutyDycleOUT0 to DutyCycleOUT15
PM_CHANGE	PowerMode and 0x00
WRITE_REG	StartADDR + Data * DLC
READ_REG	StartADDR + Data * DLC

9.1.11.12 字节字段描述

9.1.11.12. MASTER_REQ_ADDR
1

主请求地址字节包括从机地址信息和CRC（循环校验）[7:5]位字段以保护数据，如图29所示。

表 32 主机请求字节概述

Field	Bits	Type	Description
Address	[4:0]	w	Slave Address
CRC	[7:5]	w	Cyclic Redundancy Check

主机请求字段的组成如上所示。位地址[4:0]代表从机地址信息和广播地址，如下表所示。为了避免出现干扰时总线仲裁不正确，主请求帧包括 3 位 CRC（循环校验校验）[7:5]，如CRC（循环校验校验）-3 中所述用于主机要求。

表 33 从机地址概述

Slave Address					Function
A4	A3	A2	A1	A0	
0	0	0	0	0	Broadcast
N					Slave n [1..31]




图 29 主机请求从机地址字节

9.1.11.12.DutyCycleOUTn 字节
2

DutyCycleOUTn 字节以结构紧凑的 8 位格式包含所需的输出PWM占空比，如DutyCycleOUTn 字节中所示。器件将 8 位格式转换为 14 位内部硬件占空比设置。紧凑的 8 位和 14 位表示之间的关系遵循幂律定律，如图7 和 章节 6.4.4所示。




图 30 占空比更新字节

表 34 输出转换结果字节概述

Field	Bits	Type	Description
DutyCycleOUTn	[7:0]	w	Desired PWM Duty Cycle for OUTn (n=0..15)




图 31 占空比更新字

表 35 输出转换结果字节概述

Field	Bits	Type	Description
DutyCycleOUTn	[13:0]	w	Desired PWM Duty Cycle for OUTn (n=0..15)

9.1.11.12.MRC_DLC_FUN 字节
3

MRC_DLC_FUN字节由主机下发的滚动计数器、数据长度码和所需的功能组成，如 图32 所示。一个功能请求及数据长度码字节的组成如下表所示。

表 36 主机请求字节概述

Field	Bits	Type	Description
MRC	[7:6]	w	Rolling Counter, 2 bit counter value, master needs to increment in every data transmission 0x00 default (start) value
DLC	[5:3]	w	Data Length Code
FUN	[2:0]	w	Function

位DLC[5:3]代表数据长度代码，其定义如下表所示。

表 37 DLC 字段概述

DLC - Data Length Code			data length in words - multiple of 2 bytes
D2	D1	D0	
0	0	0	0 words, 0 bytes
0	0	1	1 word, 2 bytes
0	1	0	2 words, 4 bytes
0	1	1	4 words, 8 bytes
1	0	0	8 words, 16 bytes
1	0	1	12 words, 24 bytes
1	1	0	16 words, 32 bytes
1	1	1	32 words, 64 bytes

位 FUN[2:0] 代表所需的功能请求，如下表所列。

表 38 功能请求字段概述

Function bits			Function
F2	F1	F0	
0	0	0	Broadcast duty cycle synchronization
0	0	1	Duty cycle shadow register update
0	1	0	Request diagnostics
0	1	1	Hardware control frame
1	0	0	Write register
1	0	1	Read register
1	1	0	Power mode change
1	1	1	Reserved

无论地址字段如何，该器件都会在每次收到有效的主请求帧时增加 2 位主滚动计数器 MRC 计数器。如果收到的 MRC 与内部 MRC 计数器不匹配，则检测到 MRC 失败。当与接收到的 MRC 不匹配时，会加载内部 MRC 计数器。

9 通信接口

如果出现复位条件，MRC 计数器的默认值置位为 0。




图 32 主滚动计数器、功能请求及数据长度代码字节

9.1.11.12.StartADDR 字节
4

起始地址字节用于在单个指令中从定义的起始地址寄存器开始写入或读取最多 32 个连续的寄存器位置，如图 33 所示连续写入或读取事件的数量由 DLC 定义。

表 39 起始地址字节概述

Field	Bits	Type	Description
Start Address	[7:0]	w	Single byte start address for the 16-bit register write or read operation




图33 起始地址字节

9.1.11.12.数据字
5

这两个数据字节包括主机向从机下载的数据或者从机向主机响应的反馈，如图34所示。

表 40 数据字-字结构概述

Field	Bits	Type	Description
Data	[15:8]	w/r	Data Contains the MSB(byte) of the data to written to the slave or read from the master
Data	[7:0]	w/r	Data Contains the LSB(byte) of the data to written to the slave or read from the master

9 通信接口




图 34 数据字

9.1.11.12.功率模式
6

主机功率模式变化字节包括命令的功率模式状态如图 35所示。

表 41 功率模式字节概述

Field	Bits	Type	Description
Power Mode	[2:0]	w	Power mode 000 ... enter_init_mode 001 ... reserved 010 ... enter_fail-safe 011 ... enter_OTP_mode 1xx ... reserved
reserved	[7:3]	w	–




图 35 功率模式字节

9.1.11.12.7输出状态字节

输出状态字节包括所有功率输出通道的状态概述，如图36所示。位字段如下所述，更多详细信息请参阅安全和用户手册。

表 42 位字段描述

Field	Bits	Type	Description
VLED_VS_UV	7	r	VLED/VS under voltage flag 0 ... if (V_{LED} AND V_S) is above VDEN_threshold 1 ... there was at least one under voltage condition event detected

(表格续下页.....)

表 42 (续)位字段描述

Field	Bits	Type	Description
OUT_SHORT_WRN	6	r	short between adjacent output warning 0 .. no short between adjacent output warning detected 1 .. there was at least one short between an adjacent output warning detected
GPINn_WRN	5	r	GPINn warning flag 0 ... GPIN0 and GPIN1 are not in a fault condition 1 ... there was at least one GPINn fault condition
DC_WRN	4	r	Duty cycle warning flag 0 ... no duty cycle warning for OUT0 to OUT15 detected 1 ... there was at least one duty cycle warning condition
CUR_WRN	3	r	Output current warning flag 0 ... no output current warning for OUT0 to OUT15 detected 1 ... there was at least one output current warning condition
VFWD_WRN	2	r	Forward voltage warning flag 0 ... no forward voltage warning for OUT0 to OUT15 detected 1 ... there was at least one forward voltage warning condition
OVL	1	r	Over load flag 0 ... no thermal overload condition detected on OUT0 to OUT15 1 ... there was at least one thermal overload condition detected
Fault	0	r	Internal fault flag 0 ... no internal fault detected 1 ... internal fault condition detected




图 36 输出状态字节

注释： 如果检测到GPIN 短路条件，则故障位为置位。

9.1.11.12 通道状态字节 – OUTn

•
8

通道状态字节-OUTn 包括单个功率输出通道OUTn 的状态概述，如图37所示。

位字段说明如下，其中警告条件说明见第 7.10 章 以及安全手册中

表 43 位字段描述

Field	Bits	Type	Description
OL	7	r	Open load flag 0 ... no open load condition detected 1 ... there was at least one open load condition detected
SLS	6	r	Single LED Short (SLS) flag 0 .. no SLS condition detected 1 .. there was at least one single LED short detected
OVL	5	r	OVL flag 0 ... no thermal overload condition detected 1 ... there was at least one thermal overload condition detected
OUT_SHORT_WRN	4	r	short between adjacent output warning flag 0 .. no short between adjacent output warning detected 1 .. there was at least one short between an adjacent output warning detected
DC_WRN	3	r	Duty cycle warning flag 0 ... no duty cycle warning detected 1 ... there was at least one duty cycle warning condition detected
CUR_WRN	2	r	Output current warning flag 0 ... no output current warning detected 1 ... there was at least one output current warning condition detected
VFWD_WRN	1	r	Forward voltage warning flag 0 ... no forward voltage warning detected 1 ... there was at least one forward voltage warning condition detected
OUT_STAT	0	r	Output state flag 0 ... power output channel is in ON state or device in INIT mode 1 ... power output channel is in OFF state




图 37 通道状态字节 - OUTn

注释 : 如果占空比 $\geq 6.25\%$ 并且没有发生故障, 则输出状态标志(OUT_STAT) 报告导通状态 (“0”)。如果占空比置位为0%, 则输出状态标志报告关闭状态 (“1”) 并且没有发生故障。如果占空比 $>0\%$ 且 $< 6.25\%$, 则输出状态标志会报告开启状态或关闭状态。

OUT_STAT 在占空比更新(DC_UPDATE+DC_SYNC) 后以2 PWM 的延迟报告通道的正确状态

9 通信接口

9.1.11.12 复位诊断字

.

9

这两个字节包括对每个输出通道报告的过热条件的复位请求。

表 44 RESET_OVERLOAD 字结构概述

Field	Bits	Type	Description
RESET_OVERLOAD	[15:8]	w	Reset OVERLOAD flag Contains the MSB(byte) for the reset thermal overload request. The bit RESET_OVERLOAD[n] is mapped to fault flag reported for OUTn.
RESET_OVERLOAD	[7:0]	w	Reset OVERLOAD flag Contains the LSB(byte) for the reset thermal overload request. The bit RESET_OVERLOAD[n] is mapped to fault flag reported for OUTn.

这两个字节包含对每个输出通道报告的负载开路条件的复位请求。

表 45 RESET_OPENLOAD 字结构概述

RESET_OPENLOAD	[15:8]	w	Reset OPENLOAD flag Contains the MSB(byte) for the reset open load request. The bit RESET_OPENLOAD[n] is mapped to fault flag reported for OUTn.
RESET_OPENLOAD	[7:0]	w	Reset OPENLOAD flag Contains the LSB(byte) for the reset open load request. The bit RESET_OPENLOAD[n] is mapped to fault flag reported for OUTn.

这两个字节包含对每个输出通道报告的 SLS 条件的复位请求。

表 46 RESET_SLS 字-结构概述

Field	Bits	Type	Description
RESET_SLS	[15:8]	w	Reset SLS flag Contains the MSB(byte) for the reset SLS request. The bit RESET_SLS[n] is mapped to the fault flag reported for OUTn.
RESET_SLS	[7:0]	w	Reset SLS flag Contains the LSB(byte) for the reset SLS request. The bit RESET_SLS[n] is mapped to the fault flag reported for OUTn.

字节包括对器件报告状态条件的复位请求。

表 47 RESET_STATUS-结构概述

Field	Bits	Type	Description
RESET_VLED_VS_UV	[7]	w	Reset VLED_VS_UV flag Resets the VLED_VS_UV flag.
RESET_OUT_SHORT_WRN	[6]	w	Reset OUT_SHORT_WRN Resets the OUT_SHORT_WRN flag.
RESET_GPINN_WRN	[5]	w	Reset GPINN_WRN Resets the GPINN_WRN flag.

(表格续下页.....)

表 47 (续) RESET_STATUS - 结构概述

Field	Bits	Type	Description
RESET_DC_WRN	[4]	w	Reset DC_WRN Resets the DC_WRN flag.
RESET_CUR_WRN	[3]	w	Reset CUR_WRN Resets the CUR_WRN flag.
RESET_VFWD_WRN	[2]	w	Reset VFWD_WRN Resets the VFWD_WRN flag.
RESERVED	[1]	w	Reserved
RESET_FAULT	[0]	w	Reset FAULT Resets the FAULT flag.

9.1.11.12. ACK字节 10

器件在每个发送的响应帧上增加 2 位从机滚动计数器RC计数器。在复位条件的情况下，阻容计数器故障值/默认值置位为 0。

ACK 字节包含对主设备的响应，包括诊断反馈，如图38所示。

表 48 ACK 字节-结构概述

Field	Bits	Type	Description
CRC	[7:5]	r	CRC , details see CRC-3 for slave response
MODE	[4:3]	r	MODE , power mode state 00 ... init mode 01 ... active mode 10 ... fail-safe mode 11 ... programming or emulation mode
RC	[2:1]	r	rolling counter, incremented every slave response
TER	[0]	r	TER 0 ... current frame has been successfully received 1 ... the received frame resulted in a CRC-8 error




图 38 从机 ACK 字节

9 通信接口

9.2 物理层

9.2.1 CAN FD 合规性

集成的CAN收发器在电气上符合 ISO11898-2:2016 和高达 2 Mbit/s 的CAN FD。

9.2.2 收发器框图




图 39 功能框图

9 通信接口

9.2.3 电气特性

表 49 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P- Number
		Min.	Typ.	Max.			
HSLI 总线接收器							
Differential receiver: threshold voltage, recessive to dominant edge	$V_{\text{diff_rd(active)}}$	–	0.8	0.9	V	$V_{\text{diff}} = V_{\text{HSLIH}} - V_{\text{HSLIL}}$; $-12\text{ V} < V_{\text{CM(HSLI)}} < 12\text{ V}$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-504
Differential receiver: threshold voltage, dominant to recessive edge	$V_{\text{diff_dr(active)}}$	0.5	0.6	–	V	$V_{\text{diff}} = V_{\text{HSLIH}} - V_{\text{HSLIL}}$; $-12\text{ V} < V_{\text{CM(HSLI)}} < 12\text{ V}$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-505
Common mode range	CMR	-12	–	12	V	–	PRQ-506
HSLIH, HSLIL input resistance	R_{i}	20	40	50	kΩ	Recessive state	PRQ-507
Differential input resistance	R_{diff}	40	80	100	kΩ	Recessive state	PRQ-508
Input resistance deviation between HSLIH and HSLIL	DR_{i}	-3	–	3	%	Recessive state, Not subject to production test - specified by design	PRQ-509
Input capacitance HSLIH, HSLIL versus GND	C_{i}	–	20	40	pF	–	PRQ-510
HSLI 总线发送器							
HSLIH/HSLIL recessive output voltage	$V_{\text{HSLIH/L(active)}}$	2.0	–	3.0	V	init mode, active mode, fail-safe mode, OTP programming and emulation modes; no load	PRQ-511
HSLIH/HSLIL recessive output voltage difference	$V_{\text{diff_r(active)}}$	-500	–	50	mV	$V_{\text{diff}} = V_{\text{HSLIH}} - V_{\text{HSLIL}}$; init mode, active mode, fail-safe mode, OTP programming and emulation modes; no load	PRQ-513

(表格续下页.....)

9 通信接口

表 49 (续) 电气特性

$V_S = 6\text{ V}$ 至 20 V , $T_J = -40^\circ\text{C}$ 至 $+150^\circ\text{C}$, 所有电压均相对于地, 正极电流如图 2 所示 (除非另有说明)。典型值: $V_S = 9\text{ V}$, $T_J = 25^\circ\text{C}$

Parameter	Symbol	Values			Unit	Note or condition	P-Number
		Min.	Typ.	Max.			
HSLIL dominant output voltage	V_{HSLIL}	0.5	–	2.25	V	$V_{\text{DD}} = 5\text{ V}$, $50\ \Omega < R < 65\ \Omega$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-515
HSLIH dominant output voltage	V_{HSLIH}	2.75	–	4.5	V	$V_{\text{DD}} = 5\text{ V}$, $50\ \Omega < R < 65\ \Omega$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-516
HSLIH dominant output voltage difference	$V_{\text{diff_d(active)}}$	1.5	–	3.0	V	$V_{\text{diff}} = V_{\text{HSLIH}} - V_{\text{HSLIL}}$, $V_{\text{DD}} = 5\text{ V}$, $50\ \Omega < R < 65\ \Omega$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-517
Driver symmetry	V_{SYM}	4.5	–	5.5	V	$V_{\text{DD}} = 5\text{ V}$; $50\ \Omega < R < 65\ \Omega$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-518
HSLIH short circuit current	HSLIH_{sc}	-100	-80	-50	mA	$V_{\text{HSLIHshort}} = 0\text{ V}$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-519
HSLIL short circuit current	HSLIL_{sc}	50	80	100	mA	$V_{\text{HSLILshort}} \leq 18\text{ V}$; init mode, active mode, fail-safe mode, OTP programming and emulation modes	PRQ-520
HSLIH leakage current	$\text{HSLIH}_{(\text{leak})}$	–	5	7.5	μA	idle mode; $0\text{ V} \leq V_{\text{HSLIH}} < 5\text{ V}$;	PRQ-521
HSLIL leakage current	$\text{HSLIL}_{(\text{leak})}$	–	5	7.5	μA	idle mode; $0\text{ V} \leq V_{\text{HSLIL}} < 5\text{ V}$;	PRQ-522

10 应用信息




图40 应用图

11 封装尺寸




图 41 PG-TSDSO-24 封装外形




图 42 PG-TSDSO-24 封装焊盘和模板

注释: 绿色产品: 符合RoHS 标准

为了满足全球客户对环保产品的要求并遵守政府法规, 该器件可作为绿色产品提供。绿色产品符合 RoHS 标准 (即引线上采用无铅涂层, 并适合无铅焊接, 符合IPC / JEDEC J-STD-020 标准)。

有关封装的更多信息, 请访问我们的网站: <https://www.infineon.com/packages>

修订记录

Document version	Date of release	Description of changes
Rev.1.00	2022-05-03	• Initial Datasheet

Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

Edition 2022-05-03

**Published by
Infineon Technologies
AG 81726 Munich,
Germany**

**© 2022 Infineon Technologies
AG All Rights Reserved.**

**Do you have a question about
any aspect of this document?
Email: erratum@infineon.com**

**Document reference
IFX-age1637677403423**

Important notice

The information given in this document shall in no event be regarded as a guarantee of conditions or characteristics ("Beschaffenheitsgarantie").

With respect to any examples, hints or any typical values stated herein and/or any information regarding the application of the product, Infineon Technologies hereby disclaims any and all warranties and liabilities of any kind, including without limitation warranties of non-infringement of intellectual property rights of any third party.

In addition, any information given in this document is subject to customer's compliance with its obligations stated in this document and any applicable legal requirements, norms and standards concerning customer's products and any use of the product of Infineon Technologies in customer's applications.

The data contained in this document is exclusively intended for technically trained staff. It is the responsibility of customer's technical departments to evaluate the suitability of the product for the intended application and the completeness of the product information given in this document with respect to such application.

Warnings

Due to technical requirements products may contain dangerous substances. For information on the types in question please contact your nearest Infineon Technologies office.

Except as otherwise explicitly approved by Infineon Technologies in a written document signed by authorized representatives of Infineon Technologies, Infineon Technologies' products may not be used in any applications where a failure of the product or any consequences of the use thereof can reasonably be expected to result in personal injury.



免责声明

请注意，本文件的原文使用英文撰写，为方便客户浏览英飞凌提供了中文译文。该中文译文仅供参考，并不可作为任何论点之依据。

由于翻译过程中可能使用了自动化程序，以及语言翻译和转换过程中的差异，最后的中文译文与最新的英文版本原文含义可能存在不尽相同之处。

因此，我们同时提供该中文译文版本的最新英文原文供您阅读，请参见 <http://www.infineon.com>

英文原文和中文译文版本之间若存有任何歧异，以最新的英文版本为准，并且仅认可英文版本为正式文件。

您如果使用本文件，即表示您同意并理解上述说明。英飞凌不对因翻译过程中可能存在的任何不完整或不准确信息而产生的任何直接或间接损失或损害负责。英飞凌不承担中文译文版本的完整性和准确性责任。如果您不同意上述说明，请不要使用本文件。

Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

重要通知

版本 2025-09-05

Infineon Technologies AG 出版，
德国 Neubiberg 85579

版权 © 2025 Infineon Technologies AG
及其关联公司。
保留所有权利。

Do you have a question about this
document?

Email:
erratum@infineon.com

Infineon Technologies AG 及其关联公司（以下简称“英飞凌”）销售或提供和交付的产品（可能也包括样品，且可能由硬件或软件或两者组成）（以下简称“产品”），应遵守客户与英飞凌签订的框架供应合同或其他书面协议的条款和条件，如无上述合同或其他书面协议，则应遵守适用的英飞凌销售条件。只有在英飞凌明确书面同意的情况下，客户的一般条款和条件或对适用的英飞凌销售条件的偏离才对英飞凌具有约束力。

为避免疑义，英飞凌不承担侵犯第三方权利的所有保证和默示保证，例如对特定用途/目的适用性或适销性的保证。

英飞凌对与样品、应用或客户对任何产品的具体使用有关的任何信息或本文件中给出的任何示例或典型值概不负责。

本文件中包含的数据仅供具有技术资格和技能的客户代表使用。客户有责任评估产品对预期应用和客户特定用途的适用性，并在预期应用和客户特定用途中验证本文件中包含的所有相关技术数据。客户有责任正确设计、编程和测试预期应用的功能性和安全性，并遵守与其使用相关的法律要求。

除非英飞凌另行明确批准，否则产品不得用于任何因产品故障或使用产品的任何后果可合理预期会导致人身伤害的应用。但是，上述规定并不妨碍客户在英飞凌明确设计和销售的使用领域中使用任何产品，但是客户对应用负有全部责任。

英飞凌明确保留根据适用法律，如《德国版权法》（UrhG）第 44b 条，将其内容用于商业资料和数据勘探（TDM）的权利。

如果产品包含安全功能：

由于任何计算设备都不可能绝对安全，尽管产品采取了安全措施，但英飞凌不保证产品不会被入侵、数据不会被盗或遗失，或不会发生其他漏洞（以下简称“安全漏洞”），英飞凌对任何安全漏洞不承担任何责任。

如果本文件包含或引用软件：

根据美国、德国和世界其他国家的知识产权法律和条约，该软件归英飞凌所有。英飞凌保留所有权利。因此，您只能按照软件附带的软件授权协议的规定使用本软件。

如果没有适用的软件授权协议，英飞凌特此授予您个人的、非排他性的、不可转让的软件知识产权授权（无权转授权）：(a) 对于以源代码形式提供的软件，仅在贵组织内部修改和复制该软件用于英飞凌硬件产品；及 (b) 对于以二进制代码 (binary code) 形式对外向终端用户分发该软件，仅得用于英飞凌硬件产品。禁止对本软件进行任何其他使用、复制、修改、翻译或编译。有关产品、技术、交货条款和条件以及价格的详细信息，请联系离您最近的英飞凌办公室或访问 <https://www.infineon.com>。