

带有纠错码 (ECC) 的 4 Mbit  
(512K 字 × 8 位) 静态 RAM

## 特性

- 高速: 45 ns/55 ns
- 超低待机功耗
  - 典型待机电流: 3.5  $\mu$ A
  - 最大待机电流: 8.7  $\mu$ A
- 用于单比特错误纠正的内嵌纠错码 (ECC) [1]
- 宽工作电压范围: 1.65 V 到 2.2 V, 2.2 V 到 3.6 V, 4.5 V 到 5.5 V
- 1.0 V 数据保留
- 与 TTL 兼容的输入和输出
- 无铅 32 引脚 SOIC 和 32 引脚 TSOP II 封装

## 功能描述

CY62148G 是具有内嵌 ECC<sup>[1]</sup> 的高性能 CMOS 低功耗 (MoBL) SRAM 器件。该器件具有多引脚配置特性。

通过将芯片使能 ( $\overline{CE}$ ) 输入置为低电平, 可以访问器件。通过将写入使能 ( $\overline{WE}$ ) 输入置为低电平, 并分别在  $I/O_0$  到  $I/O_7$  和  $A_0$  到  $A_{18}$  引脚提供数据和地址, 可以执行数据写入操作。


通过置位输出使能 ( $\overline{OE}$ ) 输入, 并提供地址线上所需的地址, 可以读取数据。可在  $I/O$  线 ( $I/O_0$  到  $I/O_7$ ) 上访问读取数据。

器件被取消选择 ( $\overline{CE}$  为高电平或控制信号  $\overline{OE}$  被取消激活) 时, 所有  $I/O$  ( $I/O_0$  到  $I/O_7$ ) 会处于高阻态。

请参考第 12 页上的真值表 — CY62148G, 了解读写模式的完整说明。

逻辑框图位于第二页。

## 逻辑框图 — CY62148G



### 注释:

1. 检测到错误时, 该器件不支持自动回写功能。


## 目录

引脚配置 .....	3
产品系列概述 .....	3
最大额定值 .....	4
工作范围 .....	4
直流电气特性 .....	4
电容 .....	6
热阻 .....	6
交流测试负载和波形 .....	6
数据保留特性 .....	7
数据保留波形 .....	7
交流开关特性 .....	8
开关波形 .....	9
真值表 — CY62148G .....	12

订购信息 .....	13
订购代码定义 .....	13
封装图 .....	14
缩略语 .....	15
文档规范 .....	15
测量单位 .....	15
文档修订记录 .....	16
销售、解决方案和法律信息 .....	17
全球销售和设计支持 .....	17
产品 .....	17
PSoC® 解决方案 .....	17
赛普拉斯开发者社区 .....	17
技术支持 .....	17

## 引脚配置

图 1. 32-SOIC/TSOP II 引脚分布



## 产品系列概述

产品	范围	$V_{CC}$ 范围 (V)	速率 (ns)	功耗			
				工作电流 $I_{CC}$ (mA)		待机电流 $I_{SB2}$ ( $\mu$ A)	
				$f = f_{max}$			
				典型值 [2]	最大值	典型值 [2]	最大值
CY62148G18	工业级	1.65 V–2.2 V	55	—	20	—	10
CY62148G30		2.2 V–3.6 V	45	—	20	3.5	8.7
CY62148G		4.5 V–5.5 V					

### 注释

2. 典型值仅供参考，并未得以保证，也未经过测试。典型值的适用条件为： $V_{CC} = 1.8$  V（对于  $V_{CC}$  范围为 1.65 V 到 2.2 V）， $V_{CC} = 3$  V（对于  $V_{CC}$  范围为 2.2 V 到 3.6 V）， $V_{CC} = 5$  V（对于  $V_{CC}$  范围为 4.5 V 到 5.5 V）， $T_A = 25$  °C。

## 最大额定值

超过最大额定值可能会缩短器件的使用寿命。用户指导未经过测试。

存放温度 .....	-65 °C 到 +150 °C
通电状态下的环境温度.....	-55 °C 到 +125 °C
接地电位的供电电压 [3]	-0.5 V 到 V <sub>CC</sub> + 0.5 V
应用于高阻态下的输出的直流电压 [3]	-0.5 V 到 V <sub>CC</sub> + 0.5 V
直流输入电压 [3]	-0.5 V 到 V <sub>CC</sub> + 0.5 V

到输出的输出电流 (低电平状态中) .....	20 mA
静电放电电压 (MIL-STD-883, 方法 3015) .....	>2001 V
栓锁电流 .....	>140 mA

## 工作范围

范围	环境温度	V <sub>CC</sub> <sup>[4]</sup>
工业级	-40 °C 到 +85 °C	1.65 V 到 2.2 V, 2.2 V 到 3.6 V, 4.5 V 到 5.5 V

## 直流电气特性

工作温度范围为 -40 °C 到 85 °C

参数	说明	测试条件	45 / 55 ns			单位
			最小值	典型值	最大值	
V <sub>OH</sub>	输出高电压	1.65 V 到 2.2 V V <sub>CC</sub> = 最小值, I <sub>OH</sub> = -0.1 mA	1.4	-	-	V
		2.2 V 到 2.7 V V <sub>CC</sub> = 最小值, I <sub>OH</sub> = -0.1 mA	2	-	-	
		2.7 V 到 3.6 V V <sub>CC</sub> = 最小值, I <sub>OH</sub> = -1.0 mA	2.2	-	-	
		4.5 V 到 5.5 V V <sub>CC</sub> = 最小值, I <sub>OH</sub> = -1.0 mA	2.4	-	-	
		4.5 V 到 5.5 V V <sub>CC</sub> = 最小值, I <sub>OH</sub> = -0.1 mA	V <sub>CC</sub> - 0.5 <sup>[5]</sup>	-	-	
V <sub>OL</sub>	输出低电压	1.65 V 到 2.2 V V <sub>CC</sub> = 最小值, I <sub>OL</sub> = 0.1 mA	-	-	0.2	V
		2.2 V 到 2.7 V V <sub>CC</sub> = 最小值, I <sub>OL</sub> = 0.1 mA	-	-	0.4	
		2.7 V 到 3.6 V V <sub>CC</sub> = 最小值, I <sub>OL</sub> = 2.1 mA	-	-	0.4	
		4.5 V 到 5.5 V V <sub>CC</sub> = 最小值, I <sub>OL</sub> = 2.1 mA	-	-	0.4	
V <sub>IH</sub>	输入高电压	1.65 V 到 2.2 V -	1.4	-	V <sub>CC</sub> + 0.2 <sup>[3]</sup>	V
		2.2 V 到 2.7 V -	2	-	V <sub>CC</sub> + 0.3 <sup>[3]</sup>	
		2.7 V 到 3.6 V -	2	-	V <sub>CC</sub> + 0.3 <sup>[3]</sup>	
		4.5 V 到 5.5 V -	2.2	-	V <sub>CC</sub> + 0.5 <sup>[3]</sup>	
V <sub>IL</sub>	输入低电压	1.65 V 到 2.2 V -	-0.2 <sup>[3]</sup>	-	0.4	V
		2.2 V 到 2.7 V -	-0.3 <sup>[3]</sup>	-	0.6	
		2.7 V 到 3.6 V -	-0.3 <sup>[3]</sup>	-	0.8	
		4.5 V 到 5.5 V -	-0.5 <sup>[3]</sup>	-	0.8	
I <sub>IX</sub>	输入漏电流	GND ≤ V <sub>IN</sub> ≤ V <sub>CC</sub>	-1	-	+1	μA
I <sub>OZ</sub>	输出漏电流	GND ≤ V <sub>OUT</sub> ≤ V <sub>CC</sub> , 输出处于禁用状态	-1	-	+1	μA
I <sub>CC</sub>	V <sub>CC</sub> 工作供电电流	V <sub>CC</sub> = 最大值, I <sub>OUT</sub> = 0 mA, CMOS 电平	f = 22.22 MHz (45 ns)	-	-	20 mA
			f = 18.18 MHz (55 ns)	-	-	20 mA
			f = 1 MHz	-	-	6 mA

### 注释:

3. 在脉冲宽度小于 2 ns 时, V<sub>IL(min)</sub> = -2.0 V 和 V<sub>IH(max)</sub> = V<sub>CC</sub> + 2 V。
4. 完整的器件交流操作假设 0 到 V<sub>CC(min)</sub> 的升降时间为 100 μs, V<sub>CC</sub> 稳定下来的等待时间为 200 μs。
5. 该参数由设计保证, 但未经过测试。

## 直流电气特性 (续)

工作温度范围为  $-40^{\circ}\text{C}$  到  $85^{\circ}\text{C}$

参数	说明	测试条件	45 / 55 ns			单位
			最小值	典型值	最大值	
$I_{SB1}^{[6]}$	自动断电 电流 — CMOS 输入; $V_{CC} = 2.2\text{ V}$ 到 $3.6\text{ V}$ 和 $4.5\text{ V}$ 到 $5.5\text{ V}$	$\overline{CE}_1 \geq V_{CC} - 0.2\text{ V}$ 或 $\overline{CE}_2 \leq 0.2\text{ V}$ , $V_{IN} \geq V_{CC} - 0.2\text{ V}$ 或 $V_{IN} \leq 0.2\text{ V}$ ,	—	—	8.7	$\mu\text{A}$
	自动断电 电流 — CMOS 输入 $V_{CC} = 1.65\text{ V}$ 到 $2.2\text{ V}$	$f = f_{max}$ (地址和数据), $f = 0$ ( $\overline{OE}$ 和 $\overline{WE}$ ), $V_{CC}$ = 最大值	—	—	10	
$I_{SB2}^{[6]}$	自动断电 电流 — CMOS 输入 $V_{CC} = 2.2\text{ V}$ 到 $3.6\text{ V}$ 和 $4.5\text{ V}$ 到 $5.5\text{ V}$	$\overline{CE}_1 \geq V_{CC} - 0.2\text{ V}$ 或 $\overline{CE}_2 \leq 0.2\text{ V}$ , $V_{IN} \geq V_{CC} - 0.2\text{ V}$ 或 $V_{IN} \leq 0.2\text{ V}$ ,	25 °C [7]	—	3.5	3.7
		$f = 0$ , $V_{CC}$ = 最大值	40 °C [7]	—	—	4.8
			70 °C [7]	—	—	7
			85 °C	—	—	8.7
	自动断电 电流 — CMOS 输入 $V_{CC} = 1.65\text{ V}$ 到 $2.2\text{ V}$	$\overline{CE}_1 \geq V_{CC} - 0.2\text{ V}$ 或 $\overline{CE}_2 \leq 0.2\text{ V}$ , $V_{IN} \geq V_{CC} - 0.2\text{ V}$ 或 $V_{IN} \leq 0.2\text{ V}$ ,	25 °C [7]	—	3.5	4.3
		$f = 0$ , $V_{CC}$ = 最大值	40 °C [7]	—	—	5
			70 °C [7]	—	—	7.5
			85 °C	—	—	10

### 注释:

6. 芯片使能  $\overline{CE}$  必须连接到 CMOS 电平, 以满足  $I_{SB1}$  /  $I_{SB2}$  /  $I_{CCDR}$  规范。其他输入可处于悬空状态。
7.  $I_{SB2}$  在  $25^{\circ}\text{C}$ 、 $40^{\circ}\text{C}$ 、 $70^{\circ}\text{C}$  下的限制以及  $85^{\circ}\text{C}$  下的典型限制仅通过设计保证, 并未经过 100% 的测试。

## 电容


参数 [8]	说明	测试条件	最大值	单位
$C_{IN}$	输入电容	$T_A = 25^\circ C, f = 1 MHz, V_{CC} = V_{CC(\text{typ})}$	10	pF
$C_{OUT}$	输出电容		10	pF

## 热阻

参数 [8]	说明	测试条件	32-SOIC	32-TSOP II	单位
$\Theta_{JA}$	热阻 (结至环境)	在无风环境中, 被焊接到 $3 \times 4.5$ 英寸的四层印刷电路板上	51.79	79.03	$^\circ C/W$
$\Theta_{JC}$	热阻 (结至外壳)		25.12	17.44	$^\circ C/W$

## 交流测试负载和波形

图 2. 交流测试负载和波形 [9]



参数	1.8 V	2.5 V	3.0 V	5.0 V	单位
$R_1$	13500	16667	1103	1800	$\Omega$
$R_2$	10800	15385	1554	990	$\Omega$
$R_{TH}$	6000	8000	645	639	$\Omega$
$V_{TH}$	0.80	1.20	1.75	1.77	V

### 注释:

8. 进行任何可能影响这些参数的设计或流程更改之前以及之后，都需要进行测试。
9. 完整的器件操作要求线性  $V_{CC}$  从  $V_{DR}$  到  $V_{CC(\min)}$  的升降时间  $\geq 100\mu s$ ，或保持为  $V_{CC(\min)}$  的时间  $\geq 100\mu s$ 。


## 数据保留特性

工作范围

参数	说明	条件	最小值	典型值 <sup>[10]</sup>	最大值	单位
$V_{DR}$	数据保留的 $V_{CC}$		1	-	-	V
$I_{CCDR}^{[11, 12]}$	数据保留电流	$V_{CC} = 1.2 \text{ V}$ , $\overline{CE}_1 \geq V_{CC} - 0.2 \text{ V}$ 或 $CE_2 \leq 0.2 \text{ V}$ , $V_{IN} \geq V_{CC} - 0.2 \text{ V}$ 或 $V_{IN} \leq 0.2 \text{ V}$	-	-	13	$\mu\text{A}$
$t_{CDR}^{[13, 14]}$	芯片取消选择到数据保留的时间		0	-	-	ns
$t_R^{[14]}$	操作恢复的时间		45/55	-	-	ns

## 数据保留波形

图 3. 数据保留波形



**注释:**

10. 典型值仅供参考，并不能保证，也未经过测试。典型值的适用条件为： $V_{CC} = 1.8 \text{ V}$ （对于  $V_{CC}$  范围为  $1.65 \text{ V}$  到  $2.2 \text{ V}$ ）， $V_{CC} = 3 \text{ V}$ （对于  $V_{CC}$  范围为  $2.2 \text{ V}$  到  $3.6 \text{ V}$ ）， $V_{CC} = 5 \text{ V}$ （对于  $V_{CC}$  范围为  $4.5 \text{ V}$  到  $5.5 \text{ V}$ ）， $T_A = 25^\circ\text{C}$ 。
11. 芯片使能  $\overline{CE}$  必须连接到 CMOS 电平，以满足  $I_{SB1} / I_{SB2} / I_{CCDR}$  规范。其他输入可处于悬空状态。
12. 器件首先以  $V_{CC(\min)}$  进行通电，然后再降到  $V_{DR}$  后， $I_{CCDR}$  才能得到保证。
13. 这些参数是由设计保证。
14. 完整的器件操作要求线性  $V_{CC}$  从  $V_{DR}$  到  $V_{CC(\min)}$  的升降时间  $\geq 100 \mu\text{s}$ ，或保持为  $V_{CC(\min)}$  的时间  $\geq 100 \mu\text{s}$ 。

## 交流开关特性

参数 [15、 16]	说明	45 ns		55 ns		单位
		最小值	最大值	最小值	最大值	
<b>读周期</b>						
$t_{RC}$	读周期时间	45	—	55	—	ns
$t_{AA}$	地址到数据有效的时间	—	45	—	55	ns
$t_{OHA}$	地址更改后的数据保持时间	10	—	10	—	ns
$t_{ACE}$	$\overline{CE}$ 为低电平到数据有效的时间	—	45	—	55	ns
$t_{DOE}$	$\overline{OE}$ 为低电平到数据有效的时间	—	22	—	25	ns
$t_{LZOE}$	$\overline{OE}$ 为低电平到低阻态的时间 [17]	5	—	5	—	ns
$t_{HZOE}$	$\overline{OE}$ 为高电平到高阻态的时间 [17、 18]	—	18	—	18	ns
$t_{LZCE}$	$\overline{CE}$ 为低电平到低阻态的时间 [17]	10	—	10	—	ns
$t_{HZCE}$	$\overline{CE}$ 为高电平到高阻态的时间 [17、 18]	—	18	—	18	ns
$t_{PU}$	$\overline{CE}$ 为低电平到上电的时间	0	—	0	—	ns
$t_{PD}$	$\overline{CE}$ 为高电平到断电的时间	—	45	—	55	ns
<b>写周期 [19、 20]</b>						
$t_{WC}$	写周期的时间	45	—	55	—	ns
$t_{SCE}$	$\overline{CE}$ 为低电平到写周期结束的时间	35	—	45	—	ns
$t_{AW}$	地址建立到写周期结束的时间	35	—	45	—	ns
$t_{HA}$	写周期结束后地址保持的时间	0	—	0	—	ns
$t_{SA}$	地址设置到写周期开始的时间	0	—	0	—	ns
$t_{PWE}$	$\overline{WE}$ 脉冲宽度	35	—	40	—	ns
$t_{SD}$	数据建立到写周期结束的时间	25	—	25	—	ns
$t_{HD}$	写周期结束后数据保持的时间	0	—	0	—	ns
$t_{HZWE}$	$\overline{WE}$ 为低电平到高阻态的时间 [17、 18]	—	18	—	20	ns
$t_{LZWE}$	$\overline{WE}$ 为高电平到低阻态的时间 [17]	10	—	10	—	ns

### 注释:

15. 测试条件假设如下: 信号跃变时间(上升 / 下降)不大于 3 ns, 时序参考电平为 1.5 V (对于  $V_{CC} \geq 3$  V) 和  $V_{CC}/2$  (对于  $V_{CC} < 3$  V), 输入脉冲电平范围为 0 到 3 V (对于  $V_{CC} \geq 3$  V) 和 0 到  $V_{CC}$  (对于  $V_{CC} < 3$  V)。除非另有说明, 否则读周期的测试条件使用的是“交流测试负载和波形”一节中所显示的输出加载。
16. 这些参数是由设计保证。
17. 在所有温度和电压范围条件下, 对于所有器件,  $t_{HZCE}$  低于  $t_{LZCE}$ ,  $t_{HZOE}$  低于  $t_{LZOE}$  和  $t_{HZWE}$  低于  $t_{LZWE}$ 。
18.  $t_{HZOE}$ 、 $t_{HZCE}$  和  $t_{HZWE}$  转换的测量条件为输出处于高阻态。
19. 存储器的内部写操作在  $\overline{WE} = V_{IL}$  并且  $\overline{CE} = V_{IL}$  时发生。必须使所有信号进入活动状态才能启动写操作, 而任何信号进入非活动状态, 都会终止该操作。终止写入操作的信号边沿作为输入数据建立和保持时序的参考源。
20. 第三个写周期 ( $\overline{WE}$  被控制,  $\overline{OE}$  为低电平) 的最小脉冲宽度应等于  $t_{SD}$  和  $t_{HZWE}$  的总和。

## 开关波形

图 4. 第一个读周期（地址转换控制）[21、22]





图 5. 第二个读周期（ $\overline{OE}$  控制）[22、23]




### 注释：

21. 器件持续被选择。  $\overline{OE} = V_{IL}$ ,  $\overline{CE} = V_{IL}$ 。
22. 在读取周期中,  $\overline{WE}$  处于高电平。
23. 地址有效在  $\overline{CE}$  的低电平转换前发生或者同步发生。

## 开关波形 (续)

图 6. 第一个写周期 ( $\overline{WE}$  控制) [24、25、26]



### 注释:

24. 在读取周期中,  $\overline{WE}$  处于高电平。
25. 存储器的内部写操作在  $\overline{WE} = V_{IL}$  并且  $\overline{CE} = V_{IL}$  时发生。必须使所有信号进入活动状态才能启动写操作, 而任何信号进入非活动状态, 都会终止该操作。终止写入操作的信号边沿作为输入数据建立和保持时序的参考源。
26. 如果  $\overline{CE} = V_{IH}$  或  $\overline{OE} = V_{IH}$ , 数据 I/O 将处于高阻态。

## 开关波形 (续)

图 7. 第二个写周期 ( $\overline{CE}$  控制) [27、28]





图 8. 第三个写周期 ( $\overline{WE}$  控制,  $\overline{OE}$  为低电平) [27、28、29]



### 注释:

27. 存储器的内部写操作在  $\overline{WE} = V_{IL}$  并且  $\overline{CE} = V_{IL}$  时发生。必须使所有信号进入活动状态才能启动写操作，而任何信号进入非活动状态，都会终止该操作。终止写入操作的信号边沿作为输入数据建立和保持时序的参考源。
28. 如果  $\overline{CE} = V_{IH}$  或  $\overline{OE} = V_{IH}$ ，数据 I/O 将处于高阻态。
29. 第三个写周期 ( $\overline{WE}$  被控制,  $\overline{OE}$  为低电平) 的最小写入脉冲宽度应为  $t_{HZWE}$  和  $t_{SD}$  的总和。

## 真值表 — CY62148G

<b>CE</b>	<b>WE</b>	<b>OE</b>	<b>输入 / 输出</b>	<b>模式</b>	<b>电源</b>	<b>配置</b>
H	X <sup>[30]</sup>	X <sup>[30]</sup>	高阻态	取消选择 / 断电	待机电流 ( $I_{SB}$ )	512 K × 8
L	H	L	数据输出 (I/O <sub>0</sub> –I/O <sub>7</sub> )	读	活动 ( $I_{CC}$ )	512 K × 8
L	H	H	高阻态	输出禁用	活动 ( $I_{CC}$ )	512 K × 8
L	L	X <sup>[30]</sup>	数据输入 (I/O <sub>0</sub> –I/O <sub>7</sub> )	写	活动 ( $I_{CC}$ )	512 K × 8


### 注释

30. 芯片使能的 ‘X’ (无需关注) 状态指的是信号的逻辑状态 (高电平或低电平)。这些引脚不支持中间电压电平。

## 订购信息


速度 (ns)	电压范围	订购代码	封装图	封装类型	工作范围
45	2.2 V 到 3.6 V	CY62148G30-45SXII	51-85081	32-SOIC (450 Mil)	工业级
		CY62148G30-45ZSXI	51-85095	32-TSOP II	
	4.5 V 到 5.5 V	CY62148G-45SXII	51-85081	32-SOIC (450 Mil)	
		CY62148G-45ZSXI	51-85095	32-TSOP II	
55	2.2 V 到 3.6 V	CY62148G18-55SXII	51-85081	32-TSOP II	

## 订购代码定义




## 封装图

图 9. 32-SOIC (450 Mil) S32.45/SZ32.45 封装外形, 51-85081



51-85081 \*E

图 10. 32-TSOP II (20.95 × 11.76 × 1.0 mm) ZS32 封装外形, 51-85095



51-85095 \*D

## 缩略语

缩略语	说明
CE	芯片使能
CMOS	互补金属氧化物半导体
I/O	输入 / 输出
OE	输出使能
SRAM	静态随机存取存储器
TSOP	薄小外型封装
VFBGA	间距极细的球栅阵列
WE	写使能

## 文档规范

### 测量单位

符号	测量单位
°C	摄氏度
MHz	兆赫兹
µA	微安
µs	微秒
mA	毫安
mm	毫米
ns	纳秒
Ω	欧姆
%	百分比
pF	皮法
V	伏特
W	瓦特

## 文档修订记录

文档标题: CY62148G MoBL®, 带有纠错码 (ECC) 的 4 Mbit (512K 字 × 8 位) 静态 RAM  
文档编号: 001-97581

版本	ECN 编号	变更者	提交日期	变更说明
**	4769229	SNYQ	06/10/2015	本文档版本号为 Rev**, 译自英文版 001-95415 Rev**。
*A	5138392	SNYQ	02/16/2016	本文档版本号为 Rev*A, 译自英文版 001-95415 Rev*C。

## 销售、解决方案和法律信息

### 全球销售和设计支持

赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问[赛普拉斯所在地](#)。

#### 产品

汽车级产品	<a href="http://cypress.com/go/automotive">cypress.com/go/automotive</a>
时钟与缓冲器	<a href="http://cypress.com/go/clocks">cypress.com/go/clocks</a>
接口	<a href="http://cypress.com/go/interface">cypress.com/go/interface</a>
照明与电源控制	<a href="http://cypress.com/go/powerpsoc">cypress.com/go/powerpsoc</a>
存储器	<a href="http://cypress.com/go/memory">cypress.com/go/memory</a>
PSoC	<a href="http://cypress.com/go/psoc">cypress.com/go/psoc</a>
触摸感应产品	<a href="http://cypress.com/go/touch">cypress.com/go/touch</a>
USB 控制器	<a href="http://cypress.com/go/USB">cypress.com/go/USB</a>
无线 / 射频	<a href="http://cypress.com/go/wireless">cypress.com/go/wireless</a>

#### PSoC® 解决方案

<a href="http://psoc.cypress.com/solutions">psoc.cypress.com/solutions</a>
<a href="#">PSoC 1   PSoC 3   PSoC 4   PSoC 5LP</a>

#### 赛普拉斯开发者社区

<a href="#">社区</a>	<a href="#">论坛</a>	<a href="#">博客</a>	<a href="#">视频</a>	<a href="#">训练</a>
--------------------	--------------------	--------------------	--------------------	--------------------

#### 技术支持

<a href="http://cypress.com/go/support">cypress.com/go/support</a>
--

© 赛普拉斯半导体公司，2015-2016。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担责任。也不会以明示或暗示的方式授予任何专利许可或其他权利。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

所有源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对这类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用可能适用于赛普拉斯软件许可协议的限制。