

4 Mbit (512 K × 8) 串行 (SPI) F-RAM

性能

- 4 Mbit 铁电性随机存取存储器 (F-RAM) 的逻辑组织方式为 512 K × 8
 - 高耐久性: 100 万亿 (10^{14}) 次写 / 读
 - 151 年的数据保留时间 (参考数据保留时间和耐久性表)
 - NoDelay™ 写操作
 - 可靠性较高的高级铁电工艺
- 高速串行外设接口 (SPI)
 - 频率高达 40 MHz
 - 串行闪存和 EEPROM 的硬件直接替代
 - 支持 SPI 模式 0 (0,0) 和模式 3 (1,1)
- 精密的写入保护方案
 - 使用写保护 (\overline{WP}) 引脚提供硬件保护
 - 使用写禁用指令提供软件保护
 - 可为 1/4、1/2 或整个阵列提供软件模块保护
- 设备 ID
 - 制造商 ID 和产品 ID
- 低功耗
 - 频率为 1 MHz 时, 在活动模式下的电流为 300 μ A
 - 在待机模式下的电流为 100 μ A (典型值)
 - 在睡眠模式下的电流为 3 μ A (典型值)
- 低电压操作: $V_{DD} = 2.0$ V 到 3.6 V
- 工业级温度范围: -40 °C 到 $+85$ °C
- 封装
 - 8 引脚小型塑封集成电路 (SOIC) 封装
 - 8 引脚薄型扁平无引脚 (TDFN) 封装
- 符合有害物质限制 (RoHS)

功能说明

CY15B104Q 是使用了高级铁电工艺的 4 Mbit 非易失性存储器。铁电性随机存取存储器 (即 F-RAM) 是一种非易失性存储器, 其读和写操作方式与 RAM 一样。它提供 151 年的可靠数据保留时间, 并解决了由串行闪存、EEPROM 和其他非易失性存储器造成的复杂性、开销和系统级可靠性的问题。


与串行闪存和 EEPROM 不同的是, CY15B104Q 以总线速度执行写操作。并且它不会引起任何写操作延迟。在每个字节成功传输到器件后, 数据立即被写入到存储器阵列。这时, 可以开始执行下一个总线周期而不需要轮询数据。此外, 与其他非易失性存储器相比, 该产品提供了更多的擦写次数。CY15B104Q 能够支持 10^{14} 读 / 写周期, 或支持比 EEPROM 多 1 亿次的写周期。

由于具有这些特性, 因此 CY15B104Q 适用于需要频繁或快速写入的非易失性存储器应用。示例的范围包括从数据收集 (其中写周期数量是非常重要的) 到满足工业级控制 (其中串行闪存或 EEPROM 的较长写时间会使数据丢失)。

作为硬件替代时, CY15B104Q 为串行 EEPROM 或闪存的用户提供大量好处。CY15B104Q 使用高速的 SPI 总线, 从而可以改进 F-RAM 技术的高速写入功能。该设备包含一个只读的器件 ID, 通过该 ID, 主机可以确定制造商、产品容量和产品版本。在 -40 °C 到 $+85$ °C 的工业温度范围内, 该器件规范得到保证。

要获取相关文档的完整列表, 请点击[此处](#)。

逻辑框图



目录

引脚布局	3	工作范围	12
引脚定义	3	直流电气特性	12
概述	4	数据保留时间和耐久性	13
存储器架构	4	电容	13
串行外设接口 (SPI) 总线	4	热阻	13
SPI 概述	4	交流测试条件	13
SPI 模式	5	交流开关特性	14
加电到第一次访问的时间	6	电源循环时序	16
指令结构	6	订购信息	17
WREN — 设置写使能锁存	6	订购代码定义	17
WRDI — 复位写使能锁存	6	封装图	18
状态寄存器和写保护	7	缩略语	20
读取状态寄存器 (RDSR)	7	文档规范	20
写状态寄存器 (WRSR)	7	测量单位	20
存储器操作	8	文档修订记录页	21
写操作	8	销售、解决方案和法律信息	22
读操作	8	全球销售和 design 支持	22
快速读取操作	8	产品	22
HOLD 引脚操作	10	PSoC® 解决方案	22
睡眠模式	10	赛普拉斯开发者社区	22
器件 ID	11	技术支持	22
耐久性	11		
最大额定值	12		

引脚布局

图 1. 8 引脚 SOIC 封装的引脚分布





图 2. 8 引脚 TDFN 封装的引脚分布



引脚定义

引脚名称	I/O 类型	说明
CS	输入	芯片选择。 通过该低电平有效的输入可以激活设备。当该输入为高电平，则器件会进入低功耗待机模式，并忽略其他输入，并且输出是三态的。该输入为低电平时，器件将激活 SCK 信号。每一个操作码前，CS 上必须产生一个下降沿。
SCK	输入	串行时钟。 所有输入 / 输出操作与串行时钟同步。各输入被锁存在上升沿上进行，并且各输出在下降沿上进行。由于该器件是同步的，因此时钟频率的值范围为 0 到 40 MHz，可以随时中断该时钟频率。
SI ^[1]	输入	串行输入。 所有数据均通过该引脚转送给器件。该引脚在 SCK 的上升沿上进行采样，并且在其他时间内被忽略。应该始终将该引脚驱动到有效的逻辑电平，以满足 IDD 规范。
SO ^[1]	输出	串行输出。 这是数据输出引脚。该引脚在进行读操作时被驱动，并在其他时间内保持三态，包括 HOLD 为低电平的情况。数据转换在串行时钟的下降沿上被驱动。
WP	输入	写入保护。 当 WPEN 为 ‘1’ 时，该低有效引脚防止对状态寄存器进行写操作。因为其他写保护特性都是通过状态寄存器控制的，所以该性能很重要的。有关写保护的完整说明，请参考 第 7 页上的状态寄存器和写保护 。如果不使用该引脚，必须将其连接到 VDD。
HOLD	输入	HOLD 引脚。 当主机 CPU 必须中断存储器操作以进行其他操作时，会使用 HOLD 引脚。HOLD 引脚为低电平时，当前操作被暂停。该器件忽略 SCK 或 CS 上发生的任何转换。HOLD 上的所有转换必须在 SCK 为 LOW 时进行。如果不使用该引脚，必须将其连接到 VDD。
VSS	电源	器件的接地。必须连接至系统接地端。
VDD	电源	器件的电源输入。
EXPOSED PAD (裸露焊盘)	无连接	8 引脚 TDFN 封装底层上的 EXPOSED PAD 引脚未连接到 die。EXPOSED PAD 引脚必须处于悬空状态。

注释:

1. 对于单引脚数据接口，可将 SI 连接到 SO。

概述

CY15B104Q 是一个串行的 F-RAM 存储器。该存储器阵列被逻辑组织为 524,288 x8 位，通过使用工业标准的串行外设接口 (SPI) 总线可以访问该存储器阵列。F-RAM 和串行闪存以及串行 EEPROM 的功能操作是相同的。CY15B104Q 与串行闪存或具有相同引脚分布的 EEPROM 的主要区别在于 F-RAM 具有更好的写性能、高耐久性和低功耗。

存储器架构

访问 CY15B104Q 时，用户可以寻址 512 K 地址的每 8 个数据位。这些 8 数据位被连续移入或移出。通过使用 SPI 协议可以访问这些地址，该协议包含一个芯片选择（用于支持总线上的多个器件）、一个操作码和一个 3 字节地址。该地址范围的高 5 位都是‘无需关注’的值。19 位的完整地址独立指定每个字节的地址。

CY15B104Q 的大多数功能可以由 SPI 接口控制或通过板上电路处理。存储器的访问时间几乎为零，但要考虑串行协议所需要的时间。因此，该存储器以 SPI 总线的速度进行读/写操作。与串行闪存或 EEPROM 不同的是，不需要轮询设备的就绪条件，这是因为写操作是以总线速度进行的。新的总线数据操作移入器件时，写操作已完成。更多详细信息，请参阅‘接口’部分介绍的内容。

串行外设接口 (SPI) 总线

CY15B104Q 是一个 SPI 从设备，它的运行速度可达 40 MHz。该高速串行总线为 SPI 主设备提供了性能优良的串行通信。许多通用微控制器具有硬件 SPI 端口，允许直接连接。对于没有硬件 SPI 端口的微控制器，通过使用普通端口引脚可以简单地模拟该端口。CY15B104Q 在 SPI 模式 0 和模式 3 下运行。

SPI 概述

SPI 是带有芯片选择 (\overline{CS})、串行输入 (SI)、串行输出 (SO) 和串行时钟 (SCK) 引脚的四引脚接口。

SPI 是同步的串行接口，它使用时钟和数据引脚进行存储器访问并支持数据总线上的多个设备。使用 \overline{CS} 引脚可激活 SPI 总线上的器件。

芯片选择、时钟和数据之间的关系是由 SPI 模式决定的。该设备支持 SPI 的模式 0 和模式 3。在两种模式下，数据都在 SCK 上升沿记录到 F-RAM（从 \overline{CS} 变为有效之后的第一个上升沿）内。

SPI 协议由操作码控制。这些操作码规定了从总线主设备到从设备的所有指令。激活 \overline{CS} 以后，总线主设备传输的第一个字节便是操作码。随后，可以传输地址和数据。在完成某个操作并发出

新的操作码前， \overline{CS} 必须进入无效状态。SPI 协议中的常用术语如下所示：

SPI 主设备

SPI 主设备控制 SPI 总线上的操作。SPI 总线上仅有一个主设备，但可有一个或多个从设备。所有从设备共享同一 SPI 总线。主设备可通过 \overline{CS} 引脚选择任一从设备。所有操作必须由主设备发起，主设备通过将从设备的 \overline{CS} 引脚置于低电平状态来激活从设备。主设备也生成 SCK（串行时钟），SI 和 SO 线上的所有数据传输均与该时钟同步。

SPI 从设备

SPI 从设备由主设备通过片选线激活。来自 SPI 主设备的串行时钟作为从设备的输入，所有通信均与该时钟同步。SPI 从设备不会在 SPI 总线上发起通信，而仅执行主设备发出的指令。

CY15B104Q 可用作 SPI 从设备，并与其他 SPI 从设备共享 SPI 总线。

芯片选择 (\overline{CS})

要选择任一从设备，主设备必须下拉相应 \overline{CS} 引脚。仅当 \overline{CS} 引脚为低电平状态时，才能将指令发送到从设备。未选择器件时，将忽略通过 SI 引脚的数据，同时，串行输出引脚 (SO) 保持高阻抗状态。

注意：新指令必须从 \overline{CS} 的下降沿开始。因此，对每个有效的芯片选择循环只可发出一个操作码。

串行时钟 (SCK)

串行时钟由 SPI 主设备生成，在 \overline{CS} 变为低电平后，通信将与该时钟同步。

CY15B104Q 采用 SPI 模式 0 和模式 3 进行数据通信。在两种模式下，从设备在 SCK 的上升沿上锁存输入，输出在下降沿发出。因此，SCK 的第一个上升沿表示 SI 引脚上 SPI 指令已接收到第一个最高有效位 (MSB)。此外，所有数据输入和输出均与串行时钟 (SCK) 同步。

数据传输 (SI/SO)

SPI 数据总线由 SI 和 SO 两条线组成，可用于串行数据通信。SI 也称为主出从入 (MOSI)，SO 则称为主入从出 (MISO)。主设备通过 SI 引脚将指令发送到从设备，从设备通过 SO 引脚进行响应。如以上所述，多个从设备可共享 SI 和 SO 线。

CY15B104Q 为 SI 和 SO 提供可连接至主设备的两个独立引脚，如图 3 所示。

对于没有专用 SPI 总线的微控制器，可以使用通用端口。为了减少微控制器上的硬件资源，可以将两个数据引脚（SI、SO）连接在一起并将 HOLD 和 WP 引脚置于高电平。图 4 显示了仅适用于三个引脚的配置情况。

最高有效位（MSB）

SPI 协议要求发送的第一位为最高有效位（MSB）。该条件对地址和数据传输均有效。

4 Mbit 串行 F-RAM 需要一个 3 字节地址才能进行读取和写入操作。因为地址只有 19 位，所以器件会忽略所载入的前 5 位。虽

然无需关注这五位，但赛普拉斯建议将这些位设置为 ‘0’，以通过无缝切换实现更高存储容量。

串行操作码

若在 CS 处于低电平状态时选中从设备，接收到的第一字节将作为既定操作的操作码。CY15B104Q 使用标准操作码访问存储器。

无效的操作码

如果收到无效的操作码，该操作码将被忽略。器件将忽略在 SI 引脚上的任何额外串行数据，直到 CS 的下一个下降沿，与此同时，SO 引脚保持三态。

状态寄存器

CY15B104Q 有一个 8 位的状态寄存器。状态寄存器中的各位用于配置 SPI 总线。第 7 页上的表 3 对这些位进行了说明。

图 3. 使用 SPI 端口进行系统配置





图 4. 不使用 SPI 端口进行系统配置



SPI 模式

CY15B104Q 可由微控制器进行驱动，该控制器的 SPI 外围设备可运行以下列任一模式：

- SPI 模式 0（CPOL = 0，CPHA = 0）
- SPI 模式 3（CPOL = 1，CPHA = 1）

在两种模式下，均在 SCK 的上升沿上锁存输入数据（该上升沿是从 CS 变为有效之后的第一个上升沿）。如果时钟从高电平状

态启动（在模式 3 中），则采用时钟触发后的第一个上升沿。输出数据在 SCK 的下降沿上有效。

两种 SPI 模式如第 6 页上的图 5 和第 6 页上的图 6 中所示。当总线主设备不传输数据时，时钟的状态为：

- 在模式 0 下，串行时钟保持为 0
- 在模式 3 下，串行时钟保持为 1

当器件通过将 \overline{CS} 引脚置为低电平状态而被选中时，该器件将通过 SCK 引脚状态检测出 SPI 模式。选择器件时，如果 SCK 引脚处于低电平状态，则采用 SPI 模式 0。如果 SCK 引脚处于高电平状态，它将在 SPI 模式 3 下工作。

图 5. SPI 模式 0





图 6. SPI 模式 3



加电到第一次访问的时间

加电后，在 t_{PU} 时间内，不能访问 CY15B104Q。用户必须遵守时序参数 t_{PU} ，该参数是从 V_{DD} （最小值）到第一次 \overline{CS} 为低电平的时间。

指令结构

有九个称为操作码的指令，总线主设备可以将这些指令发送到 CY15B104Q。在表 1 中列出了这些操作码。它们控制存储器执行的各项功能。

表 1. 操作码指令


名称	说明	操作码
WREN	置位写入使能锁存	0000 0110b
WRDI	复位写入使能锁存	0000 0100b
RDSR	读取状态寄存器	0000 0101b
WRSR	写状态寄存器	0000 0001b
READ	读取存储器数据	0000 0011b
FSTRD	快速读取存储器数据	0000 1011b
WRITE	写入存储器数据	0000 0010b
SLEEP	进入睡眠模式	1011 1001b
RDID	读取器件 ID	1001 1111b
Reserved	预留	1100 0011b
		1100 0010b
		0101 1010b
		0101 1011b

WREN — 设置写使能锁存

每当给 CY15B104Q 上电时，会禁止写操作。在进行任何写操作前，都必须发送 WREN 指令。发送 WREN 操作码后，用户可以发送后续操作码，以用于写操作。包括写状态寄存器（WRSR）和写存储器（WRITE）。

发送 WREN 操作码后，将设置内部写使能锁存。状态寄存器中的标志位（名称为 WEL）表示锁存的状态。WEL = ‘1’ 表示可以进行写操作。尝试对状态寄存器中的 WEL 位进行写操作，并不对它的状态产生任何影响——这是因为只有 WREN 操作码才能设置该位。进行 WRDI、WRSR 或 WRITE 写操作后，WEL 位将在 \overline{CS} 的上升沿上自动清除。这样可阻止对状态寄存器或 F-RAM 阵列进行其他写操作而不使用另一个 WREN 指令。图 7 显示的是 WREN 指令总线配置。


图 7. WREN 总线配置



WRDI — 复位写使能锁存

WRDI 指令通过清除写使能锁存来禁用所有写操作。通过读取状态寄存器中的 WEL 位和验证 WEL 为 ‘0’，用户可以验证各写操作已被禁用。图 8 显示的是 WRDI 指令的总线配置。

图 8. WRDI 总线配置



状态寄存器和写保护

CY15B104Q 的写保护特性是多层次的，并通过状态寄存器使能。状态寄存器的组织如下所示。WEL、BP0、BP1、位 4-5、WPEN 的默认出厂设置值为 ‘0’，位 6 的默认出厂设置值为 ‘1’。

表 2. 状态寄存器

位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0
WPEN (0)	X (1)	X (0)	X (0)	BP1 (0)	BP0 (0)	WEL (0)	X (0)

表 3. 状态寄存器位定义

位	定义	说明
位 0	无需关注	该位是不可写的，且读取时始终返回 ‘0’。
位 1 (WEL)	写入使能	WEL 指示器件是否使能写入功能。上电时，该位默认为 ‘0’（禁用）。 WEL = ‘1’ --> 使能写操作 WEL = ‘0’ --> 禁用写操作
位 2 (BP0)	模块保护位 ‘0’	用于模块保护。有关详细信息，请参见第 7 页上的表 4。
位 3 (BP1)	模块保护位 ‘1’	用于模块保护。有关详细信息，请参见第 7 页上的表 4。
位 4-5	无需关注	这些位都是不可写的，且读取时始终返回 ‘0’。
位 6	无需关注	该位是不可写的，且读取时始终返回 ‘1’。
位 7 (WPEN)	写保护使能位	用于使能写保护引脚 (\overline{WP}) 的功能。有关详细信息，请参见第 7 页上的表 5。

位 0 和位 4-5 的固定值为 ‘0’，位 6 的固定值为 ‘1’；不能修改这些位的值。请注意，不需要位 0（串行闪存和 EEPROM 中的“就绪或正在进行写过程”位），由于 F-RAM 在实时中进行写操作并不处于繁忙状态，因此读取它时始终返回 ‘0’。设备从睡眠模式唤醒的情况属于例外，具体在第 10 页上的睡眠模式中进行介绍。BP1 和 BP0 控制软件保护特性，这两位为非易失性位。WEL 标志表示写使能锁存的状态。尝试直接写入状态寄存器中的 WEL 位不会对其状态产生影响。该位由 WREN 指令内部置位，并分别由 WRDI 和 WRDI 指令清除。

BP1 和 BP0 均为存储器模块的写保护位。它们指定受写保护的存储器部分，如表 4 中所示。

表 4. 模块存储器的写保护

BP1	BP0	保护地址范围
0	0	无
0	1	60000h 到 7FFFFh（高 1/4）
1	0	40000h 到 7FFFFh（高 1/2）
1	1	00000h 到 7FFFFh（所有地址）

BP1 和 BP0 位，以及写使能锁存是防止写入存储器的唯一机制。其他写保护特性会防止对模块保护位进行无意更改。

状态寄存器中的写保护使能位 (WPEN) 控制硬件写保护 (\overline{WP}) 引脚的效果。WPEN 位为 ‘0’ 时， \overline{WP} 引脚的状态将被忽略。如果 WPEN 位为 ‘1’， \overline{WP} 引脚为低电平时将禁止写入状态寄存

器。因此，只有 WPEN = ‘1’ 和 \overline{WP} = ‘0’ 时，状态寄存器才受写保护。

表 5 汇总了写保护条件。

表 5. 写保护

WEL	WPEN	\overline{WP}	受保护的模块	无保护的模块	状态寄存器
0	X	X	受保护	受保护	受保护
1	0	X	受保护	无保护	无保护
1	1	0	受保护	无保护	受保护
1	1	1	受保护	无保护	无保护

读取状态寄存器 (RDSR)

通过使用 RDSR 指令，总线主设备可以验证状态寄存器中的内容。读取状态寄存器后可以了解写保护特性的当前状态。执行 RDSR 操作码后，CY15B104Q 将返回一个字节，包括状态寄存器的内容。

写状态寄存器 (WRSR)

WRSR 指令允许 SPI 总线主设备写入状态寄存器并通过根据要求设置 WPEN、BP0 和 BP1 位修改写保护配置。在发送 WRSR 指令前， \overline{WP} 引脚必须为高电平或处于无效状态。请注意在 CY15B104Q 上， \overline{WP} 仅防止写入状态寄存器而不能防止写入存储器阵列。发送 WRSR 指令前，用户必须发送 WREN 指令来使能写操作。执行 WRSR 指令就是执行一个写操作，因此可以清除写使能锁存。

图 9. RDSR 总线配置





图 10. WRSR 总线配置（不显示 WREN）



存储器操作

可接受高时钟频率的 SPI 接口体现 F-RAM 技术的快速写能力。与串行闪存和 EEPROM 不同的是，CY15B104Q 能以总线速度执行连续写操作。无需任何页寄存器，仍能够执行所有连续写操作数。

写操作

对存储器进行的所有写操作都开始于 WREN 操作码，这时将依次确认和取消确认 \overline{CS} 。下一个操作码是 WRITE。跟着 WRITE 操作码是一个三字节地址，该地址包含了将写入到存储器的第一个数据字节的 19 位地址（A18-A0）。三字节地址的高 5 位被忽略。后续字节是连续写入的数据字节。如果总线主设备继续发送时钟并保持 \overline{CS} 为低电平，则各地址将内部递增。如果达到最后地址 7FFFFh，计数器将翻转到 00000h。优先写入最高有效位。 \overline{CS} 的上升沿终止写操作。写操作在图 11 中显示。

注意：突发写操作达到保护模块地址时，自动地址递增将停止，而且器件将忽略写操作所接受的所有后续数据字节。

EEPROM 使用页面缓存来增加它们的写吞吐量。这样将可以补偿技术的慢速写操作。F-RAM 存储器没有页面缓冲器，因为在每个字节定时后（在第八个时钟后面），它将立即被写入到 F-RAM 阵列内。这样可以写入任何字节数量而没有页面缓存延迟。

注意：如果写操作过程中断电，那么只有最后完成的字节被写入。

读操作

\overline{CS} 的下降沿后，总线主设备将发送一个 READ 操作码。READ 指令后面是一个三字节地址，该地址包含读操作第一个字节的 19 位地址（A18-A0）。该地址的高 5 位被忽略。发送操作码和地址后，在随后的八个时钟内设备将输出读数据。在驱动读取数据字节期间，SI 输入被忽略。后续字节是连续读取的数据字节。如果总线主设备继续发送时钟并保持 \overline{CS} 为低电平，各地址将内部递增。如果达到最后地址 7FFFFh，计数器将翻转到 00000h。先读取数据最高有效位。 \overline{CS} 的上升沿终止读操作并使 SO 引脚处于三态。图 12 中显示了读操作。

快速读取操作

CY15B104Q 支持 FAST READ 操作码（0Bh），用于与串行闪存器件相兼容的代码。跟着 FAST READ 指令是一个三字节地址（该地址包含读操作第一个字节的 19 位地址（A18 到 A0）和一个虚拟字节。虚拟字节插入一个 8 时钟周期的读延迟。快速读操作与普通的读操作相同，但它需要另一个虚拟字节。收到操作码、地址和虚拟字节后，CY15B104Q 开始在 SO 线上驱动数据字节，优先驱动最高有效位。如果器件被选择并且时钟有效，则将继续进行发送。进行批量读取时，内部地址计数器将自动递增，另外，在达到最后地址 7FFFFh 后，计数器将翻转为 00000h。当器件在 SO 线上驱动数据时，SI 线上的转换将被忽略。 \overline{CS} 的上升沿终止快速读操作并使 SO 引脚处于三态。快速读操作在图 13 中显示。

图 11. 存储器写 (WREN 不显示) 操作




图 12. 存储器读操作





图 13. 快读操作




HOLD 引脚操作

通过使用 $\overline{\text{HOLD}}$ 引脚可以中断一个串行操作而不需要终止它。 SCK 为低电平时，如果总线主设备将 $\overline{\text{HOLD}}$ 引脚置于低电平，那

么当前操作将暂停。如果总线主器件将 $\overline{\text{HOLD}}$ 引脚置于高电平，将恢复一个操作。 $\overline{\text{HOLD}}$ 切换必须在 SCK 为低电平时进行，但 SCK 和 $\overline{\text{CS}}$ 引脚可以在保持状态期间进行切换。

图 14. $\overline{\text{HOLD}}$ 操作^[2]




睡眠模式

低功耗的睡眠模式可以在 CY15B104Q 器件上实现。当收到 SLEEP 操作码 B9h 后的 $\overline{\text{CS}}$ 上升沿时，器件将进入低功耗状态。一旦处于睡眠模式，将忽略 SCK 和 SI 引脚，并且将 SO 引脚置于高阻态 (HI-Z)，但是器件仍继续监控 $\overline{\text{CS}}$ 引脚。在 $\overline{\text{CS}}$ 的下

一个下降过程中，在 t_{REC} 时间内，器件将返回普通操作。在唤醒周期内， SO 引脚保持高阻态 (HI-Z)。这时，器件不需要响应操作码。要启动一个唤醒程序，控制器将发送一个“虚拟”读取操作（作为一个示例），并等待余下的 t_{REC} 时间。

图 15. 睡眠模式操作



注释:

2. 图 14 显示的是在输入和输出模式下的 $\overline{\text{HOLD}}$ 操作。

器件 ID


可以询问 CY15B104Q 器件的制造商、产品标识和晶元版本。通过使用 RDID 操作码 9Fh，用户可以读取制造商 ID 和产品 ID，这两个 ID 都是只读字节。JEDEC 分配制造商 ID 将赛普拉斯

(Ramtron) 标识符放置在数据库 7 内，因此连续的六个字节的 7Fh，一个字节 C2h，接下来两字节产品 ID。产品 ID 的长度为两个字节，包括系列代码、密度代码、子代码和产品版本代码。

表 6. 器件 ID

设备 ID (9 个字节)	设备 ID 说明					
	71–16 (56 位)	15–13 (3 位)	12–8 (5 位)	7–6 (2 位)	5–3 (3 位)	2–0 (3 位)
	制造商 ID	产品 ID				
		系列	密度	子代码	版本	保留
7F7F7F7F7F7FC22608h	01111111011111110111111101111110111101111111000010	001	00110	00	001	000

图 16. 读取器件 ID



耐久性

可以对 CY15B104Q 器件进行至少 10^{14} 次读或写访问。F-RAM 存储器以读取和恢复机制运行。因此，对存储器阵列进行（读或写）访问时，行基础采用擦写周期。F-RAM 架构是基于一个包括行和列阵列的，每列有 32K 行，每行有 64 位。对单字节或所有八个字节进行读或写访问时，整个行仅进行一次内部访问。在计算耐久性时，行中的每个字节只得算一次。表 7 显示的是 64 字节重复循环的耐久性计算，包括一个操作码、起始地址和一个连续 64 字节数据流。这样，通过该循环每个字节需要经过一个耐久性周期。即使时钟频率为 40 MHz，F-RAM 读和写操作的擦写次数仍然是无限的。

表 7. 重复 64 字节环路以达到耐久极限所需要的时间

SCK 频率 (MHz)	耐久性 周期 / 秒	耐久性 周期 / 年	达到极限所需的 年数
40	73,520	2.32×10^{12}	43.1
10	18,380	5.79×10^{11}	172.7
5	9,190	2.90×10^{11}	345.4

最大额定值

超过最大额定值可能会缩短器件的使用寿命。这些用户指导未经过测试。

存放温度 -55 °C 到 +125 °C

最长存储时间

在 125 °C 环境温度下 1000 个小时

在 85 °C 环境温度下 10 年

加电时的环境温度 -55 °C 到 +125 °C

V_{DD} (相对于 V_{SS}) 的供电电压 -1.0 V 到 +4.5 V

输入电压 -1.0 V 到 +4.5 V, 以及 $V_{IN} < V_{DD} + 1.0 V$

直流电压应用在

高阻 (High Z) 状态下的输出 -0.5 V ~ $V_{DD} + 0.5 V$

处于接地电位的任一引脚上的

瞬变电压 (< 20 ns) -2.0 V 到 $V_{DD} + 2.0 V$

封装功率散耗能力 ($T_A = 25 ^\circ C$) 1.0 W

表面组装铅焊温度 (3 秒) +260 °C

直流输出电流

(每次只输出 1 路电流, 持续时间为 1 秒) 15 mA

静电放电电压

人体模型 (JEDEC 标准 JESD22-A114-B) 2 kV

充电器件模型 (JEDEC 标准 JESD22-C101-A) 500 V

栓锁电流 > 140 mA

工作范围

范围	环境温度 (T_A)	V_{DD}
工业级	-40°C 至 +85°C	2.0 V 至 3.6 V

直流电气特性

在工作范围内

参数	说明	测试条件	最小值	典型值 ^[3]	最大值	单位
V_{DD}	电源		2.0	3.3	3.6	V
I_{DD}	V_{DD} 供电电流	SCK 在 $V_{DD} - 0.2 V$ 和 V_{SS} 之间进行切换, 其他输入 V_{SS} 或 $V_{DD} - 0.2 V$ 。 SO = 打开	$f_{SCK} = 1 MHz$ - $f_{SCK} = 40 MHz$	0.13 1.4	0.30 3	mA mA
I_{SB}	V_{CC} 待机电流	$\overline{CS} = V_{DD}$ 。所有其他输入的电压为 V_{SS} 或 V_{DD} 。	$T_A = 25 ^\circ C$ $T_A = 85 ^\circ C$	100 -	150 250	μA μA
I_{ZZ}	睡眠模式电流	$\overline{CS} = V_{DD}$ 。所有其他输入的电压均为 V_{SS} 或 V_{DD} 。	$T_A = 25 ^\circ C$ $T_A = 85 ^\circ C$	3 -	5 8	μA μA
I_{LI}	输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	± 1	μA
I_{LO}	输出漏电流	$V_{SS} \leq V_{OUT} \leq V_{DD}$	-	-	± 1	μA
V_{IH}	输入高电压		$0.7 \times V_{DD}$	-	$V_{DD} + 0.3$	V
V_{IL}	输入低电平电压		-0.3	-	$0.3 \times V_{DD}$	V
V_{OH1}	输出高电平电压	$I_{OH} = -1 mA$, $V_{DD} = 2.7 V$ 。	2.4	-	-	V
V_{OH2}	输出高电平电压	$I_{OH} = -100 \mu A$	$V_{DD} - 0.2$	-	-	V
V_{OL1}	输出低电平电压	$I_{OL} = 2 mA$, $V_{DD} = 2.7 V$	-	-	0.4	V
V_{OL2}	输出低电平电压	$I_{OL} = 150 \mu A$	-	-	0.2	V

注释:

3. 典型值的条件为: 环境温度为 25 °C, $V_{DD} = V_{DD}$ (典型值)。非 100% 得到测试。

数据保留时间和耐久性

参数	说明	测试条件	最小值	最大值	单位
T_{DR}	数据保留时间	$T_A = 85^{\circ}\text{C}$	10	—	年
		$T_A = 75^{\circ}\text{C}$	38	—	
		$T_A = 65^{\circ}\text{C}$	151	—	
NV_C	擦写次数	在工作温度范围内	10^{14}	—	周期

电容

参数 ^[4]	说明	测试条件	最大值	单位
C_O	输出引脚电容 (SO)	$T_A = 25^{\circ}\text{C}$, $f = 1\text{ MHz}$, $V_{DD} = V_{DD}$ (典型值)	8	pF
C_I	输入引脚电容		6	pF

热阻

参数	说明	测试条件	8 引脚 SOIC	8 引脚 TDFN	单位
Θ_{JA}	热阻 (结至环境)	根据 EIA/JESD51 的要求, 测试条件遵循测试热阻的标准测试方法和过程。	114	30	$^{\circ}\text{C/W}$
Θ_{JC}	热阻 (结至外壳)		52	26	$^{\circ}\text{C/W}$

交流测试条件

输入脉冲电平 V_{DD} 的 10% 和 90%

输入上升和下降时间 3 ns

输入和输出时序参考电平 $0.5 \times V_{DD}$

输出负载电容 30 pF

注释:

4. 该参数定期采样并未经过 100% 测试。

交流开关特性

在工作范围内

参数 ^[5]		说明	V _{DD} = 2.0 V 至 3.6 V		V _{DD} = 2.7 V 至 3.6 V		单位
赛普拉斯参数	备用参数		最小值	最大值	最小值	最大值	
f _{SCK}	—	SCK 时钟频率	0	25	0	40	MHz
t _{CH}	—	时钟为高电平的时间	18	—	11	—	ns
t _{CL}	—	时钟为低电平的时间	18	—	11	—	ns
t _{CSU}	t _{CSS}	芯片选择建立时间	12	—	10	—	ns
t _{CSH}	t _{CSH}	芯片选择保持时间	12	—	10	—	ns
t _{OD} ^[6, 7]	t _{HZCS}	输出禁用时间	—	20	—	12	ns
t _{ODV}	t _{CO}	输出数据有效的时间	—	16	—	9	ns
t _{OH}	—	输出保持时间	0	—	0	—	ns
t _D	—	取消选择时间	60	—	40	—	ns
t _R ^[7, 8]	—	数据的上升时间	—	50	—	50	ns
t _F ^[7, 8]	—	数据的下降时间	—	50	—	50	ns
t _{SU}	t _{SD}	数据建立时间	8	—	5	—	ns
t _H	t _{HD}	数据保持时间	8	—	5	—	ns
t _{HS}	t _{SH}	$\overline{\text{HOLD}}$ 设置时间	12	—	10	—	ns
t _{HH}	t _{HH}	$\overline{\text{HOLD}}$ 保持时间	12	—	10	—	ns
t _{HZ} ^[6, 7]	t _{HHZ}	$\overline{\text{HOLD}}$ 从低电平到高阻态的时间	—	25	—	20	ns
t _{LZ} ^[7]	t _{HLZ}	$\overline{\text{HOLD}}$ 从高电平到数据有效的时间	—	25	—	20	ns

注释:

- 假设测试条件为: 信号切换时间不超过 3 ns 的信号跳变时间, 0.5 × V_{DD} 的时序参考电平, 10% 至 90% V_{DD} 的输入脉冲电平以及第 13 页上的交流测试条件中所示的指定 I_{OL}/I_{OH} 的输出负载和 30 pF 负载电容。
- 使用大小为 5 pF 的负载电容指定 t_{OD} 和 t_{HZ}。当输出进入高阻态时, 将对切换进行测量。
- 作为特征值但未经过 100% 的生产测试。
- 上升时间和下降时间测量的是波形幅度 10% 到 90% 间的范围。

图 17. 同步数据时序 (模式 0)





图 18. HOLD 时序




电源循环时序

在工作范围内

参数	说明	最小值	最大值	单位
t_{PU}	从上电 V_{DD} （最小）到第一次访问（ \overline{CS} 为低电平）的时间	1	—	ms
t_{PD}	从最后一次访问（ \overline{CS} 为高电平）到断电（ V_{DD} 最小）的时间	0	—	μs
$t_{VR}^{[9]}$	V_{DD} 加电斜率	50	—	$\mu s/V$
$t_{VF}^{[9]}$	V_{DD} 断电斜率	100	—	$\mu s/V$
$t_{REC}^{[10]}$	从睡眠模式恢复的时间	—	450	μs

图 19. 电源周期时序



注释:

9. 在 V_{DD} 波形的任何位置测量斜率。


10. 由设计保证。有关睡眠模式恢复时序的详细信息，请参见图 15。

订购信息

订购代码	封装图	封装类型	操作范围
CY15B104Q-SXI	001-85261	8 引脚 SOIC	工业级
CY15B104Q-SXIT	001-85261	8 引脚 SOIC	
CY15B104Q-LHXI	001-85579	8 引脚 TDFN	
CY15B104Q-LHXIT	001-85579	8 引脚 TDFN	


这些器件都不含铅。要了解这些器件的供应情况，请联系赛普拉斯本地销售代表。

订购代码定义



封装图

图 20. 8 引脚 SOIC (208 Mil) 封装外形, 001-85261



NOTE:


⚠ DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH, PROTRUSIONS AND GATE BURRS SHALL NOT EXCEED 0.006 INCH PER SIDE

⚠ DOES NOT INCLUDE INTER-LEAD FLASH OR PROTRUSIONS. INTER-LEAD FLASH AND PROTRUSION SHALL NOT EXCEED 0.010 INCH PER SIDE.

3. THIS PART IS COMPLIANT WITH EIAJ SPECIFICATION EDR-7320

4. LEAD SPAN/STAND OFF HEIGHT/COPLANARITY ARE CONSIDERED AS SPECIAL CHARACTER.


5. CONTROLLING DIMENSIONS IN MM. [INCH]



001-85261 **

封装图 (续)

图 21. 8 引脚 DFN (5 mm × 6 mm × 0.75 mm) 封装外形, 001-85579



NOTE:

1. ALL DIMENSION ARE IN mm. ANGLES IN DEGREES.
2. COPLANARITY APPLIES TO THE EXPOSED PAD AS WELL AS THE TERMINALS.
COPLANARITY SHALL NOT EXCEED 0.08mm.
3. WARPAGE SHALL NOT EXCEED 0.10mm.
4. PACKAGE LENGTH / PACKAGE WIDTH ARE CONSIDERED AS SPECIAL CHARACTERISTICS.(S)
5. REFER TO JEDEC MO-229.
6. FRAME STOCK# FL0106 (Ag Ring Plate), UTL PKG CODE TD56G008A OR TD500X600G008A
OR TD500T600G008A OR TD500L600G008A OR TD500U600G008A.
7. L/F STOCK# FR0221 (Ag Ring), UTL PKG CODE TD500E600G008A OR TD500S600G008A
OR TD500M600G008A OR TD500D600G008A.

001-85579 *A

缩略语

缩略语	说明
CPHA	时钟相位
CPOL	时钟极性
EEPROM	上电时可擦除的可编程只读存储器
EIA	电子工业联盟
F-RAM	铁电随机存取存储器
I/O	输入 / 输出 (Input/Output)
JEDEC	联合电子设备工程委员会
JESD	JEDEC 标准
LSB	最低有效位
MSB	最高有效位
RoHS	有害物质限制
SPI	串行外设接口
SOIC	小型塑封集成电路
TDFN	薄型扁平无引脚

文档规范

测量单位

符号	测量单位
°C	摄氏度
Hz	赫兹
kHz	千赫兹
kΩ	千欧
Mbit	兆位
MHz	兆赫兹
μA	微安
μF	微法
μs	微秒
mA	毫安
ms	毫秒
ns	纳秒
Ω	欧姆
%	百分比
pF	皮法
V	伏特
W	瓦特

文档修订记录页

文档标题: CY15B104Q, 4 Mbit (512 K × 8) 串行 (SPI) F-RAM
文档编号: 001-94895

版本	ECN 编号	变更者	提交日期	变更说明
**	4560704	LISZ	11/04/2014	本文档版本号为 Rev**, 译自英文版 001-94240 Rev**。
*A	4699881	FANC	03/26/2015	本文档版本号为 Rev*A, 译自英文版 001-94240 Rev*B。
*B	4976089	LISZ	10/20/2015	本文档版本号为 Rev*B, 译自英文版 001-94240 Rev*C。

销售、解决方案和法律信息

全球销售和设计支持

赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到距您最近的办事处，请访问[赛普拉斯所在地](#)。

产品

汽车用产品	cypress.com/go/automotive
时钟与缓冲区	cypress.com/go/clocks
接口	cypress.com/go/interface
照明与电源控制	cypress.com/go/powerpsoc
存储器	cypress.com/go/memory
PSoC	cypress.com/go/psoc
触摸感应产品	cypress.com/go/touch
USB 控制器	cypress.com/go/USB
无线 / 射频	cypress.com/go/wireless

PSoC® 解决方案

psoc.cypress.com/solutions

[PSoC 1](#) | [PSoC 3](#) | [PSoC 4](#) | [PSoC 5LP](#)

赛普拉斯开发者社区

[社区](#) | [论坛](#) | [博客](#) | [视频](#) | [训练](#)

技术支持

cypress.com/go/support

© 赛普拉斯半导体公司，2014-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路以外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会以明示或暗示的方式授予任何专利许可或其他权利。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

所有源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用可能受适用的赛普拉斯软件许可协议限制。