ISSCC 2003におけるインフィニオンの技術発表

2003/02/05 | テクノロジー メディア

インフィニオンテクノロジーズの今回のニュースアラートでは、国際固体素子回路会議(ISSCC 2003)で、当社研究陣が行う発表の概要をご紹介します。ISSCCは、固体素子回路とシンテム・オン・ア ・チップ技術に関する世界フォーラムです。2003年2月9~13日にサンフランシスコのマリオット・ホテルで開催されます。

当社研究陣は今回のISSCCで、多岐のテーマにわたる7件の論文を発表します。そのなかには、CMOSチップ技術の新しい応用であるバイオ・センサ・アレイ・チップ、フレキシブルな有機回路、ス マート衣料の進展を扱った論文が含まれています。また、高速通信チップにおける新開発と、メモリチップ設計に関する2件の共同研究事業の成果も含まれています。各論文の表題と要約を、以下にご紹介します。

CMOSチップの新しい応用
論文12.6-神経活動の細胞外記録用の128×128 CMOSバイオ・センサ・アレイ:2月11日
インフィニオン研究センターの当論文は、生きた細胞とCMOS回路の交信を可能にするバイオ・センサ・アレイ・チップについて述べています。このチップは、1 6,384個の容量型センサを128×128アレイの形で1mm×1mmの領域に収納しています。特別に考案された表面およびチップ設計により、神経組織から発せられる細胞外信号を、電 気信号感度100μV~5mV(ピーク・ピーク値)の範囲で記録できます。最初の生体実験の計測が、当社のプロジェクト・パートナーであるマックス・プランク生化学研究所(マルチンスリート/ドイツ)によって、カ タツムリの脳から採取した細胞を使って行われました。計測されたデータは、チップがうまく動作したことを示し、インフィニオンのニューロチップが神経科学の分野に新しい理解をもたらしうることを実証しました。こ の新技術は、迅速で統計処理に適した細胞ベース薬物スクリーニングの実現にむけて、科学的な道筋を切り拓きます。

論文21.6-有機TFT回路の性能ポテンシャルの評価:2月12日
インフィニオンの研究陣は、デポジションや、フォトリソグラフィおよび印刷によるパターン転写など、在来のチップ製造技術を用いて、高品質の有機トランジスタおよび回路の製造を行うために、多 様な組み合わせが可能な広範なプロセスを開発しています。これらのプロセスは、基板として、フレキシブルで安価な有機ポリマー材料や、超低価格な紙さえも使用できます。ISSCCで発表される論文は、ポ リマーエレクトロニクスに求められる特殊な要件に適合する、回路モデルと回路設計の開発状況について述べています。開発されたモデルは精密でありながら、非常に柔軟なため、製 品設計のための回路および技術のスピーディな相互最適化が可能となります。妥当性のある幾つかの未来技術を仮定した推論によれば、この技術は、最大150kHzの回路速度を達成するポテンシャルがあります。

論文22.1-スマート衣料にエレクトロニクスを埋め込む技術:2月12日
インフィニオンの研究陣が、衣料へのエレクトロニクスの一体化における重要な進展について述べます。エレクトロニクス部分を取り外さずに、衣 類を洗濯やドライクリーニングにかけられるパッケージ技術をベースにした、エレクトロニクスの衣料へのシームレスな一体化を紹介します。MP3プレーヤをジャケットに組み込んだデモ用システムによって、こ のブレークスルー技術のポテンシャルが示されます。さらに、温度差を利用して発電を行えるシリコン・ベースのマイクロメカニカルなサーモジェネレータも紹介します。エ レクトロニクスの衣類への一体化に用いられるパッケージ技術は、エレクトロニクスの応用面のまったく新しい領域の開拓につながります。物流、コンシューマ、医療などの用途を重点に、製品開発が進められています。

高速通信
SE2-40+Gbpsアプリケーション用のSiGeバイポーラ回路の設計:2月9日

デバイスの微細化やドーピングプロフィル最適化の最近の進歩は、遮断周波数200GHz、ゲート遅延時間5psといった、めざましい性能を持つSiGe(シリコン・ゲルマニウム)バ イポーラトランジスタの実現を可能にしています。これは、伝送速度40Gbpsないしそれ以上のアプリケーション向けの魅力的な選択肢となります。今回の発表では、高速SiGe回路の設計面に焦点を当て、動 作速度と消費電力のトレードオフ関係について論じます。ロジックゲート、フリップフロップ、マルチプレクサなどの基本的なビルディング・ブロックに関する回路トポロジーとレイアウトの側面が調べられました。こ れらの回路ブロックをベースにとして、擬似ランダム・ビット・シーケンス・ジェネレータが完全集積化されました。この回路は、高い機能、高いデータ速度、低い消費電力を兼備しています。

論文19.6-120nm CMOS技術による40Gbps 2:1マルチプレクサおよび1:2デマルチプレクサ:2月12日
高速のシステムの設計においては、プロセッサの速度が、メモリ、グラフィック・ディスプレイ、ディスクなど、外 部コンポーネントとの間の相対的に遅い通信能力によって制約を受けるという問題が大きくなりつつあります。高まるプロセッサの演算速度と共存していくには、外部通信回路(I/O)も高速化しなければなりません。イ ンフィニオンは、単線上でデータ速度40Gbpsを達成したマルチプレクサ/デマルチプレクサ回路の開発成果を報告します。CMOSベースICのチップ間通信におけるこの新レベルは、少なくとも今後数年間は、外 部I/Oによってチップ間通信速度が制限されることがないことを示しています。

メモリチップ設計
論文16.3-セグメント/スティッチ・アレイ・アーキテクチャを持つ32MbチェーンFeRAM:2月11日
この論文は、強誘電体メモリ(FeRAM)チップ・アーキテクチャの重要な回路特性について述べたものです。このアーキテクチャは、スタンバイ時の損失電力を超低レベルに抑えつつ、小 さいチップ面積で高いメモリ密度を実現します。このFeRAMメモリ・アーキテクチャは、DRAMの持つ仮想的に無限の読み出し/書き込み可能回数と、フラッシュメモリの不揮発性を兼備し、その結果、先 進的なモバイル・アプリケーションを支援する理想的な汎用メモリ技術が生まれます。今回紹介する32MチェーンFeRAMは、東芝とインフィニオンが共同開発したものです。

論文26.3-オートパワーダウン機能付き完全差動型電流センス・アンプを備えた供給電圧1.5V、アクセス時間 1.7nsの 4k×32 SRAM:2月12日
大きいビット線キャパシタンスを持つメモリチップの記憶容量が着実に増大していくにつれ、特にSRAM(スタティック・ランダム・アクセス・メモリ)にとって、高 いアクセス速度を維持することが難しくなっています。本質的に、電流センス・アンプは在来の電圧センス式より高速ですが、これは、電流センス・ア ンプがキャパシタンスを持つビット線全体にわたり大きい電圧変動を回避できるからです。この論文は、供給電圧0.7V以下で動作する完全差動型電流センス・アンプを初めて紹介したものです。効 率的なパワーダウン機能と高速で堅牢なプリチャージ機能を備えているので、電流センス・アンプを実際に使用する時の大きな障害がなくなります。構 造幅130nmのCMOSで作られた供給電圧1.5Vの4k×32ビット・デュアルポートSRAMマクロのアクセス時間計測値は1.7nsでした。こ の研究はミュンヘン工科大学の電子工学研究所との協力で行われました。

インフィニオンについて

インフィニオンテクノロジーズ(Infineon Technologies AG)は、ドイツのミュンヘンに本社を置き、自 動車および産業分野や有線通信市場のアプリケーションへ向けた半導体およびシステムソリューション、セキュア・モバイル・ソリューション、メモリ製品などを供給しています。米国ではカリフォルニア州サンノゼ、ア ジア太平洋地域ではシンガポール、そして日本では東京を拠点として活動しています。2003会計年度(9月決算)の売上高は61億5,000万ユーロ、2003年9月末の従業員数は約32,300名でした。イ ンフィニオンは、フランクフルトとニューヨークの証券取引所に株式上場されています。

Information Number

INFCPR200302.040e