インフィニオンが現行のIC配線技術を適用した構造幅40nmの金属配線の信頼性を実証

2002/05/31 | テクノロジー メディア

独インフィニオンテクノロジーズは、同社ミュンヘン研究所において、従来のIC配線技術をさらに微細な構造幅に適用しても、電気的信頼性に対する要求を満足できることを実証しました。イ ンフィニオンの研究陣は、構造幅40nmの金属配線の評価に成功しました。2010年から生産が見込まれるマイクロプロセッサ世代には、構造幅55nmの金属配線が使用されると予測されます。この配線は、隣 接トランジスタ間の最短接続に適用されます。

今回評価された銅配線内の最大電流密度は、1平方センチメートルあたり8,000万アンペアから1億アンペアに達しました。この値は、今日の最先端技術の電流密度を2倍から5倍上回ります。き わめて高い高電流密度が得られた最大の理由は、金属配線を覆う金属間絶縁層における放熱が非常に高効率だからです。高効率な放熱の理由は、導電路の表面積と断面積の比率が好適なことに帰せられます。イ ンフィニオンの研究陣は、プロファイルの高さを、導電路の幅よりも大きくとりました。

インフィニオンのゼンケ・メアガルト(取締役兼技術統括執行役員=CTO)は、「試験結果の評価から、チップの更なる微細化にとって、高信頼な超微細接続の作成という課題が、克 服できない技術的障害ではないことが実証されました。従って、ITRS(半導体のための国際技術ロードマップ、現行では2016年まで)に記載されているような将来世代のチップにも、今 日使用されている接続技術を適用することが原理的に可能です」と、語りました。

チップの金属配線コンセプトにとって重要な前提条件は、もちろん、エレクトロ・マイグレーションに対する耐性が非常に高いことです。高い電流密度は、金属配線の物質輸送現象の原因となり、信 頼性を低下させ、導電路に不良を発生させることがあります。従って、エレクトロ・マイグレーションに対する高い耐性が、チップ配線技術の品質を評価する重要な基準となります。

エレクトロ・マイグレーション耐性に関する徹底的な試験から、構造幅70nm以下の銅配線に対するMTTF値(故障までの平均時間)として80~90年という結果が得られました。これは、今 日のクリティカルな構造幅である180nm(0.18μm)の製品から得られた値に匹敵します。このエレクトロ・マイグレーション耐性の評価では、今 日の製品の金属配線コンセプトに適用されている厳格な標準評価法が適用されました。

2010年から2013年の世代のチップを製造するためのリソグラフィ装置はまだ存在しません。インフィニオンはこの問題を解決するため、スペーサ技術を利用して、パ ターンを絶縁層へ転写するためのマスク開口部を狭めました。この技術により、横寸法に関して、今日の最先端リソグラフィ装置が本来実現できる構造幅をはるかに下回る構造を作ることが可能になります。

今回の試験に用いられた銅配線は、ダマシン技術を使って製造されました。これは、半導体業界で先進チップ配線のために使用されている最新技術です。ダマシン技術では、電 気絶縁層の中に作られた溝や穿孔を金属で埋め、次に、埋め込み構造を覆う余分な金属をCMP(化学機械研磨)によって除去します。絶縁された金属配線が、型と同じ形のまま残ります。この方法は、ダ マスク刀剣の装飾のために使用された象嵌技術にちなんで、ダマシン法と名づけられたものです。

銅配線の電気的評価のために今回用いられた実証用シリコン・ウエハは、世界の有力半導体メーカーをメンバーとする国際セマテックのクリーンルーム(テキサス州オースチン)において、構造幅250nm( 0. 25μm)の標準的な半導体製造装置とプロセスを使って処理されました。

インフィニオンについて

インフィニオンテクノロジーズ(Infineon Technologies AG)は、ドイツのミュンヘンに本社を置き、自 動車および産業分野や有線通信市場のアプリケーションへ向けた半導体およびシステムソリューション、セキュア・モバイル・ソリューション、メモリ製品などを供給しています。米国ではカリフォルニア州サンノゼ、ア ジア太平洋地域ではシンガポール、そして日本では東京を拠点として活動しています。2003会計年度(9月決算)の売上高は61億5,000万ユーロ、2003年9月末の従業員数は約32,300名でした。イ ンフィニオンは、フランクフルトとニューヨークの証券取引所に株式上場されています。

Information Number

INFCPR200205.097 e

Press Photos

  • Infineon Technologies Demonstrates that Further Shrinking of Today's State-of-the-Art Chip Wiring Technique Will Result in Wires Meeting Electrical Reliability Requirements for Chip Manufacturing Into Next Decade
    Infineon Technologies Demonstrates that Further Shrinking of Today's State-of-the-Art Chip Wiring Technique Will Result in Wires Meeting Electrical Reliability Requirements for Chip Manufacturing Into Next Decade
    Press Picture

    JPG | 488 kb | 1535 x 1063 px